TWI277172B - Contact structure having silicon finger contactor - Google Patents

Contact structure having silicon finger contactor Download PDF

Info

Publication number
TWI277172B
TWI277172B TW092103218A TW92103218A TWI277172B TW I277172 B TWI277172 B TW I277172B TW 092103218 A TW092103218 A TW 092103218A TW 92103218 A TW92103218 A TW 92103218A TW I277172 B TWI277172 B TW I277172B
Authority
TW
Taiwan
Prior art keywords
contact
substrate
base
contactor
beak
Prior art date
Application number
TW092103218A
Other languages
English (en)
Other versions
TW200304203A (en
Inventor
Robert Edward Aldaz
Theodore A Khoury
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW200304203A publication Critical patent/TW200304203A/zh
Application granted granted Critical
Publication of TWI277172B publication Critical patent/TWI277172B/zh

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Multi-Conductor Connections (AREA)

Description

1277172 (1) 玖、發明說明 【發明所屬之技術領域】 本發明與接觸目標建立電氣接觸的接觸結構有關,接 觸目標諸如接墊、電極、或電子電路或裝置的引線,更明 確地說’與用於探針卡的接觸結構有關,能以高速、高頻 寬、高密度及高接觸性能測試半導體晶圓、已封裝的半導 體裝置、1C晶片、印刷電路板及類似物。 【先前技術】 在測試諸如LSI及VLSI電路之高密度、高速的電氣 裝置時,必須使用高性能的接觸結構,諸如探針接觸器。 本發明的接觸結構並不限應用於半導體晶圓及晶模的測試 與燒機,還包括用於已封裝之半導體裝置、印刷電路板及 類似物的測試與燒機。不過,爲便於解釋,本發明的描述 主要是參考半導體晶圓的測試。 若待測的半導體裝置是半導體晶圓型態,半導體測試 系統(諸如1C測試器)通常連同有基體輸送器,諸如自動 晶圓探針,以全自動地測試半導體晶圓。這類實例如圖1 所示,其中,半導體測試系統具有一測試頭i 00,通常是 裝在一分離的外殼中,並以電纜束110與測試系統的主機 電氣地連接。測試頭100與基體輸送器400相互間在由馬達 500驅動的操縱器510的輔助下,機械地與電氣地交互作用 。基體輸送器400將待測的半導體晶圓自動地提供到測試 頭100的測試位置。 (2) 1277172 在測試頭1 00方面,半導體測試系統所產生的測試信 號經由測試頭1 00提供給待測的半導體晶圓。從待測半導 體晶圓上之1C電路輸出的信號傳送給半導體測試系統, 在其中與預期的資料比較,以決定半導體晶圓上之1C電 路的功能是否正常。 如圖2所示,測試頭100與基體輸送器400以介面組件 140連接。介面組件140包括操作板120,它是一具有與測 試頭電氣連接之電子電路的印刷電路板、同軸電纜、彈簧 接腳及連接器。測試頭100包括大量的印刷電路板150,這 些電路板對應於許多測試通道或測試接腳。每一片印刷電 路板具有連接器160,用以容納操作板120上對應的接觸端 點121。蛙形環130固定在操作板120上,以精確地決定相 對於基體輸送器400的接觸位置。蛙形環130具有大量的接 觸接腳141,如ZIF連接器或彈簧接腳,經由同軸電纜124 連接到接觸端點1 2 1。 在基體輸送器400內,待測的半導體晶圓300固定在卡 盤180上。探針卡170配置在上述待測半導體晶圓300的上 方。探針卡170具有大量的探針接觸器或接觸結構(諸如懸 臂或針)190,與待測半導體晶圓300上之1C電路內的電路 端點或接觸目標接觸。 探針卡170的電氣端點或接觸插座電氣地連接到配置 在蛙形環130上的接觸接腳141。接觸接腳141也以同軸電 纜124連接到操作板120的接觸端點121,每一個接觸端點 121連接到測試頭100的印刷電路板150。此外’印刷電路 (3) 1277172 板150經由具有數百條內電纜的電纜束110連接到半導體測 g式系統。 在此配置下,接觸器190接觸卡盤180上之半導體晶圓 300的表面以將測試信號施加給半導體晶圓300,並從晶圓 3 00接收測試所得到的輸出信號。來自待測半導體晶圓300 的輸出信號與半導體測試系統所產生的預期資料進行比較 ,以決定半導體晶圓300的性能是否正常。 圖3是圖2之探針卡1 70的底視圖。在此例中,探針卡 170是一環氧樹脂的環,其上固定有複數個稱爲針或懸臂 的接觸器190。當圖2中固定有半導體晶圓300的卡盤180向 上移動時,接觸器190的尖端接觸到晶圓300上的接墊或焊 塊。接觸器190的一端連接到引線194,它再連接到成形在 探針卡1 70內的傳輸線(未顯示)。傳輸線連接到複數個電 極197,電極197再接觸到圖2中的彈簧接腳141。 典型上,探針卡170是聚亞醯胺基體的多層結構,具 有接地面、電源面、及多層的信號傳輸線。如習知技術, 每一條信號傳輸線都設計有特徵阻抗,例如50歐姆,以平 衡分布參數,即,聚亞醯胺的介電常數,探針卡170內之 信號的電感與電容。因此,信號線是阻抗匹配的線,以便 獲得到達晶圓300之夠寬的頻率傳輸頻寬,以在穩態期間 提供電流及裝置之輸出切換時所產生的高電流峰値。爲消 .除雜訊,在探針卡的接地面與電源面間配置電容器193及 195 〇 圖4顯示探針卡170的等效電路’用來解釋習知探針卡 (4) 1277172 技術在頻寬方面的限制。如圖4 A及4 B所示,探針卡1 7 0上 的信號傳輸線從電極197延伸到條片線196(阻抗匹配)、引 線194及接觸器(針)190。由於引線194與接觸器190的阻抗 並不匹配,這些部分在高頻時的作用如同電感器L,如圖 4C所示。由於引線194與接觸器190的總長度大約20-30毫 米,因此,在測試待測裝置的高頻性能時,會致使嚴重的 頻率限制。 限制探針卡1 70之頻寬的其它因素存在於電源與接地 探針,如圖4D與4Ε所示。如果電源線可以提供夠大的電 流給待測裝置,測試裝置時的操作頻寬將不會受到嚴重限 制。不過,由於電源的供應是經由串聯的引線1 94與接觸 器190(圖4D),電源與信號的接地也是經由串聯的引線194 與接觸器190(圖4Ε),這些形同電感器,嚴重地限制了高 速電流。 此外,在電源線與接地線間配置有電容器193與195以 濾除電源線上的雜訊與電湧脈衝以確保待測裝置的正常性 能。電容器193的値較大,諸如10微法拉,如有需要,可 以經由開關與電源線斷開。電容器1 95的電容値較小,諸 如0.01微法拉,是固定地連接於待測裝置的附近。這些電 容器在電源線上的功能是高頻去耦。 因此,如上所述最常用的探針接觸器的頻寬限制大約 在200MHz,已不足以測試現今的半導體裝置。工業界考 慮不久的將來頻寬至少要等於測試器的能力,以目前而言 大約是1GHz或更高。此外,工業界還希望探針卡能平行 (5) 1277172 處理更大量的半導體裝置,特別是記憶體,例如同時測試 3 2個或更多,以便提高測試的產出量。 在習知技術中,如圖3中所示的探針卡與探針接觸器 是以人工製造,致使品質的一致性不佳。這類品質的不— 致包括尺寸的變動、頻寬、接觸力及電阻等。還會導致習 知探針接觸器接觸性能不可靠的另一因素探針接觸器與待 測半導體晶圓的熱脹係數不同。因此,在溫度變化時,它 們之間的接觸位置會改變,對接觸力、接觸電阻及頻寬會 有不利的影響。 【發明內容】 因此,本發明的目的是提供一種與接觸目標(諸如半 導體晶圓、已封裝的LSI或類似物)電氣接觸且具有高操 作頻率的接觸結構。 本發明還有另一目的是提供一種與接觸目標(諸如半 導體晶圓、已封裝的LSI或類似物)建立電氣聯絡的接觸 結構,且適合以平行測試的方式同時測試大量的半導體裝 置° 本發明還有另一目的是提供一種用以測試半導體晶圓 、已封裝的LSI或類似物的接觸結構,它是以半導體製程 製造,且不需要人工組裝或處理,藉以獲致均勻且一致的 品質。 本發明還有另一目的是提供一種用於探針卡的接觸結 構,用以測試半導體晶圓、已封裝的LSI或類似物,它能 -10- (6) 1277172 補償待測半導體晶圓的熱脹係數。 在本發明的一態樣中,接觸結構是由複數個桁狀接觸 器構成,且以一接觸基體固定接觸器。典型上,接觸器是 使用光刻技術成形。接觸器的結構包括矽基部,在其兩端 具有傾斜的邊緣,配置在矽基部上並從矽基部突伸出的矽 桁狀部,其兩端各有一斜邊緣,以及,沿著矽桁狀部之頂 表面成形的導電層。 在本發明的另一態樣中,接觸結構是由複數個指狀接 觸器構成,每一個接觸器上具有一接合台階,且一接觸基 體固定這些接觸器。典型上,接觸器是以光刻法製造。接 觸器的結構包括矽基部,在其兩端具有傾斜的邊緣,配置 在矽基部上並從矽基部突伸出的矽桁狀部,其兩端各有一 斜邊緣,沿著矽桁狀部之頂表面成形的導電層,以及,成 形在導電層之表面上的接線台階 。 本發明的另一態樣是製造接觸結構的製程。製造接觸 結構之方法的步驟包含:提供一在(1 00)晶面切割的矽基 體,在矽基體的頂表面成形遮罩圖案,應用蝕刻處理在矽 基體的上表面成形矽桁狀物,在矽基體的底表面成形遮罩 圖案,應用蝕刻處理在矽基體的底表面成形矽基部,在矽 桁狀物的頂表面沈積導電材料。 按照本發明,接觸結構具有極高的頻寬,可符合下一 代半導體技術的需求。由於接觸器是使用半導體製程法製 造,可以在小空間內排列大量的接觸器,適合同時測試大 量的半導體裝置。 -11 - (7) 1277172 由於是使用半導體微製造技術在基體上同時製造大量 的接觸器且不涉及人工處理’因此’可獲得一致的品質, 高可靠度及長壽期的接觸性能。此外’由於探針接觸器是 製造在與待測裝置相同的基體材料上,因此可補償待測裝 置的熱脹係數,以避免位置上的誤差。 【實施方式】 以下將參考圖5-20描述本發明的接觸結構。圖5顯示 由接觸器30所構成之本發明的接觸結構例,並以接觸基體 20固定接觸器30。接觸器30是以光刻法製造。接觸結構置 於接觸目標上方,諸如待測半導體晶圓300上的接觸墊320 ,當相互擠壓時,接觸器30與半導體晶圓300建立電氣接 觸。圖5中雖然只顯示了 2個接觸器30,但在實際的半導體 晶圓測試中,有大量的接觸器30排列在接觸基體20上。 此大量的接觸器30是在矽基體上經由同一光刻製程所 製造,將在後文中解釋。當待測半導體晶圓300向上移動 時,接觸器30與半導體晶圓300上對應的接觸目標(接觸墊 、電極)320接觸。接觸墊320間的間距可小至50微米或更 小,接觸器30可以很容易地以此相同的間距排列,因爲它 們是經由相同的半導體製程在半導體晶圓300上所製成。 基體20上的接觸器30可以如圖3所示直接固定到探針 卡上,或經由一空間轉換器。或者,接觸器也可模造到封 裝內,諸如具有引線的傳統1C封裝,再將封裝安裝到探 針卡上,或與其它基體互連。由於接觸器30的尺寸可以非 -12- (8) 1277172 常小,安裝本發明之接觸結構之探針卡的操作頻率範圍可 以很容易地提高到2GHz或更高,它也能同時平行測試多 達32或更多的半導體裝置。 此外,由於本發明的接觸器30是成形在接觸基體20上 ,其基體典型上是矽基體,環境的改變對矽基體的影響( 例如熱脹比)與待測半導體晶圓300相同,因此,在整個測 試或其它應用期間,接觸器30與接觸目標320間能一直保 持正確的位置。 在圖5中,接觸器30具有指狀(桁狀)的導電層35。接 觸器30也具有與接觸基體20連接的底部40。連接絲24在接 觸基體20的底表面連接到導電層35。連接絲24與導電層35 間的連接例如經由焊球(未顯示)達成。接觸基體20還包括 通道孔23及電極22。電極22經由導線或引線將接觸基體20 與外殼部結構互連,諸如探針卡或1C封裝。 因此,當半導體晶圓300向上移動時,接觸基體20上 的接觸器30與半導體晶圓300上的接觸目標320相互機械地 與電氣地接觸。從接觸目標320到接觸基體20上之電極22 的信號路徑因此而建立。連接絲24、通道孔23及電極22也 具有將接觸器30的小間距扇出到適合探針卡或1C封裝之 較大間距的功能。 由於以斜方向安裝在接觸基體20上之桁狀接觸器30的 簧力,當半導體晶圓300壓向接觸結構時,導電層35尾端 會產生彈性的接觸力。導電層35尾端的形狀以銳利爲佳’ 當壓向接觸墊320時,可得到刮的效果,藉以穿過接觸墊 -13- 1277172 Ο) 320表面上的金屬氧化層。 例如,如果半導體晶圓300上之接觸墊320的表面具有 氧化鋁層,即需要刮的效果藉以弄破氧化鋁層以便與接觸 電阻低的鋁層建立電氣接觸。桁狀接觸器30的彈力可獲致 與接觸目標320可靠的接觸性能。接觸結構之簧力所產生 的彈性也能補償與基體20、接觸目標320與晶圓300、以及 接觸器30間有關的尺寸差異或平坦度的變動。 導電層35的材料例如包括鎳、鋁、銅、鎳鈀、鍺、鎳 金、銥或其它的沈積材料。用於測試探針的接觸器30尺寸 ,例如,總高度100-500微米,水平長度100-600微米,用 於間距50微米或以上之接觸目標320的寬度大約30-50微米 〇 圖6是圖5之接觸結構的底視圖,在接觸基體20上具有 複數個接觸器30。在實際的系統中,大量的接觸器30(諸 如數百個)按圖6所示的方式排列。每一組的連接絲24、通 道孔23及電極22建立一條從導電層35尖端開始的信號路徑 ,也具有將接觸器30的小間距扇出到適合探針卡或1C封 裝的較大間距。 圖7及8顯不本發明之接觸器3 0的細節。在圖7的前視 剖面圖中,接觸器30包括矽基部40、硼摻雜層48、絕緣層 52及導電層35。矽基部40具有一角形支撐部62,用以支撐 接觸器30的指狀部。如稍後的描述,角形支撐部62是以各 向異性蝕刻法蝕刻特定的晶體而成。硼摻雜層4 8的功用是 做爲製程期間的止蝕層。硼摻雜層4 8不是必須,但在製造 -14- (10) 1277172 接觸器30之製程期間用來控制蝕刻的進程十分方便。絕緣 層5 2典型上是二氧化矽層,使導電層35與接觸器30的其它 部分電氣隔離。 圖8是圖7之接觸結構的頂視圖,複數個導電層35如圖 中所示的指狀物。在毗鄰的兩導電層35間是自由空間36, 因此,接觸器的每一個指狀部是相互獨立的,且可各自分 別地移動。此自由空間36是經由上述的蝕刻處理產生,將 矽基體中預先決定之沒有硼摻雜的部分蝕除,此點將於稍 後進一步解釋。 圖9A-9J解釋使用光刻技術製造本發明之接觸器30的 製程例。在此例中,在矽基體上可成形大量的接觸器對, 且在後期階段將每一個接觸器對相互分開。 在圖9A中,在矽基體40上塗布光阻層42。光阻層42 是用以在矽基體40上產生硼摻雜層。雖然未顯示,在矽基 體40上配置一光罩,以便使用光能(諸如紫外光)對光阻層 42曝光。因此,在圖9A的矽基體上製作了如圖9B(圖9A之 矽基體的頂視圖)所示的圖案,其中的指定部分43因光阻 層被紫外光曝光而硬化。光阻層42中未被曝光的部分可以 被溶解及洗除,在矽基體40上留下指定部分43。 在具有硬化光阻的矽基體40表面上摻雜止蝕劑,諸如 硼。由於光阻的阻擋,矽基體40中的指定部分43不會摻雜 到硼。因此,在去除了指定部分43的光阻之後,產生如圖 9C所示的硼摻雜層48,其中,除了指定部分43之外,整 個矽基體都沈積了硼的薄層。矽基體中沒有硼的部分會在 -15- (11) 1277172 稍後描述的各向異性鈾刻處理中蝕除。 在圖9D中,在矽基體40的上表面及底表面上製造二 氧化矽層52及54。二氧化矽層52是做爲導電層35的絕緣體 (如圖7所示)。其它的絕緣材料也適合此層。矽基體40之 底表面的二氧化矽層54是做爲鈾刻罩,如圖9E所示。接 著,使用光刻處理將部分的二氧化矽層54去除以定義出蝕 刻區56。在此例中,鈾刻區56是成形在矽基體40底表面大 約中央部位。 在圖9F中,對矽基體40執行各向異性蝕刻處理。如 習知技術,如果是要切割矽基體40的(100)晶面,當蝕劑 提供於蝕刻區56時,各向異性的蝕刻會在矽基體40上形成 一 V形槽。槽的角度相對於矽基體40的底表面爲54.7度。 矽基體40的(111)晶面也具有相同的槽角度。供此用途的 倉虫劑包括 EDP(ethylene diamine pyrocatechol)、四甲基氫 氧化銨(TMAH; tetra methyl ammonium hydroxide)、氫氧 化鉀(KOH)。 各向異性蝕刻處理的結果如圖9F所示,角形支撐部 62產生,它的尺寸視蝕刻區(蝕刻窗口)56的尺寸以及蝕刻 處理的時間長度而定。由於硼摻雜層48,蝕刻停止於硼摻 雜層48,同時,沒有硼的指定區域43被蝕除,當將桁狀部 切割成兩半時,即產生圖8所示的自由空間36,此將於稍 後描述。由於空間36,每一個接觸器30都實體地相互分開 。如習知技術,不使用止蝕層而改爲控制蝕刻時間也可以 做到這類止蝕控制。 -16- (12) (12)1277172
在圖9G中’在二氧化矽層52上成形一層電鍍種層(未 顯示)。再在矽基體40上執行光刻處理以產生用以成形導 電層3 5的光阻圖案。光刻處理所致使的硬化光阻5 8如圖9 G 所示。接著執行電鍍處理以產生導電層35,如圖9H所示 〇 導電層3 5的材料例如包括鎳、鋁、銅。或者,也可以 使用其它沈積技術製造導電層35,包括真空蒸鍍、陰極濺 鍍、氣相沈積等。在圖91中去除光阻58。最後,從桁狀部 的中央將矽基體40對半切開,如圖9;[示。再將矽基體40兩 端不需要的部分切除。 圖10A-圖10C顯示使用光刻技術製造本發明之接觸器 30的另一例。本例不像圖9A-9J所述先產生大量合在一起 的接觸結構對,到最後階段再將其分開,本例是在矽基體 的邊緣成形大量各自獨立的接觸結構。 在圖10A中,在矽基體140上成形硼摻雜層148,其中 未摻雜硼的區域定義爲指定(鈾除)區域143。在硼摻雜層 148上配置一介電層152做爲絕緣體,諸如二氧化矽。在矽 基體140的底表面也配置一層二氧化矽層154做爲蝕罩。並 以光刻製程(未顯示)定義一蝕刻窗口 156,以便從該處進 行各向異性的蝕刻,如上所述。 在矽基體140上執行各向異性的蝕刻處理以產生沿著 矽基體140之(111)晶面的角形部,如圖10B所示。如上所 述,此角度相對於矽基體140的底表面爲54.7度。由於指 定區域1 43沒有摻雜硼,因此,在此區域內的矽基體被蝕 -17- (13) (13)1277172 除,在圖10B的在尾端留下了指(梳)狀結構。如參考圖9F 的描述,不使用止蝕層而改爲控制蝕刻時間也可以做到這 類止蝕控制。 在圖10C中,再執行光刻處理以形成一光阻層(未顯 示),並經由電鍍處理產生導電層1 35。再將所得到的接觸 器3 0切割成適當的形狀,如圖7所示。 圖11A-11C的槪圖顯示在矽基體(矽晶圓)40上製造大 量接觸器的製程例。圖9A-9J中所示的光刻製程產生了大 量的接觸器,如圖11A中之矽基體40上所示的導電桁35。 將矽基體40切割成晶模或例如在A-A、B-B及C-C等線處 進行蝕刻處理。所得到的接觸器如圖11 B所示,如有需要 ,例如意欲之應用所需的導電桁35數量不大(如圖11C所 示),即可在D-D及E-E線進一步切割成更小的單元。 圖12A及12B的剖面圖例示經由將接觸器30安裝到接 觸基體20上以組裝本發明之接觸結構的方法。接觸基體20 的材料例如包括矽及陶瓷。如果基體是由矽製成,則用以 安裝接觸器30的槽27 !或272是在接觸基體20的表面上使用 各向異性蝕刻或其它製程成形。 當接觸基體是由矽所製成時,其優點是接觸基體的熱 膨脹可以補償待測半導體晶圓的熱膨脹。陶瓷基體的機械 強度及物理穩定度優於矽基體。將接觸結構的矽基部40插 入提供在接觸基體20上的槽27!或272內,並使用例如黏著 劑或環氧樹脂將其固定在該處。 圖13A-1 3D的剖面圖顯示製造本發明之接觸器的另一 -18- (14) 1277172 製程例。在此例中,接觸器如圖1 3 D所示,在它的基部具 有兩個斜部262!及2622。當將接觸器安裝於接觸基體的平 面(如稍後解釋的圖14所示)時,斜部2622可用來決定桁部 相對於接觸基體的角度。 在圖13A中,在矽基體240上成形摻雜硼層248,未摻 雜硼的區域即被定義成指定(蝕除)區域243。在摻雜硼層 248上配置諸如二氧化矽的介電層252做爲絕緣層。在矽基 體140的底表面也配置一層二氧化砂層254做爲餓罩。使用 光刻製程(未顯示)定義一蝕刻窗口 256,以允許從其進行 各向異性的蝕刻,如前所述。 在矽基體240上執行各向異性的蝕刻處理,以沿著矽 基體240的(111)晶面產生兩個角部262!及2622,如圖13B所 示。如上所述,該角部相對於矽基體240之底表面的角度 爲54.7度。或者,此斜部2622也可經由切割矽基體240而不 使用蝕刻處理。由於指定區域243沒有摻雜硼,這些區域 內的矽基體被蝕除,留下圖13B中所示右端的指(梳)狀結 構。 在圖13C中,再執行光刻處理以形成光阻層(未顯示) ,以便經由沈積處理(如電鍍)產生導電層235。再將所得 到的接觸器30切割成適當的形狀,如圖13D所示。 圖14的剖面圖顯示本發明的接觸結構,由接觸器30以 及其上安裝有接觸器30的接觸基體20所構成。接觸器30是 使用圖13 A-1 3D的光刻製程所製造。接觸結構被置於具有 接觸目標320的半導體晶圓300之上。與圖5及12之例不同 -19- (15) 1277172 之處是,本例中的接觸器30是固定在接觸基體20的平坦面 上。亦即,圖13D中所示矽基體(底)240的斜部2622置於接 觸基體20的平表面上。以黏著劑330(例如高溫黏著劑)將 接觸器30固定於接觸基體20之底部的平表面上。 在圖14的例中,與圖5相同,連接絲24是在接觸基體 20的底表面連接到導電層235。連接絲24與導電層235間的 連接例如經由焊球28達成。接觸基體20還包括通道孔23及 電極22。電極22經由導線或引線將接觸基體20連接到外部 結構,諸如探針卡及1C封裝。 因此,當半導體晶圓300向上移動,接觸器30及半導 體晶圓300上的接觸目標320也機械地與電氣地相互接觸。 因此,從接觸目標320到接觸基體20上之電極22的信號路 徑因而建立。連接絲24、通道孔23及電極22具有將接觸器 30的小間距扇出到適合探針卡或1C封裝之較大間距的功 能。 圖1 5的槪圖顯示圖14之接觸結構的底視圖,圖中可見 接觸器固定在接觸基體20的平表面上。在此例中,使用黏 著劑330將接觸器30固定於接觸基體20的表面,黏著的位 置是在接觸器30組的側邊,以及矽底240與接觸基體20所 形成的角落,如圖14所示。 圖16A與16B的剖面圖顯示本發明之接觸結構的另一 例,以及將本發明的接觸器組裝到接觸基體的方法。在圖 16A及16B中,接觸器5 30是由矽桁狀部532、矽基部540及 導電層5 35所構成。接觸器530是以黏著劑5 60將矽基部540 -20- (16) 1277172 附接於接觸基體520的表面。接觸基體520具有電極522、 524及通道孔5 23。 圖16A與圖16B之接觸結構間的差異在於接觸器530之 導電層535與接觸基體520上之電極524間的連接方法。圖 16A是以連接線572連接電極524與導電層535。圖16B是以 焊球5 80連接電極524與導電層53 5。一般言之,若以焊球 5 80連接,電極524與導電層5 3 5須靠近到足以能使焊料回 流連接,即,製造與組裝製程所需的精度較高。此外,留 在焊接區內的黏著劑會干擾到焊球5 8 0的連接。因此,在 實際的實施中,如圖1 6 A所示,以連接線連接較佳。 在圖16A與圖16B之例中的接觸器530,在矽桁狀部 5 32的近端與末梢端都有經過各向異性鈾刻處理所產生的 斜邊。矽基部540也與圖13及14中的矽基部240相同,其兩 側也有經由各向異性蝕刻處理所形成的斜部。在圖1 6 A與 圖16B的例中,矽桁狀部532的近端與矽基部540接合到接 觸基體的表面。產生於接觸器530與接觸基體5 20之表面間 的空間用以施加黏著劑560,藉以將接觸器530穩固地接合 於接觸基體520。 圖17顯示本發明之接觸結構的另一例。圖17所示的接 觸器63 0在靠近矽桁狀部632的近端有一台階650。台階650 也是經由各向異性蝕刻製程所產生,將在稍後描述。導電 層63 5在台階650上延伸,因此,導電層63 5也形成一台階 形狀。當接觸器630固定到接觸基體520上時,台階650上 的導電層63 5形成一水平表面以便於連接導線。 -21 - (17) 1277172 使用黏著劑660將矽桁狀部632的近端與矽基部640接 合於接觸基體520的表面。由於接觸器630有斜凹部,黏著 劑660即施加於形成在接觸器630與接觸基體間的空間內。 當將接觸器630固定於接觸基體520時,接觸器630的方向 是在由矽基部640之尺寸與矽桁狀部632之近端所決定之預 先決定的方向。連接線672連接接觸基體520上的電極524 與接觸器630的導電層635。 圖18顯示使用本發明之接觸器630及圖17之組裝方法 的接觸結構剖面圖。經由將矽桁狀部632的近端與矽基部 640接合到接觸基體520的表面以將接觸器630固定在接觸 基體520上。以連接線672連接接觸基體520上的電極524與 成形於接觸器630之導電層635上的台階。接觸結構置於具 有接觸墊320的半導體晶圓300上方。當接觸結構與半導體 晶圓300相互推擠時,接觸器630與接觸墊320間建立電氣 連通,例如,以使半導體測試系統能測試半導體晶圓300 〇 圖19A-19F顯示製造圖16A及16B所示本發明之接觸 器530的製程例。在圖19A的頂視圖中,例如經由光刻製 程在矽基體540的頂表面上成形遮罩圖案552,用以切入該 基體的(100)晶面。遮罩圖案552例如是由二氧化矽製成。 在執行各向異性鈾刻時,二氧化矽層(遮罩圖案)552的功 用是做爲蝕刻遮罩,以及做爲導電層5 3 5與矽桁狀部532間 的絕緣體。爲說明之目的,此例中只顯示用以製造4個接 觸器的4個圖案,但在實際的實施中,可同時製造大量的 -22- (18) 1277172 接觸器。 經由在矽基體540的頂表面施加各向異性蝕刻處理, 同時例如經由控制触刻時間,可在矽基體上產生矽桁狀部 5 32,其剖面圖如圖19B所示。由於是經由各向異性蝕刻 切入矽基體540的(100)晶面,因此在矽桁狀部532的兩端產 生斜邊緣。斜的角度相對於矽基體540的表面爲54.7度。 此邊緣的角度與矽基體40之(111)晶面的角度相同。 同樣地,在矽基體540的底表面也成形遮罩圖案554, 如圖19C所示。在各向異性蝕刻期間遮罩圖案554的功能 是做爲蝕刻遮罩,用以成形矽基部540。因此,經由對矽 基體540的底表面施以各向異性的蝕刻,同時例如經由控 制蝕刻時間,即可在矽基體上產生矽基部540,如圖1 9D 的剖面圖所示。矽基部540的兩側具有斜邊緣,相對於矽 基體540之表面的角度爲54.7度。接觸器530的剖面視圖中 顯示矽基部540及矽桁狀部53 2。 圖19E是本發明之接觸器530的頂視圖。由於各向異 性蝕刻,矽基體中除了矽桁狀部532與矽基部540外全部被 鈾除,藉以建立兩毗鄰矽桁狀部532間的自由空間536。在 圖19F的剖面圖中,在矽桁狀部5 32的頂表面沈積導電材 料,諸如電鍍。因此,在矽桁狀部5 32的兩端間產生導電 層5 35,至此,接觸器530即告完成。雖然未顯示,但如前 所述,在矽桁狀部5 3 2與導電層535間提供一絕緣層’諸如 二氧化矽,做爲兩者間的電氣絕緣。 圖20A-20H顯示製造圖17及18所示本發明接觸器630 -23- (19) 1277172 的製程例。圖20A是矽基體640的頂視圖,在矽基體640的 頂表面成形遮罩圖案652,用以切入矽基體的(100)晶面。 典型上,遮罩圖案652是以二氧化矽層製成。如前所述, 當執行各向異性蝕刻時,以遮罩圖案652做爲鈾刻遮罩, 同時也做爲接觸器630之導電層635與矽桁狀部632間的絕 緣體。雖然在實際實施時是同時製造大量的接觸器,但此 例的目的是爲說明,因此只顯示用於製造4個接觸器630的 4個圖案。 經由對矽基體640的頂表面施以各向異性蝕刻處理, 同時,例如以蝕刻的時間控制蝕刻的進程,在矽基體640 上產生台階650,如圖20B的剖面圖所示。由於經由各向 異性鈾刻切入矽基體640的(100)晶面,因此,每一個台階 65 0都有一平坦表面及兩側的斜邊緣。 在圖20C的製程中,在矽基體640的頂表面成形遮罩 圖案654。每一個遮罩圖案654覆蓋對應的台階650並沿著 矽基體640的水平表面進一步延伸。在圖20D中,對矽基 體640的頂表面施以各向異性鈾刻處理,同時控制蝕刻的 時間,於是在矽基體640上產生矽桁狀部632。每一個矽桁 狀部上具有台階650,其功用是做爲接合台階,如圖17及 1 8中所示。經由各向異性鈾刻,在矽桁狀部632的兩端產 生斜邊緣。 同樣地,在矽基體640的底表面成形遮罩圖案656,如 圖20E所示。每一個遮罩圖案65 6的功用是在以各向異性 鈾刻成形矽基部640的期間做爲蝕刻遮罩。因此,經由對 -24- (20) 1277172 矽基體640的底表面施以各向異性蝕刻處理,同時以蝕刻 的時間控制蝕刻的進程,即可在矽基體640產生矽基部640 ,如圖20F的剖面圖所示。矽基部640的兩側具有斜邊緣 ,相對於矽基體640之表面的角度爲54.7度。接觸器630的 剖面圖顯示矽基部640與矽桁狀部63 2,以及在矽桁狀部 632上的台階650。 圖20G是本發明之接觸器630的頂視圖。由於各向異 性鈾刻,矽基體中除了矽桁狀部632、台階650及矽基部 640之外,其餘全部被蝕除,藉以建立兩毗鄰矽桁狀部632 間的自由空間636。在圖20H的剖面圖中,在矽桁狀部632 的頂表面沈積導電材料,諸如電鍍。因此,在矽桁狀部 632的兩端間產生導電層635,至此,接觸器630製造完成 。雖然未顯示,但在矽桁狀部632與導電層63 5間提供一層 絕緣層,諸如二氧化矽,做爲兩層間的絕緣。 按照本發明的接觸結構具有極高的頻寬,可符合下一 代半導體技術的要求。由於探針接觸器是使用半導體製程 所使用的現代化微型技術製造,因此,可以在小空間內排 列大量的接觸器,適合同時測試大量的半導體裝置。 由於是使用微製造技術在基體上同時製造大量的接觸 結構,不涉及人工處理,因此可獲致一致的品質、高可靠 度及長壽期的接觸性能。此外,由於接觸結構是使用與待 測裝置相同的基體材料製造,因此,它可以補償待測裝置 的熱脹係數,以避免位置上的誤差。 雖然本文中僅特別描述及說明了較佳實施例,但須瞭 -25- (21) 1277172 解’由於以上的教導及所附申請專利的導言,本發明可做 很多修改及變化,都不會偏離本發明的精神與意欲的範圍 【圖式簡單說明】 圖1的槪圖顯示基體輸送器與具有測試頭之半導體測 試系統間的結構關係。 圖2的槪圖顯示用以連接半導體測試系統之測試頭與 基體輸送器之細部結構例。 圖3顯示探針卡例的底視圖,其具有環氧樹脂環,用 以固定做爲探針接觸器的複數個懸臂。 圖4A-4E顯示圖3之探針卡的等效電路。 圖5的橫剖面圖顯示本發明的接觸結構,以固定在接 觸基體上的接觸器構成。 圖6的槪圖顯示圖5具有本發明之接觸器之接觸基體的 底視圖。 圖7的槪圖顯示本發明之接觸器其中一個的細部橫剖 面圖。 圖8的槪圖顯示圖7之接觸器的頂視圖。 圖9A及9C-9;!的橫剖面槪圖顯示製造本發明之接觸器 的製程。圖9B是對應於圖9A之橫剖面圖的基體頂視圖。 圖10A-10C的橫剖面槪圖顯示製造本發明之接觸器的 另一製程。 圖1 1 A-11 C是矽晶圓的頂視圖,並將其切割開以同時 (22) 1277172 製造大量之本發明的接觸器。 圖12A及12B的橫剖面槪圖顯示在接觸結構上組裝本 發明之接觸器的方法例。 圖13A-1 3D的橫剖面槪圖顯示製造本發明之接觸器之 製程的另一例。 圖14的橫剖面圖顯示以接觸器成形接觸結構的另一例 ,接觸結構上固定有按圖13A-13D之製程所製造的接觸器 ,圖中還顯示半導體晶圓與接觸目標。 圖15的槪圖顯示圖14之接觸結構的底視圖,接觸結構 上固定有本發明的接觸器。 圖16A及16B的橫剖面槪圖顯示本發明之接觸結構的 另一例及將本發明之接觸器組裝到接觸結構的方法。 圖17的橫剖面槪圖顯示本發明之接觸結構的另一例以 及將本發明之接觸器組裝到接觸結構的方法。 圖18的橫剖面槪圖顯示使用本發明之圖17組裝法的接 觸結構例,並置於半導體晶圓上。 圖19A-19F的槪圖顯示製造圖16A及16B所示之本發 明接觸器的製程例。 圖20A-20H的槪圖顯示製造圖17及18所示之本發明接 觸器的製程例。 [符號說明] 100 測試頭 (23)1277172 400 基體輸送器 500 馬達 510 操縱器 140 介面組件 120 操作板 150 印刷電路板 160 連接器 121 接觸端點 130 蛙形環 124 同軸電纜 300 半導體晶圓 180 卡盤 170 探針卡 190 接觸結構 194 引線 197 電極 193 電容器 195 電容器 30 接觸器 20 接觸基體 320 接觸墊 35 導電層 40 底部 24 連接絲
-28- 1277172 (24) 23 22 48 52 62 36 42 43 52 54 56 58 140 148 143 152 154 135 27 262 248 243 252 254 通道孔 電極 硼摻雜層 絕緣層 角形支撐部 自由空間 光阻層 指定部分 二氧化砂層 二氧化ϊ夕層 蝕刻區 光阻 矽基體 硼摻雜層 指定區域 介電層 二氧化砂層 導電層 安裝接觸器的槽 基部的斜部 摻雜硼層 指定區域 介電層 二氧化$夕層 (25) (25)1277172 25 6 蝕刻窗口 235 導電層 3 30 黏著劑 28 焊球 530 接觸器 5 32 矽桁狀部 540 矽基部 5 3 5 導電層 5 60 黏著劑 520 接觸基體 5 22 電極 522 電極 523 通道孔 572 連接線 5 80 焊球 630 接觸器 632 矽桁狀部 650 台階 635 導電層 672 連接線 5 5 2 遮罩圖案 5 54 遮罩圖案 5 3 6 桁狀部間的自由空間 6 5 2 遮罩圖案 -30 (26)1277172 654 遮罩圖案 65 6 遮罩圖案 63 6 桁狀部間的自由空間
-31 -

Claims (1)

  1. (1) 1277172 拾、申請專利範圍 附件2A : 第92 1 032 1 8號專利申請案 中文申請專利範圍替換本: 民國95年12月8日修正 1 · 一種用以與接觸目標建立電氣連接的接觸結構,包 含:
    複數個接觸器,每一個該接觸器包含: 矽基部,在每一端具有一斜邊緣,斜邊緣的角度視矽 基體的晶面而定; 矽桁狀部,成形在該矽基部上,且具有一支撐端及一 胃觸端,該接觸端實質地從該矽基部突伸出;以及 導電層,成形在矽桁狀部的頂表面; 接觸基體,其表面用以固定該複數個接觸器;
    其中,將每一個該接觸器固定在接觸基體的方法是該 $ S部與該矽桁狀部的該支撐端經由黏著劑連接到該接觸 ^體的表面,藉以將該矽桁狀部定位在預先決定的斜方向 2. 如申請專利範圍第1項的接觸結構,其中,每一個 胃支撐端與該接觸端具有一斜邊緣,斜邊緣的角度視晶面 而定’且該支撐端從矽基部稍凸出,當要固定於接觸基體 時’以與接觸基體的表面接觸。 3. 如申請專利範圍第1項的接觸結構,其中,該接觸 基體是以矽製成。 (2) 1277172 4. 如申請專利範圍第1項的接觸結構,其中,該接觸 基體是以陶瓷製成。 5. 如申請專利範圍第1項的接觸結構,進一步包含配 置在該接觸基體表面的複數個接觸絲,並個別地連接到該 接觸器之導電層的一端。 6. 如申請專利範圍第5項的接觸結構,其中,該接觸 絲在該接觸基體上,且經由一連接線連接到該接觸器的該 導電層。 7. 如申請專利範圍第5項的接觸結構,其中,該接觸 絲在該接觸基體上,且經由一焊球連接到該接觸器的該導 電層。 8. 如申請專利範圍第5項的接觸結構,進一步包含: 複數個通道孔,貫通該接觸基體的頂與底表面,並連 接到該接觸絲的另一端;以及 複數個電極,連接到該複數個通道孔,用以電氣連接 到外部組件。 9. 一種用以與接觸目標建立電氣連接的接觸結構,包 含: 複數個接觸器,每一個該接觸器包含: 矽基部,在每一端具有一斜邊緣,斜邊緣的角度視矽 基體的晶面而定; 矽桁狀部,成形在該矽基部上,且具有一支撐端及一 接觸端,該接觸端實質地從該矽基部突伸出; 導電層,成形在矽桁狀部的頂表面,該導電層具有一 (3) 1277172 台階,台階的邊緣沿著預先決定的晶面傾斜; 接觸基體,其表面用以固定該複數個接觸器; 其中,將每一個該接觸器固定在接觸基體的方法是該 矽基部與該矽桁狀部的該支撐端經由黏著劑連接到該接觸 基體的表面,藉以將該矽桁狀部定位在預先決定的斜方向 〇 10.如申請專利範圍第9項的接觸結構,其中,每一個 該支撐端與該接觸端具有一斜邊緣,斜邊緣的角度視晶面 而定,且該支撐端從矽基部稍凸出,當要固定於接觸基體 時,以與接觸基體的表面接觸。 1 1.如申請專利範圍第9項的接觸結構,其中,該接觸 基體是以矽製成。 1 2.如申請專利範圍第9項的接觸結構,其中,該接觸 基體是以陶瓷製成。 13. 如申請專利範圍第9項的接觸結構,進一步包含配 置在該接觸基體表面的複數個接觸絲,並個別地連接到該 接觸器之導電層的一端。 14. 如申請專利範圍第13項的接觸結構,其中,該接 觸絲在該接觸基體上,且經由一連接線連接到該接觸器的 該導電層,其中,該連接線的一端連接到該導電層的該台 階。 1 5 ·如申請專利範圍第1 3項的接觸結構,進一步包含 複數個通道孔,貫通該接觸基體的頂與底表面,並連 -3- 1277172 ⑷ 接到該接觸絲的另一端;以及 複數個電極,連接到該複數個通道孔,用以電氣連接 到外部組件。 1 6. —種製造與接觸目標電氣連通之接觸結構的方法 ,其步驟包含: 提供一在(100)晶面切割的矽基體; 在該矽基體的頂表面成形第一蝕刻遮罩圖案;
    應用第一蝕刻處理在該矽基體的該頂表面成形接觸器 的矽桁狀物; 在該矽基體的底表面成形第二遮罩圖案; 應用第二蝕刻處理在該矽基體的該底表面成形該接觸 器的矽基部; 在矽桁狀物的頂表面沈積導電材料藉以產生導電層; 以及 - 將按前述步驟所製造的複數個接觸器按預先決定的斜 方向固定到接觸基體上。 0 1 7 .如申請專利範圍第1 6項製造接觸結構的方法,其 中,在該第二蝕刻處理之後,該矽基部的兩端各具有一斜 邊緣,當該第二蝕刻處理是各向異性蝕刻時,斜邊緣的角 度視該矽基體的晶面而定。 18.如申請專利範圍第16項製造接觸結構的方法,其 中,在該第一蝕刻處理之後,該矽桁狀部具有一支撐端與 接觸端,該支撐端與該接觸端每一個各具有一斜邊緣,當 該第一触刻處理是各向異性鈾刻時,斜邊緣的角度視該矽 -4 - 1277172
    基體的晶面而定。 19. 如申請專利範圍第18項製造接觸結構的方法,其 中,將該接觸器固定到該接觸基體的該步驟包括以黏著劑 將該矽基部與該矽桁狀部的該支撐端接合到該接觸基體, 藉以將該矽桁狀部定位在該預先決定的斜方向。 20. 如申請專利範圍第16項製造接觸結構的方法,在 成形該第一遮罩圖案的步驟之前,進一步的步驟包含··
    在該矽基體的該頂表面成形触刻遮罩圖案;以及 對該矽基體的該頂表面施以蝕刻處理,藉以在該矽桁 狀部上成形該導電層的台階。 2 1.如申請專利範圍第20項製造接觸結構的方法,其 中,將該接觸器固定到該接觸基體的該步驟包括以黏著劑 將該矽基部與該矽桁狀部的該支撐端接合到該接觸基體, 藉以將該矽桁狀部定位在該預先決定的斜方向,以及將配 置在該接觸基體上的接觸絲與該接觸器連接的步驟。
    22.如申請專利範圍第21項製造接觸結構的方法,其 中,將該接觸絲與該接觸器連接的該步驟包括以導線連接 該接觸絲與該導電層之該台階的步驟。
TW092103218A 2002-02-19 2003-02-17 Contact structure having silicon finger contactor TWI277172B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/078,603 US6535003B2 (en) 1999-01-29 2002-02-19 Contact structure having silicon finger contactor

Publications (2)

Publication Number Publication Date
TW200304203A TW200304203A (en) 2003-09-16
TWI277172B true TWI277172B (en) 2007-03-21

Family

ID=27752715

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092103218A TWI277172B (en) 2002-02-19 2003-02-17 Contact structure having silicon finger contactor

Country Status (8)

Country Link
US (1) US6535003B2 (zh)
JP (1) JP4560292B2 (zh)
KR (1) KR100733945B1 (zh)
CN (1) CN100350254C (zh)
DE (1) DE10392306T5 (zh)
MY (1) MY142691A (zh)
TW (1) TWI277172B (zh)
WO (1) WO2003071289A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6858541B2 (en) * 2002-08-05 2005-02-22 Honeywell International, Inc. Etch stop control for MEMS device formation
US20040119485A1 (en) * 2002-12-20 2004-06-24 Koch Daniel J. Probe finger structure and method for making a probe finger structure
WO2005060719A2 (en) * 2003-12-18 2005-07-07 Lecroy Corporation Resistive probe tips
US7321234B2 (en) * 2003-12-18 2008-01-22 Lecroy Corporation Resistive test probe tips and applications therefor
US7459795B2 (en) * 2004-08-19 2008-12-02 Formfactor, Inc. Method to build a wirebond probe card in a many at a time fashion
KR100640632B1 (ko) * 2005-01-29 2006-10-31 삼성전자주식회사 프로브 카드 및 그 제조방법
KR100975904B1 (ko) 2005-06-27 2010-08-16 가부시키가이샤 아드반테스트 콘택터, 그 콘택터를 구비한 콘택트 스트럭처, 프로브카드, 시험 장치, 콘택트 스트럭처 제조방법, 및 콘택트스트럭처 제조장치
KR101304031B1 (ko) * 2005-07-08 2013-09-04 폼팩터, 인코포레이티드 상호 교환 가능한 프로브 인서트를 구비한 프로브 카드조립체
US20070089551A1 (en) 2005-09-30 2007-04-26 Sv Probe Ptd. Ltd. Cantilever probe structure for a probe card assembly
JP5232382B2 (ja) * 2005-12-06 2013-07-10 株式会社エンプラス プローブチップ及びプローブカード
US7721430B2 (en) * 2006-02-22 2010-05-25 Sv Probe Pte Ltd. Approach for fabricating cantilever probes
JP2007248064A (ja) * 2006-03-13 2007-09-27 Japan Electronic Materials Corp 半導体素子検査装置
WO2008120547A1 (ja) 2007-04-03 2008-10-09 Advantest Corporation コンタクタ及びコンタクタの製造方法
KR100806736B1 (ko) * 2007-05-11 2008-02-27 주식회사 에이엠에스티 프로브 카드 및 그 제조방법
JP5100751B2 (ja) * 2007-07-03 2012-12-19 株式会社アドバンテスト プローブおよびプローブカード
CN101720438A (zh) * 2007-07-03 2010-06-02 株式会社爱德万测试 探针、探针卡及探针的制造方法
JP5011388B2 (ja) 2007-07-24 2012-08-29 株式会社アドバンテスト コンタクタ、プローブカード及びコンタクタの実装方法。
CN101946313B (zh) * 2008-03-26 2012-09-26 爱德万测试株式会社 探针晶片、探针装置以及测试***
KR101221079B1 (ko) * 2008-05-21 2013-01-11 가부시키가이샤 어드밴티스트 시험용 웨이퍼 유닛 및 시험 시스템
TWI367329B (en) * 2008-06-19 2012-07-01 King Yuan Electronics Co Ltd Probe card assembly
CN102353819B (zh) * 2011-06-30 2014-04-09 南通华达微电子集团有限公司 大电流测试爪
TWI465726B (zh) * 2012-01-10 2014-12-21 Star Techn Inc 具有強化探針電性觸點結構之積體電路測試卡
US9194887B2 (en) 2012-11-15 2015-11-24 Advantest America, Inc. Fine pitch probes for semiconductor testing, and a method to fabricate and assemble same
WO2019089611A1 (en) * 2017-10-31 2019-05-09 Formfactor, Inc. Mems probe card assembly having decoupled electrical and mechanical probe connections
WO2019155520A1 (ja) * 2018-02-06 2019-08-15 株式会社 日立ハイテクノロジーズ プローブモジュールおよびプローブ
CN109545722B (zh) * 2018-12-11 2019-08-20 上海精测半导体技术有限公司 半导体生产***及其量测***和量测设备
US11828775B1 (en) 2020-05-13 2023-11-28 Microfabrica Inc. Vertical probe arrays and improved methods for making using temporary or permanent alignment structures for setting or maintaining probe-to-probe relationships
US11821918B1 (en) 2020-04-24 2023-11-21 Microfabrica Inc. Buckling beam probe arrays and methods for making such arrays including forming probes with lateral positions matching guide plate hole positions
JP7292921B2 (ja) * 2019-03-29 2023-06-19 株式会社日本マイクロニクス 多ピン構造プローブ体及びプローブカード
JP7393873B2 (ja) * 2019-03-29 2023-12-07 株式会社日本マイクロニクス 電気的接触子及びプローブカード
KR102612764B1 (ko) * 2022-05-24 2023-12-12 주식회사 티에스이 반도체 패키지의 테스트 장치
KR20240040502A (ko) 2022-09-21 2024-03-28 (주)케미텍 반도체 테스트 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02221881A (ja) * 1989-02-21 1990-09-04 Fuji Electric Co Ltd 集積回路装置試験用プローブ
JP2632136B2 (ja) * 1994-10-17 1997-07-23 日本電子材料株式会社 高温測定用プローブカード
US5621333A (en) * 1995-05-19 1997-04-15 Microconnect, Inc. Contact device for making connection to an electronic circuit device
US6420884B1 (en) * 1999-01-29 2002-07-16 Advantest Corp. Contact structure formed by photolithography process
JP2001330627A (ja) * 2000-05-19 2001-11-30 Advantest Corp プローブ針構造体及びこれを用いるプローブカード

Also Published As

Publication number Publication date
US20020075021A1 (en) 2002-06-20
WO2003071289A1 (en) 2003-08-28
JP2005518105A (ja) 2005-06-16
CN100350254C (zh) 2007-11-21
JP4560292B2 (ja) 2010-10-13
US6535003B2 (en) 2003-03-18
DE10392306T5 (de) 2005-05-12
TW200304203A (en) 2003-09-16
KR20040077971A (ko) 2004-09-07
KR100733945B1 (ko) 2007-06-29
CN1633600A (zh) 2005-06-29
MY142691A (en) 2010-12-31

Similar Documents

Publication Publication Date Title
TWI277172B (en) Contact structure having silicon finger contactor
KR100472580B1 (ko) 포토리소그래피 공정에 의해 형성된 콘택트 구조
US6576301B1 (en) Method of producing contact structure
US6255727B1 (en) Contact structure formed by microfabrication process
US6452407B2 (en) Probe contactor and production method thereof
US6218203B1 (en) Method of producing a contact structure
US6436802B1 (en) Method of producing contact structure
KR100502118B1 (ko) 접촉 구조물 및 그 제조 방법과 그를 이용한 탐침 접촉조립체
JP4863585B2 (ja) コンタクトストラクチャ並びにその製造方法及びそれを用いたプローブコンタクトアセンブリ
US6576485B2 (en) Contact structure and production method thereof and probe contact assembly using same
US6250933B1 (en) Contact structure and production method thereof
JP2001284420A (ja) コンタクトストラクチャとその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees