TWI266410B - Magnetic memory device and manufacturing method of magnetic memory device - Google Patents

Description

1266410 九、發明說明： 【相關申請案交叉參考】 本申請案係以先前於2003年7月23曰提出申請的第 2003-200413號日本專利申請案為基礎並申請其利益，該申 請案的所有内容在此併入當成參考。 【發明所屬之技術領域】 本發明係有關磁性隨機存取記憶體（以下略稱為Mram) 之記憶胞，特別有關利用磁阻效應元件之磁性記慘體裝置 及磁性記憶體裝置之製造方法。 / 【先前技術】 所谓MRAM，其係作為資訊之記錄載體，利用障壁層之 屯阻值Ik著強磁體之磁化方向而變化，可隨時重寫、保持、 1出記錄資訊之非揮發性固體記憶體之總稱。mram之記 U胞通$具有層疊複數強磁體及障壁層之構造。例如：層 ^作為第強磁層之釘紮層、作為絕緣層之障壁層及作為 第二強磁層之自由層而形成，第-、第二之2個強磁層係以 隔著障壁層之方式而形成。 配置前述記憶胞之處係構成交叉條紋狀之感㈣線及字元 Λ之矩陣狀之復數交點。又，記憶胞係隔著感測線及字元 線而配置。 、。己錄係使構成記憶胞之釘紮層及自由層之磁化方向 —： 方向或相反方向，對應於2進資訊” 1，，、，，〇，，而進 行° §己錄資訊^^ 、 .，’、係猎由電流流入字元線所產生之磁 ~ ’使各記憶跑之έ & 由層之磁化方向反轉。此記憶胞係在 94513.doc 1266410 而且即使切斷電源仍進行 吕己錄保持時原理上消耗電力為〇， 呂己錄保持之非揮發性記憶體。 ^彔貝讯之㈣係利精謂磁阻效應，其係記憶胞 』層之電阻由於構成記憶胞之強磁體之針紮層及自由層之 相對磁化方向與感測電流之對角，或釘紮層與自由 磁化方向之對角而變化之現象所進行。 曰 在此、’舉出MRAM之機能與採用以往介電體之電荷 型之半導體記憶體，例如：⑽趙之機能不同之點。第—、 完全非揮發性，而且可重寫10的15次方次以上：第二/ 進行非破壞性讀出，由於不需更新動作，可縮短讀出_可 第三、相較於t制存型之記㈣，料放輯之資 持耐性強。 Μ 預測MRAM之每單位面積之積體度、寫人、讀出時間可 大致與DRAM相同程度，因此期待運用完全非揮發性之大 的特色’應用於攜帶型機n用之外部記憶裝置、lsi混載用 返’甚至應用於個人電腦之主記憶體。 關於現在實用化之檢討有進展的MRAM，有將磁性穿隧 接合元件（Magnet〇-Tunneling_Juncti〇n 元件：以下稱 件）用於記憶胞者（參考例如：美國專利第5,946,228號說明 書及美國專利6,〇72,718號說明書）。 MTJτο件主要由強磁層/絕緣層（通道障壁層八強磁層所組 成之3層膜所構成，電流藉由穿隧效果而流入絕緣層。絕緣 層之通道電阻值係與兩強磁層之磁化對角之餘弦成比例變 化’在兩磁化反平行之情況取得極大值。例如··於 94513.doc 1266410

NiFe/Co/Al203/Co/NiFe通道接合，在50Oe以下之低磁場， 發現超過25%之磁阻變化率。 一般而言，形成MTJ元件時之微細加工通常為併用光微 影及採用At*離子之離子蝕刻之加工製程。 又，於半導體領域，亦有藉由化學性乾#刻（Chemical Dry Etching ;以下略記為CDE)、反應性離子钱刻（Reactive Ion Etching ;以下略記為RIE)等之利用化學反應之乾蝕刻法之 #刻方法。 又，關於以往之MRAM之構造，詳細說明係記載於美國 專利第5,946,228號說明書及美國專利第6,072,718號說明 書。 如上述，為了形成MTJ元件，必須藉由蝕刻或離子蝕刻， 將MTJ元件形成用之磁體膜及障壁膜之疊層膜進行微細加 工。用於MTJ元件部分之微細加工之離子蝕刻法為物理性 之錢鐘法。然而，在藉由離子姓刻法之微細加工，具有被 加工物伴隨加工而作為殘渣，再附著於光阻掩模側面、被 加工物MTJ元件部分或加工裝置内部之問題。 又，現今，在化學性乾蝕刻（CDE)、反應性離子蝕刻（RIE) 等利用化學反應之Si、Si02等之蝕刻，此等被加工物係作 為具有高蒸汽壓之鹵化物，在維持氣相的狀態下除去。然 而，用於形成MTJ元件之Fe、Ni、Co、Cu等3d過渡金屬之 鹵化物之蒸汽壓低，具有難以原樣適用半導體加工所用之 蝕刻製程的問題。 又，雖亦考案採用一氧化碳、氨之混合氣體，形成有機 94513.doc 1266410 金屬化合物，進行化學性蝕刻之方法，但此方法的化學反 應速度不足，具有不得不成為混合藉由反應氣體之物理性 錢鐘之製程的問題，尚未達到實用化。 然而，若藉由採用物理性濺鍍之微細加工製程，前述被 加工物質殘渣膜將留在被加工TMR元件部分之側面。此殘 渣膜可能具有導電性，並得知此產品會使絕緣性障壁膜短 路，成為MRAM胞初期故障的原因。 【發明内容】 本發明之一態樣之磁性記憶體裝置具有··基板；及配線 層，其係形成於前述基板上者；前述配線層包含；下部電 極；磁阻效應元件，其係配置於前述下部電極上，包含絕 緣障壁層所構成者；至少丨接觸層，其係層疊於前述磁阻效 應兀件上者；及上部配線，其係連接於前述接觸層者；前 述磁阻效應元件具有在藉由離子束蝕刻形成元件後，藉由 離子束餘刻進行清洗處理之傾斜側面而構成。 本發明之其他實施型態之磁性記憶體裝置之製造方法係 於基板上形成絕緣層，於前述絕緣層上形成下部電極，於 鈾述下邛私極上面形成磁阻效應膜，而此磁阻效應膜包含 、’、巴緣卩羊壁層及隔著此絕緣障壁層層疊之複數磁體膜；於前 述磁阻效應膜上層疊掩模層，將前述掩模層作為掩模使 用，把前述磁阻效應膜進行離子蝕刻加工，形成磁阻效應 儿件，於前述掩模、前述磁阻效應元件及前述下部電極之 上面形成絶緣膜，藉由離子束，以使前述磁阻效應元件側 面露出之方式將前述絕緣膜蝕刻。 94513.doc 1266410 又，本發明之其他態樣之磁性記憶體裝置具有. . ”，其係形成於前述基板上者；前述配線層=; 下部電極；磁阻效應元件’其係配置於前述下部電極：， 包含絕緣障壁層所構成者；至少i接觸層，其係層= 磁阻效應元件上者；及上配、 去.—人_ &八1于、運接於刖述接觸層 者，包μ述絕緣障壁層之磁阻效應元件之側面對於 面所形成之錐形角約在60度以下。 /、一 【實施方式】 以下’參考圖式，說明有關本發明之第_實施型態。再 者’於以下所述之第—實施型態之說明，關於同_或類似 之構成要素，^了避免重複說明，採用同—符號並省略盆 洋細說明。 百先，於圖1表示作為本發明之一實施型態之磁阻效應元 件而形成之MTJ元件30之剖面圖。於圖i，MTJ元件3〇形成 1下部電極28上，於MTJ元件3〇上形成掩模（以下稱硬掩 模）36。層間絕緣膜4〇係以覆蓋此等下部電極28、元件 3〇及硬掩模36全體之方式而一體地形成。硬掩模刊上面係 舁層間絶緣膜40上面位於同一面内，並且由層間絕緣膜4〇 露出。 又MTJ元件30為4層構造，具有反強磁層32、第一強磁 層33、％緣障壁層34及第二強磁層35，以此順序依序形成 於下部電極28上。又，第一強磁層33稱為釘紮層，第二強 磁層35稱為自由層。於此實施型態，MTj元件3〇為4層構 造，但不限於4層，只要在實施階段不脫離其旨趣的範圍 94513.doc 1266410 内，可進行各種變形。 在此，以下將形成於MTJ元件30之包含絕緣障壁層他 磁層之側面角度稱為錐形角^mtj，以下將形成於硬掩模％ 之側面角度稱為錐形_。此等角度在圖^定義為對於下 部電極28表面之角度0mtj，或者對kMTJ元件3〇表面之角产 以，但如後述，由於下部電極28之表面係對於圖2所示之^ 板11表面平行地形成，因此此等角度結果亦可定義為對於 立在例如：基板11表面之法線之角度。圖丨之實施型態之情 況，設定錐形角0mtj比錐形角大。 具有錐形角以之硬掩模36之形成係藉由例如：RIE等蝕刻 進行。又，MT;元件30之形成係將具有上述錐形㈣之硬掩 模36作為掩模使用，藉由採用例如：Ar離子等之離子打薄， 亦即離子儀刻而進行。 如此，硬掩模36具有錐形角MTJ元件3〇具有小於其之 不同錐形角0mtj而形成。 其次，參考圖2之剖面圖，說明具有含有上述說明之mtj 元件30之配線層之磁性記憶體裝置形成於基板上之實施型 恶之構成，以及其製程。 於圖2，於半導體基板丨丨之表面區域形成複數元件分離絕 緣膜12，於形成在此等元件分離絕緣膜12間之元件形成區 域，源極/汲極區域15^ 15b係藉由例如：雜質擴散而形成。 源極/汲極區域15a、15b間之半導體基板丨丨上，形成閘極絕 緣膜13及閘極電極14。如後述說明，此閘極電極14係作為 記憶於MTJ元件30之資訊之讀出用之字元線而使用。 94513.doc -11 - 1266410 其後，覆蓋形成有此等閘極絕緣膜13及閘極電極14之半 導體基板11之上部，形成第一層間絕緣膜16。於第一層間 絕緣膜16中’為了與源極/汲極區域丨5a、15b之各上面連 接，在2處形成接觸插塞17、18。接觸插塞17連接於一方之 第一源極/汲極區域15a上面，接觸插塞17上部與配線19連 接。 接觸插基18連接於另一方之源極/汲極區域15b上面，接 觸插塞18上部與電源線，亦即作為源極線之配線2〇連接。 此接觸插塞17與配線19可藉由例如··雙鑲嵌（Dual Damascene)法所形成之銅堆積而一次形成。接觸插塞“及 配線20亦同樣地形成。形成此等導電部之後，藉由cMp研 磨層間絕緣膜16及配線19、2〇表面，以使平坦。 接著，於上述形成之第一層間絕緣膜丨6上部，形成第二 層間絕緣膜21。第二層間絕緣膜21中，以與藉由cMp而露 出之配線19上面連接之方式形成通道插塞22，此通道插塞 22上部連接於配線23。又，鄰接於此配線23，同樣於第二 層間絕緣膜21中’形成後面說明之作為寫入用字元線而使 用之配線24。此通道插塞22及配線23仍藉由雙鑲嵌法而形 成，另一方面，配線24可藉由單鑲嵌法形成。 亚且，於上述形成之第二層間絕緣膜21、配線23、24之 CMP後，於包含配線23及配線24之層間絕緣膜21上部，形 成層間絕緣膜25。在此為了與藉由⑽卩而露出於層間絕緣 膜21表面之配線23之上面連接，貫通層間絕緣膜乃之通道 插塞26係藉由例如：單鑲嵌法&CMp形成。 94513.doc -12- 1266410 其後，以與藉由CMP而露出之通道插塞％上部連接之方 式，於第三層間絕緣膜25上部，形成作為圖丨所示之下部電 極28所使用之配線28。於此下部電極28上面，依序形成mtj 元件30及硬掩模36。此構成已於圖丨說明，因此在此省略。 以覆盍上述形成之下部電極28、MTJ元件3〇及硬掩模％ 全體之方式，形成第四層間絕緣膜4〇。於此第四層間絕緣 膜40之CMP之後，在層間絕緣膜4〇上形成連接kmtj元件 30之硬掩模36之感測線，亦即作為位元線使用之配線41。 在此，如於圖1所說明，***於MTJ元件3〇與配線41間之 硬掩模36係作為以單一材料形成之丨層構造而構成，但亦可 使用以複數材料形成之複數層所組成之硬掩模。 於上述說明之磁性記憶體裝置，在半導體基板丨丨上依序 配置採用複數層間絕緣膜16、21、25、40所形成之複數配 線層為止之形成方法係從以往為人所知，省略進一步之構 成及製程說明。 再者，雖待後續說明，但源極/汲極區域15&、151)、閘極 絕緣膜13及閘極電極14所構成之MOS型電晶體係作為記憶 於MTJ元件30之資訊讀出時之開關元件而使用。 在此’下部電極28及MTJ元件30之詳細構造及製程待後 述。又’如前述，配線24係於資訊寫入時，與位元線41組 a使用之字元線’為了有效進行寫入，經由較薄之層間絕 緣膜25，形成於MTJ元件30之正下方。 在此，詳細說明如此形成之磁性記憶體裝置之讀出及寫 入動作。MTJ元件30所具有之電阻大小係起因於上述說明 94513.doc -13- 1266410 之MTJ元件3〇内之自由層及釘紮層2個強磁層分別之自旋 相對方向。因此，資料寫入係藉由使此自由層之自旋方向 反轉而進行。 位元線用之配線41及字元線用之配線24係互相正交而形 成’寫入時，電流分別流入配線41及配線24。如此一來， 藉由流入配線41及配線24之直流電流所造成之磁場，MTJ 元件30中之一方強磁層之自由層的自旋方向變化。MTJ元 件30之絕緣障壁層之電阻值受到此自旋方向所左右。 讀出時，讀出電壓施加於作為讀出用字元線之閘極電極 14,具有此閘極電極14iM〇s電晶體成為開啟狀態。結果， 流入作為位元線之配線41之讀出電流通過MTJ元件3〇，依 序流過下部電極28、通道插塞26、配線23、通道插塞22、 酉己線19、接觸插基17、源極/汲極區域15a、電源線2〇。 在此’由於此MOS電晶體成為開啟狀態，因此電流由一 方之源極/汲極區域15a流入另一方之源極/汲極區域15b，其 後經由接觸插塞1 8流入作為電源線之配線2〇。 此時，MTJ元件30之電阻大時，由於流入配線“與下部. 電極28間之感測電流量少，因此藉由例如：連接於位元線 41之未圖示之感測電路，讀出資訊，，〇,，。又，mtj元件川之 電阻小時，感測電流大，讀出例如··資訊，，丨，，。 寫入時，電壓施加於作為讀出用字元線之閘極電極14, 因此此MOS電晶體成為關閉狀態。而且，藉由流入配線 41(位元線）及配線24(字元線）之電流所造成之磁場之方 向，設定MTJ元件30中之自旋方向。例如··若寫入對象之 94513.doc -14- 1266410 MTJ元件30中之自旋方向與寫入資料之内容一致的話，資 料寫入後，此元件30在外觀上之狀態不變，但不一致時， 自旋方向按照資料内容而改變。結果，各MTJ元件之電阻 值大小係按照資料内容而設定。 在此，採用圖3A至圖5C，以下說明有關此實施型態之下 述下部電極28及MTJ元件30之製程之詳細說明。 首先，於圖3A，將層間絕緣膜25及通道插塞26之上面進 行CMP處理，於其上部依序形成銅等之導電性配線層膜 27、磁阻效應膜31、硬掩模膜36A及其他硬掩模膜37A。 磁阻效應膜31具有圖1、圖2所示之MTJ元件之複合膜構 造，並包含在為了形成圖1所示之配線層2 8所堆積之配線層 膜27上，依序形成之反強磁層32、強磁層33、絕緣障壁層 34及強磁層35。為了於磁阻效應膜31上形成硬掩模膜36A， 在材料上採用Ta，藉由錢鑛使其膜厚成為厚度150 nm而形 成。 其次，於此硬掩模36A上形成硬掩模膜37A，此硬掩模膜 3 7A之材料採用Si02,藉由濺鍍使其膜厚成為厚度100 nm而 形成。此狀態表示於圖3A。 其次，為了將上側之硬掩模膜37A圖案化，形成圖3B所 示之硬掩模膜37，於硬掩模膜37A上面堆積未圖示之光阻 膜。為了形成與硬掩模37對應之圖案，藉由曝光將此光阻 膜圖案化。於此實施型態，前述圖案化係藉由採用準分子 雷射之曝光裝置之光微影所進行。 若於此硬掩模膜37A上將光阻圖案化，藉由在硬掩模膜 94513.doc -15- 1266410 3 7八採用（：财3、處理室壓力1?&、高頻電力15罐之條件之 RIE進仃蝕刻。若選擇性地蝕刻此硬掩模膜37八，形成硬掩 模37,採用A灰化並剝離硬掩模37上部之光阻圖案，而且 亦持續進行藉由丙酮之超音波洗淨。結果，形成^3B所示 之硬掩模3 7。 接著，抓用如此形成之硬掩模37，採用CHF3、CF4及， 错由在處理室麼力5pa、高頻電力15_之條件之RIE，將硬 掩模膜36A進行韻刻。又，亦可藉由採用Cl2之㈣進行敍 ::結果’如圖3C所示，上側硬掩模37之形狀轉印於硬掩 模膜3 6 A，形成硬掩模3 6。 其後，例如：採用chf3，藉由在處理室壓力J Pa、高頻 電力150W之條件之RIE，將硬掩模36上部之硬掩模37蝕 刻，剝離硬掩模37。如此一來，於磁阻效應膜31上形成圖 4A所示之硬掩模36。 其次，採用如此形成之硬掩模36,進行磁阻效應膜取 姓刻。藉由此磁阻效應膜31之似彳，磁阻效應膜31分離成 硬掩模36之形狀，並圖案化而成具有圖仙所 MTJ元件取雜。 於此實施型態，為了形成前述MTJ元件3〇之離子钱刻名 以硬掩模36為掩模，採用Ar離子餘刻法所進行。^離子香 刻係採用例如：圖7所示之Ar離子源丨，以對於立在半導楚 基板11主表面之法線之人射角θ，使產生之Ar離子束射」 而進行K亍此Ar離子關時之條件為例如：施加於沿萄 子源1與基板11間之離子加速電壓Vb= 400 V，離子束之獨 94513.doc -16· 1266410 流量IB= 100 mA，對於基板^之入射角0設定在3〇。或45。。 藉由此Αι*離子餘刻，如圖4B所示，蝕刻硬掩模％側面， 成為具有侧面與底面之角度之梯形，同樣地，MTJ元件3〇 亦成為具有角度^mtj之梯形。關於此離子蝕刻之詳細說明 待後述。 其次，如圖4C所示，為了形成配線層28，於配線層膜27 上形成覆蓋硬掩模36及MTJ元件30之硬掩模38。因此，於 基板11全體，藉由濺鍍使例如：Si〇2膜之膜厚成為厚度 nm而形成，以作為硬掩模膜。其後，於此§丨〇2膜上之全體 堆積光阻膜，藉由光微影法將此光阻膜圖案化，形成相當 於硬掩模3 8之光阻膜。 藉由採用此光阻膜，將Si〇2膜圖案化，形成硬掩模％。 採用CHF3,藉由在處理室壓力lpa之條件之rie，將此圖案 蝕刻，圖4C之形狀之硬掩模38形成於未圖示之光阻掩模下。 而且，在此狀態下，採用〇2將光阻掩模灰化，剝離此光 阻掩模，而且亦持續進行藉由丙酮之超音波洗淨。結果， 形成圖4C所示之形狀之硬掩模38。 其次，採用此硬掩模38，蝕刻配線層膜27。此蝕刻係在 加速电>1 VB - 40G V及入射角0為〇。之條件下，以離子姓 刻進行。結果，形成圖5A所示之下部之電極層28。 其後，與硬掩模37同樣，例如：採用CHF3，藉由在處理 室麼力1 P a、高頻電力i 5 0 W之條件之R工E進行㈣，剝離硬 掩模38。結果，如圖5八所示，變成在連接於通道插塞^之 下部電極28上，形成M17元件取硬掩模％之狀態。 94513.doc -17- 1266410 接者’如圖5 B所示’於層間絕緣膜2 5、作為下部電極之 配線層28及硬掩模36上部，藉由濺鍍一體地形成層間絕緣 膜40。作為為了形成此層間絕緣膜4〇之條件，例如：在i mmTon*之Ar及〇2所形成之氣氛中，賦予藉由i5〇w之高頻電 力所產生之濺鍍能量，使其膜厚成為6〇〇 nm而形成。結果， 形成如圖5B所示之形狀之MTJ元件30及具有對應於硬掩模 3 6之部分突出之階差形狀之層間絕緣膜4〇。 接著，藉由使用丙酮之超音波洗淨法，洗淨形成有上述 層間絕緣膜40之基板全體。 其後，於表面具有階差之層間絕緣膜4〇之上部，塗佈未 圖示之光阻膜。於此實施型態，形成厚度約6〇〇 nm、表面 平坦之光阻塗佈膜。其後，在N2氣氛中之烤箱，以220之 狀態，將全體進行30分之硬烤。 接著，對於上述受到硬烤之光阻塗佈膜，進行藉由rie 之钱刻。此RIE係採用例如：CF4，將處理室壓力設定在5 而進行。結果，光阻塗佈膜及層間絕緣膜40大致相同速率， 在基板表面被平行蝕刻，如圖5C所示，最後層間絕緣膜4〇 表面大致平坦地削切至硬掩模36之上部水平面為止。 接著，如圖5C所示，對於&Ta形成之硬掩模刊之露出表 面，為了接觸點清洗，進行^離子蝕刻。進行此Μ離子蝕 刻之條件為例如：加速電壓νΒ= 400 ν、離子束電流量匕= 250 ηιΑ、入射角0為〇。、離子束照射時間為〇·4分。 其後，於圖案化之硬掩模36上面及層間絕緣膜4〇上部， 形成為了形成圖2所示之感測線41之未圖示之金屬膜。此金 94513.doc -18 * 1266410 屬膜之材料採用例如：Ta，並藉由濺鍍使其膜厚成厚度1〇 ηΠ1而形成。再者，亦可採用Cu形成，以取代Ta。採用此“ 日寸之膜厚係藉由濺鑛，使成為厚度2〇〇 ηιη而形成。 其後，在形成於硬掩模36上方之Ta膜上部，堆積未圖示 之光阻膜至特定厚度。一旦形成此光阻膜，此光阻臈受到 曝光，形成光阻圖案。 亚且’ Ta膜經由形成於其上部之光阻圖案，藉由&離子 蝕刻而圖案化。進行Ar_子蝕刻之條件為例如··加速電壓 VB — 400 V、入射角0為3〇 °。藉此蝕刻Ta膜，以便形成與光 阻圖案相同之形狀。結果，上述Ta膜成為特定形狀之上部 配線，亦即感測線41。 用於此Ta膜之蝕刻之光阻圖案係以採用〇2之灰化而剝 離’而且亦持續進行藉由丙酮之超音波洗淨。 如此’形成具有圖2所示之剖面構造之磁性記憶體裝置。 最後’此形成之磁性記憶體裝置在磁場中進行熱處理。該 熱處理係在磁場強度保持在6.5 kOe、溫度保持在300°C，持 縯1小時之真空條件下進行。 再者，上述硬掩模膜36只要是具有導電性之材料均可， 不限於Ta。又，於其他硬掩模37及硬掩模38之材料採用 Si02 ’但未必限定於此，例如：Al〇x、SiN、SiON、有機玻 璃等均可。但由於如圖3 C及圖4 A所示，必須在姓刻硬掩模 3 6之後，藉由蝕刻剝離硬掩模37，因此必須考慮相對於硬 掩模36 ’可容易除去硬掩模37之蝕刻選擇比。又，雖已說 明硬掩模36及硬掩模37之膜厚各為150 nm、100 nm，但可 94513.doc -19- 1266410 不限於此而形成膜厚。同樣地，上述硬掩模36、層間絕緣 膜40及上部配線41之膜厚亦可不限於此而形成。 並且，關於進行RIE之際之設定條件、進行Ar離子蝕刻之 際之加速電壓VB及離子電流量IB之設定條件、進行濺鍍之 際之設定條件、剝離光阻圖案之方法及磁場中之熱處理設 定條件，不限於上述所示之實施型態，於實施階段，可在 不脫離其旨趣之範圍内，進行各種變更。 又，上述說明之MTJ元件元件30之微細加工係藉由採用 準分子雷射之曝光裝置之光微影及Ar離子所進行，但亦可 藉由採用接觸對準機之光微影形成，以取代採用準分子雷 射之曝光裝置之光微影。 其次，參考圖6A至圖6C，說明有關MTJ元件30之製程。 圖6A至圖6C係表示此實施型態之MTJ元件之加工過程之剖 面圖。 於圖6A表示形成於半導體基板11上方之下部電極28、為 了形成MTJ元件30之磁阻效應膜31及具有錐形角θί之硬掩 模36。而且，對於磁阻效應膜31及硬掩模36之上面，以由 其法線方向形成角度0之方式，將Ar離子束斜向入射。在 此，Ar離子束以0=45°入射。維持此狀態，若將基板11旋 轉，遍及硬掩模36之全周，Ar離子束將以45°入射。 結果9如圖6B所示，藉由Ar離子束，沿著硬掩模36而削 切磁阻效應膜31，形成MTJ元件30。沿著MTJ元件30及硬掩 模36之側面所示之箭頭係表示由硬掩模36及MTJ元件30側 面反彈之Ar離子之執跡。 94513.doc -20- 1266410 圖6C之MTJ元件30及硬掩模膜36側面所示之2個橢圓係 表示由離子束所#刻之Μ T J元件3 0及硬掩模3 6所錢鐘之被 蝕刻物質之分佈。亦即，進行Ar離子蝕刻時，由於硬掩模 3 6具有錐形角，因此被濺鐘之被钱刻物質不會附著於MTJ 疋件3 0之側面。 在此，如圖7所示，由離子源1所產生之Ar離子束係朝向 基板1 1放射。此基板1 1設置於未圖示之樣本台，藉由旋轉 樣本台’可旋轉基板1 1。當旋轉台旋轉至基板i i之法線附 近時，Ar離子束將對於基板11之所有表面，以相同入射角 射入，進行Ar離子蝕刻。又，若將形成有安裝於樣本台之 磁性記憶體裝置之基板11之MTJ元件30之主表面側朝下配 置’由Ar離子蝕刻所削切之被蝕刻物質將不致由於重力， 附著於MTJ元件30之側面。 其次，苓考圖8A至圖8D，表示改變各種形成MTJ元件3〇 之際之Ar離子蝕刻之入射角0時，MTJ元件3〇之每單位面積 之絕緣障壁層之接合電阻之累積頻數分佈。在此，製成多 數個4 μπι2角之MTJ元件，於形成圖6A至圖6C所說明之藉由

Ar離子束形成各個MTJ元件3〇之際，改變蝕刻角0，觀察其 傾向。 於圖8A至圖8D所示之各圖，橫軸係以每單位面積之接合 私阻（以下稱rA)取對數，單位為Ω pm2，縱軸表示累積頻 數。於圖8A，以0=45。進行，於圖8B，以0=3〇。進行，於 圖8C，以0=〇。進行。於圖奶，以0=〇。進行離子触刻後， 再度以0=45°進行再蝕刻。 94513.doc 1266410 f先，以圖8A所示之離子束之入射 朽0為4 5進行時，幾 乎所有磁性記憶體裝置之樣本之接合 8 2 包丨且尺八為10 Ω ·μιη2 至10 Ω ·μιη。如此，在0=45。，幾 十所有磁性記憶體裝置 之樣本顯示充分之接合電阻值。 圖8Β所示離子束之入射角Θ為30。時，亦顯示出正常值。 然而，樣本之接合電阻RA小至1〇4.师2至1〇5〇.陣2時， 累積㈣值增加H之’此時表示相較於45。’離子束之 角度Θ為30°時之不良率增加。 圖8C所示之離子束之入射角θ以0。進行時，幾乎所有磁性 記憶體裝置之樣本之接合電阻RAg 1〇Ω ·μιη^ l〇s Q 。 此係表示幾乎所有磁性記憶體裝置之樣本為故障。 。而，如圖8D所示，使離子束之入射角0為〇。，形成以丁了 元件30之後，再度使入射角0為45。進行之結果，接合電阻 RA為1〇2Ω ·μηι2至1〇5Ω ·μηι2之累積頻數值減少，接合電阻 RA顯示l〇7Q氺一至⑺^ ·μιη2之累積頻數值增加，可知不 良率降低。 在此’採用圖9Α至圖9C之元件剖面構造圖，簡單說明使 圖8C所示之離子束之入射角0為0。而形成MTJ元件3〇時，不 良率大幅增加之理由。但在此與圖6A至圖6C所說明之情況 不同，硬掩模3 6之錐形角0t為90。，並且Ar離子束對於其側 壁之入射角0亦設定在〇。。 圖9A係表示藉由Ar離子蝕刻之加工工序開始時之形成 於半導體基板上方之配線層28、磁阻效應膜3 1及硬掩模36 之形狀。 94513.doc -22- 1266410 若使Ar離子束垂直入射半導體基板面，則對於硬掩模％ 側面大致平行入射。但實際上在硬掩模36之上面及側面之 境界邊緣部稍微形成圓形或傾斜部，因此按照蝕刻之進 行，如圖9B所示，於此蝕刻部形成與圖6B相同之錐形部 36T ° 在此，於圖10表示以Ta作為硬掩模36之材料為例，用於 硬掩模之材料之錢鍍效率之離子束入射角依存性。由圖1〇 可知，對於Ta硬掩模36側面之平行入射（^=〇。），亦即對於 正父於磁阻效應膜3 1表面之入射角，效率大致為〇。 亦即，如圖9A至圖9C所示，若Ar離子束對於硬掩模刊側 面平行入射，則Ar離子束在大致保持運動量之狀態下，蝕 刻硬掩模36上面及磁阻效應膜31表面。此時，如上述，硬 掩杈36上面之邊緣部係一面逐漸形成錐形，一面受到蝕 刻，形成圖9Β之錐形面3 6丁。 另一方面，在與磁阻效應膜31之硬掩模36下面之邊緣部 附近，入射離子束之部分運動能量係由硬掩模36之錐形面 36Τ反彈之Ar離子束，及由於蝕刻而從硬掩模％及磁阻效應 膜31之表面飛散之雲狀物質所σ及收。&能量吸收越接近邊 緣邛越大，因此磁阻效應膜31係成為在硬掩模“之周圍， 以圖9Β所示之狀悲’殘留具有錐形面之部分，並形成 兀件30之狀怨。於圖9Β，沿著硬掩模36及以打元件川側面 所圖示之箭頭係表示反彈Ar離子。 再者藉由Ar離子束之照射進行蝕刻時，硬掩模36及被 蝕刻膜3 1均φ形成由本身之濺鍍效率之離子束入射角依 94513.doc -23- 1266410 存性所決定之小角面（Facet)，一面後退。 然而，如圖9B所示，在形成有MTJ元件30之狀態下，殘 留硬掩模36垂直掩模側面，因此若在此進一步進行離子束 照射的話，光束將持續集中於掩模側面下方。於圖9C表示 光束持續集中於此掩模36之側面下方之狀態。圖9C所示之2 個橢圓形係表示飛散物質，亦即濺鍍物質之分佈。 亦即，Ar離子束以對於MTJ元件30之上面之垂直方向入 射，因此削切硬掩模36之上面及側面所產生之濺鍍物質多 數集中於MTJ元件30附近，因此對於元件30之再附著比例 變大，大量附著於硬掩模及蝕刻後之MTJ元件30之側面。 如此的話，橫跨具有圖1所示構造之MTJ元件30内之絕緣 障壁層34之上下磁層33、35間，藉由附著於此絕緣障壁層 34之斜面之導電性濺鍍物質，成為導通狀態，接合電阻RA 下降。此係成為MTJ元件30初期故障之原因。 若進一步持續照射Ar離子束，由於來自硬掩模36側面及 MTJ元件30側面之反彈離子束，離子束集中於MTJ元件30 之下面邊緣部，如圖9C所示，作為配線層之下部電極28被 挖掘，產生微溝Μ。 如此，若藉由Ar離子束進行蝕刻，濺鍍物質附著於MTJ 元件30之側面，產生初期故障，同時於下部電極28產生微 溝Μ。如以上說明，可知MTJ元件30之故障係取決於蝕刻束 之入射角而發生。 如圖6Α至圖6Β所示，以角度0斜向照射Ar離子束時，由 於Αι·離子束斜向入射於硬掩模36之斜面，因此此Ar離子束 94513.doc -24- 1266410 朝向與MTJ元件30隔離之方向，保持運動量而反彈，如圖 6C所不’飛敢物質多數分佈於與MTJ元件3〇隔離之空間。 再者’飯刻時，由於被蝕刻物之硬掩模36及磁阻效應膜 3 1對於斜向入射之Ar離子束旋轉，因此有一期間係與照射 離子束之側面相反側之MTJ元件3〇之側面成為掩模36之背 面，在此期間，此側面未受到蝕刻。又，MTJ元件30本身 亦具有濺鍍效率之離子束入射角依存性。因此，MTJ元件 3 0側面係按照此等要因，以一定角度加工。 在此’上述說明之掩模背面之處，以圖6 a至圖6C所示點 線之下方表示。此時，濺鍍物質分佈之中心方向係由蝕刻 後之硬掩模3 6及MTJ元件3 0側面偏離，因此再附著於該側 面所造成之故障變少。又，離子束對於下部電極28表面， 以淺角度射入，因此於下部電極表面28亦未產生微溝。 如以上，由此貫施型態之說明，可知於MTj元件川之微 細加工採用藉由對於磁阻效應膜3 1上面斜向入射之離子蝕 刻，將有效降低MTJ元件30之不良率。 在此，為了進一步調查所形成之MTJ元件30之性能與^ 離子蝕刻之入射角等關係，以各種條件做成包含撾耵元件 3〇之磁性記憶體裝置，參照圖丨丨a至圖uc，詳細說明結果。 首先，用於MTJ元件30之微細加工之光阻掩模之形成係 藉由採用準分子雷射之曝光裝置之光微影而進行，由磁阻 效應膜切出MTJ元件30係藉由Ar離子蝕刻所進行。再者， 光阻掩模之形成亦可藉由採用接觸對準機之光微影形成， 以取代採用準分子雷射之曝光裝置之光微影。又，在此之 94513.doc -25- 1266410

下部電極28及MTJ元件30之詳細製程係與參考圖6A至圖6C 所說明者相同，在此省略其說明，以下詳細說明有關製程 條件。 於此製程中，改變硬掩模36&MTJ元件3〇之微細加工之. 各個條件，與圖11A至圖11D對應，以下分別表示4種。 於圖11A所示之第一例，以氯氣進行為了形成硬掩模％ 之RIE，其後，為了形成MTJ元件3〇，Ar離子蝕刻之入射角 0係以30°而進行。 於圖11B所示之第二例，以氯氣進行為了形成硬掩模％ 之RIE，其後，為了形成Mtj元件3〇，αγ離子敍刻之入射角 0係以45°而進行。 於圖lie所示之第三例，以氫氟碳（Flu〇r〇-Carb〇n)類氣體 進行為了形成硬掩模36之则，其後，為了形成MTJ元件 30 ’ Ar離子姓刻之入射角0係以3〇。而進行。 於圖11D所示之第四例，以氫敦礙類氣體進行為了形成硬 掩模36之RIE，其後’為了形成MTJ元件3〇，&離子敍刻之 入射角係以45 °而進行。 首先，於圖11Α至圖11D，橫跨心元件3〇之絕緣障壁層 之側面角度（錐形角㈣)係如圖中所示，依序為川。、62。、 58、50。又’同樣地，於圖ηΑ至圖ud，該贿元件川 之不良率依序為95%、5%、15%、〇.2%。 在此，於圖12表示將上述所示4種例之錐形角㈣與不良 率之關係標緣之結果。於圖12，於橫軸將第_錐形角之單 位設為〔_·〕，取角度，於縱軸將單位設為〔％〕，取不 94513.doc 1266410

Ar離子對於形成於上述硬掩模％側面之 ，硬掩模36側面之錐 子餘刻。然而，由於 之錐形面36T大致垂 直而入射，以進行蝕刻，因此產生反彈離子束，於mtj元 件30之側面，飛散物質容易再附著所致。 由圖12，若MTJ元件30側面之錐形角0mtj·設定在約6〇。以 下，可知初期不良率約0%。錐形角0mtj即使為例如·· 3〇。， 僅由初期不良率來看並無問題，但相較於錐形角"mtj為6〇。 之情況，對於MTJ元件30之下部電極28上之投影面積增 加。因此，藉由儘可能增大錐形角0mtj，晶片上之記憶胞 陣列之佔有面積變小。 在此’沿著圖13B及圖13C之硬掩模36側面所圖示之箭頭 表不反彈Ar離子之執跡，沿著圖13C之硬掩模36側面所圖示 之橢圓表示藉由濺鍍所削切並飛散之物質分佈。 又’以氣氟碳類氣體進行為了形成硬掩模3 6之RIE之情 况’故卩手亦少。氫氣碳類氣體對於減少故障有效之理由在 於’以氫氟碳類氣體進行姓刻時，形成於硬掩模36側面之 錐形角變得比氯氣之情況小。 94513.doc -27- 1266410 作為由以上所獲得之酌見，例如··如圖ίο所示，若將獲 知硬掩杈36之最高濺鍍效率之角度設為，作為硬掩模％ 之側面角度之第二錐形角設為對於基板丨丨面之法線之 離子束入射角δ又為0，可知θ = θί-θηι時，反彈離子流量最 小。例如：於圖10之化=35。。因此若0t=75。，。 採用如以上說明之微細加工形成MTJ元件3〇，實現包含 防止磁性記憶體裝置之胞初期故障之MTJ元件之磁性記憶 體1置之剖面構造。於本實施型態之做成磁性記憶體裝置 之製程，將Ar離子蝕刻用於MTJ元件30之蝕刻，但採用 RIE、錢鍍餘刻時，當然可適用同樣的概念。 其次，關於本發明之第二實施型態，參考圖式，將磁性 吕己憶體裝置之構成與其製造方法一併說明。再者，於以下 所述之第二實施型態之說明，有關與第一實施型態相同或 類似之構成要素，為了避免重複說明，採用同一符號，並 省略其詳細說明。 圖14A係表示圖1所示之構成之MTJ元件之加工過程途中 之剖面圖。此第二實施型態之MTJ元件之加工過程包含與 第一實施型態不同之加工過程。 如圖14A所示，於基板上方，藉由濺鍍法形成下部電極 28，於此下部電極上，形成為了形成撾了〗元件3〇之磁阻效 應膜3 1及硬掩模36。在此，磁阻效應膜3 1係與圖1所示之 MTJ元件30相同’將例如·· 1至2nm程度之Al〇x所組成之絕 緣層作為絕緣障壁層使用，於此絕緣障壁層上下，具有由 強磁層所組成之稱為針紮層之固定層及成為自由層之記錄 94513.doc -28 - 1266410 層。並且，雖未圖示，磁阻效應膜31採取具有緩衝層或間 隙層之多層構造。 為了將ΜΊ7元件3〇开》成特定圖案，如圖示，硬掩模36係 才木用光阻掩杈，藉由蝕刻，使其側壁具有特定傾斜角而形 成。在此，採用例如：Ta作為硬掩模36時，該蝕刻以採用 CL類或F類蝕刻氣體之RIE進行即可。此時，由rie對於光 阻掩模之選擇性，Ta所組成之硬掩模36側壁之傾斜角可獲 得70°至80°程度者。 接著，如圖14B所示，將硬掩模36作為掩模，藉由&離子 束蝕刻磁阻效應膜31。此Ar離子蝕刻藉由採用例如·圖了 所示之Ar離子源丨，使產生之Ar離子束以對於立於基板主表 面之法線之入射角0射入而進行。作為進行此Ar離子蝕刻之 Ρ示之仏件例如·在使基板如箭頭所示旋轉之狀態下，對 於基板之入射角0為1〇。至45。程度進行。藉此，獲得具有特 定側壁角度之MTJ元件30。此MTJ元件30之側壁角度可為任 何角度，但例如：作為MRAM而形成於晶片上時之高積體 岔度之情況，設定在陡峭的角度，相反地，密度低時設定 在小角度。再者，此第二實施型態之情況，與第一實施型 態不同，於圖14A之製程後，成為在MTJ元件3〇側壁，由於 Ar離子束之蝕刻所飛散之污染物質堆積成膜狀之狀態。 其後’如圖15A ’於圖14B之下部電極28、MTJ元件30、 硬掩模36之全面，例如：採用Α1〇χ，藉由反應性濺鍍堆積 保濩膜39。特別是為了提高硬掩模^及乂丁〗元件％對於錐 形側面之覆蓋性，一面進行偏差濺鍍，一面堆積保護膜39

94513.doc 0Q 1266410 至膜厚約20 nm。 其次，如圖15B所示，對於下部電極28、MTJ元件30及硬 掩模36上面全體，使對於旋轉基板之法線之Ar離子束之入 射角0為0°，進行^離子蝕刻。在此，於圖16表示以Α1〇χ 為例’用於保護膜39之材料之蝕刻速率之離子束入射角依 存性。如此，蝕刻速率，亦即濺鍍效率係在某角度具有峰 值而變化。由圖16可知，在對於作為絕緣性保護膜39之八1〇

X 之離子敍刻時，蝕刻率最大之入射角0約60。。 因此，例如··若將對於MTJ元件3〇之具有特定側壁角度 之錐形面之離子束入射角設定在6〇。，相較於其他部分，將 最早受到蝕刻。圖16之情況，入射角6〇。及〇。之蝕刻速率比 為3程度。 圖15B之情況係^離子束對於基板法線之入射角為〇。，因 此對於MTJtl件3〇之錐形面之入射角比對於硬掩模％側壁 之入射角大，由圖16可知，堆積於其上2Α1〇χ保護膜之蝕 刻速率亦變大。假設MTJ元件3〇之側壁角度為6〇。，可知離 子束對於MTJ元件30之錐形面之入射角約6〇。，可獲得Αΐ〇χ 保護膜之最大钱刻速率。 結果，最初除去MTJ元件3〇側面上之保護膜39，如圖MB 所不’在MTJ元件30之側面露出之狀態下，於包含下部電 極28上之其他部分，保護膜39變薄，但尚未除去而殘留。 如此，在而元件30之側面露出之狀態下，除去由於再堆 積而附著於其錐形側面之具有導電性之污染物質膜，到潔 淨化為止實施保護膜39之蝕刻即可。 94513.doc -30- 1266410 其後，在形成於下部電極28上之保護膜39殘留之狀態， 於全體形成層間絕緣膜。再者，藉由蝕刻法將圖15B所示之 殘留保護膜39全部除去後，於全面形成層間絕緣膜亦可。 又，於此實施型態，使硬掩模36之錐形角成為比MTJ元 件30之錐形角大之角度，使其上保護膜之蝕刻效率相對於 MTJ元件30側面上之保護膜之蝕刻效率下降。藉此，於除 去MTJ元件30側面之保護膜39時，在硬掩模36之側面殘留 保護膜39，可防止以導電性物質形成之硬掩模36受到蝕 刻。總言之，只要調整Ar離子束之入射角，使MTJ元件30 側面之保護膜39之蝕刻效率比硬掩模36側面及下部電極28 上之保護膜39之蝕刻效率大即可。因此，MTJ元件30之錐 形角0mtj及硬掩模36之錐形角^能以各種值形成。在多數實 用之MTJ元件之錐形角0mtj之範圍，將離子束對於MTJ元件 30側面之入射角0調整為例如：60°，以僅使MTJ元件30側 面優先露出，可清洗導電性物質所造成之污染。 進行此保護膜39之離子蝕刻之時間係由蝕刻開始之僅露 出MTJ元件30側面之狀態，到可除去上述污染物質膜之時 間。若將對於離子蝕刻保護膜39時之Αι·離子束之入射角0 之蝕刻效率設為ER(0)，MTJ元件30之錐形角設為0mtj，保 護膜39之膜厚設為d，則僅露出此MTJ元件30側面之時間t 為： t= d* (ER(0mtj-0)-ER(0))/(ER(0mtj-0)氺 ER(0)) 藉此，若欲增長僅露出MTJ元件30側面之時間，亦即增 長清洗時間t，只要使保護膜39之膜厚d變大，增大保護膜 94513.doc -31 - 1266410 39之蚀刻效率之角度依存性，或減慢保護膜39之#刻效率 ΕΙΙ(Θ)即可。 如此形成MTJ元件30之後，藉由除去錐形面上之污染物 質膜，可經由此錐形面，抑制產生於MTJ元件3〇之強磁層 間之通道障壁膜等之短路。再者，藉由離子㈣使町了元 件3〇側面露出，於清洗之際，由於下部配線“及硬掩模％ 被保護膜39覆蓋，因此即使在此離子蝕刻之工序，膜狀被 蝕刻材料附著於MTJ元件30側面時，該被蝕刻材料為保護 膜39，亦即絕緣物，因此不致成為短路的要因。 又’藉由適當選擇偏差濺鍍之條件，MTJ元件30側面上 之保護膜39之膜厚，可比下部電極上之膜厚減少。藉此， 可取得較寬廣之僅露出MTJ元件30側面之清洗時間，亦即 製私適用範圍。如以上，可知在多數實用之MTJ元件3〇之 錐形角0mtj之範圍，可有效除去MTJ元件側面之污染物質 膜。 於上述第二實施型態，藉由將硬掩模36之錐形角形成大 於MTJ元件30側壁之錐形角，由於在高入射角側急速下降 之#刻效率之角度依存性，硬掩模側壁上之絕緣膜不受I虫 刻而殘留，可防止MTj元件側壁產生金屬性污染源。相對 於其’亦可如以下所說明，亦可將硬掩模之錐形角形成小 於MTJ元件之側壁錐形角。 其次，採用圖17A至圖18C，說明本發明之第三實施型態 之磁性記憶體裝置及磁性記憶體裝置之製造方法。再者， 於此實施型態，與上述第二實施型態相同之部分標示同一 94513.doc -32- 1266410 符號，並省略其詳細說明。 首先，於圖17A，在未圖示之基板上方，依序形成下部電 極28、磁阻政應膜3 1、硬掩模3 6B及硬掩模3 7。在此，為了 於磁阻效應膜31上形成硬掩模36B，材料採用，藉由濺鍍 使其膜厚形成約厚度100nm。其次，於此硬掩模3仙上，开j 成硬掩模37用之絕緣膜。此硬掩模37用絕緣膜之材料採用

Si〇2，藉由濺鍍使其膜厚形成約厚度19〇 nm。其後，於硬 掩模37用絕緣膜上面，堆積光阻膜，進行圖案化，形成光 阻掩模。 右堆積於硬掩模37用之絕緣膜上之光阻膜被圖案化，採 用此光阻掩模，藉由採用CH5氣體之RIE蝕刻硬掩模”用 之絕緣膜。W匕，進行姓刻之際，使膜厚19〇麵之硬掩模 37用絶緣膜之姓刻深度成為約17〇 nm，殘留膜厚成為腿 而進订控制。而且，剝離硬掩模37用之絕緣膜上之光阻圖 案’形成圖17A所示形狀之硬掩模37。 接著，採用如此形成之硬掩模37，藉由例如··離子束電 壓500 V、離子束電流量Ib=25〇 mA、離子加速電廢％=25〇 V入射角〇之條件之心離子束蝕刻，將硬掩模”及硬掩模 36B蝕刻，以使硬掩模37之薄膜化部分之下側之硬掩模36B 之殘留膜厚成為約u) nm之方式進行㈣。結果，如圖i7B 所不，硬掩杈37之形狀轉印至硬掩模MB，形成硬掩模刊。 此圖案轉印工序之際，構成硬掩模37之Si02之蝕刻速率 比構成硬掩杈36之Ta之蝕刻速率快，因此如圖17B所示，硬 掩杈37之厚度、面積縮小。其結果，硬掩模36成為具有例 94513.doc -33 - 1266410 如約60。之錐形角^之構造。 其次，採用如此形成特定形狀之硬掩模36，進行磁阻效 應膜31之蝕刻。藉由此磁阻效應膜31之蝕刻，磁阻效應膜 31刀離成對應於硬掩模36之形狀，如圖18A所示，圖案化成 MTJtg件30之形狀。而且，未被硬掩模刊覆蓋之下部電極 28上部係藉由過度蝕刻，於形成此MTJ元件30之際受到削 切，於下部電極28上部，形成比MTJ元件3〇之下面降低之 凹部。 '卓一貝知型怨，為了形成圖18A所示之前述MTJ元件 川之姓刻係將硬掩模36作為掩模，採用Ar離子束㈣而進 订。進订此Ar離子束蝕刻之際之條件，例如··離子束電壓 4〇〇 V、離子束電流量1〇〇 mA、離子加速電壓Vb= 1〇〇 v，與基板法線形成之入射角0設定在。。 其後，如圖18B所示，於下部電極28、MTJ元件3〇及硬掩 模:6上全面，藉由例如：反應性濺鍍，堆積作為絕緣膜之 保護膜39。特別是為了提高對於硬掩模36側面之覆蓋性， 一面將保護膜39進行偏差_，—面採用例如：si =堆積 至膜厚約80 nm。纟次，對於下部電極28、元件及硬 掩模36上面全體’使Ar離子束之人㈣"G。，進行Ar離子 束姓刻。 進行此ΑΓ離子束蝕刻時之條件為例如：離子束電壓 V、離子束電流量1b=25G mA、離子加速電壓Vb=25〇 V，與基板法線形成之人射角在〇。。而且，以使保護 膜39之Sl°2之膜厚於硬掩模36上面及下部電極28上殘留 94513.doc 1266410 10 nm程度之方式，進行Ar離子束蝕刻。如後述，此絕緣膜 堆積後之離子束蝕刻之際，藉由僅露出MTJ元件30側壁之 狀態下，進行離子束蝕刻，將有效除去之前為了形成MTJ 元件之蝕刻之際所附著之導電性污染物質膜。其後，在於 硬掩模36上面及下部電極28上殘留保護膜39之狀態下，於 基板全面形成未圖示之層間絕緣膜。 對於作為保護膜39所使用之Si02進行離子蝕刻時，與 A10x之情況相同，對於濺鍍效率最大之其表面之入射角Θ 約60 °。又，其入射角0為60 °時，與入射角0為0 °時之蝕刻 效率之比為2 : 1。藉此，如圖18C所示，除去MTJ元件30側 面之保護膜39，露出MTJ元件30之側面。總言之，蝕刻效 率之不同係來自MTJ元件30側面之保護膜39與下部電極28 上之保護膜39之實質離子束入射角之不同。 藉此，有效蝕刻除去由於MTJ元件30形成時之Ar離子束 蝕刻而再堆積於MTJ元件30側面之金屬性污染物質膜，可 抑制橫跨MTJ元件30所具有之絕緣障壁層，於強磁層間等 所產生之短路。又，於下部電極28上，由於殘留有堆積之 絕緣性保護膜39，即使在清洗由於離子束蝕刻而附著於 MTJ元件30側面之污染物質膜之際，再飛散之污染物質附 著，仍可抑制其所造成之不良影響。又，由於保護膜39之 蝕刻所飛散之保護膜物質亦為絕緣性，因此即使於上述清 洗之際再附著於MTJ元件30之侧面，仍不致產生任何問題。 再者，於此第三實施型態，所形成之硬掩模36之錐形角 係形成與MTJ元件30之錐形角0mtj同等或其以下。另一方 94513.doc -35- 1266410 面如圖16所示，比作為保護膜3 9之絕緣材料之峰值之入 射角60°小之角度侧之敍刻效率之角度依存性，相較於比峰 值角度60°大之角度側者，蝕刻效率降低的程度小。換言 之，兩者之蝕刻效率並無大差別。因此，於圖18C所示工序， 於MTJ元件30之側面露出時，由於Ar離子束蝕刻，硬掩模 3 6側面之一部分亦若干露出。 然而，若考慮MTJ元件30形成時之離子蝕刻之MTJ元件3〇 側面之污染物質膜再附著之角度依存性，比硬掩模％側面 之延長線外側，亦即對於位於由硬掩模36之離子束照射面 180以上方向之MTJ元件30側面，再附著之污染物質量接 近〇。藉此，幾乎可忽視污染物質膜由硬掩模36側面再附著 於MTJ元件30側面。 在此，根據此第二實施型態及上述第二實施型態之磁性 記憶體裝置之製造方法，可於清洗工序有效除去離子蝕刻 時附著之MTJ元件30側面之污染物質膜，但此時，與第一 實施型態相同，藉由預先將MTJ元件3〇之錐形角0mtj形成在 60°以下，減少導電性污染物質膜之附著，可製作初期故障 少、製品良率更高之磁性記憶體裝置。 再者，不限定於上述實施型態，可在此發明之範圍内進 行各種變更。例如：上述保護膜39雖以作為絕緣材料之 A10x、Si〇2形成，但必須按照構成下部電極28之材料，各 式選擇該材料。例如：採用Ta構成下部電極28時，不宜採 用將保護膜39過度氧化之Α10χ或一般之以〇2而構成。總言 之，過度氧化之Α10χ或一般之si〇2若接觸容易氧化之以而 94513.doc -36- 1266410 夕：：在知’丁a將氧化。因此，由於此Ta之氧化，將喪失 ” ^ °^喪失部分作為下部電極之金屬性質。因此， 採用Ta構成下部電極28時，作為保護膜外宜採用不含氧之 SiNx等絕緣性氮化物，或比Ta易氧化μ氧化物，㈣是 不含有過剩之氧之組成者構成。 附加優點及修訂將附隨於已成熟之技藝產生，故本發明 中之廣義特徵’不得受限於其中所揭示及記述之詳細内容 及代錄實施例，因此，在不違㈣加申請及其同質文件 中所疋義的—般發明概念之精神與領域下，得提出不同的 修訂内容。 【圖式簡單說明】 圖1係表不本發明之第一實施型態之磁性記憶體裝置之 形成有MTJ元件之配線層之構造之剖面圖。 圖係表示本發明之第一實施型態之磁性記憶體裝置之 構造之剖面圖。 圖3Α係詳細表示為了於圖i、圖2所示之磁性記憶體裝置 形成MTJ元件之工序之剖面圖。 圖3B係接、續圖3A之詳細表示為了於圖卜B2所示之磁性 記憶體裝置形成MTJ元件之工序之剖面圖。 圖3C係接、續圖3B之詳細表示為了於圖i0 2所示之磁性 記憶體裝置形成MTJ元件之工序之剖面圖。 圖4A係接續圖3C之工序之詳細表示於磁性記憶體裝置 形成MTJ元件之工序之剖面圖。 圖4B係接縯圖4A之詳細表示於磁性記憶體裝置形成mtj 94513.doc -37- 1266410 元件之工序之剖面圖。 圖4C係接續圖4B之詳細表示於磁性記憶體裝置形成MTJ 元件之工序之剖面圖。 圖5A係接續圖4C之詳細表示於磁性記憶體裝置形成包 含MTJ元件之配線層之工序之剖面圖。 圖5B係接續圖5A之詳細表示於磁性記憶體裝置形成包 含MTJ元件之配線層之工序之剖面圖。 圖5C係接續圖5B之詳細表示於磁性記憶體裝置形成包 含MTJ元件之配線層之工序之剖面圖。 圖6A係進一步詳細表示圖4A及圖4B所示之MTJ元件之 形成工序之剖面圖。 圖6B係接續圖6A之進一步詳細表示圖4A及圖4B所示之 MTJ元件之形成工序之剖面圖。 圖6C係接續圖6B之進一步詳細表示圖4A及圖4B所示之 MTJ元件之形成工序之剖面圖。 圖7係表示產生圖6A至圖6C所示之打薄工序所用之Ar離 子束之離子束源與基板之關係之概略圖。 圖8 A係表示圖6A至圖6C之工序之Ar離子束之入射角為 45 °時所形成之MTJ元件之每單位面積之接合電阻（RA)之 累積頻數分佈圖。 圖8B係表示圖6A至圖6C之工序之Ar離子束之入射角為 30 °時所形成之MTJ元件之每單位面積之接合電阻（RA)之 累積頻數分佈圖。 圖8C係表示圖6A至圖6C之工序之Ar離子束之入射角為 94513.doc -38- 1266410 0日守所形成之MTJ元件之每單位面積之接合電阻（RA)之累 積頻數分佈圖。 圖8D係表示使圖6A至圖6C之工序之Ar離子束之入射角 為〇進行蝕刻後，再度使該入射角為45。再蝕刻時所形成之 MTJ tl件之每單位面積之接合電阻（RA)之累積頻數分佈 圖。 圖9 A係表示將Ar離子束垂直入射於基板時之mtj元件之 形成工序之剖面圖。 圖9B係接續圖9A之表示將Ar離子束垂直入射於基板時 之MTJ元件之形成工序之剖面圖。 圖9C係接續圖9Β之表示將Ar離子束垂直入射於基板時 之MTJ元件之形成工序之剖面圖。 圖1 〇係表示濺鑛效率相對於離子束之入射角（幻之變化 圖。 圖11A係表示橫跨絕緣障壁層之側面角度為7〇。之MTJ元 件之剖面圖。 圖11B係表示橫跨絕緣障壁層之側面角度為62。之mTj元 件之剖面圖。 圖11C係表示橫跨絕緣障壁層之側面角度為58。之mTj元 件之剖面圖。 圖11D係表示橫跨絕緣障壁層之側面角度為5〇。之MTJ元 件之剖面圖。 圖12係表示橫跨MTJ元件之絕緣障壁層之側面角度之變 化所造成之磁性記憶體裝置之不良率之圖。 94513.doc -39- 1266410 圖13A係表示在硬掩模側面沒有傾斜之狀態下，將^離 子束傾斜入射以形成MTJ元件時之磁性記憶體裝置之構造 之剖面圖。 圖13B係接續圖13A之表示在硬掩模側面沒有傾斜之狀 態下，將Ar離子束傾斜入射以形成MTJ元件時之磁性記憶 體裝置之構造之剖面圖。

圖13C係接續圖13B之表示在硬掩模側面沒有傾斜之狀 態下，將Ar離子束傾斜入射以形成MTJ元件時之磁性記憶 體裝置之構造之剖面圖。 圖14A係說明為了於本發明之第二實施型態之磁性記憶 體裝置形成MTJ元件之工序之元件剖面圖。 圖14B係接續圖14A之說明為了於磁性記憶體裝置形成 MTJ元件之工序之元件剖面圖。 圖15A係接續圖14B之詳細表示於磁性記憶體裝置形成 MTJ元件之工序之剖面圖。

圖15B係接績圖15A之詳細表示於磁性記憶體裝置形成 MTJ元件之工序之剖面圖。 圖16係m緣材料之_速率相對於離子束之入射角 (0)之變化圖。 圖17 A係洋細表示為了於v 士 马了於本發明之第三實施型態之磁 記憶體裝置形成MTJ元件之工皮— t <工序之剖面圖。 圖17B係接續圖17八之詳細一 千、、、田表不為了於磁性記憶體裝 形成MTJtg件之工序之剖面圖。 圖18A係接續圖17B之工 7 <评細表示於磁性記憶體 94513.doc -40- 1266410 置形成MTJ元件之工序之剖面圖。 圖18B係接續圖18A之詳細表示於磁性記憶體裝置形成 MTJ元件之工序之剖面圖。 圖18C係接續圖18B之詳細表示於磁性記憶體裝置形成 MTJ元件之工序之剖面圖。 【主要元件符號說明】 1 Ar離子源 11 (半導體）基板 12 元件分離絕緣膜 13 閘極絕緣膜 14 閘極電極 15 、 25 、 40 層間絕緣膜 15a、15b 源極/汲極區域 16 第一層間絕緣膜 17、18 接觸插塞 19 、 20 、 23 、 24 配線 21 第二層間絕緣膜 22 > 26 通道插塞 27 導電性配線層膜 28 下部電極 30 MTJ元件 31 磁阻效應膜 32 反強磁層 33 第一強磁層 94513.doc -41 - 1266410 34 絕緣障壁層 35 第二強磁層 36 、 37 、 38 硬掩模 36A、37A 硬掩模膜 36T 錐形部 39 保護膜 41 感測線（配線） ER(^) 名虫刻效率 Ib 離子電流量 M 微溝 RA 接合電阻 VB 加速電壓 94513.doc -42-

Claims (1)

12664 ί®1215ΐ8號專利申請案 中文申請專利範圍替換本(94年11月） 十、申請專利範圍： 1· 一種磁性記憶體裝置，其係具有··基板，·及 配線層，其係形成於前述基板上者； d过配線層包含·下部電極，·磁阻效應元件，其係配 置於前述下部電極上，包含絕緣障壁層所構成者；至少i 接觸層，其係層疊於前述磁阻效應元件上者；及上部配 線，其係連接於前述接觸層者；包含前述絕緣障壁層之 磁阻效應元件之側面對於其底面所形成之錐形角為約60 度以下。 2·如請求項】之磁性記憶體裝置，其中前述接觸層及磁阻效 應元件係以自行對準關係形成。 3.如請求们之磁性記憶體裝置，其中具有形成在鄰接於前 述下邛電極上之前述磁阻效應元件之位置之掩模。 4·如請求項1之磁性記憶體裝置，其中前述接觸層具有比前 述磁阻效應元件之錐形角大之錐形角。 5. 2請t項1之磁性記憶體裝置，其中前述磁阻效應元件包 :緣障壁層’其係對純刻用之離子束具有大致相 ==刻速率者；及至少2層磁性層，其係形成於 IV壁層兩側者。 ^ 6 ·如請求項1之磁性記情骰驻 ^ 〜 #置，其中前述磁阻效應元件之 母早位面積之接合電阻為1〇6Ω.μ“_Ι^ 7· 一種磁性記憶體裝置之_、生 緣層； 氣仏方法，其係於基板上形成絕 於前述絕緣層上形成下部電極； 94513-941116.doc 1266410 於則述下部電極上面形成磁阻效應膜，此磁阻效應膜 包含絕緣障壁膜及夾著此絕緣障壁層層疊之複數磁性體 膜； 於前述磁阻效應膜上層疊掩模層； 在使用前述掩模層作為掩模，離子蝕刻加工前述磁阻 效應膜’以磁阻效應元件側面與其底面形成之角度成為 約6〇度以下之方式，於前述磁阻效應元件側面形成錐 开^於形成前述錐形之際，以由於離子束而飛散之錢鍵 物質之分佈中心位於離開磁阻效應元件側面之位置之方 式進行。 8. 如請求項7之磁性記憶體裝置之製造方法，其中設獲得前 述掩模之最高濺鍍效率之離子束入射角為⑽，前述掩模 側面之錐形角為et’對於基板法線之離子束入射角為㊀， 則以滿足θ=θί·θπΐ之方式設定入射角θ。 9. 如請求項7之磁性記憶體裝置之製造方法，其中前述磁阻 效應元件❹料料硬掩模具有自行對㈣係之方式 形成。 10·如請求項7之磁性記憶體裝置之製造方法，其中於藉由離 子蝕2加工前述磁阻效應膜，形成磁阻效應元件之後， 附加前述磁阻效應元件側面之清洗工序。 、月长員10之磁性記憶體裝置之製造方法，其中前述清 洗工序包含將離子束照射於前述側面之工序。 12.如請求項7之磁性記憶體裝置之製造方法，其中前述離子 餘刻利用氬離子。 94513-941116.doc 1266410 月求項7之磁性記憶體裝置之製造方法，其中前述離子 姓刻係藉由RIE法進行。 14·如明求項7之磁性記憶體裝置之製造方法，其中使用於前 述離子蝕刻之離子源與前述基板之相對位置，以前述磁 阻效應το件之所有側面朝向前述離子源之方式而變化。 15· —種磁性記憶體裝置，其係具有：基板；及 "層’其係形成於前述基板上者； 月J述配線層包含：下部電極；磁阻效應元件，其係酉丨 置於珂述下部電極上，包含絕緣障壁層所構成者；至少 接觸層，其係層疊於前述磁阻效應元件上者；及上部酿 線：其係連接於前述接觸層者；前述磁阻效應元件具有 傾斜側面，其係於藉由離子束韻刻形成元件後，由離子 束钱刻所清洗處理者。 16· =求们5之磁性記憶體裝置，丨中已前述清洗處理之 =面係於藉由前述離子束敍刻形成元件後，藉由敍 ::t盍前述磁阻效應元件全體所設置之絕緣臈後之 ίί}面 〇 Ά少只1义石兹性 杜^ 肢衣1，再中覆蓋前述磁阻效 件所故置之絕緣膜係由比 , 卜#電極易氧化之材料； 成0 18. ’其中前述磁阻效應元件 子束Μ刻形成元件後，由 前述清洗處理之傾斜側面 元件後’藉由蝕刻除去覆 如明求項1 7之磁性記憶體裝置 具有傾斜側面，其係於藉由離 離子束蝕刻所清洗處理者；已 係於藉由前述離子束蝕刻形成 94513-941116.doc 1266410 蓋引述磁阻效應元件全體所設置之前述絕緣膜後之露出 面引述凹部係於藉由前述離子束蝕刻形成前述磁阻效 應70件之際，藉由離子束之過度蝕刻所形成。 如明求項15之磁性記憶體裝置，其中前述磁阻效應元件 ^ 、巴緣卩早壁層，其係對於蝕刻用之離子束具有大致 相同之钱刻速率者；及至少2層磁性層，其係形成於此絕 緣障壁層兩側者。 2〇.如請求項17之賴記憶體裝置，其巾料磁阻效應元件 匕3、、巴緣障壁層，其係對於钱刻用之離子束具有大致 相同之勉刻速率者；及至少2層磁性層，其係形成於此絕 緣障壁層兩側者。 21 2磁性記憶體裝置之製造方法，其係於基板上形成絕 於岫述絕緣層上形成下部電極，· 包部電極上面形成磁阻效應膜，此磁阻效應膜 膜；、U及夹者此絕緣障壁層層疊之複數磁性體 於觔述磁阻效應膜上層疊掩模層； 使用則述掩模層作為掩模， 應膜’形成磁阻效應元件；子關加工-述磁阻效 於别述掩模、前述磁阻效應元件及前 形成絕緣膜； 卜邛电極上面 藉由離子束，以前述磁阻效應元件 出 蝕刻前述絕緣膜。 〜 出之方式， 94513-941116.doc 1266410 其係於基板上形成絕 22_ —種磁性記憶體裝置之製造方法 緣層； 於前述絕緣層上形成下部電極； 阻效應膜，此磁阻效應膜 障壁層層疊之複數磁性體 於鈾述下部電極上面形成磁 包含絕緣障壁層及夾著此絕緣 膜； 於前述磁阻效應膜上層疊掩模層； 使用前述掩模層作為掩模，科-加卫前述磁阻效 應膜，形成磁阻效應元件，同時將前述下部電極上部過 度蝕刻，以便於此下部電極上部形成凹部； 於前述掩模、前述磁阻效應元件及包含前述凹部之下 部電極上面形成絕緣膜； 藉由離子束，以前述磁阻效應元件側面露出且於前述 下部電極上殘留前述絕緣膜之方式 23. 如請求項22之磁性記憶體裝置之製造方法，其中前述絕 緣膜係以比前述下部電極易氧化之材料所形成。 A 24. 如請求項22之磁性記憶體裝置之製造方法，其中前述絕 緣膜係以不含氧之材料所形成。 巴 25. 如請求項21之磁性記憶體裝置之製造方法，其中形成前 述磁阻效應元件之際，藉由離子束，將離子；蝕刻之： 飛散附著之被蝕刻物質由磁阻效應元件側面除去。 26·如請求項22之磁性記憶體裝置之製造方法，其中形成前 述磁阻效應元件之際，藉由離子束，將離子束蝕刻之= 飛散附著之被蝕刻物質由磁阻效應元件側面除去。 94513-941116.doc 1266410 27. 如請求項21之磁性記憶體裝置之製造方法，其中設前述 磁阻效應元件側面之錐形角為emtj、前述磁阻效應元件之 蝕刻速率作為0mtj之函數而為ER(0mtj)，形成於前述磁阻 效應元件上部之絕緣膜之蝕刻效率作為進行蝕刻之際之 離子束入射角Θ之函數而為ER(e)，前述絕緣膜膜厚為d， 藉由離子蝕刻僅前述磁阻效應元件側面露出之時間為t， 貝 |J 滿足 t= d* (ER(0mtj-0)-ER(e))/(ER(0mtj-e)* ER(0))。 28. 如請求項22之磁性記憶體裝置之製造方法，其中設前述 磁阻效應元件側面之錐形角為0mtj、前述磁阻效應元件之 餘刻速率作為0mtj之函數而為ER(0mtj)，形成於前述磁阻 效應元件上部之絕緣膜之蝕刻速率作為進行蝕刻之際之 離子束入射角Θ之函數而為ER(0)，前述絕緣膜膜厚為d， 藉由離子餘刻僅前述磁阻效應元件側面露出之時間為t， 貝ij 滿足 t = d* (ER(0mtj-e)-ER(0))/(ER(0mtj-e)* ER(0))。 94513-941116.doc