JP3576118B2 - 磁気抵抗効果素子およびその製造方法 - Google Patents
磁気抵抗効果素子およびその製造方法 Download PDFInfo
- Publication number
- JP3576118B2 JP3576118B2 JP2001098496A JP2001098496A JP3576118B2 JP 3576118 B2 JP3576118 B2 JP 3576118B2 JP 2001098496 A JP2001098496 A JP 2001098496A JP 2001098496 A JP2001098496 A JP 2001098496A JP 3576118 B2 JP3576118 B2 JP 3576118B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- magnetoresistive
- insulating layer
- opening
- lower electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
- H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
- H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F41/308—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices lift-off processes, e.g. ion milling, for trimming or patterning
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
Landscapes
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Theoretical Computer Science (AREA)
- Magnetic Heads (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Measuring Magnetic Variables (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は強磁性体を用いた情報再生技術に係わり、特に巨大磁気抵抗効果素子、強磁性トンネル効果素子およびその製造方法に関わる。
【０００２】
【従来の技術】
磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ；以下ＭＲＡＭと略記）とは、情報の記録担体として強磁性体の磁化方向を利用した、記録情報を随時、書き換え、保持、読み出すことができる固体メモリの総称である。
【０００３】
ＭＲＡＭのメモリセルは、通常複数の強磁性体を積層した構造を有する。情報の記録は、メモリセルを構成する複数の強磁性体の磁化の相対配置が、平行か、反平行であるかを２進の情報“１”、“０”に対応させて行う。記録情報の書き込みは、各セルの強磁性体の磁化方向を、クロスストライプ状に配置された書き込み線に電流を流して生じる電流磁界によって反転させることによって行われる。記録保持時の消費電力は原理的にゼロであり、また電源を切っても記録保持が行われる不揮発性メモリである。記録情報の読み出しは、メモリセルの電気抵抗が、セルを構成する強磁性体の磁化方向とセンス電流との相対角、または複数の強磁性層間の磁化の相対角によって変化する現象、いわゆる磁気抵抗効果を利用して行う。
【０００４】
ＭＲＡＭは、従来の誘電体を用いた半導体メモリとその機能を比較すると、（１） 完全な不揮発性であり、また１０１５回以上の書き換え回数が可能であること。（２） 非破壊読み出しが可能であり、リフレッシュ動作を必要としないため読み出しサイクルを短くするととが可能であること。（３） 電荷蓄積型のメモリセルに比べ、放射線に対する耐性が強いこと、等の多くの利点を有している。
【０００５】
ＭＲＡＭの単位面積あたりの集積度、書き込み、読み出し時間は、おおむねＤＲＡＭと同程度となり得ることが予想される。従って不揮発性という大きな特色を生かし、携帯機器用の外部記録装置、ＬＳＩ混載用途、さらにはパーソナルコンピューターの主記憶メモリへの応用が期待されている。
【０００６】
現在実用化の検討が進められているＭＲＡＭでは、メモリセルに強磁性トンネル効果（Ｔｕｎｎｅｌ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ： 以下ＴＭＲ効果と略記）を示す素子を用いている（例えば、ＩＳＳＣＣ ２０００ Ｄｉｇｅｓｔ Ｐａｐｅｒ ｐｐ． １２８−１３１参照）。ＴＭＲ効果を示す素子（以下ＴＭＲ素子と略記）は、主として強磁性層／絶縁層／強磁性層からなる三層膜で構成され、電流は絶縁層をトンネルして流れる。
【０００７】
トンネル抵抗値は、両強磁性金属層の磁化の相対角の余弦に比例して変化し、両磁化が反平行の場合に極大値をとる。例えばＮｉＦｅ／Ｃｏ／Ａｌ２Ｏ３／Ｃｏ／ＮｉＦｅトンネル接合では、５０Ｏｓ以下の低磁界において２５％を越える磁気抵抗変化率が見い出されている（例えばＩＥＥＥ Ｔｒａｎｓ． Ｍａｇ．， ３３， ３５５３ （１９９７）参照）。
【０００８】
ＴＭＲ素子の構造としては、磁界感度改善を目的として、一方の強磁性体に隣接して反強磁性体を配置し、磁化方向を固着させたいわゆるスピンバルブ構造のもの（例えばＪｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ．， ３６， Ｌ２００（１９９７）参照）、また磁気抵抗変化率のバイアス依存性を改善するために、二重のトンネルバリアを設けたものが知られている（例えばＪｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ．， ３６， Ｌ１３８０ （１９９７）参照）。
【０００９】
ＴＭＲ素子部分の微細加工には、通常フォトリソグラフィとＡｒイオンを用いたイオンミリングを併用した加工プロセスが一般的である。しかしながらイオンミリング法は、物理的なスパッタリング法であり、加工に伴って被加工物質が残渣として、レジストマスク側面、また加工装置中に再付着するという欠点を有している。
【００１０】
現在、半導体分野では、化学的ドライエッチング（Ｃｈｅｍｉｃａｌ Ｄｒｙ Ｅｔｃｈｉｎｇ；以下ＣＤＥと略記）、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ；以下ＲＩＥと略記）など、化学反応を利用したドライエッチング法が盛んに利用されている。化学反応を利用したＳｉ、ＳｉＯ２ 等のエッチングでは、被加工物は高い蒸気圧を有するハロゲン化物として気相のまま除去される。しかしながら、ＴＭＲ素子に用いられるＦｅ、Ｎｉ、Ｃｏ、Ｃｕ等の３ｄ遷移金属のハロゲン化物は蒸気圧が低く、半導体加工に用いられるプロセスをそのまま適用するのは困難である。
【００１１】
また一酸化炭素、アンモニアの混合ガスを用い、有機金属化合物を形成して化学的なエッチングを行う方法も考案されているが（例えば日本応用磁気学会誌、２２巻ｐ．１３８３参照）、化学反応速度が不十分であり、反応ガスによる物理的なスパツタリングが混在したプロセスにならざるを得ない等の問題を有しており、実用化には至つていない。
【００１２】
近年、ＤＲＡＭ、ＭＰＵ等の製造工程において、配線遅延の低減、エレクトロマイグレーシヨン耐性、放熱性の向上を目的として、従来のＡｌ配線に変わってＣｕ配線が多く用いられている。Ｃｕは上述のようにＡｌのエッチングに用いられているハロゲン系の反応ガスでは化学的なエッチングが難しい。
【００１３】
そこで配線を加工してから層間絶縁膜を堆積して、平坦化する従来の方法とは全く異なる方法として、埋設型配線形成技術（ダマシン法）が提案されている（例えばＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ． Ｖｏｌ． １４， Ｎｏ．３ ｐｐ．１２９−１３１ 参照）。これは、あらかじめ層間絶縁膜に配線部分となるトレンチを形成した後に、Ｃｕ等の配線膜を全面成膜し化学的機械研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；以下ＣＭＰ法と略記）等の方法により平坦化を行い配線分離を実現する方法である。さらに配線だけでなく下部配線への接続孔も同時に金属膜を埋め込むデュアルダマシン法も知られている。
【００１４】
これらのダマシン法は、配線、接続孔等の受動素子に対して主に適用されているものである。能動素子に対する適用例としては、例えばＭＯＳトランジスタのゲート部をダマシン法により作成するダマシンゲート構造トランジスタが知られている。しかしメモリ素子部分のダマシン法を用いた製造方法は現在のところ知られていない。
【００１５】
一方、ＴＭＲ素子をＭＲＡＭに応用する場合、その両端の電極をデータ線、選択トランジスタ等の外部回路に接続する必要がある。特にＴＭＲ素子は縦型構造のため、その上部電極を外部配線に接続する際には、絶縁膜による素子分離が必須となる。
【００１６】
絶縁膜には配線接続のためのコンタクト孔が形成される。コンタクト孔の形成法としては、（１） レジストマスクを用い反応性化学エッチング等による絶縁体のエッチング、（２） 素子加工に用いたレジストを残したまま絶縁膜を成膜し、その後溶剤等でレジストを剥離（自己整合プロセス）、の二つが主に用いられている。
【００１７】
しかしながら（１） の方法では、この工程でのマスク合わせ余裕が素子の最小加工寸法を規定し、微細化に難があること、また（２） の方法では、微細化が進展し、フォトレジスト厚みと素子寸法が同程度になるとレジストの剥離が困難になる等の欠点を有している。
【００１８】
【発明が解決しようとする課題】
上述のように、従来ＭＲＡＭ等に用いられる磁気抵抗素子の微細加工方法としては、フォトリソグラフィとＡｒ等を用いたイオンミリング法が主に用いられていた。しかしながら、物理的なスパッタリング法であるイオンミリング法では、加工に伴つて被加工物質が残渣として、レジストマスク側面、また加工装置中に再付着し、素子の特性劣化、歩留まり低下を引き起こすという欠点を有している。
【００１９】
本発明はこのような課題に対処するためになされたものであり、イオンミリング法等の物理的スパツタリングによるエッチング法の使用を極力抑え、また構造上新たな利点を有する磁気抵抗素子を提供することを目的としている。
【００２０】
【課題を解決するための手段】
本発明は、ＧＭＲ（Ｇｉａｎｔ Ｍａｇｎｅｔｏ−ｒｅｓｉｓｔａｎｃｅ）、ＴＭＲ（Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏ−ｒｅｓｉｓｔａｎｃｅ）素子を用いたＭＲＡＭの磁気素子部分の製造工程において、イオンミリング法等の物理的スパッタリングによるエッチング法の使用を極力抑えることができる磁気素子の構造と、その製造法を実現したものである。
【００２１】
本発明の磁気抵抗効果素子は、下部電極の表面に形成された第１の絶縁層と、前記第１の絶縁層に形成され前記下部電極の表面に至る開口と、前記開口内に前記開口の側壁から離れて形成された前記下部電極に接続する磁気抵抗効果膜と、前記開口の側壁と前記磁気抵抗効果膜との間に形成された第２の絶縁層と、前記磁気抵抗効果膜に接続する上部電極とを具備してなることを特徴とする。
【００２２】
本発明の磁気抵抗効果素子の製造方法は、第１の絶縁層とハードマスク層がこの順に積層された下部電極を準備し、前記ハードマスク層に開口を形成し、この開口が形成されたハードマスク層をマスクにした等方性エッチングにより、前記第１の絶縁層を前記下部電極に達するまで選択的に除去し、前記開口を通じて露出された前記下部電極の上面に磁気抵抗効果膜を形成し、前記第１の絶縁膜の凹部に第２の絶縁膜を堆積して前記磁気抵抗膜を埋め込み、前記磁気抵抗効果膜の上面電極が露出するまで前記第１と第２の絶縁膜を平面的に除去し、前記磁気抵抗効果膜の上面コンタクト電極に接続する上部電極を形成することを特徴とする。
【００２３】
また、本発明の他の磁気抵抗効果素子の製造方法は、第１の絶縁層が上面に形成された下部電極を準備し、前記第１の絶縁層に前記下部電極にほぼ達する平面内に閉じた構造を持つトレンチを形成し、このトレンチに強磁性膜を埋め込み、前記強磁性膜に囲まれた前記第１の絶縁層を選択的に除去して、前記下部電極の上面を露出する開口を形成し、前記開口を通じて露出された前記下部電極の上面に磁気抵抗効果膜を形成し、前記開口を通じて第２の絶縁膜を堆積し、前記磁気抵抗効果膜の上面コンタクト電極が露出するまで前記第１と第２の絶縁膜および強磁性膜を平面的に除去し、前記磁気抵抗効果膜の上面コンタクト電極に接続する上部電極を形成することを特徴とする。
【００２４】
また、本発明のさらに他の磁気抵抗効果素子の製造方法は、下部電極上に第１の絶縁層を形成し、所定の断面において前記下部電極に略達する２つの溝を前記第１の絶縁層に形成し、前記２つの溝に強磁性膜を埋め込み、前記２つの溝に挟まれた前記第１の絶縁層を選択的に除去して前記下部電極の上面に到る開口を形成し、前記開口内の前記下部電極の上面に磁気抵抗効果膜を形成し、前記磁気抵抗効果膜の側壁と前記開口の側壁との間に第２の絶縁層を形成し、前記磁気抵抗効果膜及び前記第１及び第２の絶縁層の上面を略同一面とした後に、前記磁気抵抗効果膜に接続する上部電極を形成することを特徴とする。
【００２５】
【発明の実施の形態】
前項において述べた磁気抵抗効果膜素子のいずれにおいても、開口の側壁に接して形成され、かつ磁気抵抗効果膜から離間して形成された、前記磁気抵抗膜よりも大きな保磁力を有する強磁性膜、あるいは磁気抵抗膜より高い透磁率を有する強磁性膜のいずれかを更に具備することができる。
【００２６】
本発明における望ましい形態は以下の通りである。
（１） 磁気抵抗効果膜は、一層のトンネルバリア乃至非磁性層を持ち、一トンネルバリア乃至非磁性層の片側にはＦｅ、Ｎｉ、Ｃｏを含む強磁性合金又は多層膜とＰｔＭｎ等反強磁性体薄膜を少なくても一層含む高保磁力層とが積層された固着層と、もう一端にはＦｅ、Ｎｉ、Ｃｏを含む強磁性合金又は多層膜とからなる記録層を配置したスピンバルブ構造であること。
【００２７】
（２） 磁気抵抗効果膜は、二層のトンネルバリア乃至非磁性層を持ち、トンネルバリア乃至非磁性層の両側にはＦｅ、Ｎｉ、Ｃｏを含む強磁性合金又は強磁性多層膜とＰｔＭｎ等反強磁性体薄膜を少なくても一層含む高保磁力層とが積層された固着層と、トンネルバリアに挟まれた中間層にはＦｅ、Ｎｉ、Ｃｏを含む強磁性合金又は多層膜とからなる記録層を配置したデュアルスピンバルブ構造であること。
【００２８】
（３） 下部電極上に形成される絶縁膜としては、ＳｉＯ２ 、ＳｉＯ、ＨＳＱ（ｈｙｄｒｏｇｅｎ ｓｉ１ｓｅｓｑｕｉｏｘａｎｅ）、ＭＳＱ（ｍｅｔｈｙｌｓｅｓｑｕｉｏｘａｎｅ）、リン添加ガラス、Ａｌ２ Ｏ３ 、Ｓｉ３ Ｎ４ が適当であるが、絶縁機能を有するものであれば物質種は限定されない。配線間容量を低減することを考えると低誘電率物質が好ましい。またその成膜法に関しては、スパッタ法、ＣＶＤ法、塗布法等が適当であるが、特にその方法には限定されない。
【００２９】
（４） 配線上の前記絶縁膜を選択的に除去する方法としては、ハロゲン系ガス、フロロカーボン系ガスを用いたＣＤＥ、ＲＩＥが適当であるが、当該作用を有する方法であれば方法の詳細、また反応性ガス種は限定されない。ただし素子領域に対する寸法変換差を低減するためには、高アスペクト比の凹部エッチングが可能な特性を有しているエッチング法が好ましい。エッチング時のマスクとしては、有機分子重合体を用いたマスクの他、いわゆるリフトオフ法によりパターンを転写した金属、誘電体からなるハードマスクを用いても良い。マスク上へのパターン転写はフォトリソグラフィ、電子線描画等従来公知のリソグラフィ技術を用いればよい。
【００３０】
（５） 凹部が開孔した下部電極上に磁気抵抗効果膜を形成する方法としては、スパッタ法、蒸着法、ＣＶＤ法等の気相成長法が適当である。凹部への平坦な埋め込みを実現するためには、例えばロングスロースパッタ法、コリメートスパッタ法等従来技術に対して改良を加えた方法が適当である。いずれも膜形成、凹部への平坦な埋め込み作用を有する方法であれば方法の詳細は限定されない。
【００３１】
磁気抵抗効果膜に複数の金属、合金からなる積層膜を用いることは素子の機能向上の面から好ましい形態である。これらの異なる物質種からなる磁気抵抗効果膜の形成については、それそれ最適な形成法を適宜選択して用いることが望ましい。
【００３２】
（６） 磁気抵抗効果膜、絶縁膜の一部を除去して、凹部中に材料膜を残置させ素子分離を行う方法としては、ＣＭＰ法が最適である。その際の研磨剤、研磨条件、終点検出法等に関しては、本発明で限定するものではない。なお当該作用を有する方法であれば、ＣＭＰ法以外に、エッチバック法、化学的除去法等の方法も可能である。
【００３３】
（７） 素子分離後、上部配線の形成工程までには、別途任意の工程を付加しても良い。
【００３４】
本発明の磁気抵抗素子では、その製造過程において、イオンミリング法等の物理的スパッタリングによるエッチングの使用を最小限とすることが可能である。従つて、以下のような優れた特徴を有する。
【００３５】
（１） 物理的スパッタリングによるエッチングでは、加工に伴って被加工物質が残渣としてウエハ中、また加工装置中に再付着する。これらはウエハの特性劣化、歩留まり低下の原因となり好ましくない。縦型磁気抵抗素子の場合、素子側面への再付着が素子特性へ致命的な損傷を与える。本発明では、このような再付着に関わる問題を極力排除することが可能である。
【００３６】
（２） 物理的スパッタリングによるエッチングプロセスで、素子近傍への再付着を低減するためには、スパッタリングに用いるイオンビームを基板法線に対して傾けて入射する方法が多く用いられる。しかしながらこのような斜入射によるイオンビームエツチングでは、加工後の素子側面角は数十度に及ぷテーパー角を持つ。また側面角度はビーム入射角、マスク側面傾き、マスク厚さに依存して変化するため、プロセスにより寸法変換差が異なる結果となる。磁気抵抗効果膜の抵抗値は膜の底面積に依存するため、寸法変換差のばらつきはそのまま素子特性のばらつきにつながる。本発明では、素子領域をＣＤＥ、ＲＩＥ等により精度良く規定できるためこのような特性ばらつきを排除できる。
【００３７】
（３） イオンミリング法のような荷電粒子を伴うエッチング法で磁気抵抗効果膜を加工した場合、絶縁膜部分の静電破壊が素子特性劣化の原因となる。本発明では、磁気抵抗素子の加工から荷電粒子を伴う加工プロセスを極力排除することができるため、かかる問題を軽減することができる。
【００３８】
以下本発明の実施の形態を図面を用いて説明する。
【００３９】
（第１の実施形態）
図１は本発明の第１の実施形態に係る磁気抵抗素子周辺部を模式的に示した断面図である。図中、１０は基部絶縁層、１１は下部電極、２１は第１の絶縁層、３１は後述の積層膜からなる磁気抵抗効果膜、４１は第２の絶縁層、５１は上部電極である。図示のように本実施形態の磁気抵抗効果素子では、磁気抵抗効果膜３１は第１の絶縁層２１に形成され下部電極１１の表面に至る凹部２１ａ内に形成されている。磁気抵抗効果膜３１は下部電極１１、上部電極５１と電気的に接続しており、膜面垂直方向に電流が流れる。
【００４０】
また凹部２１ａは第２の絶縁層４１で充填されている。凹部２１ａの底面のサイズは、磁気抵抗効果膜３１のサイズにほぼ等しい。また第１の絶縁層１１と第２の絶縁層４１の上面は同一平面にあり、かつ上部電極５１底面とも一致している。
【００４１】
次に図２、図３を用いて本実施形態の磁気抵抗素子の製造法について詳述する。図２は本発明の第１の実施形態に係る磁気抵抗素子の製造過程を模式的に示した断面図である。
【００４２】
まず、基部絶縁層１０上の下部電極１１（Ｔｉ（５ｎｍ）／ＴｉＮ（５ｎｍ）／Ｔａ（２０ｎｍ）からなる積層膜）を被覆するように膜厚２００ｎｍのＳｉＯ２ からなる第１の絶縁層２１をプラズマＣＶＤ法により堆積する。さらにその後、膜厚１０ｎｍの非感光性樹脂層２２をスピンコートで、さらに膜厚１００ｎｍのＳｉ３Ｎ４からなるハードマスク層２３をスパッタ法で堆積する。さらにフォトレジスト２４の塗布と露光、現像工程によりフォトレジスト２４に埋め込み部分を規定する開口部２４ａを形成する（図２（ａ））。
【００４３】
次に、フロロカーボン系の反応ガス、例えばＣ４ Ｆ８ とＣＯの混合ガスを用いたＲＩＥによりハードマスク層２３、次にＯ２ ガスを用いたＲＩＥにより非感光性樹脂層２２を第１の絶縁層２１に達するまでエッチングする。この例で挙げたように、ハードマスク層２３と非感光性樹脂層２２に各開口部２３ａ，２２ａを形成するためには、第１の絶縁膜２１との間に十分な選択比を得られる材料及び反応ガスを組み合わせることが好ましい。エッチング後フォトレジスト２４は溶剤により除去する（図２（ｂ））。
【００４４】
次に、第１の絶縁層２１をダウンフロー式のＣＤＥ装置を利用しＣＦ４ ＋Ｈ２ 混合ガスを用いて下部電極１１に達するまでエッチングする。ここでＲＩＥを用いないのは、エッチング反応を等方的に行わせるためであって、これにより第１の絶縁層２１には図２（ｃ）に示すようなワインカップ状の凹部２１ａが形成される。このような形状となるのは反応が開口部から同心円状に進行するためである。なお凹部２１ａを形成するためには、第１の絶縁層２１と下部電極１１との間に十分な選択比を得られる材料及び反応ガスを組み合わせることが好ましい。
【００４５】
第１の絶縁層２１への凹部２１ａ開口後、この試料を成膜用の真空装置（不図示）にマウントし、表面清浄化のためＡｒイオンによるクリ−ニングを行う。本実施形態では、磁気抵抗効果膜３１にトンネル磁気抵抗効果膜を用いているが、この磁気抵抗効果膜３１を積層するために、コリメータを備えた超高真空スパッタ装置を成膜に用いた。スパッタターゲットとウエハとの距離は約４０ｃｍ離れており、いわゆるロングスロースパッタを実現している。
【００４６】
なお、図３（ａ）に示すように本実施形態では、ハードマスク層２３の開口部２３ａが入射スパッタ粒子に対するコリメータとして機能する。コリメータとしての特性は開口部寸法と膜厚との比に依存して変化するため、それら開口部寸法と膜厚を制御することにより磁気抵抗効果膜の堆積形状を制御することが可能である。このように製造過程における素子構造が、コリメート機能を有していることは本発明の大きな利点である。
【００４７】
磁気抵抗効果膜３１の下部電極３０１はＮｉＦｅ（５ｎｍ）／ＰｔＭｎ（１０ｎｍ）／Ｃｏ（３ｎｍ）からなる三層膜、上部電極３０３はＣｏ（３ｎｍ）単層膜からなり、それそれスパッタ法により堆積した。接合バリア３０２はアモルファスＡｌ２ Ｏ３ からなり、膜厚１ｎｍのＡｌをスパッタ法で堆積後、酸素プラズマに接触させ形成した。上部電極３０３の堆積後、さらにコンタクトメタル３０４として膜厚５０ｎｍのＴａをスパッタ法により堆積した（図３（ａ））。
【００４８】
その後、真空装置から取り出し、溶剤を用いて樹脂層２２を溶解してハードマスク層２３及びハードマスク上の堆積物３１´（３０１〜３０４）を除去する（図３（ｂ））。なお、堆積物３１´は磁気抵抗効果膜３１形成時に同時に堆積さ、これと同じ層構造を有する積層膜である。
【００４９】
この後、まず全面に第２の絶縁層４１としてＡｌ２ Ｏ３を膜厚５００ｎｍ堆積し、磁気抵抗効果膜３１を完全に被覆した後、平坦化レジスト（不図示）＋ＲＩＥ、及びＣＭＰを用いたエッチバックにより磁気抵抗効果膜３１のコンタクトメタル３０４に達するまで全体をエッチングする。本実施形態では、コンタクトメタル３０４上部は第１の絶縁層２１を超えて形成されることはない。これにより本発明の特徴である、第１の絶縁層と第２の絶縁層の上面が同一平面上にある構造が形成される（図３（ｃ））。
【００５０】
上部電極５１はＴｉ（５ｎｍ）／ＴｉＮ（５ｎｍ）／Ａｌ（３００）ｎｍ／ＴｉＮ（５ｎｍ）からなり、スパッタ法により全面に堆積した後、フォトリソグラフィとＲＩＥにより配線パターンを形成した（図３（ｄ））。
【００５１】
本実施形態では、コンタクトメタル３０４に達するまで第２の絶縁層４１及び第１の絶縁層２１を除去することで、コンタクトのための接続孔を形成すること無しに、自己整合的にコンタクトメタル３０４の接続面が露出される。すなわち従来行われてきたＣＭＰ法による表面平坦化後の層間絶縁膜形成、接続孔形成を省略することができる。
【００５２】
本実施形態のように、第１の絶縁層と第２の絶縁層とで異なる材質のものを用いることができるのは、本発明の大きな特徴である。すなわち第２の絶縁層は磁気抵抗効果膜近傍にのみ局在して存在しているのに対して、第１の絶縁層は試料全面に広がっている。従ってそれそれの機能を構造に即して最適化することにより、素子機能をより向上させることが可能である。
【００５３】
第１の絶縁膜と第２の絶縁膜との組み合わせとしては例えば次のようなものが考えられる。
（１） 第１の絶縁層：ＨＳＱ等の低誘電率材料、第２の絶縁層：Ｓｉ３Ｎ４、Ａｌ２ Ｏ３ 等高密度材料。
磁気抵抗効果素子近傍には磁気抵抗効果素子からの金属拡散を防ぐため、Ｓｉ３ Ｎ４ 、Ａｌ２ ０３ 等高密度材料を用いることが好ましい。しかしこれらの材料は誘電率が高いため、配線間容量を増大させる原因になる。従って本発明のように素子近傍のみ高密度高誘電率材料を用い、それ以外の部分には低誘電率材料を用いれば、素子性能を損なうことなく、金属拡散による劣化を防止することが可能となる。
【００５４】
（２） 第１の絶縁層：ＨＳＱ等の低誘電率材料、第２の絶縁層：フェライト等の強磁性絶縁材料。
【００５５】
ＭＲＡＭのように多数個の磁気抵抗素子を集積した素子では、磁気抵抗素子間の磁気的な干渉が問題となる場合がある。また素子の使用環境としては外部磁界が外乱として働く場合がある。それら対策としては、磁気抵抗素子近傍に軟磁性体を配置し、磁気シールドとしての機能を持たせることが有効である。例えばフェライト等の酸化物強磁性体は、このような磁気シールド材として適している。
【００５６】
しかしこれらの材料は誘電率が高いため配線間容量を増大させる原因になる。従って本発明のように素子近傍のみ強磁性絶縁材料を用い、それ以外の部分には低誘電率材料を用いれば、素子性能を損なうことなく、磁気的な干渉、外乱を防止することが可能となる。
【００５７】
（第２の実施形態）
図４、図５は本発明の第２の実施形態に係かる磁気抵抗効果素子の製造工程を段階的に示した素子断面図である。本実施形態の基本的な製造工程は第１の実施形態と同一であり、同一箇所には同一番号を付してその詳細な説明は省略する。
【００５８】
第１の実施形態の図２（ａ）の工程と同様にして、ハードマスク層２３の上に開口部２４ａを有するフォトレジスト２４を形成する（図４（ａ））。次にＲＩＥにより、ハードマスク層２３、樹脂層２２、第１の絶緑層２１を貫通して下部電極１１の上面まで及ぶ開口部２４ａ´を形成する（図４（ｂ））。
【００５９】
このような構造で、第１の絶縁層２１を等方エッチングすると、エッチング領域は開口部２４ａ´から外側に向けて広がり、結果として、ハードマスク層２３の開口部寸法に比べ大きな開口寸法を持つ凹部２１ａ´が形成される（図５（ａ））。
【００６０】
次に、コリメータ装置を備えた超高真空スパッタ装置を用いて磁気抵抗効果膜３１を形成し（図５（ｂ））、その後真空装置から取り出し、溶剤を用いて樹脂層２２を溶解し、ハードマスク層２３およびハードマスク上の堆積物３１´を除去する（図５（ｃ））。
【００６１】
続いて、凹部２１ａ´を第２の絶縁層４１で埋め込み、磁気抵抗効果膜３１のコンタクトメタルまでエッチバックする（図５（ｄ））。その後上部電極５１を形成することにより、図５（ｅ）に示す素子構造が完成する。
【００６２】
第２の実施形態では、前述のように凹部２１ａ´が柱状構造をしているため、第１の絶縁層２１と第２の絶縁層４１の境界が膜面にほぼ垂直である。また凹部２１ａ´の広がりは凹部開口の際のエッチング量により制御可能である。
【００６３】
（第３の実施形態）
図６、図７は本発明の第３の実施形態にかかる磁気抵抗素子の製造工程を段階的に示した素子断面図である。第３の実施形態は基本的な製造工程は第１の実施形態と同一であり、同一箇所には同一番号を付してその詳細な説明は省略する。
【００６４】
第３の実施形態では、第１の絶縁層２１とハードマスク層２３の間に樹脂層２２を設けず、磁気抵抗効果膜３１形成後に、ハードマスク層２３とその上の堆積物３１´を除去せずに、第２の絶縁層４１を堆積することが特徴である（図７（ｄ））。ハードマスク層２３と堆積物３１´は、第２絶縁層４１の平坦化時に同時に除去される（図７（ｅ））。
【００６５】
第３の実施形態では、第２の絶縁層４１の堆積時に凹部２１ａに空隙４２が生じる場合がある。これは、第２の絶縁層４１の堆積条件を最適化することにより解消できる場合もあるが、図示のように素子機能に特に問題がなければ放置しておいても差し支えない。また上部電極５１の形成前に、第２の絶縁層を再度全面に形成し、平坦化を行うことによつても除去可能である。
【００６６】
（第４の実施形態）
図８は本発明の第４の実施形態にかかる磁気抵抗素子の構造を模式的に示した素子断面図である。図中、１１は下部電極、２１は第１の絶縁層、３１は磁気抵抗効果膜、４１は第２の絶縁層、５１は上部電極である。また６１は強磁性膜である。
【００６７】
図示のように第４の実施形態の磁気抵抗素子では、磁気抵抗効果膜３１は第１の絶縁層２１に形成され、周囲を強磁性膜６１で取り囲まれ、下部電極１１の表面に至る凹部内に形成されている。磁気抵抗効果膜３１は下部電極１１．上部電極２１と電気的に接続しており、膜面垂直方向に電流が流れる。
【００６８】
また凹部は第２の絶縁層４１で充墳されている。凹部の底面積は、磁気抵抗効果膜の底面積に比ぺてほぼ等しく形成されている。また第１の絶縁層１１と第２の絶縁層４１の上面、さらに強磁性膜６１の上面は同一平面にあり、かつ上部電極５１底面とも一致している。
【００６９】
次に図９、図１０を用いて第３の実施形態の磁気抵抗素子の製造法について詳述する。
図９、図１０は本発明の第４の実施形態にかかる磁気抵抗素子の製造過程を段階的に示した素子断面図である。
【００７０】
まず基部絶縁層１０上の下部電極１１（Ｔｉ（５ｎｍ）／ＴｉＮ（５ｎｍ）／Ｔａ（２０ｎｍ））を被覆するように膜厚２００ｎｍのＳｉＯ２ からなる第１の絶縁層２１をプラズマＣＶＤ法により堆積する（図９（ａ））。さらにその後、強磁性膜６１を埋め込むための膜面内で閉じた構造を持つトレンチを第１の絶縁層２１に開口し、強磁性膜６１の堆積、平坦化により図９（ｂ）に示す構造が得られる。
【００７１】
なおトレンチの平面形状は図示していないが、円形、長方形、平行四辺形等の所望の形状とすることが出来る。またトレンチの断面形状は、強磁性膜６１が十分に埋め込み可能な形状、例えば順テーバ形状を有していることが好ましい。
【００７２】
また、所定の断面において下部電極１１にほぼ達する２つの溝を第１の絶縁層２１に形成し、この２つの溝に強磁性膜を埋め込み、２つの溝に挟まれた第１の絶縁層２１を選択的に除去して下部電極２１の上面に到る開口を形成するようにしてもよい。
【００７３】
強磁性膜としては、例えばＣｏＰｔ合金、Ｃｏ／Ｐｔ多層膜のような硬質磁性合金、多層膜、またＣｏ／Ｃｕ多層膜のような強い層間結合を有する多層膜、またＰｔＭｎ等の反強磁性体と硬質磁性合金との積層膜等を用いることができる。また例えばＮｉＦｅ合金のような高透磁率軟磁性合金、アモルファス合金を用いることも可能である。
【００７４】
次にフォトレジスト２４の塗布と露光、現像工程によりフォトレジスト２４に埋め込み部分を規定する開口部２４ａを形成する（図９（ｃ））。次に、フロロカーボン系の反応ガス、例えばＣＦ４ ＋Ｈ２ 混合ガスを用いたＲＩＥにより、第１の絶縁層２１を下部電極１１に達するまでエッチングして、強磁性層６１に囲まれた凹部６１ａを形成する。この際、第１の絶縁層２１と強磁性膜６１とはＲＩＥの反応ガスに対して十分な選択比を有している必要がある。本実施形態のように強磁性体とＳｉＯ２ の組み合わせではフロロカーボン系の反応ガスを用いることで、１０を超える大きなな選択比を得られるため好ましい。エッチング後フォトレジスト２４は溶剤により除去する（図９（ｄ））。
【００７５】
本実施形態では、第１の絶縁層２１の開口部寸法の一方向は強磁性膜６１によつて規定される。すなわち図９（ｂ）〜（ｄ）のプロセスは自己整合ブロセスであり、特に図９（ｃ）の工程での合わせずれ、寸法変換差の影響を受けることがない。すなわち磁気抵抗素子３１と強磁性膜６１との間隔のばらつきを軽減することが可能であり、その効果は大きい。
【００７６】
第１の絶縁層２１への凹部開口後、この試料を成膜用の真空装置にマウントし、表面清浄化のためＡｒイオンによるクリ−ニングを行う。本実施形態では磁気抵抗効果膜３１にトンネル磁気抵抗効果膜を用いている。本実施形態では、コリメータを備えた超高真空スバッタ装置を成膜に用いた。スパッタターゲットとウエハとの距離は約４０ｃｍ離れており、いわゆるロングスロースパッタを実現している。
【００７７】
なお図示のように本実施形態では、強磁性膜６１で規定された第１の絶縁層２１の開口部が入射スパッタ粒子に対するコリメータとしても機能する。コリメータとしての特性は開口部寸法と膜厚との比に依存して変化するため、それら開口部寸法と膜厚を制御することにより磁気抵抗効果膜の堆積形状を制御することが可能である。このように製造過程における素子構造が、コリメート機能を有していることは本発明の大きな利点である。
【００７８】
下部電極３０１はＮｉＦｅ（５ｎｍ）／ＰｔＭｎ（１０ｎｍ）／Ｃｏ（３ｎｍ）からなる三層膜、上部電極３０３はＣｏ（３ｎｍ）単層膜からなり、それそれスパッタ法により堆積した。接合バリア３０２はアモルファスＡｌ２ Ｏ３ からなり、膜厚１ｎｍのＡｌをスパッタ法で堆積後、酸素プラズマに接触させ形成した。上部電極３０３の堆積後、さらにコンタクトメタル３０４として膜厚５０ｎｍのＴａをスパッタ法により堆積した（図１０（ａ））。
【００７９】
磁気抵抗効果膜３１の堆積後、全面に第２の絶縁層４１としてＡｌ２ Ｏ３ を膜厚５００ｎｍ堆積し、磁気抵抗効果膜３１を完全に被覆した後（図１０（ｂ））、平坦化レジスト＋ＲＩＥ、及びＣＭＰを用いたエッチバックにより磁気抵抗効果膜３１のコンタクトメタル３０４に達するまで全体をエッチングする（図１０（ｃ））。
【００８０】
第３の実施形態では、コンタクトメタル３０４上部は第１の絶縁層２１を超えて形成されることはない。これにより本発明の特徴である、第１の絶縁層２１と第２の絶縁層４１の上面とさらに強磁性膜６１の上面とが同一平面上にある構造が形成される（図１０（ｃ））。
【００８１】
上部電極５１はＴ１（５ｎｍ）／ＴｉＮ（５ｎｍ）／Ａｌ（３００ｎｍ）／ＴｉＮ（５ｎｍ）からなり、スパッタ法により全面に堆積した後、フォトリソグラフィとＲＩＥにより配線パターンを形成する（図１０（ｄ））。
【００８２】
第３の実施形態では、上述のように強磁性膜６１に囲まれた領域に自己整合的に磁気抵抗効果膜３１を配置して、磁気抵抗効果膜３１に対してバイアス磁界を印加する構造が実現できる。
【００８３】
（第５の実施形態）
図１１は本発明の第５の実施形態にかかる磁気抵抗素子の構造を模式的に示した断面図である。図中、１１は下部電極、２１は第１の絶縁層、３１は磁気抵抗効果膜、４１は第２の絶縁層、５１は上部電極である。また６１、６２ａ、６２ｂは強磁性膜である。
【００８４】
図１１に示すように本実施形態の磁気抵抗効果素子では、磁気抵抗効果膜３１は第１の絶縁層２１に形成され、周囲を強磁性膜６１で取り囲まれ、下部電極１１の表面に至る凹部内に形成されている。磁気抵抗効果膜３１は下部電極１１、上部電極２１と電気的に接続しており、膜面垂直方向に電流が流れる。また凹部は第２の絶縁層４１で充填されている。
【００８５】
凹部の底面積は、磁気抵抗効果膜の底面積に比べてほぼ等しく形成されている。また第１の絶縁層２１と第２の絶縁層４１の上面、さらに強磁性膜６１の上面は同一平面にあり、かつ上部電極５１底面とも一致している。
【００８６】
上部電極５１は強磁性膜６２ａ、６２ｂによりその３面が被覆されており、強磁性膜６２ａ、６２ｂは強磁性膜６１と接続して磁気回路を形成している。本実施形態における強磁性膜６１、６２ａ、６２ｂには、例えばＮｉＦｅ合金のような高透磁率軟磁性合金、アモルフアス合金を使うことが好ましい。
【００８７】
第５の実施形態では、上部電極５１は強磁性膜６２ａ，６２ｂによりその３面が被覆されたいわゆる磁気シールド構造を有していることが特徴である。強磁性膜６２ａ，６２ｂは強磁性膜６１と接続して磁気回路を形成しており、かつ強磁性膜６１は図示のごとく配線幅よりその開口部が小さいため、いわゆるヨークとして機能する。すなわち本実施形態では、磁気抵抗効果膜３１に、上部配線の発生磁界を効果的に印加する構造が実現できる。また外部磁界に対するシールド機能も有している。
【００８８】
図１２、１３は第５の実施形態の磁気抵抗素子の製造過程を段階的に示した素子断面図である。本実施形態の磁気抵抗効果素子の製造過程は、基本的には第４の実施形態の製造過程と同一であるが、その製造方法の１例を概略説明する。本発明の特徴部分である磁気抵抗効果素子の周辺部分の製造方法以外は、既知の方法を用いることができ、下記の方法に限定されるものではない。
【００８９】
まず、図９（ａ）と同様にして基部絶縁層１０上の下部電極１１を被覆するように第１の絶縁層２１を堆積する（図１２（ａ））。さらにその後、強磁性膜６１を埋め込むためのトレンチを第１の絶縁層２１に開口し、強磁性膜６１の堆積、平坦化により図１２（ｂ）に示す構造が得られる。しかしながら、第５の実施形態では導電性を有する軟磁性体からなる強磁性膜６１が強磁性膜６２ａ，６２ｂを介して上部電極５１に電気的に接続しているため、強磁性膜６１と下部電極１１とを電気的に絶縁する必要がある。これは図１２（ｂ）で示すように、強磁性膜６１を埋め込むトレンチを、下部電極１１に達しないように形成することで解決できる。
【００９０】
その後は第４の実施形態と同様にして、強磁性体膜６１に囲まれた領域の第１の絶縁膜２１を除去して凹部６１ａを形成し（図１２（ｃ））、この凹部６１ａに磁気抵抗効果膜３１を形成する（図１２（ｄ））。次に凹部６１ａを第２の絶縁膜４１で埋め込み（図１２（ｅ））、ＣＭＰにより平坦化を行って磁気抵抗効果膜３１の上面コンタクトメタルを露出させる（図１２（ｆ））。
【００９１】
次に、上部電極５１を形成し、その上部に強磁性膜６２ａを形成する（図１３（ａ））。続いて全面に強磁性膜６２ｂを形成し（図１３（ｂ））、これをＲＩＥでエッチバックすることにより、上部電極５１の側壁に強磁性膜６２ｂを残置する（図１３（ｃ））。
【００９２】
なお第５の実施形態では、強磁性膜６２と上部電極５１とが電気的に接続した構造を示したが、例えば強磁性膜６２と上部電極５１の間に絶縁体を挿入することで強磁性膜６２と上部電極５１とが電気的に絶縁した構造も実現できる。この場合、強磁性膜６１と下部電極１１は電気的に接続していても良い。
【００９３】
（第６の実施形態）
図１４は本発明の第６の実施形態に係る磁気抵抗効果素子の構造を模式的に示した素子断面図である。図中、１１は下部電極、２１は第１の絶縁層、３１は磁気抵抗効果膜、４１は第２の絶縁層、５１は上部電極である。また６１、６３は強磁性膜、１０は基部絶縁層、７１は埋め込み配線である。
【００９４】
第６の実施形態は基本的に第４並びに第５の実施形態と同一であるが、全体が埋め込み配線７１上に形成されていることが特徴である。埋め込み配線７１は強磁性膜６３によりその３面が被覆されており、強磁性膜６３は強磁性膜６１と接続して磁気回路を形成してる。
【００９５】
第６の実施形態における強磁性膜６１、６３には、例えばＮｉＦｅ合金のような高透磁率軟磁性合金、アモルファス合金を使うことが好ましい。
【００９６】
第６の実施形態では、埋め込み配線７１は強磁性膜６３によりその３面が被覆されたいわゆる磁気シールド構造を有していることが特徴である。強磁性膜６３は強磁性膜６１と接続して磁気回路を形成しており、かつ強磁性膜６１は図示のごとく配線幅よりその開口部が小さいため、いわゆるヨークとして機能する。すなわち本実施形態では、磁気抵抗効果膜３１に、上部配線の発生磁界を効果的に印加する構造が実現できる。また外部磁界に対するシールド機能も有している。
【００９７】
図１５、１６は第６の実施形態の磁気抵抗素子の製造過程を段階的に示した素子断面図である。第６の実施形態の磁気素子の製造過程は、基本的には第４の実施形態の製造過程と同一である。強磁性膜６１と強磁性膜６３との接続は、強磁性膜６１を埋め込むトレンチを、埋め込み配線７１に達するように形成することで実現できる。
【００９８】
第６の実施形態の磁気抵抗効果素子の形成方法の１例を図１５，１６を用いて概略説明する。本発明の特徴部分である磁気抵抗効果素子の周辺部分の製造方法以外は、既知の方法を用いることができ、下記の方法に限定されるものではない。
【００９９】
まず、基部絶縁層１０にトレンチを形成し（図１５（ａ））、全面に強磁性膜６３を形成後、埋め込み配線となる金属層７１を堆積する（図１５（ｂ））。
【０１００】
その後、基部絶縁層１０の上面が露出するまでエッチバックし（図１５（ｃ））、例えばＳｉＯ２ からなる絶縁層１２を上面に形成し、さらに下部電極１１を形成する（図１５（ｄ））。さらにその上に第１の絶縁層２１を形成する（図１５（ｅ））。
【０１０１】
次に、第１の絶縁層２１と絶縁層１１を貫通し、強磁性膜６３に達するトレンチを形成し、強磁性膜６１を埋め込む（図１６（ａ））。次に、レジスト７４でトレンチの外周部分を覆い、トレンチに囲まれた領域の第１の絶縁膜２１を除去し、下部電極１１を露出する（図１６（ｂ））。
【０１０２】
下部電極１１上に磁気抵抗効果膜３１を形成し（図１６（ｃ））、第２の絶縁膜４１で埋め込んだ後、コンタクトメタルが露出するまで平坦化する（図１６（ｄ））。コンタクトメタル上に上部電極５１を形成することにより、第６の実施形態の磁気抵抗効果膜が完成する（図１６（ｅ））。
【０１０３】
なお本発明は上述の実施形態に限るものではなく、本発明の趣旨を逸脱しない範囲であれば、幾つかの形態を組み合わせて用いることができる。例えば第５並びに第６の実施形態を組み合わせると磁気抵抗効果膜を磁気シールドで完全に被覆した構造を得ることができ好ましい。
【０１０４】
【発明の効果】
以上詳述したように、本発明の磁気抵抗効果素子を利用することで、イオンミリング法等の物理的スパッタリングによるエッチング法の使用を極力抑えることができる。これにより、ウエハの特性劣化、歩留まり低下の原因となる、被加工物質の再付着、寸法変換差の低減、静電破壊の影響を低減することが可能となるだけでなく、強磁性膜で凹部寸法を規定することにより、自己整合的にバイアス膜を配置した磁気抵抗効果素子およびその製造方法、自己整合的にヨーク構造を配置した磁気抵抗効果素子を得ることができその効果は大きい。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る磁気抵抗効果素子の断面図。
【図２】第１の実施形態の磁気抵抗効果素子の製造工程を段階的に示す素子断面図。
【図３】図２に続く工程での素子断面図。
【図４】本発明の第２の実施形態に係る磁気抵抗効果素子の製造工程を段階的に示す素子断面図。
【図５】図４に続く工程での素子断面図。
【図６】本発明の第３の実施形態に係る磁気抵抗効果素子の製造工程を示す素子断面図。
【図７】図６に続く工程での素子断面図。
【図８】本発明の第４の実施形態に係る磁気抵抗効果素子の断面図。
【図９】第４の実施形態の磁気抵抗効果素子の製造工程を段階的に示す素子断面図。
【図１０】図９に続く工程での素子断面図。
【図１１】本発明の第５の実施形態に係る磁気抵抗効果素子の断面図。
【図１２】第５の実施形態の磁気抵抗効果素子の製造工程を段階的に示す素子断面図。
【図１３】図１２に続く工程での素子断面図。
【図１４】本発明の第６の実施形態に係る磁気抵抗効果素子の断面図。
【図１５】第６の実施形態の磁気抵抗効果素子の製造工程を段階的に示す素子断面図。
【図１６】図１５に続く工程での素子断面図。
【符号の説明】
１１…下部電極
１０、２１、４１…絶縁膜
２１ａ、２１ａ´…開口部
２２…樹脂層
２３…ハードマスク層
２４…フオトレジスト
３１…磁気抵抗効果膜
３０１…下部素子電極
３０２…接合バリア
３０３…上部素子電極
３０４…コンタクトメタル（電極）
５１…上部電極
６１、６２、６３．．．．． 強磁性膜
７１…埋め込み配線
【発明の属する技術分野】
本発明は強磁性体を用いた情報再生技術に係わり、特に巨大磁気抵抗効果素子、強磁性トンネル効果素子およびその製造方法に関わる。
【０００２】
【従来の技術】
磁気ランダムアクセスメモリ（Ｍａｇｎｅｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ；以下ＭＲＡＭと略記）とは、情報の記録担体として強磁性体の磁化方向を利用した、記録情報を随時、書き換え、保持、読み出すことができる固体メモリの総称である。
【０００３】
ＭＲＡＭのメモリセルは、通常複数の強磁性体を積層した構造を有する。情報の記録は、メモリセルを構成する複数の強磁性体の磁化の相対配置が、平行か、反平行であるかを２進の情報“１”、“０”に対応させて行う。記録情報の書き込みは、各セルの強磁性体の磁化方向を、クロスストライプ状に配置された書き込み線に電流を流して生じる電流磁界によって反転させることによって行われる。記録保持時の消費電力は原理的にゼロであり、また電源を切っても記録保持が行われる不揮発性メモリである。記録情報の読み出しは、メモリセルの電気抵抗が、セルを構成する強磁性体の磁化方向とセンス電流との相対角、または複数の強磁性層間の磁化の相対角によって変化する現象、いわゆる磁気抵抗効果を利用して行う。
【０００４】
ＭＲＡＭは、従来の誘電体を用いた半導体メモリとその機能を比較すると、（１） 完全な不揮発性であり、また１０１５回以上の書き換え回数が可能であること。（２） 非破壊読み出しが可能であり、リフレッシュ動作を必要としないため読み出しサイクルを短くするととが可能であること。（３） 電荷蓄積型のメモリセルに比べ、放射線に対する耐性が強いこと、等の多くの利点を有している。
【０００５】
ＭＲＡＭの単位面積あたりの集積度、書き込み、読み出し時間は、おおむねＤＲＡＭと同程度となり得ることが予想される。従って不揮発性という大きな特色を生かし、携帯機器用の外部記録装置、ＬＳＩ混載用途、さらにはパーソナルコンピューターの主記憶メモリへの応用が期待されている。
【０００６】
現在実用化の検討が進められているＭＲＡＭでは、メモリセルに強磁性トンネル効果（Ｔｕｎｎｅｌ Ｍａｇｎｅｔｏ−Ｒｅｓｉｓｔａｎｃｅ： 以下ＴＭＲ効果と略記）を示す素子を用いている（例えば、ＩＳＳＣＣ ２０００ Ｄｉｇｅｓｔ Ｐａｐｅｒ ｐｐ． １２８−１３１参照）。ＴＭＲ効果を示す素子（以下ＴＭＲ素子と略記）は、主として強磁性層／絶縁層／強磁性層からなる三層膜で構成され、電流は絶縁層をトンネルして流れる。
【０００７】
トンネル抵抗値は、両強磁性金属層の磁化の相対角の余弦に比例して変化し、両磁化が反平行の場合に極大値をとる。例えばＮｉＦｅ／Ｃｏ／Ａｌ２Ｏ３／Ｃｏ／ＮｉＦｅトンネル接合では、５０Ｏｓ以下の低磁界において２５％を越える磁気抵抗変化率が見い出されている（例えばＩＥＥＥ Ｔｒａｎｓ． Ｍａｇ．， ３３， ３５５３ （１９９７）参照）。
【０００８】
ＴＭＲ素子の構造としては、磁界感度改善を目的として、一方の強磁性体に隣接して反強磁性体を配置し、磁化方向を固着させたいわゆるスピンバルブ構造のもの（例えばＪｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ．， ３６， Ｌ２００（１９９７）参照）、また磁気抵抗変化率のバイアス依存性を改善するために、二重のトンネルバリアを設けたものが知られている（例えばＪｐｎ． Ｊ． Ａｐｐｌ． Ｐｈｙｓ．， ３６， Ｌ１３８０ （１９９７）参照）。
【０００９】
ＴＭＲ素子部分の微細加工には、通常フォトリソグラフィとＡｒイオンを用いたイオンミリングを併用した加工プロセスが一般的である。しかしながらイオンミリング法は、物理的なスパッタリング法であり、加工に伴って被加工物質が残渣として、レジストマスク側面、また加工装置中に再付着するという欠点を有している。
【００１０】
現在、半導体分野では、化学的ドライエッチング（Ｃｈｅｍｉｃａｌ Ｄｒｙ Ｅｔｃｈｉｎｇ；以下ＣＤＥと略記）、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ；以下ＲＩＥと略記）など、化学反応を利用したドライエッチング法が盛んに利用されている。化学反応を利用したＳｉ、ＳｉＯ２ 等のエッチングでは、被加工物は高い蒸気圧を有するハロゲン化物として気相のまま除去される。しかしながら、ＴＭＲ素子に用いられるＦｅ、Ｎｉ、Ｃｏ、Ｃｕ等の３ｄ遷移金属のハロゲン化物は蒸気圧が低く、半導体加工に用いられるプロセスをそのまま適用するのは困難である。
【００１１】
また一酸化炭素、アンモニアの混合ガスを用い、有機金属化合物を形成して化学的なエッチングを行う方法も考案されているが（例えば日本応用磁気学会誌、２２巻ｐ．１３８３参照）、化学反応速度が不十分であり、反応ガスによる物理的なスパツタリングが混在したプロセスにならざるを得ない等の問題を有しており、実用化には至つていない。
【００１２】
近年、ＤＲＡＭ、ＭＰＵ等の製造工程において、配線遅延の低減、エレクトロマイグレーシヨン耐性、放熱性の向上を目的として、従来のＡｌ配線に変わってＣｕ配線が多く用いられている。Ｃｕは上述のようにＡｌのエッチングに用いられているハロゲン系の反応ガスでは化学的なエッチングが難しい。
【００１３】
そこで配線を加工してから層間絶縁膜を堆積して、平坦化する従来の方法とは全く異なる方法として、埋設型配線形成技術（ダマシン法）が提案されている（例えばＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔ． Ｖｏｌ． １４， Ｎｏ．３ ｐｐ．１２９−１３１ 参照）。これは、あらかじめ層間絶縁膜に配線部分となるトレンチを形成した後に、Ｃｕ等の配線膜を全面成膜し化学的機械研磨法（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ；以下ＣＭＰ法と略記）等の方法により平坦化を行い配線分離を実現する方法である。さらに配線だけでなく下部配線への接続孔も同時に金属膜を埋め込むデュアルダマシン法も知られている。
【００１４】
これらのダマシン法は、配線、接続孔等の受動素子に対して主に適用されているものである。能動素子に対する適用例としては、例えばＭＯＳトランジスタのゲート部をダマシン法により作成するダマシンゲート構造トランジスタが知られている。しかしメモリ素子部分のダマシン法を用いた製造方法は現在のところ知られていない。
【００１５】
一方、ＴＭＲ素子をＭＲＡＭに応用する場合、その両端の電極をデータ線、選択トランジスタ等の外部回路に接続する必要がある。特にＴＭＲ素子は縦型構造のため、その上部電極を外部配線に接続する際には、絶縁膜による素子分離が必須となる。
【００１６】
絶縁膜には配線接続のためのコンタクト孔が形成される。コンタクト孔の形成法としては、（１） レジストマスクを用い反応性化学エッチング等による絶縁体のエッチング、（２） 素子加工に用いたレジストを残したまま絶縁膜を成膜し、その後溶剤等でレジストを剥離（自己整合プロセス）、の二つが主に用いられている。
【００１７】
しかしながら（１） の方法では、この工程でのマスク合わせ余裕が素子の最小加工寸法を規定し、微細化に難があること、また（２） の方法では、微細化が進展し、フォトレジスト厚みと素子寸法が同程度になるとレジストの剥離が困難になる等の欠点を有している。
【００１８】
【発明が解決しようとする課題】
上述のように、従来ＭＲＡＭ等に用いられる磁気抵抗素子の微細加工方法としては、フォトリソグラフィとＡｒ等を用いたイオンミリング法が主に用いられていた。しかしながら、物理的なスパッタリング法であるイオンミリング法では、加工に伴つて被加工物質が残渣として、レジストマスク側面、また加工装置中に再付着し、素子の特性劣化、歩留まり低下を引き起こすという欠点を有している。
【００１９】
本発明はこのような課題に対処するためになされたものであり、イオンミリング法等の物理的スパツタリングによるエッチング法の使用を極力抑え、また構造上新たな利点を有する磁気抵抗素子を提供することを目的としている。
【００２０】
【課題を解決するための手段】
本発明は、ＧＭＲ（Ｇｉａｎｔ Ｍａｇｎｅｔｏ−ｒｅｓｉｓｔａｎｃｅ）、ＴＭＲ（Ｔｕｎｎｅｌｉｎｇ Ｍａｇｎｅｔｏ−ｒｅｓｉｓｔａｎｃｅ）素子を用いたＭＲＡＭの磁気素子部分の製造工程において、イオンミリング法等の物理的スパッタリングによるエッチング法の使用を極力抑えることができる磁気素子の構造と、その製造法を実現したものである。
【００２１】
本発明の磁気抵抗効果素子は、下部電極の表面に形成された第１の絶縁層と、前記第１の絶縁層に形成され前記下部電極の表面に至る開口と、前記開口内に前記開口の側壁から離れて形成された前記下部電極に接続する磁気抵抗効果膜と、前記開口の側壁と前記磁気抵抗効果膜との間に形成された第２の絶縁層と、前記磁気抵抗効果膜に接続する上部電極とを具備してなることを特徴とする。
【００２２】
本発明の磁気抵抗効果素子の製造方法は、第１の絶縁層とハードマスク層がこの順に積層された下部電極を準備し、前記ハードマスク層に開口を形成し、この開口が形成されたハードマスク層をマスクにした等方性エッチングにより、前記第１の絶縁層を前記下部電極に達するまで選択的に除去し、前記開口を通じて露出された前記下部電極の上面に磁気抵抗効果膜を形成し、前記第１の絶縁膜の凹部に第２の絶縁膜を堆積して前記磁気抵抗膜を埋め込み、前記磁気抵抗効果膜の上面電極が露出するまで前記第１と第２の絶縁膜を平面的に除去し、前記磁気抵抗効果膜の上面コンタクト電極に接続する上部電極を形成することを特徴とする。
【００２３】
また、本発明の他の磁気抵抗効果素子の製造方法は、第１の絶縁層が上面に形成された下部電極を準備し、前記第１の絶縁層に前記下部電極にほぼ達する平面内に閉じた構造を持つトレンチを形成し、このトレンチに強磁性膜を埋め込み、前記強磁性膜に囲まれた前記第１の絶縁層を選択的に除去して、前記下部電極の上面を露出する開口を形成し、前記開口を通じて露出された前記下部電極の上面に磁気抵抗効果膜を形成し、前記開口を通じて第２の絶縁膜を堆積し、前記磁気抵抗効果膜の上面コンタクト電極が露出するまで前記第１と第２の絶縁膜および強磁性膜を平面的に除去し、前記磁気抵抗効果膜の上面コンタクト電極に接続する上部電極を形成することを特徴とする。
【００２４】
また、本発明のさらに他の磁気抵抗効果素子の製造方法は、下部電極上に第１の絶縁層を形成し、所定の断面において前記下部電極に略達する２つの溝を前記第１の絶縁層に形成し、前記２つの溝に強磁性膜を埋め込み、前記２つの溝に挟まれた前記第１の絶縁層を選択的に除去して前記下部電極の上面に到る開口を形成し、前記開口内の前記下部電極の上面に磁気抵抗効果膜を形成し、前記磁気抵抗効果膜の側壁と前記開口の側壁との間に第２の絶縁層を形成し、前記磁気抵抗効果膜及び前記第１及び第２の絶縁層の上面を略同一面とした後に、前記磁気抵抗効果膜に接続する上部電極を形成することを特徴とする。
【００２５】
【発明の実施の形態】
前項において述べた磁気抵抗効果膜素子のいずれにおいても、開口の側壁に接して形成され、かつ磁気抵抗効果膜から離間して形成された、前記磁気抵抗膜よりも大きな保磁力を有する強磁性膜、あるいは磁気抵抗膜より高い透磁率を有する強磁性膜のいずれかを更に具備することができる。
【００２６】
本発明における望ましい形態は以下の通りである。
（１） 磁気抵抗効果膜は、一層のトンネルバリア乃至非磁性層を持ち、一トンネルバリア乃至非磁性層の片側にはＦｅ、Ｎｉ、Ｃｏを含む強磁性合金又は多層膜とＰｔＭｎ等反強磁性体薄膜を少なくても一層含む高保磁力層とが積層された固着層と、もう一端にはＦｅ、Ｎｉ、Ｃｏを含む強磁性合金又は多層膜とからなる記録層を配置したスピンバルブ構造であること。
【００２７】
（２） 磁気抵抗効果膜は、二層のトンネルバリア乃至非磁性層を持ち、トンネルバリア乃至非磁性層の両側にはＦｅ、Ｎｉ、Ｃｏを含む強磁性合金又は強磁性多層膜とＰｔＭｎ等反強磁性体薄膜を少なくても一層含む高保磁力層とが積層された固着層と、トンネルバリアに挟まれた中間層にはＦｅ、Ｎｉ、Ｃｏを含む強磁性合金又は多層膜とからなる記録層を配置したデュアルスピンバルブ構造であること。
【００２８】
（３） 下部電極上に形成される絶縁膜としては、ＳｉＯ２ 、ＳｉＯ、ＨＳＱ（ｈｙｄｒｏｇｅｎ ｓｉ１ｓｅｓｑｕｉｏｘａｎｅ）、ＭＳＱ（ｍｅｔｈｙｌｓｅｓｑｕｉｏｘａｎｅ）、リン添加ガラス、Ａｌ２ Ｏ３ 、Ｓｉ３ Ｎ４ が適当であるが、絶縁機能を有するものであれば物質種は限定されない。配線間容量を低減することを考えると低誘電率物質が好ましい。またその成膜法に関しては、スパッタ法、ＣＶＤ法、塗布法等が適当であるが、特にその方法には限定されない。
【００２９】
（４） 配線上の前記絶縁膜を選択的に除去する方法としては、ハロゲン系ガス、フロロカーボン系ガスを用いたＣＤＥ、ＲＩＥが適当であるが、当該作用を有する方法であれば方法の詳細、また反応性ガス種は限定されない。ただし素子領域に対する寸法変換差を低減するためには、高アスペクト比の凹部エッチングが可能な特性を有しているエッチング法が好ましい。エッチング時のマスクとしては、有機分子重合体を用いたマスクの他、いわゆるリフトオフ法によりパターンを転写した金属、誘電体からなるハードマスクを用いても良い。マスク上へのパターン転写はフォトリソグラフィ、電子線描画等従来公知のリソグラフィ技術を用いればよい。
【００３０】
（５） 凹部が開孔した下部電極上に磁気抵抗効果膜を形成する方法としては、スパッタ法、蒸着法、ＣＶＤ法等の気相成長法が適当である。凹部への平坦な埋め込みを実現するためには、例えばロングスロースパッタ法、コリメートスパッタ法等従来技術に対して改良を加えた方法が適当である。いずれも膜形成、凹部への平坦な埋め込み作用を有する方法であれば方法の詳細は限定されない。
【００３１】
磁気抵抗効果膜に複数の金属、合金からなる積層膜を用いることは素子の機能向上の面から好ましい形態である。これらの異なる物質種からなる磁気抵抗効果膜の形成については、それそれ最適な形成法を適宜選択して用いることが望ましい。
【００３２】
（６） 磁気抵抗効果膜、絶縁膜の一部を除去して、凹部中に材料膜を残置させ素子分離を行う方法としては、ＣＭＰ法が最適である。その際の研磨剤、研磨条件、終点検出法等に関しては、本発明で限定するものではない。なお当該作用を有する方法であれば、ＣＭＰ法以外に、エッチバック法、化学的除去法等の方法も可能である。
【００３３】
（７） 素子分離後、上部配線の形成工程までには、別途任意の工程を付加しても良い。
【００３４】
本発明の磁気抵抗素子では、その製造過程において、イオンミリング法等の物理的スパッタリングによるエッチングの使用を最小限とすることが可能である。従つて、以下のような優れた特徴を有する。
【００３５】
（１） 物理的スパッタリングによるエッチングでは、加工に伴って被加工物質が残渣としてウエハ中、また加工装置中に再付着する。これらはウエハの特性劣化、歩留まり低下の原因となり好ましくない。縦型磁気抵抗素子の場合、素子側面への再付着が素子特性へ致命的な損傷を与える。本発明では、このような再付着に関わる問題を極力排除することが可能である。
【００３６】
（２） 物理的スパッタリングによるエッチングプロセスで、素子近傍への再付着を低減するためには、スパッタリングに用いるイオンビームを基板法線に対して傾けて入射する方法が多く用いられる。しかしながらこのような斜入射によるイオンビームエツチングでは、加工後の素子側面角は数十度に及ぷテーパー角を持つ。また側面角度はビーム入射角、マスク側面傾き、マスク厚さに依存して変化するため、プロセスにより寸法変換差が異なる結果となる。磁気抵抗効果膜の抵抗値は膜の底面積に依存するため、寸法変換差のばらつきはそのまま素子特性のばらつきにつながる。本発明では、素子領域をＣＤＥ、ＲＩＥ等により精度良く規定できるためこのような特性ばらつきを排除できる。
【００３７】
（３） イオンミリング法のような荷電粒子を伴うエッチング法で磁気抵抗効果膜を加工した場合、絶縁膜部分の静電破壊が素子特性劣化の原因となる。本発明では、磁気抵抗素子の加工から荷電粒子を伴う加工プロセスを極力排除することができるため、かかる問題を軽減することができる。
【００３８】
以下本発明の実施の形態を図面を用いて説明する。
【００３９】
（第１の実施形態）
図１は本発明の第１の実施形態に係る磁気抵抗素子周辺部を模式的に示した断面図である。図中、１０は基部絶縁層、１１は下部電極、２１は第１の絶縁層、３１は後述の積層膜からなる磁気抵抗効果膜、４１は第２の絶縁層、５１は上部電極である。図示のように本実施形態の磁気抵抗効果素子では、磁気抵抗効果膜３１は第１の絶縁層２１に形成され下部電極１１の表面に至る凹部２１ａ内に形成されている。磁気抵抗効果膜３１は下部電極１１、上部電極５１と電気的に接続しており、膜面垂直方向に電流が流れる。
【００４０】
また凹部２１ａは第２の絶縁層４１で充填されている。凹部２１ａの底面のサイズは、磁気抵抗効果膜３１のサイズにほぼ等しい。また第１の絶縁層１１と第２の絶縁層４１の上面は同一平面にあり、かつ上部電極５１底面とも一致している。
【００４１】
次に図２、図３を用いて本実施形態の磁気抵抗素子の製造法について詳述する。図２は本発明の第１の実施形態に係る磁気抵抗素子の製造過程を模式的に示した断面図である。
【００４２】
まず、基部絶縁層１０上の下部電極１１（Ｔｉ（５ｎｍ）／ＴｉＮ（５ｎｍ）／Ｔａ（２０ｎｍ）からなる積層膜）を被覆するように膜厚２００ｎｍのＳｉＯ２ からなる第１の絶縁層２１をプラズマＣＶＤ法により堆積する。さらにその後、膜厚１０ｎｍの非感光性樹脂層２２をスピンコートで、さらに膜厚１００ｎｍのＳｉ３Ｎ４からなるハードマスク層２３をスパッタ法で堆積する。さらにフォトレジスト２４の塗布と露光、現像工程によりフォトレジスト２４に埋め込み部分を規定する開口部２４ａを形成する（図２（ａ））。
【００４３】
次に、フロロカーボン系の反応ガス、例えばＣ４ Ｆ８ とＣＯの混合ガスを用いたＲＩＥによりハードマスク層２３、次にＯ２ ガスを用いたＲＩＥにより非感光性樹脂層２２を第１の絶縁層２１に達するまでエッチングする。この例で挙げたように、ハードマスク層２３と非感光性樹脂層２２に各開口部２３ａ，２２ａを形成するためには、第１の絶縁膜２１との間に十分な選択比を得られる材料及び反応ガスを組み合わせることが好ましい。エッチング後フォトレジスト２４は溶剤により除去する（図２（ｂ））。
【００４４】
次に、第１の絶縁層２１をダウンフロー式のＣＤＥ装置を利用しＣＦ４ ＋Ｈ２ 混合ガスを用いて下部電極１１に達するまでエッチングする。ここでＲＩＥを用いないのは、エッチング反応を等方的に行わせるためであって、これにより第１の絶縁層２１には図２（ｃ）に示すようなワインカップ状の凹部２１ａが形成される。このような形状となるのは反応が開口部から同心円状に進行するためである。なお凹部２１ａを形成するためには、第１の絶縁層２１と下部電極１１との間に十分な選択比を得られる材料及び反応ガスを組み合わせることが好ましい。
【００４５】
第１の絶縁層２１への凹部２１ａ開口後、この試料を成膜用の真空装置（不図示）にマウントし、表面清浄化のためＡｒイオンによるクリ−ニングを行う。本実施形態では、磁気抵抗効果膜３１にトンネル磁気抵抗効果膜を用いているが、この磁気抵抗効果膜３１を積層するために、コリメータを備えた超高真空スパッタ装置を成膜に用いた。スパッタターゲットとウエハとの距離は約４０ｃｍ離れており、いわゆるロングスロースパッタを実現している。
【００４６】
なお、図３（ａ）に示すように本実施形態では、ハードマスク層２３の開口部２３ａが入射スパッタ粒子に対するコリメータとして機能する。コリメータとしての特性は開口部寸法と膜厚との比に依存して変化するため、それら開口部寸法と膜厚を制御することにより磁気抵抗効果膜の堆積形状を制御することが可能である。このように製造過程における素子構造が、コリメート機能を有していることは本発明の大きな利点である。
【００４７】
磁気抵抗効果膜３１の下部電極３０１はＮｉＦｅ（５ｎｍ）／ＰｔＭｎ（１０ｎｍ）／Ｃｏ（３ｎｍ）からなる三層膜、上部電極３０３はＣｏ（３ｎｍ）単層膜からなり、それそれスパッタ法により堆積した。接合バリア３０２はアモルファスＡｌ２ Ｏ３ からなり、膜厚１ｎｍのＡｌをスパッタ法で堆積後、酸素プラズマに接触させ形成した。上部電極３０３の堆積後、さらにコンタクトメタル３０４として膜厚５０ｎｍのＴａをスパッタ法により堆積した（図３（ａ））。
【００４８】
その後、真空装置から取り出し、溶剤を用いて樹脂層２２を溶解してハードマスク層２３及びハードマスク上の堆積物３１´（３０１〜３０４）を除去する（図３（ｂ））。なお、堆積物３１´は磁気抵抗効果膜３１形成時に同時に堆積さ、これと同じ層構造を有する積層膜である。
【００４９】
この後、まず全面に第２の絶縁層４１としてＡｌ２ Ｏ３を膜厚５００ｎｍ堆積し、磁気抵抗効果膜３１を完全に被覆した後、平坦化レジスト（不図示）＋ＲＩＥ、及びＣＭＰを用いたエッチバックにより磁気抵抗効果膜３１のコンタクトメタル３０４に達するまで全体をエッチングする。本実施形態では、コンタクトメタル３０４上部は第１の絶縁層２１を超えて形成されることはない。これにより本発明の特徴である、第１の絶縁層と第２の絶縁層の上面が同一平面上にある構造が形成される（図３（ｃ））。
【００５０】
上部電極５１はＴｉ（５ｎｍ）／ＴｉＮ（５ｎｍ）／Ａｌ（３００）ｎｍ／ＴｉＮ（５ｎｍ）からなり、スパッタ法により全面に堆積した後、フォトリソグラフィとＲＩＥにより配線パターンを形成した（図３（ｄ））。
【００５１】
本実施形態では、コンタクトメタル３０４に達するまで第２の絶縁層４１及び第１の絶縁層２１を除去することで、コンタクトのための接続孔を形成すること無しに、自己整合的にコンタクトメタル３０４の接続面が露出される。すなわち従来行われてきたＣＭＰ法による表面平坦化後の層間絶縁膜形成、接続孔形成を省略することができる。
【００５２】
本実施形態のように、第１の絶縁層と第２の絶縁層とで異なる材質のものを用いることができるのは、本発明の大きな特徴である。すなわち第２の絶縁層は磁気抵抗効果膜近傍にのみ局在して存在しているのに対して、第１の絶縁層は試料全面に広がっている。従ってそれそれの機能を構造に即して最適化することにより、素子機能をより向上させることが可能である。
【００５３】
第１の絶縁膜と第２の絶縁膜との組み合わせとしては例えば次のようなものが考えられる。
（１） 第１の絶縁層：ＨＳＱ等の低誘電率材料、第２の絶縁層：Ｓｉ３Ｎ４、Ａｌ２ Ｏ３ 等高密度材料。
磁気抵抗効果素子近傍には磁気抵抗効果素子からの金属拡散を防ぐため、Ｓｉ３ Ｎ４ 、Ａｌ２ ０３ 等高密度材料を用いることが好ましい。しかしこれらの材料は誘電率が高いため、配線間容量を増大させる原因になる。従って本発明のように素子近傍のみ高密度高誘電率材料を用い、それ以外の部分には低誘電率材料を用いれば、素子性能を損なうことなく、金属拡散による劣化を防止することが可能となる。
【００５４】
（２） 第１の絶縁層：ＨＳＱ等の低誘電率材料、第２の絶縁層：フェライト等の強磁性絶縁材料。
【００５５】
ＭＲＡＭのように多数個の磁気抵抗素子を集積した素子では、磁気抵抗素子間の磁気的な干渉が問題となる場合がある。また素子の使用環境としては外部磁界が外乱として働く場合がある。それら対策としては、磁気抵抗素子近傍に軟磁性体を配置し、磁気シールドとしての機能を持たせることが有効である。例えばフェライト等の酸化物強磁性体は、このような磁気シールド材として適している。
【００５６】
しかしこれらの材料は誘電率が高いため配線間容量を増大させる原因になる。従って本発明のように素子近傍のみ強磁性絶縁材料を用い、それ以外の部分には低誘電率材料を用いれば、素子性能を損なうことなく、磁気的な干渉、外乱を防止することが可能となる。
【００５７】
（第２の実施形態）
図４、図５は本発明の第２の実施形態に係かる磁気抵抗効果素子の製造工程を段階的に示した素子断面図である。本実施形態の基本的な製造工程は第１の実施形態と同一であり、同一箇所には同一番号を付してその詳細な説明は省略する。
【００５８】
第１の実施形態の図２（ａ）の工程と同様にして、ハードマスク層２３の上に開口部２４ａを有するフォトレジスト２４を形成する（図４（ａ））。次にＲＩＥにより、ハードマスク層２３、樹脂層２２、第１の絶緑層２１を貫通して下部電極１１の上面まで及ぶ開口部２４ａ´を形成する（図４（ｂ））。
【００５９】
このような構造で、第１の絶縁層２１を等方エッチングすると、エッチング領域は開口部２４ａ´から外側に向けて広がり、結果として、ハードマスク層２３の開口部寸法に比べ大きな開口寸法を持つ凹部２１ａ´が形成される（図５（ａ））。
【００６０】
次に、コリメータ装置を備えた超高真空スパッタ装置を用いて磁気抵抗効果膜３１を形成し（図５（ｂ））、その後真空装置から取り出し、溶剤を用いて樹脂層２２を溶解し、ハードマスク層２３およびハードマスク上の堆積物３１´を除去する（図５（ｃ））。
【００６１】
続いて、凹部２１ａ´を第２の絶縁層４１で埋め込み、磁気抵抗効果膜３１のコンタクトメタルまでエッチバックする（図５（ｄ））。その後上部電極５１を形成することにより、図５（ｅ）に示す素子構造が完成する。
【００６２】
第２の実施形態では、前述のように凹部２１ａ´が柱状構造をしているため、第１の絶縁層２１と第２の絶縁層４１の境界が膜面にほぼ垂直である。また凹部２１ａ´の広がりは凹部開口の際のエッチング量により制御可能である。
【００６３】
（第３の実施形態）
図６、図７は本発明の第３の実施形態にかかる磁気抵抗素子の製造工程を段階的に示した素子断面図である。第３の実施形態は基本的な製造工程は第１の実施形態と同一であり、同一箇所には同一番号を付してその詳細な説明は省略する。
【００６４】
第３の実施形態では、第１の絶縁層２１とハードマスク層２３の間に樹脂層２２を設けず、磁気抵抗効果膜３１形成後に、ハードマスク層２３とその上の堆積物３１´を除去せずに、第２の絶縁層４１を堆積することが特徴である（図７（ｄ））。ハードマスク層２３と堆積物３１´は、第２絶縁層４１の平坦化時に同時に除去される（図７（ｅ））。
【００６５】
第３の実施形態では、第２の絶縁層４１の堆積時に凹部２１ａに空隙４２が生じる場合がある。これは、第２の絶縁層４１の堆積条件を最適化することにより解消できる場合もあるが、図示のように素子機能に特に問題がなければ放置しておいても差し支えない。また上部電極５１の形成前に、第２の絶縁層を再度全面に形成し、平坦化を行うことによつても除去可能である。
【００６６】
（第４の実施形態）
図８は本発明の第４の実施形態にかかる磁気抵抗素子の構造を模式的に示した素子断面図である。図中、１１は下部電極、２１は第１の絶縁層、３１は磁気抵抗効果膜、４１は第２の絶縁層、５１は上部電極である。また６１は強磁性膜である。
【００６７】
図示のように第４の実施形態の磁気抵抗素子では、磁気抵抗効果膜３１は第１の絶縁層２１に形成され、周囲を強磁性膜６１で取り囲まれ、下部電極１１の表面に至る凹部内に形成されている。磁気抵抗効果膜３１は下部電極１１．上部電極２１と電気的に接続しており、膜面垂直方向に電流が流れる。
【００６８】
また凹部は第２の絶縁層４１で充墳されている。凹部の底面積は、磁気抵抗効果膜の底面積に比ぺてほぼ等しく形成されている。また第１の絶縁層１１と第２の絶縁層４１の上面、さらに強磁性膜６１の上面は同一平面にあり、かつ上部電極５１底面とも一致している。
【００６９】
次に図９、図１０を用いて第３の実施形態の磁気抵抗素子の製造法について詳述する。
図９、図１０は本発明の第４の実施形態にかかる磁気抵抗素子の製造過程を段階的に示した素子断面図である。
【００７０】
まず基部絶縁層１０上の下部電極１１（Ｔｉ（５ｎｍ）／ＴｉＮ（５ｎｍ）／Ｔａ（２０ｎｍ））を被覆するように膜厚２００ｎｍのＳｉＯ２ からなる第１の絶縁層２１をプラズマＣＶＤ法により堆積する（図９（ａ））。さらにその後、強磁性膜６１を埋め込むための膜面内で閉じた構造を持つトレンチを第１の絶縁層２１に開口し、強磁性膜６１の堆積、平坦化により図９（ｂ）に示す構造が得られる。
【００７１】
なおトレンチの平面形状は図示していないが、円形、長方形、平行四辺形等の所望の形状とすることが出来る。またトレンチの断面形状は、強磁性膜６１が十分に埋め込み可能な形状、例えば順テーバ形状を有していることが好ましい。
【００７２】
また、所定の断面において下部電極１１にほぼ達する２つの溝を第１の絶縁層２１に形成し、この２つの溝に強磁性膜を埋め込み、２つの溝に挟まれた第１の絶縁層２１を選択的に除去して下部電極２１の上面に到る開口を形成するようにしてもよい。
【００７３】
強磁性膜としては、例えばＣｏＰｔ合金、Ｃｏ／Ｐｔ多層膜のような硬質磁性合金、多層膜、またＣｏ／Ｃｕ多層膜のような強い層間結合を有する多層膜、またＰｔＭｎ等の反強磁性体と硬質磁性合金との積層膜等を用いることができる。また例えばＮｉＦｅ合金のような高透磁率軟磁性合金、アモルファス合金を用いることも可能である。
【００７４】
次にフォトレジスト２４の塗布と露光、現像工程によりフォトレジスト２４に埋め込み部分を規定する開口部２４ａを形成する（図９（ｃ））。次に、フロロカーボン系の反応ガス、例えばＣＦ４ ＋Ｈ２ 混合ガスを用いたＲＩＥにより、第１の絶縁層２１を下部電極１１に達するまでエッチングして、強磁性層６１に囲まれた凹部６１ａを形成する。この際、第１の絶縁層２１と強磁性膜６１とはＲＩＥの反応ガスに対して十分な選択比を有している必要がある。本実施形態のように強磁性体とＳｉＯ２ の組み合わせではフロロカーボン系の反応ガスを用いることで、１０を超える大きなな選択比を得られるため好ましい。エッチング後フォトレジスト２４は溶剤により除去する（図９（ｄ））。
【００７５】
本実施形態では、第１の絶縁層２１の開口部寸法の一方向は強磁性膜６１によつて規定される。すなわち図９（ｂ）〜（ｄ）のプロセスは自己整合ブロセスであり、特に図９（ｃ）の工程での合わせずれ、寸法変換差の影響を受けることがない。すなわち磁気抵抗素子３１と強磁性膜６１との間隔のばらつきを軽減することが可能であり、その効果は大きい。
【００７６】
第１の絶縁層２１への凹部開口後、この試料を成膜用の真空装置にマウントし、表面清浄化のためＡｒイオンによるクリ−ニングを行う。本実施形態では磁気抵抗効果膜３１にトンネル磁気抵抗効果膜を用いている。本実施形態では、コリメータを備えた超高真空スバッタ装置を成膜に用いた。スパッタターゲットとウエハとの距離は約４０ｃｍ離れており、いわゆるロングスロースパッタを実現している。
【００７７】
なお図示のように本実施形態では、強磁性膜６１で規定された第１の絶縁層２１の開口部が入射スパッタ粒子に対するコリメータとしても機能する。コリメータとしての特性は開口部寸法と膜厚との比に依存して変化するため、それら開口部寸法と膜厚を制御することにより磁気抵抗効果膜の堆積形状を制御することが可能である。このように製造過程における素子構造が、コリメート機能を有していることは本発明の大きな利点である。
【００７８】
下部電極３０１はＮｉＦｅ（５ｎｍ）／ＰｔＭｎ（１０ｎｍ）／Ｃｏ（３ｎｍ）からなる三層膜、上部電極３０３はＣｏ（３ｎｍ）単層膜からなり、それそれスパッタ法により堆積した。接合バリア３０２はアモルファスＡｌ２ Ｏ３ からなり、膜厚１ｎｍのＡｌをスパッタ法で堆積後、酸素プラズマに接触させ形成した。上部電極３０３の堆積後、さらにコンタクトメタル３０４として膜厚５０ｎｍのＴａをスパッタ法により堆積した（図１０（ａ））。
【００７９】
磁気抵抗効果膜３１の堆積後、全面に第２の絶縁層４１としてＡｌ２ Ｏ３ を膜厚５００ｎｍ堆積し、磁気抵抗効果膜３１を完全に被覆した後（図１０（ｂ））、平坦化レジスト＋ＲＩＥ、及びＣＭＰを用いたエッチバックにより磁気抵抗効果膜３１のコンタクトメタル３０４に達するまで全体をエッチングする（図１０（ｃ））。
【００８０】
第３の実施形態では、コンタクトメタル３０４上部は第１の絶縁層２１を超えて形成されることはない。これにより本発明の特徴である、第１の絶縁層２１と第２の絶縁層４１の上面とさらに強磁性膜６１の上面とが同一平面上にある構造が形成される（図１０（ｃ））。
【００８１】
上部電極５１はＴ１（５ｎｍ）／ＴｉＮ（５ｎｍ）／Ａｌ（３００ｎｍ）／ＴｉＮ（５ｎｍ）からなり、スパッタ法により全面に堆積した後、フォトリソグラフィとＲＩＥにより配線パターンを形成する（図１０（ｄ））。
【００８２】
第３の実施形態では、上述のように強磁性膜６１に囲まれた領域に自己整合的に磁気抵抗効果膜３１を配置して、磁気抵抗効果膜３１に対してバイアス磁界を印加する構造が実現できる。
【００８３】
（第５の実施形態）
図１１は本発明の第５の実施形態にかかる磁気抵抗素子の構造を模式的に示した断面図である。図中、１１は下部電極、２１は第１の絶縁層、３１は磁気抵抗効果膜、４１は第２の絶縁層、５１は上部電極である。また６１、６２ａ、６２ｂは強磁性膜である。
【００８４】
図１１に示すように本実施形態の磁気抵抗効果素子では、磁気抵抗効果膜３１は第１の絶縁層２１に形成され、周囲を強磁性膜６１で取り囲まれ、下部電極１１の表面に至る凹部内に形成されている。磁気抵抗効果膜３１は下部電極１１、上部電極２１と電気的に接続しており、膜面垂直方向に電流が流れる。また凹部は第２の絶縁層４１で充填されている。
【００８５】
凹部の底面積は、磁気抵抗効果膜の底面積に比べてほぼ等しく形成されている。また第１の絶縁層２１と第２の絶縁層４１の上面、さらに強磁性膜６１の上面は同一平面にあり、かつ上部電極５１底面とも一致している。
【００８６】
上部電極５１は強磁性膜６２ａ、６２ｂによりその３面が被覆されており、強磁性膜６２ａ、６２ｂは強磁性膜６１と接続して磁気回路を形成している。本実施形態における強磁性膜６１、６２ａ、６２ｂには、例えばＮｉＦｅ合金のような高透磁率軟磁性合金、アモルフアス合金を使うことが好ましい。
【００８７】
第５の実施形態では、上部電極５１は強磁性膜６２ａ，６２ｂによりその３面が被覆されたいわゆる磁気シールド構造を有していることが特徴である。強磁性膜６２ａ，６２ｂは強磁性膜６１と接続して磁気回路を形成しており、かつ強磁性膜６１は図示のごとく配線幅よりその開口部が小さいため、いわゆるヨークとして機能する。すなわち本実施形態では、磁気抵抗効果膜３１に、上部配線の発生磁界を効果的に印加する構造が実現できる。また外部磁界に対するシールド機能も有している。
【００８８】
図１２、１３は第５の実施形態の磁気抵抗素子の製造過程を段階的に示した素子断面図である。本実施形態の磁気抵抗効果素子の製造過程は、基本的には第４の実施形態の製造過程と同一であるが、その製造方法の１例を概略説明する。本発明の特徴部分である磁気抵抗効果素子の周辺部分の製造方法以外は、既知の方法を用いることができ、下記の方法に限定されるものではない。
【００８９】
まず、図９（ａ）と同様にして基部絶縁層１０上の下部電極１１を被覆するように第１の絶縁層２１を堆積する（図１２（ａ））。さらにその後、強磁性膜６１を埋め込むためのトレンチを第１の絶縁層２１に開口し、強磁性膜６１の堆積、平坦化により図１２（ｂ）に示す構造が得られる。しかしながら、第５の実施形態では導電性を有する軟磁性体からなる強磁性膜６１が強磁性膜６２ａ，６２ｂを介して上部電極５１に電気的に接続しているため、強磁性膜６１と下部電極１１とを電気的に絶縁する必要がある。これは図１２（ｂ）で示すように、強磁性膜６１を埋め込むトレンチを、下部電極１１に達しないように形成することで解決できる。
【００９０】
その後は第４の実施形態と同様にして、強磁性体膜６１に囲まれた領域の第１の絶縁膜２１を除去して凹部６１ａを形成し（図１２（ｃ））、この凹部６１ａに磁気抵抗効果膜３１を形成する（図１２（ｄ））。次に凹部６１ａを第２の絶縁膜４１で埋め込み（図１２（ｅ））、ＣＭＰにより平坦化を行って磁気抵抗効果膜３１の上面コンタクトメタルを露出させる（図１２（ｆ））。
【００９１】
次に、上部電極５１を形成し、その上部に強磁性膜６２ａを形成する（図１３（ａ））。続いて全面に強磁性膜６２ｂを形成し（図１３（ｂ））、これをＲＩＥでエッチバックすることにより、上部電極５１の側壁に強磁性膜６２ｂを残置する（図１３（ｃ））。
【００９２】
なお第５の実施形態では、強磁性膜６２と上部電極５１とが電気的に接続した構造を示したが、例えば強磁性膜６２と上部電極５１の間に絶縁体を挿入することで強磁性膜６２と上部電極５１とが電気的に絶縁した構造も実現できる。この場合、強磁性膜６１と下部電極１１は電気的に接続していても良い。
【００９３】
（第６の実施形態）
図１４は本発明の第６の実施形態に係る磁気抵抗効果素子の構造を模式的に示した素子断面図である。図中、１１は下部電極、２１は第１の絶縁層、３１は磁気抵抗効果膜、４１は第２の絶縁層、５１は上部電極である。また６１、６３は強磁性膜、１０は基部絶縁層、７１は埋め込み配線である。
【００９４】
第６の実施形態は基本的に第４並びに第５の実施形態と同一であるが、全体が埋め込み配線７１上に形成されていることが特徴である。埋め込み配線７１は強磁性膜６３によりその３面が被覆されており、強磁性膜６３は強磁性膜６１と接続して磁気回路を形成してる。
【００９５】
第６の実施形態における強磁性膜６１、６３には、例えばＮｉＦｅ合金のような高透磁率軟磁性合金、アモルファス合金を使うことが好ましい。
【００９６】
第６の実施形態では、埋め込み配線７１は強磁性膜６３によりその３面が被覆されたいわゆる磁気シールド構造を有していることが特徴である。強磁性膜６３は強磁性膜６１と接続して磁気回路を形成しており、かつ強磁性膜６１は図示のごとく配線幅よりその開口部が小さいため、いわゆるヨークとして機能する。すなわち本実施形態では、磁気抵抗効果膜３１に、上部配線の発生磁界を効果的に印加する構造が実現できる。また外部磁界に対するシールド機能も有している。
【００９７】
図１５、１６は第６の実施形態の磁気抵抗素子の製造過程を段階的に示した素子断面図である。第６の実施形態の磁気素子の製造過程は、基本的には第４の実施形態の製造過程と同一である。強磁性膜６１と強磁性膜６３との接続は、強磁性膜６１を埋め込むトレンチを、埋め込み配線７１に達するように形成することで実現できる。
【００９８】
第６の実施形態の磁気抵抗効果素子の形成方法の１例を図１５，１６を用いて概略説明する。本発明の特徴部分である磁気抵抗効果素子の周辺部分の製造方法以外は、既知の方法を用いることができ、下記の方法に限定されるものではない。
【００９９】
まず、基部絶縁層１０にトレンチを形成し（図１５（ａ））、全面に強磁性膜６３を形成後、埋め込み配線となる金属層７１を堆積する（図１５（ｂ））。
【０１００】
その後、基部絶縁層１０の上面が露出するまでエッチバックし（図１５（ｃ））、例えばＳｉＯ２ からなる絶縁層１２を上面に形成し、さらに下部電極１１を形成する（図１５（ｄ））。さらにその上に第１の絶縁層２１を形成する（図１５（ｅ））。
【０１０１】
次に、第１の絶縁層２１と絶縁層１１を貫通し、強磁性膜６３に達するトレンチを形成し、強磁性膜６１を埋め込む（図１６（ａ））。次に、レジスト７４でトレンチの外周部分を覆い、トレンチに囲まれた領域の第１の絶縁膜２１を除去し、下部電極１１を露出する（図１６（ｂ））。
【０１０２】
下部電極１１上に磁気抵抗効果膜３１を形成し（図１６（ｃ））、第２の絶縁膜４１で埋め込んだ後、コンタクトメタルが露出するまで平坦化する（図１６（ｄ））。コンタクトメタル上に上部電極５１を形成することにより、第６の実施形態の磁気抵抗効果膜が完成する（図１６（ｅ））。
【０１０３】
なお本発明は上述の実施形態に限るものではなく、本発明の趣旨を逸脱しない範囲であれば、幾つかの形態を組み合わせて用いることができる。例えば第５並びに第６の実施形態を組み合わせると磁気抵抗効果膜を磁気シールドで完全に被覆した構造を得ることができ好ましい。
【０１０４】
【発明の効果】
以上詳述したように、本発明の磁気抵抗効果素子を利用することで、イオンミリング法等の物理的スパッタリングによるエッチング法の使用を極力抑えることができる。これにより、ウエハの特性劣化、歩留まり低下の原因となる、被加工物質の再付着、寸法変換差の低減、静電破壊の影響を低減することが可能となるだけでなく、強磁性膜で凹部寸法を規定することにより、自己整合的にバイアス膜を配置した磁気抵抗効果素子およびその製造方法、自己整合的にヨーク構造を配置した磁気抵抗効果素子を得ることができその効果は大きい。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る磁気抵抗効果素子の断面図。
【図２】第１の実施形態の磁気抵抗効果素子の製造工程を段階的に示す素子断面図。
【図３】図２に続く工程での素子断面図。
【図４】本発明の第２の実施形態に係る磁気抵抗効果素子の製造工程を段階的に示す素子断面図。
【図５】図４に続く工程での素子断面図。
【図６】本発明の第３の実施形態に係る磁気抵抗効果素子の製造工程を示す素子断面図。
【図７】図６に続く工程での素子断面図。
【図８】本発明の第４の実施形態に係る磁気抵抗効果素子の断面図。
【図９】第４の実施形態の磁気抵抗効果素子の製造工程を段階的に示す素子断面図。
【図１０】図９に続く工程での素子断面図。
【図１１】本発明の第５の実施形態に係る磁気抵抗効果素子の断面図。
【図１２】第５の実施形態の磁気抵抗効果素子の製造工程を段階的に示す素子断面図。
【図１３】図１２に続く工程での素子断面図。
【図１４】本発明の第６の実施形態に係る磁気抵抗効果素子の断面図。
【図１５】第６の実施形態の磁気抵抗効果素子の製造工程を段階的に示す素子断面図。
【図１６】図１５に続く工程での素子断面図。
【符号の説明】
１１…下部電極
１０、２１、４１…絶縁膜
２１ａ、２１ａ´…開口部
２２…樹脂層
２３…ハードマスク層
２４…フオトレジスト
３１…磁気抵抗効果膜
３０１…下部素子電極
３０２…接合バリア
３０３…上部素子電極
３０４…コンタクトメタル（電極）
５１…上部電極
６１、６２、６３．．．．． 強磁性膜
７１…埋め込み配線
Claims (7)
- 下部電極の表面に形成された第１の絶縁層と、前記第１の絶縁層に形成され前記下部電極の表面に至る開口と、前記開口内に前記開口の側壁から離れて形成された前記下部電極に接続する磁気抵抗効果膜と、前記開口の側壁と前記磁気抵抗効果膜との間に形成された第２の絶縁層と、前記磁気抵抗効果膜に接続する上部電極とを具備してなることを特徴とする磁気抵抗効果素子。
- 前記磁気抵抗効果膜、前記第１の絶縁層及び前記第２の絶縁層の上面が略同一平面にあり、かつ前記上部電極が前記磁気抵抗効果膜の上面に形成されていることを特徴とする請求項１に記載の磁気抵抗効果素子。
- 前記第１の絶縁層と前記第２の絶縁層が異なる物質からなることを特徴とする請求項１または２に記載の磁気抵抗効果素子。
- 前記開口の側壁に接して形成され、かつ前記磁気抵抗効果膜から離間して形成された、前記磁気抵抗膜よりも大きな保磁力を有する強磁性膜、あるいは前記磁気抵抗膜より高い透磁率を有する強磁性膜のいずれかを具備することを特徴とする請求項１乃至３のいずれかに記載の磁気抵抗効果素子。
- 第１の絶縁層とハードマスク層がこの順に積層された下部電極を準備し、前記ハードマスク層に開口を形成し、この開口が形成されたハードマスク層をマスクにした等方性エッチングにより、前記第１の絶縁層を前記下部電極に達するまで選択的に除去し、前記開口を通じて露出された前記下部電極の上面に磁気抵抗効果膜を形成し、前記第１の絶縁膜の凹部に第２の絶縁膜を堆積して前記磁気抵抗膜を埋め込み、前記磁気抵抗効果膜の上面電極が露出するまで前記第１と第２の絶縁膜を平面的に除去し、前記磁気抵抗効果膜の上面コンタクト電極に接続する上部電極を形成することを特徴とする磁気抵抗効果素子の製造方法。
- 第１の絶縁層が上面に形成された下部電極を準備し、前記第１の絶縁層に前記下部電極にほぼ達する平面内に閉じた構造を持つトレンチを形成し、このトレンチに強磁性膜を埋め込み、前記強磁性膜に囲まれた前記第１の絶縁層を選択的に除去して、前記下部電極の上面を露出する開口を形成し、前記開口を通じて露出された前記下部電極の上面に磁気抵抗効果膜を形成し、前記開口を通じて第２の絶縁膜を堆積し、前記磁気抵抗効果膜の上面コンタクト電極が露出するまで前記第１と第２の絶縁膜および強磁性膜を平面的に除去し、前記磁気抵抗効果膜の上面コンタクト電極に接続する上部電極を形成することを特徴とする磁気抵抗効果素子の製造方法。
- 下部電極上に第１の絶縁層を形成し、所定の断面において前記下部電極に略達する２つの溝を前記第１の絶縁層に形成し、前記２つの溝に強磁性膜を埋め込み、前記２つの溝に挟まれた前記第１の絶縁層を選択的に除去して前記下部電極の上面に到る開口を形成し、前記開口内の前記下部電極の上面に磁気抵抗効果膜を形成し、前記磁気抵抗効果膜の側壁と前記開口の側壁との間に第２の絶縁層を形成し、前記磁気抵抗効果膜及び前記第１及び第２の絶縁層の上面を略同一面とした後に、前記磁気抵抗効果膜に接続する上部電極を形成することを特徴とする磁気抵抗効果素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001098496A JP3576118B2 (ja) | 2001-03-30 | 2001-03-30 | 磁気抵抗効果素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001098496A JP3576118B2 (ja) | 2001-03-30 | 2001-03-30 | 磁気抵抗効果素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002299724A JP2002299724A (ja) | 2002-10-11 |
| JP3576118B2 true JP3576118B2 (ja) | 2004-10-13 |
Family
ID=18952142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001098496A Expired - Fee Related JP3576118B2 (ja) | 2001-03-30 | 2001-03-30 | 磁気抵抗効果素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3576118B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9691968B2 (en) | 2014-09-08 | 2017-06-27 | Kabushiki Kaisha Toshiba | Magnetic memory and method for manufacturing the same |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6943038B2 (en) * | 2002-12-19 | 2005-09-13 | Freescale Semiconductor, Inc. | Method for fabricating a flux concentrating system for use in a magnetoelectronics device |
| JP4775616B2 (ja) * | 2003-05-29 | 2011-09-21 | 日本電気株式会社 | Ｍｒａｍ及びその製造方法 |
| JP2006156685A (ja) * | 2004-11-29 | 2006-06-15 | Sony Corp | 記憶素子及びメモリ |
| US20070054450A1 (en) * | 2005-09-07 | 2007-03-08 | Magic Technologies, Inc. | Structure and fabrication of an MRAM cell |
| JP2007300025A (ja) * | 2006-05-02 | 2007-11-15 | Tohoku Univ | トンネル磁気抵抗素子 |
| JP5397587B2 (ja) * | 2008-09-08 | 2014-01-22 | 日本電気株式会社 | 磁気ランダムアクセスメモリ |
| JP2011238679A (ja) | 2010-05-07 | 2011-11-24 | Fujitsu Semiconductor Ltd | 磁気記憶装置の製造方法及び磁気記憶装置 |
| JP2012043854A (ja) | 2010-08-16 | 2012-03-01 | Fujitsu Semiconductor Ltd | 磁気トンネル接合素子及びその製造方法 |
| US8557610B2 (en) * | 2011-02-14 | 2013-10-15 | Qualcomm Incorporated | Methods of integrated shielding into MTJ device for MRAM |
| JP5641026B2 (ja) * | 2012-08-10 | 2014-12-17 | ソニー株式会社 | メモリ |
| US9905751B2 (en) | 2015-10-20 | 2018-02-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetic tunnel junction with reduced damage |
| US10109789B2 (en) * | 2016-05-18 | 2018-10-23 | Tokyo Electron Limited | Methods for additive formation of a STT MRAM stack |
| CN112289924B (zh) * | 2020-11-05 | 2022-07-22 | 歌尔微电子有限公司 | 磁传感器的制备方法 |
-
2001
- 2001-03-30 JP JP2001098496A patent/JP3576118B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9691968B2 (en) | 2014-09-08 | 2017-06-27 | Kabushiki Kaisha Toshiba | Magnetic memory and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002299724A (ja) | 2002-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4142993B2 (ja) | 磁気メモリ装置の製造方法 | |
| JP4186046B2 (ja) | Ｍｒａｍ電極用保護構造 | |
| US8542526B2 (en) | Magnetic random access memory (MRAM) manufacturing process for a small magnetic tunnel junction (MTJ) design with a low programming current requirement | |
| US7247506B2 (en) | Method for producing magnetic memory device | |
| JP4583997B2 (ja) | 磁気メモリセルアレイおよびその製造方法 | |
| US20060220084A1 (en) | Magnetoresistive effect element and method for fabricating the same | |
| JP3576118B2 (ja) | 磁気抵抗効果素子およびその製造方法 | |
| JP2010103224A (ja) | 磁気抵抗素子、及び磁気メモリ | |
| KR20110103463A (ko) | Ｓｔｔ-ｍｒａｍ 셀 구조들 | |
| JPH11224483A (ja) | 固体メモリおよびメモリ形成方法 | |
| JP3877490B2 (ja) | 磁気素子およびその製造方法 | |
| JP2005515625A (ja) | 低減された粗さを有する抵抗性メモリ素子 | |
| JP2003324187A (ja) | 磁気メモリ装置の製造方法および磁気メモリ装置 | |
| US7405087B2 (en) | Magnetic memory device and method of manufacturing the same | |
| KR100518703B1 (ko) | 다마신 프로세스를 이용한 자기 기억 장치 및 그 제조 방법 | |
| US6958503B2 (en) | Nonvolatile magnetic memory device | |
| JP2004259913A (ja) | 環状体の製造方法および磁気記憶装置およびその製造方法 | |
| JP2004063592A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
| JP2004055918A (ja) | 磁気記憶装置及びその製造方法 | |
| US6914003B2 (en) | Method for manufacturing magnetic random access memory | |
| CN114447216A (zh) | 一种磁阻式随机存取存储器及其制造方法 | |
| JP2005294723A (ja) | 磁気記憶装置および磁気記憶装置の製造方法 | |
| JP2005005605A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040706 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |