JP4142993B2 - 磁気メモリ装置の製造方法 - Google Patents
磁気メモリ装置の製造方法 Download PDFInfo
- Publication number
- JP4142993B2 JP4142993B2 JP2003200413A JP2003200413A JP4142993B2 JP 4142993 B2 JP4142993 B2 JP 4142993B2 JP 2003200413 A JP2003200413 A JP 2003200413A JP 2003200413 A JP2003200413 A JP 2003200413A JP 4142993 B2 JP4142993 B2 JP 4142993B2
- Authority
- JP
- Japan
- Prior art keywords
- hard mask
- film
- mtj element
- etching
- ion beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005291 magnetic effect Effects 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000000034 method Methods 0.000 title description 43
- 238000010884 ion-beam technique Methods 0.000 claims description 89
- 238000005530 etching Methods 0.000 claims description 82
- 238000000992 sputter etching Methods 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 44
- 230000000694 effects Effects 0.000 claims description 39
- 230000004888 barrier function Effects 0.000 claims description 31
- 239000010410 layer Substances 0.000 description 107
- 230000001681 protective effect Effects 0.000 description 40
- 239000011229 interlayer Substances 0.000 description 36
- 238000004544 sputter deposition Methods 0.000 description 30
- 239000000463 material Substances 0.000 description 29
- 230000008569 process Effects 0.000 description 27
- 238000001020 plasma etching Methods 0.000 description 24
- 230000007547 defect Effects 0.000 description 17
- 150000002500 ions Chemical class 0.000 description 17
- 230000005294 ferromagnetic effect Effects 0.000 description 16
- 230000015654 memory Effects 0.000 description 16
- 238000012545 processing Methods 0.000 description 15
- 239000000356 contaminant Substances 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 11
- 239000007789 gas Substances 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 8
- 230000001133 acceleration Effects 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000005415 magnetization Effects 0.000 description 7
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 6
- 230000001186 cumulative effect Effects 0.000 description 6
- 238000009826 distribution Methods 0.000 description 6
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 6
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 5
- 229910052681 coesite Inorganic materials 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 229910052906 cristobalite Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 229910052682 stishovite Inorganic materials 0.000 description 5
- 229910052905 tridymite Inorganic materials 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 238000004506 ultrasonic cleaning Methods 0.000 description 4
- 230000005290 antiferromagnetic effect Effects 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000003302 ferromagnetic material Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 150000004820 halides Chemical class 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000005546 reactive sputtering Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
- H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
- H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F41/308—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices lift-off processes, e.g. ion milling, for trimming or patterning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Magnetic Heads (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、磁気ランダムアクセスメモリ（以下ＭＲＡＭと略称する）のメモリセル、特に磁気抵抗効果素子を利用した磁気メモリ装置の製造方法に関する。
【０００２】
【従来の技術】
ＭＲＡＭとは、情報の記録担体として強磁性体の磁化方向によるバリア層の抵抗値の変化を利用した、記録情報を随時、書き換え、保持、読み出すことができる不揮発性固体メモリの総称である。ＭＲＡＭのメモリセルは、通常複数の強磁性体とバリア層とを積層した構造を有する。例えば、第１の強磁性層であるピン層と、絶縁層であるバリア層と、第２の強磁性層であるフリー層が積層されて形成されており、第１、第２の２つの強磁性層はバリア層を挟むように形成されている。
【０００３】
前記メモリセルの配置される箇所は、クロスストライプ状に構成されたセンス線およびワード線のマトリクス状の複数の交点である。また、メモリセルはセンス線およびワード線に挟まれるように配置されている。
【０００４】
情報の記録は、メモリセルを構成するピン層とフリー層の磁化の方向が、互いに同一方向か、反対方向であるかを２進の情報“１”、“０”に対応させて行う。記録情報の書き込みは、ワード線に電流を流すことで生じる磁界により、各メモリセルのフリー層の磁化方向を反転させることで行われる。このメモリセルは記録保持時の消費電力は原理的にゼロであり、また電源を切っても記録保持が行われる不揮発性メモリである。
【０００５】
記録情報の読み出しは、メモリセルのバリア層の電気抵抗が、メモリセルを構成する強磁性体であるピン層とフリー層との相対的な磁化方向とセンス電流との相対角、またはピン層とフリー層間の磁化方向の相対角によって変化する現象、いわゆる磁気抵抗効果を利用して行う。
【０００６】
ここで、ＭＲＡＭの機能が、従来の誘電体を用いた電荷蓄積型の半導体メモリ、例えばＤＲＡＭの機能と異なる点を挙げる。一つ目は、完全な不揮発性であり、また１０の１５乗回以上の書き換えが可能であることである。２つ目は、非破壊読み出しが可能であり、リフレッシュ動作を必要としないため読み出しサイクルを短くすることが可能であることである。３つ目は、電荷蓄積型のメモリセルに比べ、放射線に対する情報保持耐性が強いことである。
【０００７】
ＭＲＡＭの単位面積あたりの集積度、書き込み、読み出し時間は、おおむねＤＲＡＭと同程度となりうることが予想される。従って完全な不揮発性という大きな特色を生かし、携帯機器用の外部記録装置、ＬＳＩ混載用途、さらにはパーソナルコンピューターの主記憶メモリヘの応用が期待されている。
【０００８】
現在実用化の検討が進められているＭＲＡＭでは、メモリセルに磁気トンネル接合素子（Magneto-Tunneling-Junction素子：以下、ＭＴＪ素子と称する）を用いるものがある（例えば、特許文献１および２参照）。
【０００９】
ＭＴＪ素子は、主として強磁性層／絶縁層（トンネルバリア層）／強磁性層からなる三層膜で構成され、電流は絶縁層をトンネル効果により流れる。絶縁層のトンネル抵抗値は、両強磁性層の磁化の相対角の余弦に比例して変化し、両磁化が反平行の場合に極大値をとる。例えばＮｉＦｅ／Ｃｏ／Ａｌ２Ｏ３／Ｃｏ／ＮｉＦｅトンネル接合では、５０Ｏｅ以下の低磁界において２５％を越える磁気抵抗変化率が見いだされている。
【００１０】
ＭＴＪ素子形成の際の微細加工には、通常フォトリソグラフィとＡｒイオンを用いたイオンエッチングとを併用した加工プロセスが一般的である。
【００１１】
また、半導体分野では、化学的ドライエッチング（Chemical Dry Etching；以下ＣＤＥと略記する）、反応性イオンエッチング（Reactive Ion Etching；以下ＲＩＥと略記）など、化学反応を利用したドライエッチング法によるエッチング方法もある。
【００１２】
また、従来のＭＲＡＭの構造についての詳細な説明が特許文献１および２などに記載されている
【００１３】
【特許文献１】
米国特許第５，９４６，２２８号明細書
【００１４】
【特許文献２】
米国特許第６，０７２，７１８号明細書
【００１５】
【発明が解決しようとする課題】
上記のようにＭＴＪ素子を形成するためには、ＭＴＪ素子形成用の磁性体膜とバリア膜との積層膜をエッチングあるいはイオンエッチングにより微細加工しなければならない。ＭＴＪ素子部分の微細加工に用いるイオンエッチング法は、物理的なスパッタリング法である。しかし、イオンエッチング法による微細加工では、加工に伴って被加工物質が残渣として、レジストマスク側面や被加工ＭＴＪ素子部分や加工装置内部に再付着するといった問題がある。
【００１６】
また、現在、化学的ドライエッチング（ＣＤＥ）、反応性イオンエッチング（ＲＩＥ）などの化学反応を利用したＳｉ、ＳｉＯ２等のエッチングでは、これらの被加工物は高い蒸気圧を有するハロゲン化物として気相のまま除去される。しかしながら、ＭＴＪ素子形成に用いられるＦｅ、Ｎｉ、Ｃｏ、Ｃｕ等の３ｄ遷移金属のハロゲン化物は蒸気圧が低く、半導体加工に用いられるエッチングプロセスをそのまま適用するのは困難であるといった問題がある。
【００１７】
また一酸化炭素、アンモニアの混合ガスを用い、有機金属化合物を形成して化学的なエッチングを行う方法も考案されているが、この方法は化学反応速度が不十分であり、反応ガスによる物理的なスパッタリングが混在したプロセスにならざるを得ない等の問題を有しており、実用化には至っていない。
【００１８】
しかしながら、物理的なスパッタリングを用いた微細加工プロセスによると、前述した被加工物質の残渣膜が被加工ＴＭＲ素子部分の側面に残る。この残渣膜は導電性を有する場合があり、これが絶縁性のバリア膜をショートし、ＭＲＡＭセルの初期不良の原因となっていることが分かった。
【００１９】
この発明は、以上の点に鑑みなされたもので、その目的は、メモリセルの初期不良のない磁気メモリ装置の製造方法を提供することにある。
【００２０】
【課題を解決するための手段】
上記目的を達成するため、この発明の一態様の磁気メモリ装置は、基板と、前記基板上に形成された配線層とを有し、前記配線層は、下部電極と、前記下部電極の上に配置され、絶縁バリア層を含んで構成された磁気抵抗効果素子と、前記磁気抵抗効果素子の上に積層された少なくとも一つのコンタクト層と、前記コンタクト層に接続された上部配線とを含み、前記磁気抵抗効果素子はイオンビームエッチングによる素子形成後にイオンビームエッチングによりクリーニング処理された傾斜側面を有することを特徴として構成されている。
【００２１】
この発明の一実施形態の磁気メモリ装置の製造方法は、基板上に絶縁層を形成し、 前記絶縁層上に下部電極を形成し、前記下部電極の上面に絶縁バリア層とこの絶縁バリア層を挟んで積層された複数の磁性体膜とを含む磁気抵抗効果膜を形成し、前記磁気抵抗効果膜の上にマスク層を積層し、磁気抵抗効果素子を所定のパターンに形成するためのレジストマスクを用いてＲＩＥにより前記マスク層をエッチング加工して傾斜側面を有するハードマスクを形成し、前記ハードマスクをマスクとして用いて前記磁気抵抗効果膜をイオンビームにより前記基板の表面に立てた法線に対する所定の入射角でエッチング加工して前記絶縁バリア層および複数の磁性体膜が露出する傾斜側面を有する磁気抵抗効果素子を形成し、前記ハードマスクと、前記磁気抵抗効果素子と、前記下部電極との上面に絶縁膜を形成し、前記磁気抵抗効果素子の傾斜側面上の絶縁膜に対するイオンビームによるエッチングレートが前記ハードマスク上および下部電極上の絶縁膜に対するエッチングレートより大きくなる入射角でイオンビームにより前記絶縁膜をエッチングすることにより、前記ハードマスク上および下部電極上の絶縁膜がまだ除去されずに残った状態で前記磁気抵抗効果素子の傾斜側面上の絶縁膜が先に除去されたのち前記磁気抵抗効果素子の傾斜側面が前記イオンビームによりクリーニングされるように前記絶縁膜をエッチングすることを特徴とする。
【００２２】
また、この発明の他の態様の磁気メモリ装置は、基板と、前記基板上に形成された配線層とを有し、前記配線層は、下部電極と、前記下部電極の上に配置され、絶縁バリア層を含んで構成された磁気抵抗効果素子と、前記磁気抵抗効果素子の上に積層された少なくとも一つのコンタクト層と、前記コンタクト層に接続された上部配線とを含み、前記絶縁バリア層を含む磁気抵抗効果素子の側面がその底面に対してなすテーパ角度が約６０度以下であることを特徴としている。
【００２３】
上記のように構成されたこの発明によれば、初期不良がなく、製品歩留まりの高い良好な磁気メモリ装置の製造方法を提供することができる。
【００２４】
【発明の実施の形態】
以下、この発明の第１の実施の形態について図面を参照して説明する。尚、以下に述べる第１の実施の形態の説明において、同一もしくは類似の構成要素については、説明の重複を避けるために同一符号を用いてその詳細な説明を省略する。
【００２５】
まず、図１にはこの発明の一実施形態の磁気抵抗効果素子として形成されたＭＴＪ素子３０の断面図を示す。図１においてＭＴＪ素子３０は、下部電極２８上に形成されており、ＭＴＪ素子３０の上にはマスク（以下ハードマスクと称する）３６が形成されている。層間絶縁膜４０は、これらの下部電極２８、ＭＴＪ素子３０およびハードマスク３６全体を覆うように一体に形成されている。ハードマスク３６の上面は層間絶縁膜４０の上面と同一面内にあり、かつ層間絶縁膜４０から露出されている。
【００２６】
また、ＭＴＪ素子３０は４層構造であり、反強磁性層３２、第１の強磁性層３３、絶縁バリア層３４および第２の強磁性層３５を有し、この順番に順次下部電極２８上に形成されている。また、第１の強磁性層３３はピン層と呼ばれ、第２の強磁性層３５はフリー層と呼ばれる。この実施形態ではＭＴＪ素子３０を４層構造としているが４層に限定されるものではなく、実施段階ではその趣旨を逸脱しない範囲で、種々に変形することが可能である。
【００２７】
ここで、ＭＴＪ素子３０に形成されている絶縁バリア層３４を含む磁性層の側面の角度を以下テーパ角θｍｔｊと称し、ハードマスク３６に形成されている側面の角度を以下テーパ角θｔと称する。これらの角度は図１では下部電極２８の表面に対する角度θｍｔｊ、あるいはＭＴＪ素子３０表面に対する角度θｔとして定義されているが、下部電極２８の表面は後で述べるように図２に示す基板１１の表面に対して平行に形成されるため、これらの角度は結局、例えば基板１１の表面に立てた法線に対する角度として定義することもできる。図１の実施の形態の場合、テーパ角θｍｔｊよりテーパ角θｔの方が大きく設定されている。
【００２８】
テーパ角θｔを有したハードマスク３６の形成は、例えばＲＩＥ等のエッチングによって行なわれる。また、ＭＴＪ素子３０の形成は、上記テーパ角θｔを有したハードマスク３６をマスクとして用い、例えばＡｒイオン等を用いたイオンミリング、即ちイオンエッチングによって行なわれる。
このように、ハードマスク３６はテーパ角θｔを有し、ＭＴＪ素子３０はそれより小さい異なるテーパ角θｍｔｊを有するように形成される。
【００２９】
次に、上記説明したＭＴＪ素子３０を含む配線層を有する磁気メモリ装置が基板上に形成された実施形態の構成を、その製造プロセスとともに図２の断面図を参照して説明する。
【００３０】
図２において、半導体基板１１の表面領域に複数の素子分離絶縁膜１２が形成され、これらの素子分離絶縁膜１２間に形成された素子形成領域にはソース／ドレイン領域１５ａ、１５ｂが例えば不純物の拡散により形成される。ソース／ドレイン領域１５ａ、１５ｂの間の半導体基板１１の上にはゲート絶縁膜１３並びにゲート電極１４が形成される。後で説明するように、このゲート電極１４はＭＴＪ素子３０に記憶された情報の読み出し用のワード線として用いられる。
【００３１】
その後、これらのゲート絶縁膜１３およびゲート電極１４が形成された半導体基板１１の上部を覆って第１の層間絶縁膜１６が形成される。第１の層間絶縁膜１６中にはソース／ドレイン領域１５ａ、１５ｂの各々の上面と接続されるため２個所にコンタクトプラグ１７，１８が形成される。一方の第１のソース／ドレイン領域１５ａの上面にはコンタクトプラグ１７が接続され、コンタクト１７プラグ上部は配線１９と接続される。
【００３２】
他方のソース／ドレイン領域１５ｂの上面にはコンタクトプラグ１８が接続され、コンタクトプラグ１８上部は電源線、即ちソース線である配線２０と接続される。このコンタクトプラグ１７と配線１９とは例えばデュアルダマシン法による銅の堆積により一度に形成することができる。コンタクトプラグ１８と配線２０も同様に形成される。これらの導電部が形成された後で、層間絶縁膜１６および配線１９、２０の表面はＣＭＰにより研磨され、平坦化される。
【００３３】
次いで上記形成された第１の層間絶縁膜１６の上部には第２の層間絶縁膜２１が形成される。第２の層間絶縁膜２１中にはＣＭＰにより露出された配線１９の上面と接続されるようにビアプラグ２２が形成され、このビアプラグ２２上部は配線２３と接続される。また、この配線２３に隣接して、同じく第２の層間絶縁膜２１中には後で説明する書込み用のワード線として用いられる配線２４が形成される。このビアプラグ２２と配線２３とはやはりデュアルダマシン法により形成され、一方、配線２４はシングルダマシン法により形成することができる。
【００３４】
さらに、上記形成された第２の層間絶縁膜２１、配線２３、２４のＣＭＰ後、配線２３および配線２４を含む層間絶縁膜２１の上部には層間絶縁膜２５が形成される。ここで、ＣＭＰにより層間絶縁膜２１の表面に露出した配線２３の上面と接続するために、層間絶縁膜２５を貫通するビアプラグ２６が例えばシングルダマシン法およびＣＭＰにより形成される。
【００３５】
その後、ＣＭＰにより露出されたビアプラグ２６の上部と接続されるように、第３の層間絶縁膜２５の上部に図１に示した下部電極２８として用いられる配線２８が形成される。この下部電極２８上面にはＭＴＪ素子３０およびハードマスク３６が順次形成される。この構成は図１で説明したので、ここでは省略する。
【００３６】
上記形成された下部電極２８、ＭＴＪ素子３０およびハードマスク３６全体を覆うように第４の層間絶縁膜４０が形成される。この第４の層間絶縁膜４０のＣＭＰ後、層間絶縁膜４０上にはＭＴＪ素子３０のハードマスク３６に接続された、センス線、即ちビット線として用いられる配線４１が形成される。
【００３７】
ここでは、図１において説明したように、ＭＴＪ素子３０と配線４１との間に挿入されたハードマスク３６は単一の材料で形成された一層構造として構成されているが、複数の材料で形成された複数の層からなるハードマスクを用いてもよい。
【００３８】
上記説明した磁気メモリ装置において、半導体基板１１上に複数の層間絶縁膜１６、２１、２５、４０を用いて形成された複数の配線層を順次配置するまでの形成方法は従来から知られており、これ以上の構成および製造プロセスの説明は省略する。
【００３９】
なお、後で説明されるが、ソース／ドレイン領域１５ａ，１５ｂ、ゲート絶縁膜１３およびゲート電極１４により構成されたＭＯＳ型のトランジスタはＭＴＪ素子３０に記憶された情報読み出し時のスイッチ素子として用いられるものである。
【００４０】
ここで、下部電極２８およびＭＴＪ素子３０の詳細な構造および製造工程は後述する。また配線２４は前述したように情報書き込み時にビット線４１と組み合わせて用いられるワード線であり、書込みが効率良く行われるように比較的薄い層間絶縁膜２５を介してＭＴＪ素子３０の直下に形成されるようにする。
【００４１】
ここで、このように形成された磁気メモリ装置においての読み出しと書き込みの動作について詳細に説明する。ＭＴＪ素子３０が持つ抵抗の大小は、上記説明したＭＴＪ素子３０内のフリー層とピン層の２つの強磁性層の夫々のスピンの相対的な向きに起因する。したがって、データの書込みはこのフリー層のスピンの向きを反転させることにより行う。
【００４２】
ビット線用の配線４１およびワード線用の配線２４は互いに直交するように形成されており、書込み時に配線４１および配線２４に夫々電流が流される。すると、配線４１および配線２４に流れる直流電流によって作られる磁界によってＭＴＪ素子３０中の一方の強磁性層であるフリー層のスピンの向きが変化する。このスピンの向きによってＭＴＪ素子３０の絶縁バリア層の抵抗値が左右される。
【００４３】
読み出し時においては、読み出し用ワード線であるゲート電極１４に読み出し電圧が印加され、このゲート電極１４を持つＭＯＳトランジスタがオン状態となる。この結果、ビット線である配線４１に流れる読み出し電流は、ＭＴＪ素子３０を通り、下部電極２８、ビアプラグ２６、配線２３、ビアプラグ２２、配線１９、コンタクトプラグ１７、ソース／ドレイン領域１５ａ、電源線２０と順次流れる。
【００４４】
ここで、このＭＯＳトランジスタはオン状態であるため、一方のソース／ドレイン領域１５ａから電流は他方のソース／ドレイン領域１５ｂに流れ、その後、コンタクトプラグ１８を介して電源線である配線２０に流れる。
【００４５】
この際、ＭＴＪ素子３０の抵抗が大のときは、配線４１と下部電極２８との間に流れるセンス電流の量が少ないため、例えばビット線４１に接続された図示しないセンス回路により“０”の情報が読み出される。又、ＭＴＪ素子３０の抵抗が小さいときはセンス電流が大きく、例えば、“１”の情報が読み出される。
【００４６】
書き込み時においては、読み出し用ワード線であるゲート電極１４には電圧が印加されないので、このＭＯＳトランジスタがオフの状態である。そして、配線４１（ビット線）および配線２４（ワード線）に流す電流によって作られる磁界の向きによって、ＭＴＪ素子３０中のスピンの向きがセットされる。例えば、書込み対象のＭＴＪ素子３０中のスピンの向きが書込みデータの内容に一致していれば、データ書込み後も見掛け上はこの素子３０の状態は変わらないが、異なるときはデータ内容に応じてスピンの向きが変えられる。結局、夫々のＭＴＪ素子の抵抗値の大小がデータの内容に応じてセットされることになる。
【００４７】
ここで、この実施の形態の上記下部電極２８およびＭＴＪ素子３０の製造プロセスについての詳細な説明を図３（ａ）乃至図５（ｃ）を用いて以下説明する。
まず、図３（ａ）において、層間絶縁膜２５およびビアプラグ２６の上面がＣＭＰ処理され、その上部に銅等の導電性の配線層膜２７、磁気抵抗効果膜３１、ハードマスク膜３６Ａおよび他のハードマスク膜３７Ａが順次形成されている。
【００４８】
磁気抵抗効果膜３１は図１、図２に示したＭＴＪ素子を形成するための複合膜構造を持ち、図１に示した配線層２８を形成するために堆積された配線層膜２７上に順次形成された反強磁性層３２、強磁性層３３、絶縁バリア層３４、および強磁性層３５を含む。磁気抵抗効果膜３１の上にハードマスク膜３６Ａを形成する為、材料にＴａを用い、その膜厚は１５０ｎｍの厚さとなるようにスパッタにより形成する。
【００４９】
次に、このハードマスク膜３６Ａの上にハードマスク膜３７Ａを形成する。このハードマスク膜３７Ａの材料にはＳｉＯ２を用い、その膜厚は１００ｎｍの厚さとなるようにスパッタにより形成する。この状態を図３（ａ）に示す。
【００５０】
次いで、上側のハードマスク膜３７Ａをパターニングして図３（ｂ）に示すハードマスク３７を形成するために、ハードマスク膜３７Ａの上面に図示しないレジスト膜を堆積する。このレジスト膜はハードマスク３７に対応するパターンを形成するために露光によりパターニングされる。この実施形態において、前記パターニングは、エキシマレーザを用いた露光装置によるフォトリソグラフィにより行なわれる。
【００５１】
このハードマスク膜３７Ａの上にレジストがパターニングされると、ハードマスク膜３７ＡはＣＨＦ３を用い、チャンバ圧力１Ｐａ、高周波電力１５０Ｗの条件でのＲＩＥによりエッチングされる。このハードマスク膜３７Ａが選択的にエッチングされてハードマスク３７が形成されると、ハードマスク３７上部のレジストパターンは、Ｏ２を用いてアッシングすることで剥離される。また、アセトンによる超音波洗浄も続けて行なわれる。この結果、図３（ｂ）に示すようにハードマスク３７が形成される。
【００５２】
続いて、このように形成されたハードマスク３７を用いて、ハードマスク膜３６Ａを、ＣＨＦ３、ＣＦ４およびＯ２を用い、チャンバ圧力５Ｐａ、高周波電力１５０Ｗの条件でのＲＩＥによりエッチングする。または、Ｃｌ２を用いたＲＩＥによりエッチングしてもよい。この結果、図３（ｃ）に示すように、上側のハードマスク３７の形状がハードマスク膜３６Ａに転写され、ハードマスク３６が形成される。
【００５３】
その後、ハードマスク３６上部のハードマスク３７は、例えば、ＣＨＦ３を用い、チャンバ圧力１Ｐａ、高周波電力１５０Ｗの条件でのＲＩＥによりエッチングされ、ハードマスク３７は剥離される。すると、図４（ａ）に示すようにハードマスク３６が磁気抵抗効果膜３１上に形成される。
【００５４】
次に、このように形成されたハードマスク３６を用いて磁気抵抗効果膜３１のエッチングが行なわれる。この磁気抵抗効果膜３１のエッチングにより、磁気抵抗効果膜３１がハードマスク３６の形状に分離され、図４（ｂ）に示すようにテーパ面を有するＭＴＪ素子３０の形状にパターニングされる。
【００５５】
この実施形態において、前記ＭＴＪ素子３０形成のためのイオンエッチングは、ハードマスク３６をマスクとし、Ａｒイオンエッチング法を用いて行われる。Ａｒイオンエッチングは、例えば図７に示すようなＡｒイオン源１を用い、発生されたＡｒイオンビームを半導体基板１１の主表面に立てた法線に対する入射角θで射突させることにより行われる。このＡｒイオンエッチングを行う際の条件は、例えばＡｒイオン源１と基板１１との間に印加されるイオン加速電圧ＶＢ＝４００Ｖ、イオンビームの電流量ＩＢ＝１００ｍＡであり、基板１１への入射角θは３０°または４５°に設定される。
【００５６】
このＡｒイオンエッチングにより、図４（ｂ）に示すように、ハードマスク３６の側面がエッチングされて、側面と底面との角度θｔを有する台形形状となり、同様に、ＭＴＪ素子３０も角度θｍｔｊを有する台形になる。このイオンエッチングについての詳細な説明は後述する。
【００５７】
次に、図４（ｃ）に示すように、配線層２８を形成するために配線層膜２７上にハードマスク３６およびＭＴＪ素子３０を覆うハードマスク３８を形成する。このため、基板１１全体にハードマスク膜として、例えばＳｉＯ２膜を、その膜厚が８０ｎｍの厚さとなるようにスパッタにより形成する。その後、このＳｉＯ２膜上全体にレジスト膜を堆積し、このレジスト膜をフォトリソグラフィ法によりパターニングしてハードマスク３８に相当するレジストマスクを形成する。
【００５８】
このレジストマスクを用い、ＳｉＯ２膜をパターニングすることによりハードマスク３８が形成される。このパターニングは、ＣＨＦ３を用い、チャンバ圧力１Ｐａの条件でＲＩＥによりエッチングされ、図４（ｃ）の形状のハードマスク３８が図示しないレジストマスク下に形成される。
【００５９】
そして、この状態でＯ２を用いレジストマスクをアッシングすることで、このレジストマスクが剥離される。また、アセトンによる超音波洗浄も続けて行なわれる。この結果、図４（ｃ）に示すような形状のハードマスク３８が形成される。
【００６０】
次に、このハードマスク３８を用いて配線層膜２７がエッチングされる。このエッチングは、加速電圧ＶＢ＝４００Ｖおよび入射角θが０°の条件の下で、Ａｒイオンエッチングで行なう。この結果、図５（ａ）に示す下部の電極層２８が形成される。
【００６１】
その後、ハードマスク３７と同様に、例えば、ＣＨＦ３を用い、チャンバ圧力１Ｐａ、高周波電力１５０Ｗの条件でのＲＩＥによりエッチングされ、ハードマスク３８が剥離される。この結果、図５（ａ）に示すように、ビアプラグ２６に接続された下部電極層２８上にＭＴＪ素子３０およびハードマスク３６が形成された状態となる。
【００６２】
続いて、図５（ｂ）に示すように、層間絶縁膜２５、下部電極である配線層２８およびハードマスク３６上部一体にはスパッタにより層間絶縁膜４０を形成する。この層間絶縁膜４０を形成する為の条件として、例えば、１ｍｍＴｏｒｒのＡｒとＯ２による雰囲気中で、１５０Ｗの高周波電力によるスパッタエネルギーを与えて、その膜厚を６００ｎｍとなるように形成する。この結果、図５（ｂ）に示すような形状のＭＴＪ素子３０およびハードマスク３６に対応する部分が突出した段差を有する形状の層間絶縁膜４０が形成される。
【００６３】
続いて、アセトンによる超音波洗浄法により、上記層間絶縁膜４０が形成された基板全体を洗浄する。
その後、表面に段差を有する層間絶縁膜４０の上部に図示しないレジスト膜を塗布する。この実施形態では、６００ｎｍほどの厚みで表面が平坦であるレジスト塗布膜を形成している。その後、全体をＮ２雰囲気中のオーブンで２２０℃の状態で３０分、ハードベークを行なう。
【００６４】
続いて、上記ハードベークされたレジスト塗布膜に対してＲＩＥによるエッチングが行なわれる。このＲＩＥは、例えばＣＦ４を用い、チャンバ圧力を５Ｐａに設定して行なう。この結果、レジスト塗布膜および層間絶縁膜４０はほぼ等しいレートで基板表面に平行にエッチングされ、図５（ｃ）に示すように、最終的に層間絶縁膜４０の表面はハードマスク３６の上部水平面までほぼ平坦に削られる。
【００６５】
続いて、図５（ｃ）に示したように、Ｔａで形成されたハードマスク３６の露出した表面に対して、コンタクトクリーニングのためにＡｒイオンエッチングが行なわれる。このＡｒイオンエッチングを行なう条件は、例えば加速電圧ＶＢ＝４００Ｖ、イオンビーム電流量ＩＢ＝２５０ｍＡ、入射角θは０°、ビーム照射時間は０．４分とした
その後、クリーニングされたハードマスク３６の上面および層間絶縁膜４０上部に図２に示したセンス線４１を形成するための図示しない金属膜を形成する。この金属膜の材料は例えばＴａを用い、その膜厚は１０ｎｍの厚さとなるようにスパッタにより形成される。なお、Ｔａの代わりにＣｕを用いて形成しても良い。このＣｕを用いた場合の膜厚は２００ｎｍの厚さとなるようにスパッタにより形成する。
【００６６】
その後、ハードマスク３６の上方に形成されたＴａ膜の上部に図示しないレジスト膜が所定の厚さに堆積される。レジスト膜が形成されると、このレジスト膜は露光され、レジストパターンが形成される。
【００６７】
更に、Ｔａ膜はその上部に形成されたレジストパターンを介してＡｒイオンエッチングによりパターニングされる。Ａｒイオンエッチングを行なう条件は、例えば加速電圧ＶＢ＝４００Ｖ、入射角θは３０°である。これによりＴａ膜はレジストパターンと同様の形状となるようにエッチングされる。この結果、上記Ｔａ膜は所定形状の上部配線、即ちセンス線４１となる。
【００６８】
このＴａ膜のエッチングに用いられたレジストパターンは、Ｏ２を用いアッシングすることで剥離される。また、アセトンによる超音波洗浄も続けて行なわれる。
このようにして図２に示す断面構造を持つ磁気メモリ装置が形成される。この形成された磁気メモリ装置は最後に磁界中で熱処理が行なわれる。その熱処理は、磁界強度を６．５ｋＯｅ、温度を３００℃に保って１時間に亘り真空状態の条件下で行なわれる。
【００６９】
なお、上記ハードマスク３６は導電性を有する材料であれば良くＴａに限らない。また、他のハードマスク３７およびハードマスク３８の材料にＳｉＯ２を用いたが、これに必ずしも限定されるものではなく、例えばＡｌＯＸ、ＳｉＮ、ＳｉＯＮ、有機ガラスなどでも良い。ただし、図３（ｃ）および図４（ａ）に示すように、ハードマスク３６のエッチングを行なってからハードマスク３７をエッチングにより剥離する必要があるので、ハードマスク３６に対してハードマスク３７が容易に除去できるエッチング選択比を考慮する必要がある。また、ハードマスク３６およびハードマスク３７の膜厚は、各々１５０ｎｍ、１００ｎｍと説明したが、膜厚はこれに限らずに形成可能である。同様に、上記ハードマスク３６、層間絶縁膜４０および上部配線４１の膜厚もこれに限らずに形成可能である。
【００７０】
更に、ＲＩＥを行なう際の設定条件、Ａｒイオンエッチングを行なう際の加速電圧ＶＢおよびイオン電流量ＩＢの設定条件、スパッタリングを行なう際の設定条件、レジストパターンの剥離を行なう方法および磁界中における熱処理の設定条件については、上記示した実施形態におけるものに限定されるものではなく、実施段階ではその趣旨を逸脱しない範囲で、種々に変形することが可能である。
【００７１】
また上記説明したＭＴＪ素子３０の微細加工は、エキシマレーザを用いた露光装置によるフォトリソグラフィとＡｒイオンにより行なわれるが、エキシマレーザを用いた露光装置によるフォトリソグラフィの代わりにコンタクトアライナを用いたフォトリソグラフィにより形成するようにしても良い。
【００７２】
次に、ＭＴＪ素子３０の製造プロセスについて、図６（ａ）ないし図６（ｃ）を参照して説明する。図６（ａ）ないし図６（ｃ）は、この実施の形態のＭＴＪ素子の加工プロセスを示す断面図である。
【００７３】
図６（ａ）には、半導体基板１１上方に形成された下部電極２８、ＭＴＪ素子３０を形成するための磁気抵抗効果膜３１およびテーパ角θｔを有したハードマスク３６を示している。そして、磁気抵抗効果膜３１およびハードマスク３６の上面に対しては、その法線方向から角度θをなすようにＡｒイオンビームを斜めに入射している。ここではθ＝４５°でＡｒイオンビームが入射されている。この状態を維持したまま、たとえば基板１１を回転させると、ハードマスク３６の全周にわたって４５°でＡｒイオンビームが入射される。
【００７４】
この結果、図６（ｂ）に示すように、Ａｒイオンビームにより磁気抵抗効果膜３１がハードマスク３６に沿って削られ、ＭＴＪ素子３０が形成される。ＭＴＪ素子３０およびハードマスク３６の側面に沿って示された矢印はハードマスク３６およびＭＴＪ素子３０の側面からの反跳Ａｒイオンの軌跡を示している。
【００７５】
図６（ｃ）のＭＴＪ素子３０およびハードマスク３６の側面に示す２つの楕円は、イオンビームによりエッチングされたＭＴＪ素子３０およびハードマスク３６からスパッタリングされた被エッチング物質の分布を表している。即ち、Ａｒイオンエッチングを行なう際、ハードマスク３６はテーパ角θｔを有している為、スパッタリングされた被エッチング物質がＭＴＪ素子３０の側面に付着する事はない。
【００７６】
ここで、図７に示したように、イオン源１から発生されたＡｒイオンビームは、基板１１に向けて放射される。この基板１１は図示しないサンプルステージ上に設置され、サンプルステージを回転することにより基板１１を回転可能である。サンプルステージが基板１１の法線のまわりに回転すると、Ａｒイオンビームが基板１１のすべての表面に対して同じ入射角で射突され、Ａｒイオンエッチングが行なわれる。また、サンプルステージに取り付けられた磁気メモリ装置の基板１１のＭＴＪ素子３０が形成される主表面側が下を向くように配置されていれば、Ａｒイオンエッチングによって削られた被エッチング物質が重力によりＭＴＪ素子３０の側面に付着しないようになっている。
【００７７】
次に、図８を参照してＭＴＪ素子３０を形成する際のＡｒイオンエッチングの入射角度θを種々変えたときの、ＭＴＪ素子３０の単位面積あたりの絶縁バリア層の接合抵抗の累積度数分布を示すものである。ここでは４μｍ２角のＭＴＪ素子を多数個作成し、図６で説明したＡｒイオンビームによる個々のＭＴＪ素子３０の形成の際にエッチング角θを変えてその傾向を観察したものである。
【００７８】
図８（ａ）乃至図８（ｄ）に示す夫々の図において、横軸は単位面積あたりの接合抵抗（以下、ＲＡと称する）を対数にとったもので、単位はΩ・μｍ２であり、縦軸は累積度数を示すものである。図８（ａ）ではθ＝４５°、図８（ｂ）ではθ＝３０°で行なったものである。図８（ｃ）ではθ＝０°で行なったものである。図８（ｄ）はθ＝０°でイオンエッチングを行なった後に再びθ＝４５°で再エッチングを行なったものである。
【００７９】
まず、図８（ａ）に示すイオンビームの入射角θを４５°で行なった場合は、ほとんどすべての磁気メモリ装置のサンプルの接合抵抗ＲＡが１０７Ω・μｍ２乃至１０８Ω・μｍ２を示している。このように、θ＝４５°では、ほとんどすべての磁気メモリ装置のサンプルが充分な接合抵抗の値を示している。
【００８０】
図８（ｂ）に示すイオンビームの入射角θを３０°とした場合も正常な値を示している。しかし、接合抵抗ＲＡが小さい１０２Ω・μｍ２乃至１０５Ω・μｍ２にあるサンプルの累積度数値が増えている。つまり、この場合、イオンビームの角度θが、４５°より３０°の方が不良率は増えていることを示している。
【００８１】
図８（ｃ）に示すイオンビームの入射角θを０°で行なった場合は、ほとんどすべての磁気メモリ装置のサンプルの接合抵抗ＲＡが１０Ω・μｍ２乃至１０５Ω・μｍ２を示している。これは、ほとんどすべての磁気メモリ装置のサンプルが不良であることを示している。
【００８２】
しかしながら、図８（ｄ）に示すようにイオンビームの入射角θを０°としてＭＴＪ素子３０を形成した後に、再度イオンビームの入射角θを４５°として行なった結果、接合抵抗ＲＡが１０２Ω・μｍ２乃至１０５Ω・μｍ２にある累積度数値が減少し、接合抵抗ＲＡが１０７Ω・μｍ２乃至１０８Ω・μｍ２を示す累積度数値が増加しており、不良率が低減されていることが分かる。
【００８３】
ここで、図８（ｃ）に示したイオンビームの入射角θを０°としてＭＴＪ素子３０を形成した場合に不良率が大きく増加する理由を図９（ａ）乃至図９（ｃ）の素子断面構造図を用いて簡単に説明する。但し、ここでは、図６で説明した場合と異なり、ハードマスク３６のテーパ角θｔは９０°であり、かつその側壁に対してＡｒイオンビームの入射角θも０°に設定されている。
【００８４】
図９（ａ）はＡｒイオンエッチングによる加工工程開始時の、半導体基板上方に形成された配線層２８、磁気抵抗効果膜３１およびハードマスク３６の形状を示している。
【００８５】
半導体基板面に垂直にＡｒイオンビームを入射させると、ハードマスク３６の側面に対しては、ほぼ平行入射となる。しかし、実際にはハードマスク３６の上面と側面との境界のエッジ部には僅かに丸み乃至は傾斜部が形成されているので、エッチングの進行に従って図９（ｂ）に示すように、このエッジ部には図６と同様にテーパ部３６Ｔが形成されてくる。
【００８６】
ここで、図１０にハードマスク３６の材料としてＴａを例にとってハードマスクに用いられる材料のスパッタリング効率のイオンビーム入射角依存性を示す。図１０から分かるように、Ｔａハードマスク３６の側面への平行入射（θ＝０°）、即ち磁気抵抗効果膜３１の表面に対して直交する入射角に対して効率はほぼ０である。
【００８７】
即ち、図９（ａ）乃至図９（ｃ）に示すように、ハードマスク３６の側面に対して平行にＡｒイオンビームが入射されると、Ａｒイオンビームはほぼ運動量を保ったままハードマスク３６の上面および磁気抵抗効果膜３１の表面をエッチングする。この際、ハードマスク３６の上面のエッジ部は上記したように徐々にテーパを形成しながらエッチングされ、図９（ｂ）のテーパ面３６Ｔが形成される。
【００８８】
一方、磁気抵抗効果膜３１のハードマスク３６の下面のエッジ部との近傍では、入射イオンビームの運動エネルギーの一部が、ハードマスク３６のテーパ面３６Ｔから反跳したＡｒビーム、およびエッチングによりハードマスク３６および磁気抵抗効果膜３１の表面から飛散した雲状物質により吸収される。このエネルギー吸収はエッジ部に近いほど大きいから、結局、磁気抵抗効果膜３１はハードマスク３６の周りに図９（ｂ）のような状態でテーパ面を有する部分が残り、ＭＴＪ素子３０が形成された状態となる。図９（ｂ）において、ハードマスク３６およびＭＴＪ素子３０の側面に沿って図示した矢印は反跳Ａｒイオンの軌跡を示している。
【００８９】
なお、Ａｒイオンビームの照射によりエッチングが行われる際は、ハードマスク３６及び被エッチング膜３１は共に自身のスパッタリング効率のイオンビーム入射角依存性から決まる小角面（ファセット）を形成しながら後退する。
【００９０】
しかし、図９（ｂ）に示すように、ＭＴＪ素子３０が形成された状態でハードマスク３６の垂直なマスク側面は残っているため、ここでイオンビームの照射が更に進むと、マスク側面下方へのビーム集中は続く。このマスク３６の側面下方へのビーム集中が続いている状態を図９（ｃ）に示す。図９（ｃ）に示した二つの楕円の形状は、飛散した物質、即ちスパッタリング物質の分布を表している。
【００９１】
即ち、ＭＴＪ素子３０の上面に対して垂直方向にＡｒイオンビームが入射されるため、ハードマスク３６の上面および側面が削られて生成されたスパッタリング物質はＭＴＪ素子３０の近傍に多く集まるため、素子３０に対する再付着の割合が大きくなり、ハードマスク及びエッチング後のＭＴＪ素子３０の側面に多量に付着する。
【００９２】
すると、図１に示した構造を持つＭＴＪ素子３０内の絶縁バリア層３４を跨ぐ上下の磁性層３３，３５間がこの絶縁バリア層３４の斜面に付着した導電性のスパッタリング物質により導通状態となり、接合抵抗ＲＡが低下する。このことがＭＴＪ素子３０の初期不良の原因となる。
【００９３】
更にＡｒイオンビームの照射が続くと、ハードマスク３６側面およびＭＴＪ素子３０の側面からの反跳ビームによりＭＴＪ素子３０の下面エッジ部へのビームの集中が生じ、図９（ｃ）に示すように配線層である下部電極２８がえぐられてマイクロトレンチＭが生じる。
【００９４】
このように、Ａｒイオンビームによるエッチングを行うと、ＭＴＪ素子３０の側面にスパッタリング物質が付着して初期不良が生じるとともに、下部電極２８にマイクロトレンチＭが生じる。以上に説明したように、ＭＴＪ素子３０の不良はエッチングビーム入射角度に依存して発生することが分かった。
【００９５】
図６に示したようにＡｒイオンビームを角度θで斜めに照射した場合、ハードマスク３６の斜面にＡｒイオンビームは斜めに入射するため、このＡｒイオンビームはＭＴＪ素子３０から離隔する方向へ運動量を保って反跳し、図６（ｃ）に示したように、飛散された物質はＭＴＪ素子３０から離隔された空間に多く分布するようになる。
【００９６】
なお、エッチング時に、被エッチング物であるハードマスク３６および磁気抵抗効果膜３１は斜め入射されるＡｒイオンビームに対して回転されるので、ビームが照射されている側面と反対側のＭＴＪ素子３０の側面がマスク３６の陰になる期間があり、この期間ではこの側面はエッチングされないことになる。また、ＭＴＪ素子３０自身もスパッタリング効率のイオンビーム入射角依存性を持つ。従って、ＭＴＪ素子３０の側面はこれらの要因によって一定角度で加工されることになる。
【００９７】
ここで、上記説明したマスクの陰の個所とは、図６（ａ）乃至図６（ｃ）に示す点線の下方を示している。この場合、スパッタリング物質の分布の中心方向がエッチング後のハードマスク３６およびＭＴＪ素子３０の側面からそれているため、該側面への再付着による不良は少なくなる。また、イオンビームが下部電極２８表面に対して浅い角度で射突するので、下部電極２８表面にマイクロトレンチも生じない。
【００９８】
以上のように、この実施形態の説明から、ＭＴＪ素子３０の微細加工には磁気抵抗効果膜３１の上面に対し斜め入射によるイオンエッチングを用いることで、ＭＴＪ素子３０の不良率軽減に有効であることがわかる。
【００９９】
ここで更に、形成されたＭＴＪ素子３０の性能とＡｒイオンエッチングの入射角度等との関係を調べるため、ＭＴＪ素子３０を含む磁気メモリ装置を種々の条件で作成した結果を、図１１乃至図１３を参照して詳細に説明する。
【０１００】
先ず、ＭＴＪ素子３０の微細加工に用いるレジストマスクの形成はエキシマレーザを用いた露光装置によるフォトリソグラフィにより行い、磁気抵抗効果膜からＭＴＪ素子３０を切り出すのはＡｒイオンエッチングにより行なった。なお、レジストマスクの形成は、エキシマレーザを用いた露光装置によるフォトリソグラフィの代わりにコンタクトアライナを用いたフォトリソグラフィにより形成しても良い。また、ここでの下部電極２８およびＭＴＪ素子３０の詳細な製造プロセスは図６を参照して説明したものと同様であり、その説明は省略し、以下、プロセス条件について詳細に説明する。
【０１０１】
この製造プロセスの中で、ハードマスク３６およびＭＴＪ素子３０の微細加工の条件を各々変え、図１１（ａ）乃至図１１（ｄ）に対応させて以下、４通りについて夫々示す。
【０１０２】
図１１（ａ）に示す第１の例では、ハードマスク３６を形成するためのＲＩＥを塩素ガスで行ない、その後、ＭＴＪ素子３０を形成するためにＡｒイオンエッチングの入射角θを３０°で行なったものである。
【０１０３】
図１１（ｂ）に示す第２の例では、ハードマスク３６を形成するためのＲＩＥを塩素ガスで行ない、その後、ＭＴＪ素子３０を形成するためにＡｒイオンエッチングの入射角θを４５°で行なったものである。
【０１０４】
図１１（ｃ）に示す第３の例では、ハードマスク３６を形成するためのＲＩＥをフロロカーボン系のガスで行ない、その後、ＭＴＪ素子３０を形成するためにＡｒイオンエッチングの入射角θを３０°で行なったものである。
【０１０５】
図１１（ｄ）に示す第４の例では、ハードマスク３６を形成するためのＲＩＥをフロロカーボン系のガスで行ない、その後、ＭＴＪ素子３０を形成するためにＡｒイオンエッチングの入射角を４５°で行なったものである。
【０１０６】
まず、図１１（ａ）乃至図１１（ｄ）において、ＭＴＪ素子３０の絶縁バリア層を跨ぐ側面の角度（テーパ角θｍｔｊ）は図中に表示されているように順に７０°、６２°、５８°、５０°である。また、同じく図１１（ａ）乃至図１１（ｄ）において、そのＭＴＪ素子３０の不良率は順に９５％、５％、１．５％、０．２％である。
【０１０７】
ここで、上記示した４通りの例についてのテーパ角θｍｔｊと不良率との関係をプロットした結果を図１２に示す。図１２では、横軸に第１のテーパ角の単位を〔θｍｔｊ〕として角度をとり、縦軸に不良率を単位を〔％〕としてとっている。ここで、プロットされた曲線において直線部分が横軸と交わる部分、即ち不良率が０％を示すテーパ角θｍｔｊの上限を求めたところ、約６０°であることがわかる。
【０１０８】
即ち、この図１２で、テーパ角θｍｔｊが６０°を超えると不良率が急上昇することがわかる。また、ハードマスク３６を塩素ガスでエッチングした場合、フロロカーボン系のガスでエッチングした場合に比べテーパ角θｍｔｊが大きくなる。この理由について更に考察する。
【０１０９】
塩素ガスエッチングの場合、図１３（ａ）乃至図１３（ｃ）に示すようにハードマスク３６の側面のテーパ角θｔはほぼ９０°であり、斜入射によるＡｒイオンエッチングが行なわれている。しかし、上記ハードマスク３６の側面に形成されたテーパ面３６Ｔに対してはほぼ垂直にＡｒイオンが入射してエッチングされるため、反跳イオンビームが生じ、ＭＴＪ素子３０の側面に飛散した物質の再付着が生じやすくなっているためと思われる。
【０１１０】
図１２から、ＭＴＪ素子３０の側面のテーパ角θｍｔｊが約６０°以下に設定されると、初期不良率が略０％となることが分かった。テーパ角θｍｔｊが例えば３０°であっても初期不良率から見る限りでは問題はないが、テーパ角θｍｔｊが６０°の場合と比べるとＭＴＪ素子３０の下部電極２８上への投影面積が増加することになる。したがって、テーパ角θｍｔｊをできるだけ大きくすることによりチップ上におけるメモリセルアレイの占有面積が小さくなる。
【０１１１】
ここで、図１３（ｂ）および図１３（ｃ）のハードマスク３６の側面に沿って図示された矢印は反跳Ａｒイオンの軌跡を示し、図１３（ｃ）のハードマスク３６の側面に沿って図示された楕円はスパッタリングによって削られて飛散した物質の分布を示している。
【０１１２】
また、ハードマスク３６を形成する為のＲＩＥをフロロカーボン系のガスで行なった場合にも不良は少ない。フロロカーボン系のガスが不良の軽減に有効なのは、フロロカーボン系のガスでエッチングされた場合、ハードマスク３６の側面に形成されたテーパ角θｔが塩素ガスの場合より小さくなる為である。
【０１１３】
以上から得た知見として、例えば図１０に示すようにハードマスク３６の最高のスパッタリング効率が得られる角度をθｍ、ハードマスク３６の側面の角度である第２のテーパ角をθｔ、基板１１面の法線に対するイオンビームの入射角をθとすると、θ＝θｔ−θｍのとき、もっとも反跳イオンの流量は小さいことが分かる。例えば、図１０ではθｍ＝３５°であるから、θｔ＝７５°ならばθ＝４０°となる。
【０１１４】
以上説明したような微細加工でＭＴＪ素子３０を形成することで、磁気メモリ装置のセル初期不良を防止するＭＴＪ素子を含む磁気メモリ装置の断面構造を実現するものである。本実施形態での磁気メモリ装置を作成するプロセスでは、ＡｒイオンエッチングをＭＴＪ素子３０のエッチングに用いたが、ＲＩＥ、スパッタエッチングを用いた場合にも同様の概念が適用できることは言うまでもない。
【０１１５】
次に、この発明の第２の実施の形態について、図面を参照しながら、磁気メモリ装置の構成をその製造方法と併せて説明する。尚、以下に述べる第２の実施の形態の説明において、第１の実施の形態と同一もしくは類似の構成要素については、説明の重複を避けるために同一符号を用いてその詳細な説明を省略する。
【０１１６】
図１６（ａ）は、図１に示した構成のＭＴＪ素子の加工プロセスの途中における断面図を示している。この第２の実施形態のＭＴＪ素子の加工プロセスは第１の実施形態とは異なる加工プロセスを含む。
【０１１７】
図１６（ａ）に示すように、基板上方には、スパッタ法により下部電極２８が形成されており、この下部電極上にはＭＴＪ素子３０を形成するための磁気抵抗効果膜３１、およびハードマスク３６が形成されている。ここで、磁気抵抗効果膜３１は、図１に示したＭＴＪ素子３０と同様、例えば１乃至２ｎｍ程度のＡｌＯＸからなる絶縁層を絶縁バリア層として用い、この絶縁バリア層の上下には、強磁性層からなるピン層と呼ばれる固着層と、フリー層と呼ばれる記録層とを有している。更に、図示しないが、磁気抵抗効果膜３１は、バッファ層やギャップ層を有した多層構造をとっている。
【０１１８】
ハードマスク３６は、ＭＴＪ素子３０を所定のパターンに形成するためにレジストマスクを用いてエッチングにより図示のようにその側壁が所定の傾斜角度を有するように形成されている。ここで、ハードマスク３６として、例えばＴａを用いた場合、そのエッチングは、Ｃｌ２系やＦ系のエッチングガスを用いたＲＩＥで行えば良い。この場合、Ｔａからなるハードマスク３６側壁の傾斜角度は、レジストマスクに対するＲＩＥの選択性から７０°乃至８０°程度のものが得られる。
【０１１９】
続いて、図１６（ｂ）に示すように、ハードマスク３６をマスクとして磁気抵抗効果膜３１をＡｒイオンビームによりエッチングする。このＡｒイオンエッチングは、例えば図７に示すようなＡｒイオン源１を用い、発生されたＡｒイオンビームを基板の主表面に立てた法線に対する入射角θで射突させることにより行われる。このＡｒイオンエッチングを行う際の条件として、例えば、基板を矢印に示すように回転させた状態で基板への入射角θを１０°ないし４５°程度にして行う。これにより、所定の側壁角度を有するＭＴＪ素子３０が得られる。このＭＴＪ素子３０の側壁角度はどのような角度であってもよいが、例えばＭＲＡＭとしてチップ上に形成される際の集積密度が高い場合には急峻な角度に設定され、反対に密度が低い場合には低い角度に設定してもよい。尚、この第２の実施形態の場合、第１の実施形態と異なり、図１６（ａ）のプロセスの後では、ＭＴＪ素子３０の側壁にＡｒイオンビームのエッチングにより飛散された汚染物質が膜状に堆積した状態となっている。
【０１２０】
その後、図１７（ａ）に示すように、図１６（ｂ）における下部電極２８、ＭＴＪ素子３０、ハードマスク３６の全面に、例えば、ＡｌＯＸを用い、反応性スパッタにより保護膜３９を堆積する。特に、保護膜３９は、ハードマスク３６及びＭＴＪ素子３０のテーパ側面への被覆性を高めるため、バイアススパッタを行いながら膜厚約２０ｎｍに堆積する。
【０１２１】
次に、図１７（ｂ）に示すように、下部電極２８、ＭＴＪ素子３０、およびハードマスク３６の上面全体に対し、回転する基板の法線に対するＡｒイオンビームの入射角度θを０°としてＡｒイオンエッチングを行う。ここで、図１８に、ＡｌＯＸを例にとって保護膜３９に用いられる材料のエッチレートのイオンビーム入射角依存性を示す。このように、エッチレート、つまりスパッタリング効率は、ある角度でピークを持つよう変化する。図１８から分かるように、絶縁性の保護膜３９としてのＡｌＯＸに対するイオンエッチングの場合、エッチレートが最大となる入射角度θは約６０°である。
【０１２２】
従って、例えば、ＭＴＪ素子３０の所定の側壁角度を持つテーパ面に対するイオンビームの入射角度を約６０°に設定すれば、その他の部分に比較して最も早くエッチングされることになる。図１８の場合、入射角度が６０°と０°のエッチレートの比は３程度となる。
【０１２３】
図１７（ｂ）の場合は基板法線に対するＡｒイオンビームの入射角度は０°であるから、ハードマスク３６の側壁に対する入射角度よりＭＴＪ素子３０のテーパ面に対する入射角度の方が大きくなり、図１８から分かるように、その上に堆積したＡｌＯＸ保護膜のエッチレートも大きくなる。仮に、ＭＴＪ素子３０の側壁角度が６０°であるとすると、ＭＴＪ素子３０のテーパ面へのイオンビームの入射角度は６０°となりＡｌＯＸ保護膜の最大のエッチレートが得られることが分かる。
【０１２４】
この結果、ＭＴＪ素子３０側面上の保護膜３９が最初に除去され、図１７（ｂ）に示すように、ＭＴＪ素子３０の側面が露出した状態では、下部電極２８上を含むその他の部分では保護膜３９が薄くはなるがまだ除去されずに残っていることになる。このようにＭＴＪ素子３０の側面が露出された状態で、そのテーパ側面に再堆積により付着した導電性を有する汚染物質膜が除去され、クリーン化されるまで保護膜３９のエッチングを実施すればよい。
【０１２５】
その後、下部電極２８上に形成された保護膜３９が残った状態で全体に層間絶縁膜を形成する。なお、図１７（ｂ）に示す残った保護膜３９をエッチング法により全て除去した後に、全面に層間絶縁膜を形成しても良い。
【０１２６】
また、この実施の形態ではハードマスク３６のテーパ角をＭＴＪ素子３０のテーパ角より大きい角度として、その上の保護膜のエッチレートをＭＴＪ素子３０の側面上の保護膜のエッチレートに対して低下させている。これにより、ＭＴＪ素子３０側面の保護膜３９が除去されたときにハードマスク３６の側面に保護膜３９が残留することで導電性物質で形成されたハードマスク３６がエッチングされるのを防ぐことができる。つまり、ＭＴＪ素子３０の側面の保護膜３９のエッチングレートが、ハードマスク３６側面、および下部電極２８上の保護膜３９のエッチングレートより大きくなるようにＡｒイオンビームの入射角度を調整すれば良い。従ってＭＴＪ素子３０のテーパ角θｍｔｊおよびハードマスク３６のテーパ角θｔは、種々の、値で形成され得る。多くの実用的なＭＴＪ素子のテーパ角θｍｔｊの範囲において、ＭＴＪ素子３０の側面に対するイオンビームの入射角度θを例えば６０°に調整することで、ＭＴＪ素子３０の側面のみを優先的に露出させ、導電性物質による汚染のクリーニングを行うことができる。
【０１２７】
この保護膜３９のイオンビームエッチングを行う時間としては、エッチング開始からＭＴＪ素子３０側面のみが露出したような状態で、上述した汚染物質の膜を除去できるまでの時間である。このＭＴＪ素子３０側面のみが露出する時間ｔは、保護膜３９をイオンビームエッチングする際のＡｒイオンビームの入射角度θに対するエッチレートをＥＲ（θ）、ＭＴＪ素子３０のテーパ角をθｍｔｊ、保護膜３９の膜厚をｄとすると、
ｔ＝ｄ＊（ＥＲ（θｍｔｊ−θ）―ＥＲ（θ））／（ＥＲ（θｍｔｊ−θ）＊ＥＲ（θ））
となる。これにより、ＭＴＪ素子３０の側面のみ露出している時間、即ちクリーニング時間ｔを長くするには、保護膜３９の膜厚ｄを大きく、保護膜３９のエッチレートの角度依存性を大きく、また保護膜３９のエッチングレートＥＲ（θ）を遅くすれば良い。
【０１２８】
このようにしてＭＴＪ素子３０形成後、テーパ面上の汚染物質膜を除去することにより、このテーパ面を介してＭＴＪ素子３０の強磁性層間のトンネルバリア膜等で生じるショートを抑制することができる。なお、ＭＴＪ素子３０側面をイオンエッチングにより露出、クリーニングする際、下部配線２８、およびハードマスク３６は保護膜３９で覆われているため、このイオンエッチングの工程でＭＴＪ素子３０側面へ膜状の被エッチング材料の付着が生じる場合でも、その被エッチング材料は保護膜３９、すなわち絶縁物であるためショートの要因とはならない。
【０１２９】
また、ＭＴＪ素子３０側面上の保護膜３９の膜厚は、バイアススパッタの条件を適切に選ぶことより、下部電極上の膜厚よりも減らせることができる。これにより、ＭＴＪ素子３０側面のみが露出しているクリーニング時間、つまりプロセスウィンドウの幅をより広く取ることができる。以上のように、多くの実用的なＭＴＪ素子３０のテーパ角θｍｔｊの範囲において、ＭＴＪ素子側面の汚染物質膜を効果的に除去できることが分かる。
【０１３０】
上記第２の実施の形態において、ハードマスク３６のテーパ角をＭＴＪ素子３０の側壁のテーパ角よりも大きく形成することにより、高入射角度側で急速に低下するエッチレートの角度依存性により、ハードマスク側壁上の絶縁膜はエッチングされずに残り、ＭＴＪ素子の側壁の金属性汚染源の発生を防ぐことができている。それに対し、以下に説明するようにハードマスクのテーパ角をＭＴＪ素子の側壁テーパ角よりも小さく形成しても良い。
【０１３１】
次に、この発明に係る第３の実施の形態の磁気メモリ装置および磁気メモリ装置の製造方法について図１９（ａ）乃至図２０（ｃ）を用いて以下説明する。なお、この実施の形態において、上述した第２の実施の形態と同一の部分には同一の符号を付してその詳細な説明を省略する。
【０１３２】
まず、図１９（ａ）において、図示しない基板上方に、下部電極２８、磁気抵抗効果膜３１、ハードマスク膜３６Ｂおよびハードマスク３７が順次形成されている。ここで、磁気抵抗効果膜３１の上にハードマスク膜３６Ｂを形成する為、材料にＴａを用い、その膜厚は約１００ｎｍの厚さとなるようスパッタにより形成する。次に、このハードマスク膜３６Ｂの上にハードマスク３７用の絶縁膜を形成する。このハードマスク３７用絶縁膜の材料にはＳｉＯ２を用い、その膜厚は約１９０ｎｍの厚さとなるようにスパッタにより形成する。その後、ハードマスク３７用絶縁膜の上面にレジスト膜を堆積してパターニングし、レジストマスクを形成する。
【０１３３】
ハードマスク３７用の絶縁膜の上に堆積されたレジスト膜がパターニングされると、このレジストマスクを用いてハードマスク３７用の絶縁膜はＣＨＦ３ガスを用いたＲＩＥによりエッチングされる。ここで、エッチングする際は、膜厚１９０ｎｍのハードマスク３７用絶縁膜のエッチングの深さが約１７０ｎｍで残留膜厚が２０ｎｍとなるように制御する。そして、ハードマスク３７用の絶縁膜上のレジストパターンを剥離することで、図１９（ａ）に示す形状のハードマスク３７が形成される。
【０１３４】
続いて、このように形成されたハードマスク３７を用い、例えばイオンビームの電圧５００Ｖ、イオンビームの電流量ＩＢ＝２５０ｍＡ、イオン加速電圧ＶＢ＝２５０Ｖ、入射角０°の条件でのＡｒイオンビームエッチングにより、ハードマスク３７およびハードマスク膜３６Ｂをエッチングして、ハードマスク３７の薄膜化した部分の下側のハードマスク３６Ｂの残留膜厚が約１０ｎｍとなるようエッチングする。この結果、図１９（ｂ）に示すように、ハードマスク３７の形状がハードマスク膜３６Ｂに転写され、ハードマスク３６が形成される。
【０１３５】
このパターン転写工程の際、ハードマスク３７を構成するＳｉＯ２のエッチレートがハードマスク３６を構成するＴａのそれより速いため、図１９（ｂ）に示したようにハードマスク３７の厚み、面積が縮小する。その結果、ハードマスク３６は例えば約６０°のテーパ角θｔを有する構造となる。
【０１３６】
次に、このように所定の形状に形成されたハードマスク３６を用いて磁気抵抗効果膜３１のエッチングが行なわれる。この磁気抵抗効果膜３１のエッチングにより、磁気抵抗効果膜３１がハードマスク３６に対応した形状に分離され、図２０（ａ）に示すようにＭＴＪ素子３０の形状にパターニングされる。そして、ハードマスク３６で覆われていない下部電極２８上部は、オーバエッチングによりこのＭＴＪ素子３０形成の際に削られ、下部電極２８の上部にはＭＴＪ素子３０の下面より下がった凹部が形成される。
【０１３７】
この第３の実施形態において、図２０（ａ）に示す前記ＭＴＪ素子３０形成のためのエッチングは、ハードマスク３６をマスクとし、Ａｒイオンビームエッチングを用いて行われる。このＡｒイオンビームエッチングを行う際の条件は、例えばイオンビームの電圧４００Ｖ、イオンビームの電流量ＩＢ＝１００ｍＡ、イオン加速電圧ＶＢ＝１００Ｖ、であり、基板法線となす入射角θは４５°程度に設定される。
【０１３８】
その後、図２０（ｂ）に示すように、下部電極２８、ＭＴＪ素子３０、およびハードマスク３６上全面に、例えば反応性スパッタにより絶縁膜としての保護膜３９を堆積する。特に、保護膜３９は、ハードマスク３６の側面への被覆性を高めるため、バイアススパッタを行いながら、例えばＳｉＯ２を用い膜厚約８０ｎｍに堆積する。次に、下部電極２８、ＭＴＪ素子３０、およびハードマスク３６の上面全体に対し、Ａｒイオンビームの入射角度θを０°としてＡｒイオンビームエッチングを行う。
【０１３９】
このＡｒイオンビームエッチングを行う際の条件は、例えばイオンビームの電圧５００Ｖ、イオンビームの電流量ＩＢ＝２５０ｍＡ、イオン加速電圧ＶＢ＝２５０Ｖ、であり、基板法線となす入射角θは０°に設定される。そして、保護膜３９のＳｉＯ２の膜厚がハードマスク３６の上面および下部電極２８上に１０ｎｍ程度残るようにＡｒイオンビームエッチングを行う。この絶縁膜堆積後のイオンビームエッチングの際に後述するように、ＭＴＪ素子３０の側壁のみが露出した状態でのイオンビームエッチングが行われることにより、その前のＭＴＪ素子形状形成のためのエッチングの際に付着した導電性の汚染物質膜が効果的に除去される。その後、ハードマスク３６の上面および下部電極２８上に保護膜３９が残った状態で、図示しない層間絶縁膜が基板全面に形成される。
【０１４０】
保護膜３９として用いたＳｉＯ２に対するイオンエッチングの場合、ＡｌＯＸの場合と同様、スパッタリング効率が最大となるその表面に対する入射角度θは約６０°である。また、その入射角度θが６０°の場合と、入射角度θが０°の場合とのエッチングレートの比は２：１である。これにより、図２０（ｃ）に示すように、ＭＴＪ素子３０側面の保護膜３９が除去され、ＭＴＪ素子３０側面が露出する。つまり、エッチングレートの違いは、ＭＴＪ素子３０側面の保護膜３９と下部電極２８上の保護膜３９との実効的なイオンビームの入射角度の相違によるものである。
【０１４１】
これにより、ＭＴＪ素子３０形成時のＡｒイオンビームエッチングによりＭＴＪ素子３０側面に再堆積された金属性の汚染物質膜を有効にエッチング除去することができ、ＭＴＪ素子３０の有する絶縁バリア層を跨ぎ強磁性層間等で生じるショートを抑制できる。また、下部電極２８上には、堆積された絶縁性の保護膜３９が残留するため、イオンビームエッチングによりＭＴＪ素子３０側面に付着した汚染物質膜をクリーニングする際に再飛散された汚染物質が付着しても、それによる悪影響を抑制することができる。また、保護膜３９のエッチングにより飛散した保護膜物質も絶縁性であるから、たとえ上記のクリーニングの際にＭＴＪ素子３０の側面に再付着しても何らの問題も生じない。
【０１４２】
なお、この第３の実施形態では、形成されたハードマスク３６のテーパ角θｔは、ＭＴＪ素子３０のテーパ角θｍｔｊと同等かそれ以下に形成される。一方、図１８に示したように、保護膜３９としての絶縁材料のピークの入射角度６０°より低い角度側でのエッチングレートの角度依存性は、ピーク角度６０°より高い角度側のそれよりもエッチングレート低下の程度が小さい。換言すると、両者におけるエッチンレートに大きな差がない。これにより、図２０（ｃ）に示した工程では、ＭＴＪ素子３０の側面が露出したときにＡｒイオンエッチングによりハードマスク３６側面の一部も若干露出することが考えられる。
【０１４３】
しかしながら、ＭＴＪ素子３０形成時のイオンエッチングにおけるＭＴＪ素子３０側面における汚染物質膜の再付着の角度依存性を考慮すると、ハードマスク３６の側面の延長線より外側、すなわちハードマスク３６のイオンビームの照射面より１８０°以上の方向にあるＭＴＪ素子３０側面に対しては、再付着する汚染物質量はゼロに近い。これにより、ハードマスク３６側面からＭＴＪ素子３０側面への汚染物質膜の再付着は殆ど無視できる。
【０１４４】
ここで、この第３の実施の形態および上記第２の実施の形態に係る、磁気メモリ装置の製造方法によれば、イオンエッチング時に付着したＭＴＪ素子３０側面の汚染物質膜をクリーニング工程において効果的に除去することができるが、この時、予めＭＴＪ素子３０のテーパ角θｍｔｊを第１の実施の形態におけると同様に６０°以下に形成し、導電性の汚染物質膜の付着を少なくしておくことにより初期不良の少ない、一層製品歩留まりの高い磁気メモリ装置を作製することができる。
【０１４５】
なお、上述した実施の形態に限定されることなく、この発明の範囲内で種々変形可能である。例えば、上記保護膜３９は、絶縁材料としてのＡｌＯＸ、ＳｉＯ２で形成したが下部電極２８を構成する材料によりその材料を種々選択する必要がある。例えばＴａを用い下部電極２８を構成した場合は、保護膜３９を過剰に酸化されたＡｌＯＸや、通常のＳｉＯ２を用いて構成することは好ましくない。つまり、過剰に酸化されたＡｌＯＸや、通常のＳｉＯ２が、酸化しやすいＴａに接して多く存在すると、Ｔａを酸化してしまう。したがって、このＴａの酸化によりその導電性が失われ、下部電極としての金属の性質が一部失われるおそれがある。そのため、Ｔａを用い下部電極２８を構成した場合は、保護膜３９としては、酸素を含まないＳｉＮＸ等の絶縁性窒化物か、Ｔａよりも酸化しやすいＡｌの酸化物、特に過剰に酸素を含まない組成のものを用いて構成することが望ましい。
【０１４６】
【発明の効果】
以上詳述したようにこの発明によれば、初期不良がなく、製品歩留まりの高い良好な磁気メモリ装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態の磁気メモリ装置におけるＭＴＪ素子が形成された配線層の構造を示す断面図。
【図２】この発明の第１の実施の形態の磁気メモリ装置の構造を示す断面図。
【図３】図１、図２に示した磁気メモリ装置においてＭＴＪ素子を形成する為の工程を詳細に示す断面図。
【図４】図３の工程に続く、磁気メモリ装置においてＭＴＪ素子を形成する工程を詳細に示す断面図。
【図５】図４の工程に続く、磁気メモリ装置においてＭＴＪ素子を含む配線層を形成する工程を詳細に示す断面図。
【図６】図４に示したＭＴＪ素子の形成工程を更に詳細に示す断面図。
【図７】図６に示すミリング工程に用いられるＡｒイオンビームを生成するビーム源と基板との関係を示す概略図。
【図８】図６の工程におけるＡｒイオンビームの入射角度を変えた場合の、形成されたＭＴＪ素子の単位面積あたりの接合抵抗（ＲＡ）の累積度数分布を示す図。
【図９】Ａｒイオンビームを基板に垂直に入射した場合のＭＴＪ素子の形成工程を示す断面図。
【図１０】イオンビームの入射角（θ）に対するスパッタリング効率の変化を示す図。
【図１１】絶縁バリア層を跨ぐ側面の角度が夫々異なるＭＴＪ素子を示す画像。
【図１２】ＭＴＪ素子の絶縁バリア層を跨ぐ側面の角度の変化による磁気メモリ装置の不良率を示す図。
【図１３】ハードマスク側面に傾斜がない状態でＡｒイオンビームを斜入射することでＭＴＪ素子が形成される場合の磁気メモリ装置の構造を示す断面図。
【図１４】磁気抵抗効果膜からＭＴＪ素子の分離後に基板に垂直の方向にＡｒイオンビームを入射することで再エッチングが行なわれる状態を示す素子断面構造の図。
【図１５】磁気抵抗効果膜からＭＴＪ素子の分離後に下部電極の上面をハードマスクで覆った状態で垂直方向にＡｒイオンビームを入射することで再エッチングが行なわれる状態を示す素子断面構造の図。
【図１６】この発明の第２の実施の形態の磁気メモリ装置においてＭＴＪ素子を形成する為の工程を説明するための素子断面図。
【図１７】図１６の工程に続く、磁気メモリ装置においてＭＴＪ素子を形成する工程を詳細に示す断面図。
【図１８】イオンビームの入射角（θ）に対する絶縁材料のエッチングレートの変化を示す図。
【図１９】この発明の第３の実施の形態の磁気メモリ装置においてＭＴＪ素子を形成する為の工程を詳細に示す断面図。
【図２０】図１９の工程に続く、磁気メモリ装置においてＭＴＪ素子を形成する工程を詳細に示す断面図。
【符号の説明】
１６、２１、２５、４０…層間絶縁膜，１７、１８、２２、２６…コンタクト，１９、２０、２３、２４、２８、４１…配線，３０…ＭＴＪ素子，３２…反強磁性層，３３、３５…強磁性層，３４…絶縁バリア層，３６…ハードマスク，３９…保護膜
【発明の属する技術分野】
この発明は、磁気ランダムアクセスメモリ（以下ＭＲＡＭと略称する）のメモリセル、特に磁気抵抗効果素子を利用した磁気メモリ装置の製造方法に関する。
【０００２】
【従来の技術】
ＭＲＡＭとは、情報の記録担体として強磁性体の磁化方向によるバリア層の抵抗値の変化を利用した、記録情報を随時、書き換え、保持、読み出すことができる不揮発性固体メモリの総称である。ＭＲＡＭのメモリセルは、通常複数の強磁性体とバリア層とを積層した構造を有する。例えば、第１の強磁性層であるピン層と、絶縁層であるバリア層と、第２の強磁性層であるフリー層が積層されて形成されており、第１、第２の２つの強磁性層はバリア層を挟むように形成されている。
【０００３】
前記メモリセルの配置される箇所は、クロスストライプ状に構成されたセンス線およびワード線のマトリクス状の複数の交点である。また、メモリセルはセンス線およびワード線に挟まれるように配置されている。
【０００４】
情報の記録は、メモリセルを構成するピン層とフリー層の磁化の方向が、互いに同一方向か、反対方向であるかを２進の情報“１”、“０”に対応させて行う。記録情報の書き込みは、ワード線に電流を流すことで生じる磁界により、各メモリセルのフリー層の磁化方向を反転させることで行われる。このメモリセルは記録保持時の消費電力は原理的にゼロであり、また電源を切っても記録保持が行われる不揮発性メモリである。
【０００５】
記録情報の読み出しは、メモリセルのバリア層の電気抵抗が、メモリセルを構成する強磁性体であるピン層とフリー層との相対的な磁化方向とセンス電流との相対角、またはピン層とフリー層間の磁化方向の相対角によって変化する現象、いわゆる磁気抵抗効果を利用して行う。
【０００６】
ここで、ＭＲＡＭの機能が、従来の誘電体を用いた電荷蓄積型の半導体メモリ、例えばＤＲＡＭの機能と異なる点を挙げる。一つ目は、完全な不揮発性であり、また１０の１５乗回以上の書き換えが可能であることである。２つ目は、非破壊読み出しが可能であり、リフレッシュ動作を必要としないため読み出しサイクルを短くすることが可能であることである。３つ目は、電荷蓄積型のメモリセルに比べ、放射線に対する情報保持耐性が強いことである。
【０００７】
ＭＲＡＭの単位面積あたりの集積度、書き込み、読み出し時間は、おおむねＤＲＡＭと同程度となりうることが予想される。従って完全な不揮発性という大きな特色を生かし、携帯機器用の外部記録装置、ＬＳＩ混載用途、さらにはパーソナルコンピューターの主記憶メモリヘの応用が期待されている。
【０００８】
現在実用化の検討が進められているＭＲＡＭでは、メモリセルに磁気トンネル接合素子（Magneto-Tunneling-Junction素子：以下、ＭＴＪ素子と称する）を用いるものがある（例えば、特許文献１および２参照）。
【０００９】
ＭＴＪ素子は、主として強磁性層／絶縁層（トンネルバリア層）／強磁性層からなる三層膜で構成され、電流は絶縁層をトンネル効果により流れる。絶縁層のトンネル抵抗値は、両強磁性層の磁化の相対角の余弦に比例して変化し、両磁化が反平行の場合に極大値をとる。例えばＮｉＦｅ／Ｃｏ／Ａｌ２Ｏ３／Ｃｏ／ＮｉＦｅトンネル接合では、５０Ｏｅ以下の低磁界において２５％を越える磁気抵抗変化率が見いだされている。
【００１０】
ＭＴＪ素子形成の際の微細加工には、通常フォトリソグラフィとＡｒイオンを用いたイオンエッチングとを併用した加工プロセスが一般的である。
【００１１】
また、半導体分野では、化学的ドライエッチング（Chemical Dry Etching；以下ＣＤＥと略記する）、反応性イオンエッチング（Reactive Ion Etching；以下ＲＩＥと略記）など、化学反応を利用したドライエッチング法によるエッチング方法もある。
【００１２】
また、従来のＭＲＡＭの構造についての詳細な説明が特許文献１および２などに記載されている
【００１３】
【特許文献１】
米国特許第５，９４６，２２８号明細書
【００１４】
【特許文献２】
米国特許第６，０７２，７１８号明細書
【００１５】
【発明が解決しようとする課題】
上記のようにＭＴＪ素子を形成するためには、ＭＴＪ素子形成用の磁性体膜とバリア膜との積層膜をエッチングあるいはイオンエッチングにより微細加工しなければならない。ＭＴＪ素子部分の微細加工に用いるイオンエッチング法は、物理的なスパッタリング法である。しかし、イオンエッチング法による微細加工では、加工に伴って被加工物質が残渣として、レジストマスク側面や被加工ＭＴＪ素子部分や加工装置内部に再付着するといった問題がある。
【００１６】
また、現在、化学的ドライエッチング（ＣＤＥ）、反応性イオンエッチング（ＲＩＥ）などの化学反応を利用したＳｉ、ＳｉＯ２等のエッチングでは、これらの被加工物は高い蒸気圧を有するハロゲン化物として気相のまま除去される。しかしながら、ＭＴＪ素子形成に用いられるＦｅ、Ｎｉ、Ｃｏ、Ｃｕ等の３ｄ遷移金属のハロゲン化物は蒸気圧が低く、半導体加工に用いられるエッチングプロセスをそのまま適用するのは困難であるといった問題がある。
【００１７】
また一酸化炭素、アンモニアの混合ガスを用い、有機金属化合物を形成して化学的なエッチングを行う方法も考案されているが、この方法は化学反応速度が不十分であり、反応ガスによる物理的なスパッタリングが混在したプロセスにならざるを得ない等の問題を有しており、実用化には至っていない。
【００１８】
しかしながら、物理的なスパッタリングを用いた微細加工プロセスによると、前述した被加工物質の残渣膜が被加工ＴＭＲ素子部分の側面に残る。この残渣膜は導電性を有する場合があり、これが絶縁性のバリア膜をショートし、ＭＲＡＭセルの初期不良の原因となっていることが分かった。
【００１９】
この発明は、以上の点に鑑みなされたもので、その目的は、メモリセルの初期不良のない磁気メモリ装置の製造方法を提供することにある。
【００２０】
【課題を解決するための手段】
上記目的を達成するため、この発明の一態様の磁気メモリ装置は、基板と、前記基板上に形成された配線層とを有し、前記配線層は、下部電極と、前記下部電極の上に配置され、絶縁バリア層を含んで構成された磁気抵抗効果素子と、前記磁気抵抗効果素子の上に積層された少なくとも一つのコンタクト層と、前記コンタクト層に接続された上部配線とを含み、前記磁気抵抗効果素子はイオンビームエッチングによる素子形成後にイオンビームエッチングによりクリーニング処理された傾斜側面を有することを特徴として構成されている。
【００２１】
この発明の一実施形態の磁気メモリ装置の製造方法は、基板上に絶縁層を形成し、 前記絶縁層上に下部電極を形成し、前記下部電極の上面に絶縁バリア層とこの絶縁バリア層を挟んで積層された複数の磁性体膜とを含む磁気抵抗効果膜を形成し、前記磁気抵抗効果膜の上にマスク層を積層し、磁気抵抗効果素子を所定のパターンに形成するためのレジストマスクを用いてＲＩＥにより前記マスク層をエッチング加工して傾斜側面を有するハードマスクを形成し、前記ハードマスクをマスクとして用いて前記磁気抵抗効果膜をイオンビームにより前記基板の表面に立てた法線に対する所定の入射角でエッチング加工して前記絶縁バリア層および複数の磁性体膜が露出する傾斜側面を有する磁気抵抗効果素子を形成し、前記ハードマスクと、前記磁気抵抗効果素子と、前記下部電極との上面に絶縁膜を形成し、前記磁気抵抗効果素子の傾斜側面上の絶縁膜に対するイオンビームによるエッチングレートが前記ハードマスク上および下部電極上の絶縁膜に対するエッチングレートより大きくなる入射角でイオンビームにより前記絶縁膜をエッチングすることにより、前記ハードマスク上および下部電極上の絶縁膜がまだ除去されずに残った状態で前記磁気抵抗効果素子の傾斜側面上の絶縁膜が先に除去されたのち前記磁気抵抗効果素子の傾斜側面が前記イオンビームによりクリーニングされるように前記絶縁膜をエッチングすることを特徴とする。
【００２２】
また、この発明の他の態様の磁気メモリ装置は、基板と、前記基板上に形成された配線層とを有し、前記配線層は、下部電極と、前記下部電極の上に配置され、絶縁バリア層を含んで構成された磁気抵抗効果素子と、前記磁気抵抗効果素子の上に積層された少なくとも一つのコンタクト層と、前記コンタクト層に接続された上部配線とを含み、前記絶縁バリア層を含む磁気抵抗効果素子の側面がその底面に対してなすテーパ角度が約６０度以下であることを特徴としている。
【００２３】
上記のように構成されたこの発明によれば、初期不良がなく、製品歩留まりの高い良好な磁気メモリ装置の製造方法を提供することができる。
【００２４】
【発明の実施の形態】
以下、この発明の第１の実施の形態について図面を参照して説明する。尚、以下に述べる第１の実施の形態の説明において、同一もしくは類似の構成要素については、説明の重複を避けるために同一符号を用いてその詳細な説明を省略する。
【００２５】
まず、図１にはこの発明の一実施形態の磁気抵抗効果素子として形成されたＭＴＪ素子３０の断面図を示す。図１においてＭＴＪ素子３０は、下部電極２８上に形成されており、ＭＴＪ素子３０の上にはマスク（以下ハードマスクと称する）３６が形成されている。層間絶縁膜４０は、これらの下部電極２８、ＭＴＪ素子３０およびハードマスク３６全体を覆うように一体に形成されている。ハードマスク３６の上面は層間絶縁膜４０の上面と同一面内にあり、かつ層間絶縁膜４０から露出されている。
【００２６】
また、ＭＴＪ素子３０は４層構造であり、反強磁性層３２、第１の強磁性層３３、絶縁バリア層３４および第２の強磁性層３５を有し、この順番に順次下部電極２８上に形成されている。また、第１の強磁性層３３はピン層と呼ばれ、第２の強磁性層３５はフリー層と呼ばれる。この実施形態ではＭＴＪ素子３０を４層構造としているが４層に限定されるものではなく、実施段階ではその趣旨を逸脱しない範囲で、種々に変形することが可能である。
【００２７】
ここで、ＭＴＪ素子３０に形成されている絶縁バリア層３４を含む磁性層の側面の角度を以下テーパ角θｍｔｊと称し、ハードマスク３６に形成されている側面の角度を以下テーパ角θｔと称する。これらの角度は図１では下部電極２８の表面に対する角度θｍｔｊ、あるいはＭＴＪ素子３０表面に対する角度θｔとして定義されているが、下部電極２８の表面は後で述べるように図２に示す基板１１の表面に対して平行に形成されるため、これらの角度は結局、例えば基板１１の表面に立てた法線に対する角度として定義することもできる。図１の実施の形態の場合、テーパ角θｍｔｊよりテーパ角θｔの方が大きく設定されている。
【００２８】
テーパ角θｔを有したハードマスク３６の形成は、例えばＲＩＥ等のエッチングによって行なわれる。また、ＭＴＪ素子３０の形成は、上記テーパ角θｔを有したハードマスク３６をマスクとして用い、例えばＡｒイオン等を用いたイオンミリング、即ちイオンエッチングによって行なわれる。
このように、ハードマスク３６はテーパ角θｔを有し、ＭＴＪ素子３０はそれより小さい異なるテーパ角θｍｔｊを有するように形成される。
【００２９】
次に、上記説明したＭＴＪ素子３０を含む配線層を有する磁気メモリ装置が基板上に形成された実施形態の構成を、その製造プロセスとともに図２の断面図を参照して説明する。
【００３０】
図２において、半導体基板１１の表面領域に複数の素子分離絶縁膜１２が形成され、これらの素子分離絶縁膜１２間に形成された素子形成領域にはソース／ドレイン領域１５ａ、１５ｂが例えば不純物の拡散により形成される。ソース／ドレイン領域１５ａ、１５ｂの間の半導体基板１１の上にはゲート絶縁膜１３並びにゲート電極１４が形成される。後で説明するように、このゲート電極１４はＭＴＪ素子３０に記憶された情報の読み出し用のワード線として用いられる。
【００３１】
その後、これらのゲート絶縁膜１３およびゲート電極１４が形成された半導体基板１１の上部を覆って第１の層間絶縁膜１６が形成される。第１の層間絶縁膜１６中にはソース／ドレイン領域１５ａ、１５ｂの各々の上面と接続されるため２個所にコンタクトプラグ１７，１８が形成される。一方の第１のソース／ドレイン領域１５ａの上面にはコンタクトプラグ１７が接続され、コンタクト１７プラグ上部は配線１９と接続される。
【００３２】
他方のソース／ドレイン領域１５ｂの上面にはコンタクトプラグ１８が接続され、コンタクトプラグ１８上部は電源線、即ちソース線である配線２０と接続される。このコンタクトプラグ１７と配線１９とは例えばデュアルダマシン法による銅の堆積により一度に形成することができる。コンタクトプラグ１８と配線２０も同様に形成される。これらの導電部が形成された後で、層間絶縁膜１６および配線１９、２０の表面はＣＭＰにより研磨され、平坦化される。
【００３３】
次いで上記形成された第１の層間絶縁膜１６の上部には第２の層間絶縁膜２１が形成される。第２の層間絶縁膜２１中にはＣＭＰにより露出された配線１９の上面と接続されるようにビアプラグ２２が形成され、このビアプラグ２２上部は配線２３と接続される。また、この配線２３に隣接して、同じく第２の層間絶縁膜２１中には後で説明する書込み用のワード線として用いられる配線２４が形成される。このビアプラグ２２と配線２３とはやはりデュアルダマシン法により形成され、一方、配線２４はシングルダマシン法により形成することができる。
【００３４】
さらに、上記形成された第２の層間絶縁膜２１、配線２３、２４のＣＭＰ後、配線２３および配線２４を含む層間絶縁膜２１の上部には層間絶縁膜２５が形成される。ここで、ＣＭＰにより層間絶縁膜２１の表面に露出した配線２３の上面と接続するために、層間絶縁膜２５を貫通するビアプラグ２６が例えばシングルダマシン法およびＣＭＰにより形成される。
【００３５】
その後、ＣＭＰにより露出されたビアプラグ２６の上部と接続されるように、第３の層間絶縁膜２５の上部に図１に示した下部電極２８として用いられる配線２８が形成される。この下部電極２８上面にはＭＴＪ素子３０およびハードマスク３６が順次形成される。この構成は図１で説明したので、ここでは省略する。
【００３６】
上記形成された下部電極２８、ＭＴＪ素子３０およびハードマスク３６全体を覆うように第４の層間絶縁膜４０が形成される。この第４の層間絶縁膜４０のＣＭＰ後、層間絶縁膜４０上にはＭＴＪ素子３０のハードマスク３６に接続された、センス線、即ちビット線として用いられる配線４１が形成される。
【００３７】
ここでは、図１において説明したように、ＭＴＪ素子３０と配線４１との間に挿入されたハードマスク３６は単一の材料で形成された一層構造として構成されているが、複数の材料で形成された複数の層からなるハードマスクを用いてもよい。
【００３８】
上記説明した磁気メモリ装置において、半導体基板１１上に複数の層間絶縁膜１６、２１、２５、４０を用いて形成された複数の配線層を順次配置するまでの形成方法は従来から知られており、これ以上の構成および製造プロセスの説明は省略する。
【００３９】
なお、後で説明されるが、ソース／ドレイン領域１５ａ，１５ｂ、ゲート絶縁膜１３およびゲート電極１４により構成されたＭＯＳ型のトランジスタはＭＴＪ素子３０に記憶された情報読み出し時のスイッチ素子として用いられるものである。
【００４０】
ここで、下部電極２８およびＭＴＪ素子３０の詳細な構造および製造工程は後述する。また配線２４は前述したように情報書き込み時にビット線４１と組み合わせて用いられるワード線であり、書込みが効率良く行われるように比較的薄い層間絶縁膜２５を介してＭＴＪ素子３０の直下に形成されるようにする。
【００４１】
ここで、このように形成された磁気メモリ装置においての読み出しと書き込みの動作について詳細に説明する。ＭＴＪ素子３０が持つ抵抗の大小は、上記説明したＭＴＪ素子３０内のフリー層とピン層の２つの強磁性層の夫々のスピンの相対的な向きに起因する。したがって、データの書込みはこのフリー層のスピンの向きを反転させることにより行う。
【００４２】
ビット線用の配線４１およびワード線用の配線２４は互いに直交するように形成されており、書込み時に配線４１および配線２４に夫々電流が流される。すると、配線４１および配線２４に流れる直流電流によって作られる磁界によってＭＴＪ素子３０中の一方の強磁性層であるフリー層のスピンの向きが変化する。このスピンの向きによってＭＴＪ素子３０の絶縁バリア層の抵抗値が左右される。
【００４３】
読み出し時においては、読み出し用ワード線であるゲート電極１４に読み出し電圧が印加され、このゲート電極１４を持つＭＯＳトランジスタがオン状態となる。この結果、ビット線である配線４１に流れる読み出し電流は、ＭＴＪ素子３０を通り、下部電極２８、ビアプラグ２６、配線２３、ビアプラグ２２、配線１９、コンタクトプラグ１７、ソース／ドレイン領域１５ａ、電源線２０と順次流れる。
【００４４】
ここで、このＭＯＳトランジスタはオン状態であるため、一方のソース／ドレイン領域１５ａから電流は他方のソース／ドレイン領域１５ｂに流れ、その後、コンタクトプラグ１８を介して電源線である配線２０に流れる。
【００４５】
この際、ＭＴＪ素子３０の抵抗が大のときは、配線４１と下部電極２８との間に流れるセンス電流の量が少ないため、例えばビット線４１に接続された図示しないセンス回路により“０”の情報が読み出される。又、ＭＴＪ素子３０の抵抗が小さいときはセンス電流が大きく、例えば、“１”の情報が読み出される。
【００４６】
書き込み時においては、読み出し用ワード線であるゲート電極１４には電圧が印加されないので、このＭＯＳトランジスタがオフの状態である。そして、配線４１（ビット線）および配線２４（ワード線）に流す電流によって作られる磁界の向きによって、ＭＴＪ素子３０中のスピンの向きがセットされる。例えば、書込み対象のＭＴＪ素子３０中のスピンの向きが書込みデータの内容に一致していれば、データ書込み後も見掛け上はこの素子３０の状態は変わらないが、異なるときはデータ内容に応じてスピンの向きが変えられる。結局、夫々のＭＴＪ素子の抵抗値の大小がデータの内容に応じてセットされることになる。
【００４７】
ここで、この実施の形態の上記下部電極２８およびＭＴＪ素子３０の製造プロセスについての詳細な説明を図３（ａ）乃至図５（ｃ）を用いて以下説明する。
まず、図３（ａ）において、層間絶縁膜２５およびビアプラグ２６の上面がＣＭＰ処理され、その上部に銅等の導電性の配線層膜２７、磁気抵抗効果膜３１、ハードマスク膜３６Ａおよび他のハードマスク膜３７Ａが順次形成されている。
【００４８】
磁気抵抗効果膜３１は図１、図２に示したＭＴＪ素子を形成するための複合膜構造を持ち、図１に示した配線層２８を形成するために堆積された配線層膜２７上に順次形成された反強磁性層３２、強磁性層３３、絶縁バリア層３４、および強磁性層３５を含む。磁気抵抗効果膜３１の上にハードマスク膜３６Ａを形成する為、材料にＴａを用い、その膜厚は１５０ｎｍの厚さとなるようにスパッタにより形成する。
【００４９】
次に、このハードマスク膜３６Ａの上にハードマスク膜３７Ａを形成する。このハードマスク膜３７Ａの材料にはＳｉＯ２を用い、その膜厚は１００ｎｍの厚さとなるようにスパッタにより形成する。この状態を図３（ａ）に示す。
【００５０】
次いで、上側のハードマスク膜３７Ａをパターニングして図３（ｂ）に示すハードマスク３７を形成するために、ハードマスク膜３７Ａの上面に図示しないレジスト膜を堆積する。このレジスト膜はハードマスク３７に対応するパターンを形成するために露光によりパターニングされる。この実施形態において、前記パターニングは、エキシマレーザを用いた露光装置によるフォトリソグラフィにより行なわれる。
【００５１】
このハードマスク膜３７Ａの上にレジストがパターニングされると、ハードマスク膜３７ＡはＣＨＦ３を用い、チャンバ圧力１Ｐａ、高周波電力１５０Ｗの条件でのＲＩＥによりエッチングされる。このハードマスク膜３７Ａが選択的にエッチングされてハードマスク３７が形成されると、ハードマスク３７上部のレジストパターンは、Ｏ２を用いてアッシングすることで剥離される。また、アセトンによる超音波洗浄も続けて行なわれる。この結果、図３（ｂ）に示すようにハードマスク３７が形成される。
【００５２】
続いて、このように形成されたハードマスク３７を用いて、ハードマスク膜３６Ａを、ＣＨＦ３、ＣＦ４およびＯ２を用い、チャンバ圧力５Ｐａ、高周波電力１５０Ｗの条件でのＲＩＥによりエッチングする。または、Ｃｌ２を用いたＲＩＥによりエッチングしてもよい。この結果、図３（ｃ）に示すように、上側のハードマスク３７の形状がハードマスク膜３６Ａに転写され、ハードマスク３６が形成される。
【００５３】
その後、ハードマスク３６上部のハードマスク３７は、例えば、ＣＨＦ３を用い、チャンバ圧力１Ｐａ、高周波電力１５０Ｗの条件でのＲＩＥによりエッチングされ、ハードマスク３７は剥離される。すると、図４（ａ）に示すようにハードマスク３６が磁気抵抗効果膜３１上に形成される。
【００５４】
次に、このように形成されたハードマスク３６を用いて磁気抵抗効果膜３１のエッチングが行なわれる。この磁気抵抗効果膜３１のエッチングにより、磁気抵抗効果膜３１がハードマスク３６の形状に分離され、図４（ｂ）に示すようにテーパ面を有するＭＴＪ素子３０の形状にパターニングされる。
【００５５】
この実施形態において、前記ＭＴＪ素子３０形成のためのイオンエッチングは、ハードマスク３６をマスクとし、Ａｒイオンエッチング法を用いて行われる。Ａｒイオンエッチングは、例えば図７に示すようなＡｒイオン源１を用い、発生されたＡｒイオンビームを半導体基板１１の主表面に立てた法線に対する入射角θで射突させることにより行われる。このＡｒイオンエッチングを行う際の条件は、例えばＡｒイオン源１と基板１１との間に印加されるイオン加速電圧ＶＢ＝４００Ｖ、イオンビームの電流量ＩＢ＝１００ｍＡであり、基板１１への入射角θは３０°または４５°に設定される。
【００５６】
このＡｒイオンエッチングにより、図４（ｂ）に示すように、ハードマスク３６の側面がエッチングされて、側面と底面との角度θｔを有する台形形状となり、同様に、ＭＴＪ素子３０も角度θｍｔｊを有する台形になる。このイオンエッチングについての詳細な説明は後述する。
【００５７】
次に、図４（ｃ）に示すように、配線層２８を形成するために配線層膜２７上にハードマスク３６およびＭＴＪ素子３０を覆うハードマスク３８を形成する。このため、基板１１全体にハードマスク膜として、例えばＳｉＯ２膜を、その膜厚が８０ｎｍの厚さとなるようにスパッタにより形成する。その後、このＳｉＯ２膜上全体にレジスト膜を堆積し、このレジスト膜をフォトリソグラフィ法によりパターニングしてハードマスク３８に相当するレジストマスクを形成する。
【００５８】
このレジストマスクを用い、ＳｉＯ２膜をパターニングすることによりハードマスク３８が形成される。このパターニングは、ＣＨＦ３を用い、チャンバ圧力１Ｐａの条件でＲＩＥによりエッチングされ、図４（ｃ）の形状のハードマスク３８が図示しないレジストマスク下に形成される。
【００５９】
そして、この状態でＯ２を用いレジストマスクをアッシングすることで、このレジストマスクが剥離される。また、アセトンによる超音波洗浄も続けて行なわれる。この結果、図４（ｃ）に示すような形状のハードマスク３８が形成される。
【００６０】
次に、このハードマスク３８を用いて配線層膜２７がエッチングされる。このエッチングは、加速電圧ＶＢ＝４００Ｖおよび入射角θが０°の条件の下で、Ａｒイオンエッチングで行なう。この結果、図５（ａ）に示す下部の電極層２８が形成される。
【００６１】
その後、ハードマスク３７と同様に、例えば、ＣＨＦ３を用い、チャンバ圧力１Ｐａ、高周波電力１５０Ｗの条件でのＲＩＥによりエッチングされ、ハードマスク３８が剥離される。この結果、図５（ａ）に示すように、ビアプラグ２６に接続された下部電極層２８上にＭＴＪ素子３０およびハードマスク３６が形成された状態となる。
【００６２】
続いて、図５（ｂ）に示すように、層間絶縁膜２５、下部電極である配線層２８およびハードマスク３６上部一体にはスパッタにより層間絶縁膜４０を形成する。この層間絶縁膜４０を形成する為の条件として、例えば、１ｍｍＴｏｒｒのＡｒとＯ２による雰囲気中で、１５０Ｗの高周波電力によるスパッタエネルギーを与えて、その膜厚を６００ｎｍとなるように形成する。この結果、図５（ｂ）に示すような形状のＭＴＪ素子３０およびハードマスク３６に対応する部分が突出した段差を有する形状の層間絶縁膜４０が形成される。
【００６３】
続いて、アセトンによる超音波洗浄法により、上記層間絶縁膜４０が形成された基板全体を洗浄する。
その後、表面に段差を有する層間絶縁膜４０の上部に図示しないレジスト膜を塗布する。この実施形態では、６００ｎｍほどの厚みで表面が平坦であるレジスト塗布膜を形成している。その後、全体をＮ２雰囲気中のオーブンで２２０℃の状態で３０分、ハードベークを行なう。
【００６４】
続いて、上記ハードベークされたレジスト塗布膜に対してＲＩＥによるエッチングが行なわれる。このＲＩＥは、例えばＣＦ４を用い、チャンバ圧力を５Ｐａに設定して行なう。この結果、レジスト塗布膜および層間絶縁膜４０はほぼ等しいレートで基板表面に平行にエッチングされ、図５（ｃ）に示すように、最終的に層間絶縁膜４０の表面はハードマスク３６の上部水平面までほぼ平坦に削られる。
【００６５】
続いて、図５（ｃ）に示したように、Ｔａで形成されたハードマスク３６の露出した表面に対して、コンタクトクリーニングのためにＡｒイオンエッチングが行なわれる。このＡｒイオンエッチングを行なう条件は、例えば加速電圧ＶＢ＝４００Ｖ、イオンビーム電流量ＩＢ＝２５０ｍＡ、入射角θは０°、ビーム照射時間は０．４分とした
その後、クリーニングされたハードマスク３６の上面および層間絶縁膜４０上部に図２に示したセンス線４１を形成するための図示しない金属膜を形成する。この金属膜の材料は例えばＴａを用い、その膜厚は１０ｎｍの厚さとなるようにスパッタにより形成される。なお、Ｔａの代わりにＣｕを用いて形成しても良い。このＣｕを用いた場合の膜厚は２００ｎｍの厚さとなるようにスパッタにより形成する。
【００６６】
その後、ハードマスク３６の上方に形成されたＴａ膜の上部に図示しないレジスト膜が所定の厚さに堆積される。レジスト膜が形成されると、このレジスト膜は露光され、レジストパターンが形成される。
【００６７】
更に、Ｔａ膜はその上部に形成されたレジストパターンを介してＡｒイオンエッチングによりパターニングされる。Ａｒイオンエッチングを行なう条件は、例えば加速電圧ＶＢ＝４００Ｖ、入射角θは３０°である。これによりＴａ膜はレジストパターンと同様の形状となるようにエッチングされる。この結果、上記Ｔａ膜は所定形状の上部配線、即ちセンス線４１となる。
【００６８】
このＴａ膜のエッチングに用いられたレジストパターンは、Ｏ２を用いアッシングすることで剥離される。また、アセトンによる超音波洗浄も続けて行なわれる。
このようにして図２に示す断面構造を持つ磁気メモリ装置が形成される。この形成された磁気メモリ装置は最後に磁界中で熱処理が行なわれる。その熱処理は、磁界強度を６．５ｋＯｅ、温度を３００℃に保って１時間に亘り真空状態の条件下で行なわれる。
【００６９】
なお、上記ハードマスク３６は導電性を有する材料であれば良くＴａに限らない。また、他のハードマスク３７およびハードマスク３８の材料にＳｉＯ２を用いたが、これに必ずしも限定されるものではなく、例えばＡｌＯＸ、ＳｉＮ、ＳｉＯＮ、有機ガラスなどでも良い。ただし、図３（ｃ）および図４（ａ）に示すように、ハードマスク３６のエッチングを行なってからハードマスク３７をエッチングにより剥離する必要があるので、ハードマスク３６に対してハードマスク３７が容易に除去できるエッチング選択比を考慮する必要がある。また、ハードマスク３６およびハードマスク３７の膜厚は、各々１５０ｎｍ、１００ｎｍと説明したが、膜厚はこれに限らずに形成可能である。同様に、上記ハードマスク３６、層間絶縁膜４０および上部配線４１の膜厚もこれに限らずに形成可能である。
【００７０】
更に、ＲＩＥを行なう際の設定条件、Ａｒイオンエッチングを行なう際の加速電圧ＶＢおよびイオン電流量ＩＢの設定条件、スパッタリングを行なう際の設定条件、レジストパターンの剥離を行なう方法および磁界中における熱処理の設定条件については、上記示した実施形態におけるものに限定されるものではなく、実施段階ではその趣旨を逸脱しない範囲で、種々に変形することが可能である。
【００７１】
また上記説明したＭＴＪ素子３０の微細加工は、エキシマレーザを用いた露光装置によるフォトリソグラフィとＡｒイオンにより行なわれるが、エキシマレーザを用いた露光装置によるフォトリソグラフィの代わりにコンタクトアライナを用いたフォトリソグラフィにより形成するようにしても良い。
【００７２】
次に、ＭＴＪ素子３０の製造プロセスについて、図６（ａ）ないし図６（ｃ）を参照して説明する。図６（ａ）ないし図６（ｃ）は、この実施の形態のＭＴＪ素子の加工プロセスを示す断面図である。
【００７３】
図６（ａ）には、半導体基板１１上方に形成された下部電極２８、ＭＴＪ素子３０を形成するための磁気抵抗効果膜３１およびテーパ角θｔを有したハードマスク３６を示している。そして、磁気抵抗効果膜３１およびハードマスク３６の上面に対しては、その法線方向から角度θをなすようにＡｒイオンビームを斜めに入射している。ここではθ＝４５°でＡｒイオンビームが入射されている。この状態を維持したまま、たとえば基板１１を回転させると、ハードマスク３６の全周にわたって４５°でＡｒイオンビームが入射される。
【００７４】
この結果、図６（ｂ）に示すように、Ａｒイオンビームにより磁気抵抗効果膜３１がハードマスク３６に沿って削られ、ＭＴＪ素子３０が形成される。ＭＴＪ素子３０およびハードマスク３６の側面に沿って示された矢印はハードマスク３６およびＭＴＪ素子３０の側面からの反跳Ａｒイオンの軌跡を示している。
【００７５】
図６（ｃ）のＭＴＪ素子３０およびハードマスク３６の側面に示す２つの楕円は、イオンビームによりエッチングされたＭＴＪ素子３０およびハードマスク３６からスパッタリングされた被エッチング物質の分布を表している。即ち、Ａｒイオンエッチングを行なう際、ハードマスク３６はテーパ角θｔを有している為、スパッタリングされた被エッチング物質がＭＴＪ素子３０の側面に付着する事はない。
【００７６】
ここで、図７に示したように、イオン源１から発生されたＡｒイオンビームは、基板１１に向けて放射される。この基板１１は図示しないサンプルステージ上に設置され、サンプルステージを回転することにより基板１１を回転可能である。サンプルステージが基板１１の法線のまわりに回転すると、Ａｒイオンビームが基板１１のすべての表面に対して同じ入射角で射突され、Ａｒイオンエッチングが行なわれる。また、サンプルステージに取り付けられた磁気メモリ装置の基板１１のＭＴＪ素子３０が形成される主表面側が下を向くように配置されていれば、Ａｒイオンエッチングによって削られた被エッチング物質が重力によりＭＴＪ素子３０の側面に付着しないようになっている。
【００７７】
次に、図８を参照してＭＴＪ素子３０を形成する際のＡｒイオンエッチングの入射角度θを種々変えたときの、ＭＴＪ素子３０の単位面積あたりの絶縁バリア層の接合抵抗の累積度数分布を示すものである。ここでは４μｍ２角のＭＴＪ素子を多数個作成し、図６で説明したＡｒイオンビームによる個々のＭＴＪ素子３０の形成の際にエッチング角θを変えてその傾向を観察したものである。
【００７８】
図８（ａ）乃至図８（ｄ）に示す夫々の図において、横軸は単位面積あたりの接合抵抗（以下、ＲＡと称する）を対数にとったもので、単位はΩ・μｍ２であり、縦軸は累積度数を示すものである。図８（ａ）ではθ＝４５°、図８（ｂ）ではθ＝３０°で行なったものである。図８（ｃ）ではθ＝０°で行なったものである。図８（ｄ）はθ＝０°でイオンエッチングを行なった後に再びθ＝４５°で再エッチングを行なったものである。
【００７９】
まず、図８（ａ）に示すイオンビームの入射角θを４５°で行なった場合は、ほとんどすべての磁気メモリ装置のサンプルの接合抵抗ＲＡが１０７Ω・μｍ２乃至１０８Ω・μｍ２を示している。このように、θ＝４５°では、ほとんどすべての磁気メモリ装置のサンプルが充分な接合抵抗の値を示している。
【００８０】
図８（ｂ）に示すイオンビームの入射角θを３０°とした場合も正常な値を示している。しかし、接合抵抗ＲＡが小さい１０２Ω・μｍ２乃至１０５Ω・μｍ２にあるサンプルの累積度数値が増えている。つまり、この場合、イオンビームの角度θが、４５°より３０°の方が不良率は増えていることを示している。
【００８１】
図８（ｃ）に示すイオンビームの入射角θを０°で行なった場合は、ほとんどすべての磁気メモリ装置のサンプルの接合抵抗ＲＡが１０Ω・μｍ２乃至１０５Ω・μｍ２を示している。これは、ほとんどすべての磁気メモリ装置のサンプルが不良であることを示している。
【００８２】
しかしながら、図８（ｄ）に示すようにイオンビームの入射角θを０°としてＭＴＪ素子３０を形成した後に、再度イオンビームの入射角θを４５°として行なった結果、接合抵抗ＲＡが１０２Ω・μｍ２乃至１０５Ω・μｍ２にある累積度数値が減少し、接合抵抗ＲＡが１０７Ω・μｍ２乃至１０８Ω・μｍ２を示す累積度数値が増加しており、不良率が低減されていることが分かる。
【００８３】
ここで、図８（ｃ）に示したイオンビームの入射角θを０°としてＭＴＪ素子３０を形成した場合に不良率が大きく増加する理由を図９（ａ）乃至図９（ｃ）の素子断面構造図を用いて簡単に説明する。但し、ここでは、図６で説明した場合と異なり、ハードマスク３６のテーパ角θｔは９０°であり、かつその側壁に対してＡｒイオンビームの入射角θも０°に設定されている。
【００８４】
図９（ａ）はＡｒイオンエッチングによる加工工程開始時の、半導体基板上方に形成された配線層２８、磁気抵抗効果膜３１およびハードマスク３６の形状を示している。
【００８５】
半導体基板面に垂直にＡｒイオンビームを入射させると、ハードマスク３６の側面に対しては、ほぼ平行入射となる。しかし、実際にはハードマスク３６の上面と側面との境界のエッジ部には僅かに丸み乃至は傾斜部が形成されているので、エッチングの進行に従って図９（ｂ）に示すように、このエッジ部には図６と同様にテーパ部３６Ｔが形成されてくる。
【００８６】
ここで、図１０にハードマスク３６の材料としてＴａを例にとってハードマスクに用いられる材料のスパッタリング効率のイオンビーム入射角依存性を示す。図１０から分かるように、Ｔａハードマスク３６の側面への平行入射（θ＝０°）、即ち磁気抵抗効果膜３１の表面に対して直交する入射角に対して効率はほぼ０である。
【００８７】
即ち、図９（ａ）乃至図９（ｃ）に示すように、ハードマスク３６の側面に対して平行にＡｒイオンビームが入射されると、Ａｒイオンビームはほぼ運動量を保ったままハードマスク３６の上面および磁気抵抗効果膜３１の表面をエッチングする。この際、ハードマスク３６の上面のエッジ部は上記したように徐々にテーパを形成しながらエッチングされ、図９（ｂ）のテーパ面３６Ｔが形成される。
【００８８】
一方、磁気抵抗効果膜３１のハードマスク３６の下面のエッジ部との近傍では、入射イオンビームの運動エネルギーの一部が、ハードマスク３６のテーパ面３６Ｔから反跳したＡｒビーム、およびエッチングによりハードマスク３６および磁気抵抗効果膜３１の表面から飛散した雲状物質により吸収される。このエネルギー吸収はエッジ部に近いほど大きいから、結局、磁気抵抗効果膜３１はハードマスク３６の周りに図９（ｂ）のような状態でテーパ面を有する部分が残り、ＭＴＪ素子３０が形成された状態となる。図９（ｂ）において、ハードマスク３６およびＭＴＪ素子３０の側面に沿って図示した矢印は反跳Ａｒイオンの軌跡を示している。
【００８９】
なお、Ａｒイオンビームの照射によりエッチングが行われる際は、ハードマスク３６及び被エッチング膜３１は共に自身のスパッタリング効率のイオンビーム入射角依存性から決まる小角面（ファセット）を形成しながら後退する。
【００９０】
しかし、図９（ｂ）に示すように、ＭＴＪ素子３０が形成された状態でハードマスク３６の垂直なマスク側面は残っているため、ここでイオンビームの照射が更に進むと、マスク側面下方へのビーム集中は続く。このマスク３６の側面下方へのビーム集中が続いている状態を図９（ｃ）に示す。図９（ｃ）に示した二つの楕円の形状は、飛散した物質、即ちスパッタリング物質の分布を表している。
【００９１】
即ち、ＭＴＪ素子３０の上面に対して垂直方向にＡｒイオンビームが入射されるため、ハードマスク３６の上面および側面が削られて生成されたスパッタリング物質はＭＴＪ素子３０の近傍に多く集まるため、素子３０に対する再付着の割合が大きくなり、ハードマスク及びエッチング後のＭＴＪ素子３０の側面に多量に付着する。
【００９２】
すると、図１に示した構造を持つＭＴＪ素子３０内の絶縁バリア層３４を跨ぐ上下の磁性層３３，３５間がこの絶縁バリア層３４の斜面に付着した導電性のスパッタリング物質により導通状態となり、接合抵抗ＲＡが低下する。このことがＭＴＪ素子３０の初期不良の原因となる。
【００９３】
更にＡｒイオンビームの照射が続くと、ハードマスク３６側面およびＭＴＪ素子３０の側面からの反跳ビームによりＭＴＪ素子３０の下面エッジ部へのビームの集中が生じ、図９（ｃ）に示すように配線層である下部電極２８がえぐられてマイクロトレンチＭが生じる。
【００９４】
このように、Ａｒイオンビームによるエッチングを行うと、ＭＴＪ素子３０の側面にスパッタリング物質が付着して初期不良が生じるとともに、下部電極２８にマイクロトレンチＭが生じる。以上に説明したように、ＭＴＪ素子３０の不良はエッチングビーム入射角度に依存して発生することが分かった。
【００９５】
図６に示したようにＡｒイオンビームを角度θで斜めに照射した場合、ハードマスク３６の斜面にＡｒイオンビームは斜めに入射するため、このＡｒイオンビームはＭＴＪ素子３０から離隔する方向へ運動量を保って反跳し、図６（ｃ）に示したように、飛散された物質はＭＴＪ素子３０から離隔された空間に多く分布するようになる。
【００９６】
なお、エッチング時に、被エッチング物であるハードマスク３６および磁気抵抗効果膜３１は斜め入射されるＡｒイオンビームに対して回転されるので、ビームが照射されている側面と反対側のＭＴＪ素子３０の側面がマスク３６の陰になる期間があり、この期間ではこの側面はエッチングされないことになる。また、ＭＴＪ素子３０自身もスパッタリング効率のイオンビーム入射角依存性を持つ。従って、ＭＴＪ素子３０の側面はこれらの要因によって一定角度で加工されることになる。
【００９７】
ここで、上記説明したマスクの陰の個所とは、図６（ａ）乃至図６（ｃ）に示す点線の下方を示している。この場合、スパッタリング物質の分布の中心方向がエッチング後のハードマスク３６およびＭＴＪ素子３０の側面からそれているため、該側面への再付着による不良は少なくなる。また、イオンビームが下部電極２８表面に対して浅い角度で射突するので、下部電極２８表面にマイクロトレンチも生じない。
【００９８】
以上のように、この実施形態の説明から、ＭＴＪ素子３０の微細加工には磁気抵抗効果膜３１の上面に対し斜め入射によるイオンエッチングを用いることで、ＭＴＪ素子３０の不良率軽減に有効であることがわかる。
【００９９】
ここで更に、形成されたＭＴＪ素子３０の性能とＡｒイオンエッチングの入射角度等との関係を調べるため、ＭＴＪ素子３０を含む磁気メモリ装置を種々の条件で作成した結果を、図１１乃至図１３を参照して詳細に説明する。
【０１００】
先ず、ＭＴＪ素子３０の微細加工に用いるレジストマスクの形成はエキシマレーザを用いた露光装置によるフォトリソグラフィにより行い、磁気抵抗効果膜からＭＴＪ素子３０を切り出すのはＡｒイオンエッチングにより行なった。なお、レジストマスクの形成は、エキシマレーザを用いた露光装置によるフォトリソグラフィの代わりにコンタクトアライナを用いたフォトリソグラフィにより形成しても良い。また、ここでの下部電極２８およびＭＴＪ素子３０の詳細な製造プロセスは図６を参照して説明したものと同様であり、その説明は省略し、以下、プロセス条件について詳細に説明する。
【０１０１】
この製造プロセスの中で、ハードマスク３６およびＭＴＪ素子３０の微細加工の条件を各々変え、図１１（ａ）乃至図１１（ｄ）に対応させて以下、４通りについて夫々示す。
【０１０２】
図１１（ａ）に示す第１の例では、ハードマスク３６を形成するためのＲＩＥを塩素ガスで行ない、その後、ＭＴＪ素子３０を形成するためにＡｒイオンエッチングの入射角θを３０°で行なったものである。
【０１０３】
図１１（ｂ）に示す第２の例では、ハードマスク３６を形成するためのＲＩＥを塩素ガスで行ない、その後、ＭＴＪ素子３０を形成するためにＡｒイオンエッチングの入射角θを４５°で行なったものである。
【０１０４】
図１１（ｃ）に示す第３の例では、ハードマスク３６を形成するためのＲＩＥをフロロカーボン系のガスで行ない、その後、ＭＴＪ素子３０を形成するためにＡｒイオンエッチングの入射角θを３０°で行なったものである。
【０１０５】
図１１（ｄ）に示す第４の例では、ハードマスク３６を形成するためのＲＩＥをフロロカーボン系のガスで行ない、その後、ＭＴＪ素子３０を形成するためにＡｒイオンエッチングの入射角を４５°で行なったものである。
【０１０６】
まず、図１１（ａ）乃至図１１（ｄ）において、ＭＴＪ素子３０の絶縁バリア層を跨ぐ側面の角度（テーパ角θｍｔｊ）は図中に表示されているように順に７０°、６２°、５８°、５０°である。また、同じく図１１（ａ）乃至図１１（ｄ）において、そのＭＴＪ素子３０の不良率は順に９５％、５％、１．５％、０．２％である。
【０１０７】
ここで、上記示した４通りの例についてのテーパ角θｍｔｊと不良率との関係をプロットした結果を図１２に示す。図１２では、横軸に第１のテーパ角の単位を〔θｍｔｊ〕として角度をとり、縦軸に不良率を単位を〔％〕としてとっている。ここで、プロットされた曲線において直線部分が横軸と交わる部分、即ち不良率が０％を示すテーパ角θｍｔｊの上限を求めたところ、約６０°であることがわかる。
【０１０８】
即ち、この図１２で、テーパ角θｍｔｊが６０°を超えると不良率が急上昇することがわかる。また、ハードマスク３６を塩素ガスでエッチングした場合、フロロカーボン系のガスでエッチングした場合に比べテーパ角θｍｔｊが大きくなる。この理由について更に考察する。
【０１０９】
塩素ガスエッチングの場合、図１３（ａ）乃至図１３（ｃ）に示すようにハードマスク３６の側面のテーパ角θｔはほぼ９０°であり、斜入射によるＡｒイオンエッチングが行なわれている。しかし、上記ハードマスク３６の側面に形成されたテーパ面３６Ｔに対してはほぼ垂直にＡｒイオンが入射してエッチングされるため、反跳イオンビームが生じ、ＭＴＪ素子３０の側面に飛散した物質の再付着が生じやすくなっているためと思われる。
【０１１０】
図１２から、ＭＴＪ素子３０の側面のテーパ角θｍｔｊが約６０°以下に設定されると、初期不良率が略０％となることが分かった。テーパ角θｍｔｊが例えば３０°であっても初期不良率から見る限りでは問題はないが、テーパ角θｍｔｊが６０°の場合と比べるとＭＴＪ素子３０の下部電極２８上への投影面積が増加することになる。したがって、テーパ角θｍｔｊをできるだけ大きくすることによりチップ上におけるメモリセルアレイの占有面積が小さくなる。
【０１１１】
ここで、図１３（ｂ）および図１３（ｃ）のハードマスク３６の側面に沿って図示された矢印は反跳Ａｒイオンの軌跡を示し、図１３（ｃ）のハードマスク３６の側面に沿って図示された楕円はスパッタリングによって削られて飛散した物質の分布を示している。
【０１１２】
また、ハードマスク３６を形成する為のＲＩＥをフロロカーボン系のガスで行なった場合にも不良は少ない。フロロカーボン系のガスが不良の軽減に有効なのは、フロロカーボン系のガスでエッチングされた場合、ハードマスク３６の側面に形成されたテーパ角θｔが塩素ガスの場合より小さくなる為である。
【０１１３】
以上から得た知見として、例えば図１０に示すようにハードマスク３６の最高のスパッタリング効率が得られる角度をθｍ、ハードマスク３６の側面の角度である第２のテーパ角をθｔ、基板１１面の法線に対するイオンビームの入射角をθとすると、θ＝θｔ−θｍのとき、もっとも反跳イオンの流量は小さいことが分かる。例えば、図１０ではθｍ＝３５°であるから、θｔ＝７５°ならばθ＝４０°となる。
【０１１４】
以上説明したような微細加工でＭＴＪ素子３０を形成することで、磁気メモリ装置のセル初期不良を防止するＭＴＪ素子を含む磁気メモリ装置の断面構造を実現するものである。本実施形態での磁気メモリ装置を作成するプロセスでは、ＡｒイオンエッチングをＭＴＪ素子３０のエッチングに用いたが、ＲＩＥ、スパッタエッチングを用いた場合にも同様の概念が適用できることは言うまでもない。
【０１１５】
次に、この発明の第２の実施の形態について、図面を参照しながら、磁気メモリ装置の構成をその製造方法と併せて説明する。尚、以下に述べる第２の実施の形態の説明において、第１の実施の形態と同一もしくは類似の構成要素については、説明の重複を避けるために同一符号を用いてその詳細な説明を省略する。
【０１１６】
図１６（ａ）は、図１に示した構成のＭＴＪ素子の加工プロセスの途中における断面図を示している。この第２の実施形態のＭＴＪ素子の加工プロセスは第１の実施形態とは異なる加工プロセスを含む。
【０１１７】
図１６（ａ）に示すように、基板上方には、スパッタ法により下部電極２８が形成されており、この下部電極上にはＭＴＪ素子３０を形成するための磁気抵抗効果膜３１、およびハードマスク３６が形成されている。ここで、磁気抵抗効果膜３１は、図１に示したＭＴＪ素子３０と同様、例えば１乃至２ｎｍ程度のＡｌＯＸからなる絶縁層を絶縁バリア層として用い、この絶縁バリア層の上下には、強磁性層からなるピン層と呼ばれる固着層と、フリー層と呼ばれる記録層とを有している。更に、図示しないが、磁気抵抗効果膜３１は、バッファ層やギャップ層を有した多層構造をとっている。
【０１１８】
ハードマスク３６は、ＭＴＪ素子３０を所定のパターンに形成するためにレジストマスクを用いてエッチングにより図示のようにその側壁が所定の傾斜角度を有するように形成されている。ここで、ハードマスク３６として、例えばＴａを用いた場合、そのエッチングは、Ｃｌ２系やＦ系のエッチングガスを用いたＲＩＥで行えば良い。この場合、Ｔａからなるハードマスク３６側壁の傾斜角度は、レジストマスクに対するＲＩＥの選択性から７０°乃至８０°程度のものが得られる。
【０１１９】
続いて、図１６（ｂ）に示すように、ハードマスク３６をマスクとして磁気抵抗効果膜３１をＡｒイオンビームによりエッチングする。このＡｒイオンエッチングは、例えば図７に示すようなＡｒイオン源１を用い、発生されたＡｒイオンビームを基板の主表面に立てた法線に対する入射角θで射突させることにより行われる。このＡｒイオンエッチングを行う際の条件として、例えば、基板を矢印に示すように回転させた状態で基板への入射角θを１０°ないし４５°程度にして行う。これにより、所定の側壁角度を有するＭＴＪ素子３０が得られる。このＭＴＪ素子３０の側壁角度はどのような角度であってもよいが、例えばＭＲＡＭとしてチップ上に形成される際の集積密度が高い場合には急峻な角度に設定され、反対に密度が低い場合には低い角度に設定してもよい。尚、この第２の実施形態の場合、第１の実施形態と異なり、図１６（ａ）のプロセスの後では、ＭＴＪ素子３０の側壁にＡｒイオンビームのエッチングにより飛散された汚染物質が膜状に堆積した状態となっている。
【０１２０】
その後、図１７（ａ）に示すように、図１６（ｂ）における下部電極２８、ＭＴＪ素子３０、ハードマスク３６の全面に、例えば、ＡｌＯＸを用い、反応性スパッタにより保護膜３９を堆積する。特に、保護膜３９は、ハードマスク３６及びＭＴＪ素子３０のテーパ側面への被覆性を高めるため、バイアススパッタを行いながら膜厚約２０ｎｍに堆積する。
【０１２１】
次に、図１７（ｂ）に示すように、下部電極２８、ＭＴＪ素子３０、およびハードマスク３６の上面全体に対し、回転する基板の法線に対するＡｒイオンビームの入射角度θを０°としてＡｒイオンエッチングを行う。ここで、図１８に、ＡｌＯＸを例にとって保護膜３９に用いられる材料のエッチレートのイオンビーム入射角依存性を示す。このように、エッチレート、つまりスパッタリング効率は、ある角度でピークを持つよう変化する。図１８から分かるように、絶縁性の保護膜３９としてのＡｌＯＸに対するイオンエッチングの場合、エッチレートが最大となる入射角度θは約６０°である。
【０１２２】
従って、例えば、ＭＴＪ素子３０の所定の側壁角度を持つテーパ面に対するイオンビームの入射角度を約６０°に設定すれば、その他の部分に比較して最も早くエッチングされることになる。図１８の場合、入射角度が６０°と０°のエッチレートの比は３程度となる。
【０１２３】
図１７（ｂ）の場合は基板法線に対するＡｒイオンビームの入射角度は０°であるから、ハードマスク３６の側壁に対する入射角度よりＭＴＪ素子３０のテーパ面に対する入射角度の方が大きくなり、図１８から分かるように、その上に堆積したＡｌＯＸ保護膜のエッチレートも大きくなる。仮に、ＭＴＪ素子３０の側壁角度が６０°であるとすると、ＭＴＪ素子３０のテーパ面へのイオンビームの入射角度は６０°となりＡｌＯＸ保護膜の最大のエッチレートが得られることが分かる。
【０１２４】
この結果、ＭＴＪ素子３０側面上の保護膜３９が最初に除去され、図１７（ｂ）に示すように、ＭＴＪ素子３０の側面が露出した状態では、下部電極２８上を含むその他の部分では保護膜３９が薄くはなるがまだ除去されずに残っていることになる。このようにＭＴＪ素子３０の側面が露出された状態で、そのテーパ側面に再堆積により付着した導電性を有する汚染物質膜が除去され、クリーン化されるまで保護膜３９のエッチングを実施すればよい。
【０１２５】
その後、下部電極２８上に形成された保護膜３９が残った状態で全体に層間絶縁膜を形成する。なお、図１７（ｂ）に示す残った保護膜３９をエッチング法により全て除去した後に、全面に層間絶縁膜を形成しても良い。
【０１２６】
また、この実施の形態ではハードマスク３６のテーパ角をＭＴＪ素子３０のテーパ角より大きい角度として、その上の保護膜のエッチレートをＭＴＪ素子３０の側面上の保護膜のエッチレートに対して低下させている。これにより、ＭＴＪ素子３０側面の保護膜３９が除去されたときにハードマスク３６の側面に保護膜３９が残留することで導電性物質で形成されたハードマスク３６がエッチングされるのを防ぐことができる。つまり、ＭＴＪ素子３０の側面の保護膜３９のエッチングレートが、ハードマスク３６側面、および下部電極２８上の保護膜３９のエッチングレートより大きくなるようにＡｒイオンビームの入射角度を調整すれば良い。従ってＭＴＪ素子３０のテーパ角θｍｔｊおよびハードマスク３６のテーパ角θｔは、種々の、値で形成され得る。多くの実用的なＭＴＪ素子のテーパ角θｍｔｊの範囲において、ＭＴＪ素子３０の側面に対するイオンビームの入射角度θを例えば６０°に調整することで、ＭＴＪ素子３０の側面のみを優先的に露出させ、導電性物質による汚染のクリーニングを行うことができる。
【０１２７】
この保護膜３９のイオンビームエッチングを行う時間としては、エッチング開始からＭＴＪ素子３０側面のみが露出したような状態で、上述した汚染物質の膜を除去できるまでの時間である。このＭＴＪ素子３０側面のみが露出する時間ｔは、保護膜３９をイオンビームエッチングする際のＡｒイオンビームの入射角度θに対するエッチレートをＥＲ（θ）、ＭＴＪ素子３０のテーパ角をθｍｔｊ、保護膜３９の膜厚をｄとすると、
ｔ＝ｄ＊（ＥＲ（θｍｔｊ−θ）―ＥＲ（θ））／（ＥＲ（θｍｔｊ−θ）＊ＥＲ（θ））
となる。これにより、ＭＴＪ素子３０の側面のみ露出している時間、即ちクリーニング時間ｔを長くするには、保護膜３９の膜厚ｄを大きく、保護膜３９のエッチレートの角度依存性を大きく、また保護膜３９のエッチングレートＥＲ（θ）を遅くすれば良い。
【０１２８】
このようにしてＭＴＪ素子３０形成後、テーパ面上の汚染物質膜を除去することにより、このテーパ面を介してＭＴＪ素子３０の強磁性層間のトンネルバリア膜等で生じるショートを抑制することができる。なお、ＭＴＪ素子３０側面をイオンエッチングにより露出、クリーニングする際、下部配線２８、およびハードマスク３６は保護膜３９で覆われているため、このイオンエッチングの工程でＭＴＪ素子３０側面へ膜状の被エッチング材料の付着が生じる場合でも、その被エッチング材料は保護膜３９、すなわち絶縁物であるためショートの要因とはならない。
【０１２９】
また、ＭＴＪ素子３０側面上の保護膜３９の膜厚は、バイアススパッタの条件を適切に選ぶことより、下部電極上の膜厚よりも減らせることができる。これにより、ＭＴＪ素子３０側面のみが露出しているクリーニング時間、つまりプロセスウィンドウの幅をより広く取ることができる。以上のように、多くの実用的なＭＴＪ素子３０のテーパ角θｍｔｊの範囲において、ＭＴＪ素子側面の汚染物質膜を効果的に除去できることが分かる。
【０１３０】
上記第２の実施の形態において、ハードマスク３６のテーパ角をＭＴＪ素子３０の側壁のテーパ角よりも大きく形成することにより、高入射角度側で急速に低下するエッチレートの角度依存性により、ハードマスク側壁上の絶縁膜はエッチングされずに残り、ＭＴＪ素子の側壁の金属性汚染源の発生を防ぐことができている。それに対し、以下に説明するようにハードマスクのテーパ角をＭＴＪ素子の側壁テーパ角よりも小さく形成しても良い。
【０１３１】
次に、この発明に係る第３の実施の形態の磁気メモリ装置および磁気メモリ装置の製造方法について図１９（ａ）乃至図２０（ｃ）を用いて以下説明する。なお、この実施の形態において、上述した第２の実施の形態と同一の部分には同一の符号を付してその詳細な説明を省略する。
【０１３２】
まず、図１９（ａ）において、図示しない基板上方に、下部電極２８、磁気抵抗効果膜３１、ハードマスク膜３６Ｂおよびハードマスク３７が順次形成されている。ここで、磁気抵抗効果膜３１の上にハードマスク膜３６Ｂを形成する為、材料にＴａを用い、その膜厚は約１００ｎｍの厚さとなるようスパッタにより形成する。次に、このハードマスク膜３６Ｂの上にハードマスク３７用の絶縁膜を形成する。このハードマスク３７用絶縁膜の材料にはＳｉＯ２を用い、その膜厚は約１９０ｎｍの厚さとなるようにスパッタにより形成する。その後、ハードマスク３７用絶縁膜の上面にレジスト膜を堆積してパターニングし、レジストマスクを形成する。
【０１３３】
ハードマスク３７用の絶縁膜の上に堆積されたレジスト膜がパターニングされると、このレジストマスクを用いてハードマスク３７用の絶縁膜はＣＨＦ３ガスを用いたＲＩＥによりエッチングされる。ここで、エッチングする際は、膜厚１９０ｎｍのハードマスク３７用絶縁膜のエッチングの深さが約１７０ｎｍで残留膜厚が２０ｎｍとなるように制御する。そして、ハードマスク３７用の絶縁膜上のレジストパターンを剥離することで、図１９（ａ）に示す形状のハードマスク３７が形成される。
【０１３４】
続いて、このように形成されたハードマスク３７を用い、例えばイオンビームの電圧５００Ｖ、イオンビームの電流量ＩＢ＝２５０ｍＡ、イオン加速電圧ＶＢ＝２５０Ｖ、入射角０°の条件でのＡｒイオンビームエッチングにより、ハードマスク３７およびハードマスク膜３６Ｂをエッチングして、ハードマスク３７の薄膜化した部分の下側のハードマスク３６Ｂの残留膜厚が約１０ｎｍとなるようエッチングする。この結果、図１９（ｂ）に示すように、ハードマスク３７の形状がハードマスク膜３６Ｂに転写され、ハードマスク３６が形成される。
【０１３５】
このパターン転写工程の際、ハードマスク３７を構成するＳｉＯ２のエッチレートがハードマスク３６を構成するＴａのそれより速いため、図１９（ｂ）に示したようにハードマスク３７の厚み、面積が縮小する。その結果、ハードマスク３６は例えば約６０°のテーパ角θｔを有する構造となる。
【０１３６】
次に、このように所定の形状に形成されたハードマスク３６を用いて磁気抵抗効果膜３１のエッチングが行なわれる。この磁気抵抗効果膜３１のエッチングにより、磁気抵抗効果膜３１がハードマスク３６に対応した形状に分離され、図２０（ａ）に示すようにＭＴＪ素子３０の形状にパターニングされる。そして、ハードマスク３６で覆われていない下部電極２８上部は、オーバエッチングによりこのＭＴＪ素子３０形成の際に削られ、下部電極２８の上部にはＭＴＪ素子３０の下面より下がった凹部が形成される。
【０１３７】
この第３の実施形態において、図２０（ａ）に示す前記ＭＴＪ素子３０形成のためのエッチングは、ハードマスク３６をマスクとし、Ａｒイオンビームエッチングを用いて行われる。このＡｒイオンビームエッチングを行う際の条件は、例えばイオンビームの電圧４００Ｖ、イオンビームの電流量ＩＢ＝１００ｍＡ、イオン加速電圧ＶＢ＝１００Ｖ、であり、基板法線となす入射角θは４５°程度に設定される。
【０１３８】
その後、図２０（ｂ）に示すように、下部電極２８、ＭＴＪ素子３０、およびハードマスク３６上全面に、例えば反応性スパッタにより絶縁膜としての保護膜３９を堆積する。特に、保護膜３９は、ハードマスク３６の側面への被覆性を高めるため、バイアススパッタを行いながら、例えばＳｉＯ２を用い膜厚約８０ｎｍに堆積する。次に、下部電極２８、ＭＴＪ素子３０、およびハードマスク３６の上面全体に対し、Ａｒイオンビームの入射角度θを０°としてＡｒイオンビームエッチングを行う。
【０１３９】
このＡｒイオンビームエッチングを行う際の条件は、例えばイオンビームの電圧５００Ｖ、イオンビームの電流量ＩＢ＝２５０ｍＡ、イオン加速電圧ＶＢ＝２５０Ｖ、であり、基板法線となす入射角θは０°に設定される。そして、保護膜３９のＳｉＯ２の膜厚がハードマスク３６の上面および下部電極２８上に１０ｎｍ程度残るようにＡｒイオンビームエッチングを行う。この絶縁膜堆積後のイオンビームエッチングの際に後述するように、ＭＴＪ素子３０の側壁のみが露出した状態でのイオンビームエッチングが行われることにより、その前のＭＴＪ素子形状形成のためのエッチングの際に付着した導電性の汚染物質膜が効果的に除去される。その後、ハードマスク３６の上面および下部電極２８上に保護膜３９が残った状態で、図示しない層間絶縁膜が基板全面に形成される。
【０１４０】
保護膜３９として用いたＳｉＯ２に対するイオンエッチングの場合、ＡｌＯＸの場合と同様、スパッタリング効率が最大となるその表面に対する入射角度θは約６０°である。また、その入射角度θが６０°の場合と、入射角度θが０°の場合とのエッチングレートの比は２：１である。これにより、図２０（ｃ）に示すように、ＭＴＪ素子３０側面の保護膜３９が除去され、ＭＴＪ素子３０側面が露出する。つまり、エッチングレートの違いは、ＭＴＪ素子３０側面の保護膜３９と下部電極２８上の保護膜３９との実効的なイオンビームの入射角度の相違によるものである。
【０１４１】
これにより、ＭＴＪ素子３０形成時のＡｒイオンビームエッチングによりＭＴＪ素子３０側面に再堆積された金属性の汚染物質膜を有効にエッチング除去することができ、ＭＴＪ素子３０の有する絶縁バリア層を跨ぎ強磁性層間等で生じるショートを抑制できる。また、下部電極２８上には、堆積された絶縁性の保護膜３９が残留するため、イオンビームエッチングによりＭＴＪ素子３０側面に付着した汚染物質膜をクリーニングする際に再飛散された汚染物質が付着しても、それによる悪影響を抑制することができる。また、保護膜３９のエッチングにより飛散した保護膜物質も絶縁性であるから、たとえ上記のクリーニングの際にＭＴＪ素子３０の側面に再付着しても何らの問題も生じない。
【０１４２】
なお、この第３の実施形態では、形成されたハードマスク３６のテーパ角θｔは、ＭＴＪ素子３０のテーパ角θｍｔｊと同等かそれ以下に形成される。一方、図１８に示したように、保護膜３９としての絶縁材料のピークの入射角度６０°より低い角度側でのエッチングレートの角度依存性は、ピーク角度６０°より高い角度側のそれよりもエッチングレート低下の程度が小さい。換言すると、両者におけるエッチンレートに大きな差がない。これにより、図２０（ｃ）に示した工程では、ＭＴＪ素子３０の側面が露出したときにＡｒイオンエッチングによりハードマスク３６側面の一部も若干露出することが考えられる。
【０１４３】
しかしながら、ＭＴＪ素子３０形成時のイオンエッチングにおけるＭＴＪ素子３０側面における汚染物質膜の再付着の角度依存性を考慮すると、ハードマスク３６の側面の延長線より外側、すなわちハードマスク３６のイオンビームの照射面より１８０°以上の方向にあるＭＴＪ素子３０側面に対しては、再付着する汚染物質量はゼロに近い。これにより、ハードマスク３６側面からＭＴＪ素子３０側面への汚染物質膜の再付着は殆ど無視できる。
【０１４４】
ここで、この第３の実施の形態および上記第２の実施の形態に係る、磁気メモリ装置の製造方法によれば、イオンエッチング時に付着したＭＴＪ素子３０側面の汚染物質膜をクリーニング工程において効果的に除去することができるが、この時、予めＭＴＪ素子３０のテーパ角θｍｔｊを第１の実施の形態におけると同様に６０°以下に形成し、導電性の汚染物質膜の付着を少なくしておくことにより初期不良の少ない、一層製品歩留まりの高い磁気メモリ装置を作製することができる。
【０１４５】
なお、上述した実施の形態に限定されることなく、この発明の範囲内で種々変形可能である。例えば、上記保護膜３９は、絶縁材料としてのＡｌＯＸ、ＳｉＯ２で形成したが下部電極２８を構成する材料によりその材料を種々選択する必要がある。例えばＴａを用い下部電極２８を構成した場合は、保護膜３９を過剰に酸化されたＡｌＯＸや、通常のＳｉＯ２を用いて構成することは好ましくない。つまり、過剰に酸化されたＡｌＯＸや、通常のＳｉＯ２が、酸化しやすいＴａに接して多く存在すると、Ｔａを酸化してしまう。したがって、このＴａの酸化によりその導電性が失われ、下部電極としての金属の性質が一部失われるおそれがある。そのため、Ｔａを用い下部電極２８を構成した場合は、保護膜３９としては、酸素を含まないＳｉＮＸ等の絶縁性窒化物か、Ｔａよりも酸化しやすいＡｌの酸化物、特に過剰に酸素を含まない組成のものを用いて構成することが望ましい。
【０１４６】
【発明の効果】
以上詳述したようにこの発明によれば、初期不良がなく、製品歩留まりの高い良好な磁気メモリ装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態の磁気メモリ装置におけるＭＴＪ素子が形成された配線層の構造を示す断面図。
【図２】この発明の第１の実施の形態の磁気メモリ装置の構造を示す断面図。
【図３】図１、図２に示した磁気メモリ装置においてＭＴＪ素子を形成する為の工程を詳細に示す断面図。
【図４】図３の工程に続く、磁気メモリ装置においてＭＴＪ素子を形成する工程を詳細に示す断面図。
【図５】図４の工程に続く、磁気メモリ装置においてＭＴＪ素子を含む配線層を形成する工程を詳細に示す断面図。
【図６】図４に示したＭＴＪ素子の形成工程を更に詳細に示す断面図。
【図７】図６に示すミリング工程に用いられるＡｒイオンビームを生成するビーム源と基板との関係を示す概略図。
【図８】図６の工程におけるＡｒイオンビームの入射角度を変えた場合の、形成されたＭＴＪ素子の単位面積あたりの接合抵抗（ＲＡ）の累積度数分布を示す図。
【図９】Ａｒイオンビームを基板に垂直に入射した場合のＭＴＪ素子の形成工程を示す断面図。
【図１０】イオンビームの入射角（θ）に対するスパッタリング効率の変化を示す図。
【図１１】絶縁バリア層を跨ぐ側面の角度が夫々異なるＭＴＪ素子を示す画像。
【図１２】ＭＴＪ素子の絶縁バリア層を跨ぐ側面の角度の変化による磁気メモリ装置の不良率を示す図。
【図１３】ハードマスク側面に傾斜がない状態でＡｒイオンビームを斜入射することでＭＴＪ素子が形成される場合の磁気メモリ装置の構造を示す断面図。
【図１４】磁気抵抗効果膜からＭＴＪ素子の分離後に基板に垂直の方向にＡｒイオンビームを入射することで再エッチングが行なわれる状態を示す素子断面構造の図。
【図１５】磁気抵抗効果膜からＭＴＪ素子の分離後に下部電極の上面をハードマスクで覆った状態で垂直方向にＡｒイオンビームを入射することで再エッチングが行なわれる状態を示す素子断面構造の図。
【図１６】この発明の第２の実施の形態の磁気メモリ装置においてＭＴＪ素子を形成する為の工程を説明するための素子断面図。
【図１７】図１６の工程に続く、磁気メモリ装置においてＭＴＪ素子を形成する工程を詳細に示す断面図。
【図１８】イオンビームの入射角（θ）に対する絶縁材料のエッチングレートの変化を示す図。
【図１９】この発明の第３の実施の形態の磁気メモリ装置においてＭＴＪ素子を形成する為の工程を詳細に示す断面図。
【図２０】図１９の工程に続く、磁気メモリ装置においてＭＴＪ素子を形成する工程を詳細に示す断面図。
【符号の説明】
１６、２１、２５、４０…層間絶縁膜，１７、１８、２２、２６…コンタクト，１９、２０、２３、２４、２８、４１…配線，３０…ＭＴＪ素子，３２…反強磁性層，３３、３５…強磁性層，３４…絶縁バリア層，３６…ハードマスク，３９…保護膜
Claims (2)
- 基板上に絶縁層を形成し、
前記絶縁層上に下部電極を形成し、
前記下部電極の上面に絶縁バリア層とこの絶縁バリア層を挟んで積層された複数の磁性体膜とを含む磁気抵抗効果膜を形成し、
前記磁気抵抗効果膜の上にマスク層を積層し、
磁気抵抗効果素子を所定のパターンに形成するためのレジストマスクを用いてＲＩＥにより前記マスク層をエッチング加工して傾斜側面を有するハードマスクを形成し、
前記ハードマスクをマスクとして用いて前記磁気抵抗効果膜をイオンビームにより前記基板の表面に立てた法線に対する所定の入射角でエッチング加工して前記絶縁バリア層および複数の磁性体膜が露出する傾斜側面を有する磁気抵抗効果素子を形成し、
前記ハードマスクと、前記磁気抵抗効果素子と、前記下部電極との上面に絶縁膜を形成し、
前記磁気抵抗効果素子の傾斜側面上の絶縁膜に対するイオンビームによるエッチングレートが前記ハードマスク上および下部電極上の絶縁膜に対するエッチングレートより大きくなる入射角でイオンビームにより前記絶縁膜をエッチングすることにより、前記ハードマスク上および下部電極上の絶縁膜がまだ除去されずに残った状態で前記磁気抵抗効果素子の傾斜側面上の絶縁膜が先に除去されたのち前記磁気抵抗効果素子の傾斜側面が前記イオンビームによりクリーニングされるように前記絶縁膜をエッチングすることを特徴とする磁気メモリ装置の製造方法。 - 前記磁気抵抗効果素子の傾斜側面のテーパ角をθｍｔｊとし、前記磁気抵抗効果素子のエッチングレートをθｍｔｊの関数としてＥＲ（θｍｔｊ）とし、前記磁気抵抗効果素子の上部に形成された前記絶縁膜のエッチングレートをエッチングを行う際のイオンビームの入射角θの関数としてＥＲ（θ）とし、前記絶縁膜の膜厚をｄとし、イオンエッチングにより前記磁気抵抗効果素子の傾斜側面のみが露出する時間をｔとすると、ｔ＝ｄ＊（ＥＲ（θｍｔｊ−θ）−ＥＲ（θ））／（ＥＲ（θｍｔｊ−θ）＊ＥＲ（θ））で示される関係を満足する条件でエッチングを行うことを特徴とする請求項１に記載の磁気メモリ装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003200413A JP4142993B2 (ja) | 2003-07-23 | 2003-07-23 | 磁気メモリ装置の製造方法 |
| US10/702,574 US6965138B2 (en) | 2003-07-23 | 2003-11-07 | Magnetic memory device and method of manufacturing the same |
| TW093121518A TWI266410B (en) | 2003-07-23 | 2004-07-19 | Magnetic memory device and manufacturing method of magnetic memory device |
| KR1020040057121A KR100650465B1 (ko) | 2003-07-23 | 2004-07-22 | 자기 메모리 장치 및 자기 메모리 장치의 제조 방법 |
| CNB2004100586264A CN1302548C (zh) | 2003-07-23 | 2004-07-23 | 磁存储器装置和磁存储器装置的制造方法 |
| US11/171,323 US7291506B2 (en) | 2003-07-23 | 2005-07-01 | Magnetic memory device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003200413A JP4142993B2 (ja) | 2003-07-23 | 2003-07-23 | 磁気メモリ装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005044848A JP2005044848A (ja) | 2005-02-17 |
| JP4142993B2 true JP4142993B2 (ja) | 2008-09-03 |
Family
ID=34074470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003200413A Expired - Fee Related JP4142993B2 (ja) | 2003-07-23 | 2003-07-23 | 磁気メモリ装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6965138B2 (ja) |
| JP (1) | JP4142993B2 (ja) |
| KR (1) | KR100650465B1 (ja) |
| CN (1) | CN1302548C (ja) |
| TW (1) | TWI266410B (ja) |
Families Citing this family (160)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3906139B2 (ja) * | 2002-10-16 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| JP4192075B2 (ja) * | 2002-11-28 | 2008-12-03 | 株式会社東芝 | 磁気記憶装置の製造方法 |
| JP4142993B2 (ja) * | 2003-07-23 | 2008-09-03 | 株式会社東芝 | 磁気メモリ装置の製造方法 |
| KR100550343B1 (ko) * | 2003-11-21 | 2006-02-08 | 삼성전자주식회사 | 다중 채널 모오스 트랜지스터를 포함하는 반도체 장치의제조 방법 |
| JP2005317739A (ja) * | 2004-04-28 | 2005-11-10 | Toshiba Corp | 磁気記憶装置およびその製造方法 |
| US7319262B2 (en) * | 2004-08-13 | 2008-01-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | MRAM over sloped pillar |
| TWI266413B (en) * | 2004-11-09 | 2006-11-11 | Ind Tech Res Inst | Magnetic random access memory with lower bit line current and manufacture method thereof |
| US7211447B2 (en) * | 2005-03-15 | 2007-05-01 | Headway Technologies, Inc. | Structure and method to fabricate high performance MTJ devices for MRAM applications |
| JP4552745B2 (ja) * | 2005-05-10 | 2010-09-29 | ソニー株式会社 | 記憶素子及びその製造方法 |
| US7381343B2 (en) * | 2005-07-08 | 2008-06-03 | International Business Machines Corporation | Hard mask structure for patterning of materials |
| US20070054450A1 (en) * | 2005-09-07 | 2007-03-08 | Magic Technologies, Inc. | Structure and fabrication of an MRAM cell |
| DE102005047482A1 (de) * | 2005-10-04 | 2007-04-12 | Infineon Technologies Ag | Magnetoresistives Sensormodul und Verfahren zum Herstellen desselben |
| JP4961843B2 (ja) * | 2006-06-07 | 2012-06-27 | ソニー株式会社 | 記憶素子の製造方法 |
| JP4354519B2 (ja) * | 2006-09-13 | 2009-10-28 | キヤノンアネルバ株式会社 | 磁気抵抗効果素子の製造方法 |
| US8163632B2 (en) | 2006-12-04 | 2012-04-24 | Carl Zeiss Smt Gmbh | Irradiation with high energy ions for surface structuring and treatment of surface proximal sections of optical elements |
| US7993535B2 (en) | 2007-01-26 | 2011-08-09 | International Business Machines Corporation | Robust self-aligned process for sub-65nm current-perpendicular junction pillars |
| JP2008198935A (ja) | 2007-02-15 | 2008-08-28 | Sony Corp | 絶縁ゲート電界効果トランジスタの製造方法。 |
| JP4780117B2 (ja) * | 2008-01-30 | 2011-09-28 | 日立金属株式会社 | 角度センサ、その製造方法及びそれを用いた角度検知装置 |
| JP2010103224A (ja) * | 2008-10-22 | 2010-05-06 | Toshiba Corp | 磁気抵抗素子、及び磁気メモリ |
| JP2010182824A (ja) * | 2009-02-04 | 2010-08-19 | Toshiba Corp | 磁気ランダムアクセスメモリの製造方法及び混載メモリの製造方法 |
| JP5117421B2 (ja) | 2009-02-12 | 2013-01-16 | 株式会社東芝 | 磁気抵抗効果素子及びその製造方法 |
| EP2433316B1 (en) * | 2009-05-18 | 2013-10-16 | Imec | Patterning and contacting of magnetic layers |
| JP5619002B2 (ja) * | 2009-07-30 | 2014-11-05 | 株式会社日立ハイテクノロジーズ | イオンミリング装置 |
| JP5010650B2 (ja) | 2009-08-11 | 2012-08-29 | 株式会社東芝 | 磁気抵抗メモリ |
| US8728333B2 (en) * | 2010-02-12 | 2014-05-20 | Headway Technologies, Inc. | Method to fabricate small dimension devices for magnetic recording applications |
| JP5214691B2 (ja) * | 2010-09-17 | 2013-06-19 | 株式会社東芝 | 磁気メモリ及びその製造方法 |
| KR101127766B1 (ko) | 2011-01-24 | 2012-03-16 | 주식회사 하이닉스반도체 | 자기저항소자 제조 방법 |
| JP2012182312A (ja) * | 2011-03-01 | 2012-09-20 | Toshiba Corp | 半導体装置の製造方法 |
| KR101950004B1 (ko) | 2012-03-09 | 2019-02-19 | 삼성전자 주식회사 | 자기 소자 |
| US9023219B2 (en) * | 2012-04-26 | 2015-05-05 | Everspin Technologies, Inc. | Method of manufacturing a magnetoresistive device |
| JP6053819B2 (ja) * | 2012-11-26 | 2016-12-27 | キヤノンアネルバ株式会社 | 磁気抵抗効果素子の製造方法 |
| US9166154B2 (en) * | 2012-12-07 | 2015-10-20 | Avalance Technology, Inc. | MTJ stack and bottom electrode patterning process with ion beam etching using a single mask |
| US9087981B2 (en) | 2013-02-08 | 2015-07-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming a magnetic tunnel junction device |
| US9166153B2 (en) * | 2013-02-08 | 2015-10-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and process to remove film from semiconductor devices |
| US9130156B2 (en) * | 2013-02-08 | 2015-09-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Process to remove film from semiconductor devices |
| KR102078849B1 (ko) | 2013-03-11 | 2020-02-18 | 삼성전자 주식회사 | 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법 |
| KR20140129787A (ko) * | 2013-04-30 | 2014-11-07 | 에스케이하이닉스 주식회사 | 하드마스크구조물 및 그를 이용한 반도체장치의 미세 패턴 형성 방법 |
| US9123879B2 (en) | 2013-09-09 | 2015-09-01 | Masahiko Nakayama | Magnetoresistive element and method of manufacturing the same |
| US9240547B2 (en) * | 2013-09-10 | 2016-01-19 | Micron Technology, Inc. | Magnetic tunnel junctions and methods of forming magnetic tunnel junctions |
| US9368717B2 (en) | 2013-09-10 | 2016-06-14 | Kabushiki Kaisha Toshiba | Magnetoresistive element and method for manufacturing the same |
| US9385304B2 (en) | 2013-09-10 | 2016-07-05 | Kabushiki Kaisha Toshiba | Magnetic memory and method of manufacturing the same |
| US9231196B2 (en) | 2013-09-10 | 2016-01-05 | Kuniaki SUGIURA | Magnetoresistive element and method of manufacturing the same |
| KR20150074487A (ko) | 2013-12-24 | 2015-07-02 | 삼성전자주식회사 | 식각 부산물 검출 방법 및 이를 이용한 자기 저항 메모리 장치의 제조 방법 |
| KR102132215B1 (ko) | 2014-04-03 | 2020-07-09 | 삼성전자주식회사 | 자기 터널 접합 구조물 형성 방법 및 이를 이용한 자기 메모리 소자의 제조 방법 |
| US10003014B2 (en) | 2014-06-20 | 2018-06-19 | International Business Machines Corporation | Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching |
| US9263667B1 (en) | 2014-07-25 | 2016-02-16 | Spin Transfer Technologies, Inc. | Method for manufacturing MTJ memory device |
| US9837254B2 (en) | 2014-08-12 | 2017-12-05 | Lam Research Corporation | Differentially pumped reactive gas injector |
| US9406535B2 (en) | 2014-08-29 | 2016-08-02 | Lam Research Corporation | Ion injector and lens system for ion beam milling |
| US10825652B2 (en) | 2014-08-29 | 2020-11-03 | Lam Research Corporation | Ion beam etch without need for wafer tilt or rotation |
| US9337412B2 (en) * | 2014-09-22 | 2016-05-10 | Spin Transfer Technologies, Inc. | Magnetic tunnel junction structure for MRAM device |
| US9536748B2 (en) | 2014-10-21 | 2017-01-03 | Lam Research Corporation | Use of ion beam etching to generate gate-all-around structure |
| US9373779B1 (en) | 2014-12-08 | 2016-06-21 | Micron Technology, Inc. | Magnetic tunnel junctions |
| US9502642B2 (en) | 2015-04-10 | 2016-11-22 | Micron Technology, Inc. | Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions |
| US9520553B2 (en) | 2015-04-15 | 2016-12-13 | Micron Technology, Inc. | Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction |
| US9530959B2 (en) | 2015-04-15 | 2016-12-27 | Micron Technology, Inc. | Magnetic tunnel junctions |
| US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
| US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
| US9257136B1 (en) | 2015-05-05 | 2016-02-09 | Micron Technology, Inc. | Magnetic tunnel junctions |
| US9960346B2 (en) | 2015-05-07 | 2018-05-01 | Micron Technology, Inc. | Magnetic tunnel junctions |
| JP2016219452A (ja) * | 2015-05-14 | 2016-12-22 | 富士通株式会社 | 多層基板及び多層基板の製造方法 |
| US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
| US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
| US9666792B2 (en) | 2015-08-12 | 2017-05-30 | Qualcomm Incorporated | Shadow-effect compensated fabrication of magnetic tunnel junction (MTJ) elements |
| US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
| US9685604B2 (en) * | 2015-08-31 | 2017-06-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Magnetoresistive random access memory cell and fabricating the same |
| KR102369523B1 (ko) | 2015-09-08 | 2022-03-03 | 삼성전자주식회사 | 자기 저항 메모리 장치 및 그 제조 방법 |
| US9660177B2 (en) * | 2015-09-09 | 2017-05-23 | Headway Technologies, Inc. | Method to minimize MTJ sidewall damage and bottom electrode redeposition using IBE trimming |
| US10340445B2 (en) | 2015-09-25 | 2019-07-02 | Intel Corporation | PSTTM device with bottom electrode interface material |
| CN108028313B (zh) | 2015-09-25 | 2022-04-15 | 英特尔公司 | 具有多层过滤器堆叠体的psttm器件 |
| WO2017052573A1 (en) * | 2015-09-25 | 2017-03-30 | Intel Corporation | Stepped magnetic tunnel junction devices, methods of forming the same, and devices including the same |
| EP3353825A4 (en) * | 2015-09-25 | 2019-05-22 | INTEL Corporation | PSTTM DEVICE WITH FREE MAGNETIC LAYERS COUPLED BY A METAL LAYER HAVING HIGH TEMPERATURE STABILITY |
| US9768229B2 (en) * | 2015-10-22 | 2017-09-19 | Western Digital Technologies, Inc. | Bottom pinned SOT-MRAM bit structure and method of fabrication |
| US10062843B2 (en) | 2015-12-11 | 2018-08-28 | Samsung Electronics Co., Ltd. | Variable resistive memory device and method of manufacturing the same |
| US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
| US9779955B2 (en) * | 2016-02-25 | 2017-10-03 | Lam Research Corporation | Ion beam etching utilizing cryogenic wafer temperatures |
| US9680089B1 (en) | 2016-05-13 | 2017-06-13 | Micron Technology, Inc. | Magnetic tunnel junctions |
| US10628316B2 (en) | 2016-09-27 | 2020-04-21 | Spin Memory, Inc. | Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register |
| US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
| US11119910B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments |
| US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
| US11151042B2 (en) | 2016-09-27 | 2021-10-19 | Integrated Silicon Solution, (Cayman) Inc. | Error cache segmentation for power reduction |
| US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
| US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
| US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
| US10991410B2 (en) | 2016-09-27 | 2021-04-27 | Spin Memory, Inc. | Bi-polar write scheme |
| US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
| US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
| US11119936B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Error cache system with coarse and fine segments for power optimization |
| US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
| US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
| US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
| DE102017104282A1 (de) | 2017-03-01 | 2018-09-06 | Osram Opto Semiconductors Gmbh | Verfahren zur selbstjustierten Freilegung von Seitenflächen eines Halbleiterkörpers |
| JP2018152432A (ja) | 2017-03-10 | 2018-09-27 | 東芝メモリ株式会社 | 磁気記憶装置 |
| US10522749B2 (en) * | 2017-05-15 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Combined physical and chemical etch to reduce magnetic tunnel junction (MTJ) sidewall damage |
| US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
| US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
| US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
| US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
| US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
| US10658571B2 (en) * | 2017-11-17 | 2020-05-19 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method for manufacturing the same |
| US10679685B2 (en) | 2017-12-27 | 2020-06-09 | Spin Memory, Inc. | Shared bit line array architecture for magnetoresistive memory |
| US10395711B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
| US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
| US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
| US10360962B1 (en) | 2017-12-28 | 2019-07-23 | Spin Memory, Inc. | Memory array with individually trimmable sense amplifiers |
| US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
| US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
| US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
| US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
| US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
| US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
| US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
| US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
| US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
| US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
| US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
| US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
| US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
| US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
| US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
| US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
| US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
| US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
| US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
| US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
| US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
| US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
| US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
| CN110098321B (zh) * | 2018-01-30 | 2023-07-04 | 上海磁宇信息科技有限公司 | 一种制备磁性随机存储器导电硬掩模的方法 |
| US10388861B1 (en) | 2018-03-08 | 2019-08-20 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
| US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
| US10784437B2 (en) | 2018-03-23 | 2020-09-22 | Spin Memory, Inc. | Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
| US11107978B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
| US11107974B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
| US10529915B2 (en) | 2018-03-23 | 2020-01-07 | Spin Memory, Inc. | Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer |
| US10748962B2 (en) | 2018-04-24 | 2020-08-18 | International Business Machines Corporation | Method and structure for forming MRAM device |
| US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
| US11502188B2 (en) | 2018-06-14 | 2022-11-15 | Intel Corporation | Apparatus and method for boosting signal in magnetoelectric spin orbit logic |
| US11476412B2 (en) | 2018-06-19 | 2022-10-18 | Intel Corporation | Perpendicular exchange bias with antiferromagnet for spin orbit coupling based memory |
| US11616192B2 (en) | 2018-06-29 | 2023-03-28 | Intel Corporation | Magnetic memory devices with a transition metal dopant at an interface of free magnetic layers and methods of fabrication |
| US11444237B2 (en) | 2018-06-29 | 2022-09-13 | Intel Corporation | Spin orbit torque (SOT) memory devices and methods of fabrication |
| US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
| US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
| CN112599557B (zh) * | 2018-07-19 | 2023-09-12 | 联华电子股份有限公司 | 磁性随机存取存储器结构 |
| US10650875B2 (en) | 2018-08-21 | 2020-05-12 | Spin Memory, Inc. | System for a wide temperature range nonvolatile memory |
| US11088323B2 (en) * | 2018-08-30 | 2021-08-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Top electrode last scheme for memory cell to prevent metal redeposit |
| JP2020043223A (ja) * | 2018-09-11 | 2020-03-19 | キオクシア株式会社 | 磁気メモリ |
| US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
| US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
| US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
| US10910466B2 (en) | 2018-10-22 | 2021-02-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Process for tuning via profile in dielectric material |
| US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
| US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
| US11594673B2 (en) | 2019-03-27 | 2023-02-28 | Intel Corporation | Two terminal spin orbit memory devices and methods of fabrication |
| US11557629B2 (en) | 2019-03-27 | 2023-01-17 | Intel Corporation | Spin orbit memory devices with reduced magnetic moment and methods of fabrication |
| US10833258B1 (en) | 2019-05-02 | 2020-11-10 | International Business Machines Corporation | MRAM device formation with in-situ encapsulation |
| JP2021044359A (ja) * | 2019-09-10 | 2021-03-18 | キオクシア株式会社 | 磁気記憶装置 |
| US11355696B2 (en) | 2020-06-12 | 2022-06-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Magnetic tunnel junction structures and related methods |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2950243B2 (ja) * | 1996-07-15 | 1999-09-20 | 日本電気株式会社 | 磁気抵抗効果素子及びその製造方法 |
| US5946228A (en) | 1998-02-10 | 1999-08-31 | International Business Machines Corporation | Limiting magnetic writing fields to a preferred portion of a changeable magnetic region in magnetic devices |
| US6072718A (en) * | 1998-02-10 | 2000-06-06 | International Business Machines Corporation | Magnetic memory devices having multiple magnetic tunnel junctions therein |
| US6473336B2 (en) * | 1999-12-16 | 2002-10-29 | Kabushiki Kaisha Toshiba | Magnetic memory device |
| JP5013494B2 (ja) * | 2001-04-06 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | 磁性メモリの製造方法 |
| JP2002314167A (ja) | 2001-04-16 | 2002-10-25 | Sony Corp | 巨大磁気抵抗効果素子、磁気抵抗効果型ヘッド、薄膜磁気メモリ、並びに薄膜磁気センサ |
| JP2002334881A (ja) * | 2001-05-08 | 2002-11-22 | Sony Corp | 電気、磁気回路用配線、マグネティック・ランダム・アクセス・メモリ及びそれらの形成方法 |
| JP3869682B2 (ja) * | 2001-06-12 | 2007-01-17 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP3854839B2 (ja) | 2001-10-02 | 2006-12-06 | キヤノン株式会社 | 磁気抵抗素子を用いた不揮発固体メモリ |
| JP3843827B2 (ja) | 2001-12-07 | 2006-11-08 | ヤマハ株式会社 | 磁気トンネル接合素子とその製法 |
| JP3866567B2 (ja) * | 2001-12-13 | 2007-01-10 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| JP3961914B2 (ja) * | 2002-09-05 | 2007-08-22 | 株式会社東芝 | 磁気メモリ装置 |
| JP3906139B2 (ja) * | 2002-10-16 | 2007-04-18 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| JP4142993B2 (ja) * | 2003-07-23 | 2008-09-03 | 株式会社東芝 | 磁気メモリ装置の製造方法 |
-
2003
- 2003-07-23 JP JP2003200413A patent/JP4142993B2/ja not_active Expired - Fee Related
- 2003-11-07 US US10/702,574 patent/US6965138B2/en not_active Expired - Lifetime
-
2004
- 2004-07-19 TW TW093121518A patent/TWI266410B/zh not_active IP Right Cessation
- 2004-07-22 KR KR1020040057121A patent/KR100650465B1/ko not_active IP Right Cessation
- 2004-07-23 CN CNB2004100586264A patent/CN1302548C/zh not_active Expired - Fee Related
-
2005
- 2005-07-01 US US11/171,323 patent/US7291506B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20050254289A1 (en) | 2005-11-17 |
| US20050020011A1 (en) | 2005-01-27 |
| US6965138B2 (en) | 2005-11-15 |
| TW200509366A (en) | 2005-03-01 |
| JP2005044848A (ja) | 2005-02-17 |
| TWI266410B (en) | 2006-11-11 |
| KR100650465B1 (ko) | 2006-11-29 |
| CN1302548C (zh) | 2007-02-28 |
| US7291506B2 (en) | 2007-11-06 |
| KR20050011727A (ko) | 2005-01-29 |
| CN1577845A (zh) | 2005-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4142993B2 (ja) | 磁気メモリ装置の製造方法 | |
| EP2491575B1 (en) | Fabrication of mram bit lines | |
| US8574928B2 (en) | MRAM fabrication method with sidewall cleaning | |
| JP5601181B2 (ja) | 磁気抵抗効果素子及びその製造方法 | |
| CN111566832B (zh) | 用于垂直磁化的磁性穿隧结的低电阻MgO盖层 | |
| US20090130779A1 (en) | Method of Forming a Magnetic Tunnel Junction Structure | |
| JP2007073971A (ja) | 磁気メモリセルおよびその製造方法 | |
| JP2010103224A (ja) | 磁気抵抗素子、及び磁気メモリ | |
| TWI222762B (en) | Production method of magnetic memory device | |
| JP3877490B2 (ja) | 磁気素子およびその製造方法 | |
| TW201939777A (zh) | 磁性記憶裝置及其製造方法 | |
| JP3576118B2 (ja) | 磁気抵抗効果素子およびその製造方法 | |
| US10388860B2 (en) | Method for manufacturing high density magnetic random access memory devices using diamond like carbon hard mask | |
| JP2004146687A (ja) | 磁気記憶装置及びその製造方法 | |
| KR20210149084A (ko) | Ru 및 다이아몬드 형 탄소 하드 마스크를 사용하는 자기 메모리 소자 제조 방법 | |
| US20190392879A1 (en) | MAGNETIC MEMORY ELEMENT HAVING MgO ISOLATION LAYER | |
| JP2004055918A (ja) | 磁気記憶装置及びその製造方法 | |
| JP2003086773A (ja) | 磁気メモリ装置およびその製造方法 | |
| JP4516004B2 (ja) | 磁気記憶装置の製造方法 | |
| JP2005123298A (ja) | 磁気メモリー装置及びその製造方法 | |
| JP2005159240A (ja) | 磁気メモリ及びその製造方法 | |
| TW202310468A (zh) | 半導體裝置的形成方法 | |
| JP2006173166A (ja) | 磁気記憶装置の製造方法 | |
| JP2005327781A (ja) | 磁気記憶装置の製造方法 | |
| JP2005294723A (ja) | 磁気記憶装置および磁気記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060814 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080613 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |