TWI258873B - Group III nitride semiconductor multilayer structure - Google Patents
Group III nitride semiconductor multilayer structure Download PDFInfo
- Publication number
- TWI258873B TWI258873B TW94102093A TW94102093A TWI258873B TW I258873 B TWI258873 B TW I258873B TW 94102093 A TW94102093 A TW 94102093A TW 94102093 A TW94102093 A TW 94102093A TW I258873 B TWI258873 B TW I258873B
- Authority
- TW
- Taiwan
- Prior art keywords
- group iii
- nitride semiconductor
- substrate
- layer
- iii nitride
- Prior art date
Links
Landscapes
- Led Devices (AREA)
Description
1258873 九、發明說明: 【發明所屬之技術領域】 本發明係關於用以發光二極體(LED )、雷射二極體( LD )、電子裝置等之製造的III族氮化物半導體積層物。 尤其是關於可緩和III族氮化物半導體生長用基板之加工條 件,且使用具有特定的表面粗糙度的基板之III族氮化物半 導體積層物。 【先前技術】
由於III族氮化物半導體係具有相當於由可見光至紫外 光域之能量的直接遷移型之帶隙,可提供高效率的發光, 因而作爲LED或LD的製品化已被付諸實施。並且具有在 氮化鋁鎵(AlGaN)與氮化艨(GaN)的雜鍵界面,會顯現 因III族氮化物半導體的特徵之壓電效應所引起之2維電子 層等,因而即使作爲電子裝置也能獲得以先前之III-V族 化合物半導體所不能獲得的特性之潛力。 然而,由於III族氮化物半導體在單結晶之生成溫度下 則有高達2,000氣壓的氮之離解壓力,以致單結晶之生長 困難,因而若欲如同其他之III-V族化合物半導體般用作 爲磊晶生長的基板而利用III族氮化物半導體之單結晶基板 時,就現狀而言,仍是困難。於是用作爲磊晶生長之基板 ,一向是使用由藍寶石(ai2o3 )單結晶或碳化矽(SiC ) 單結晶等之由異種材質所構成之基板。 在該等異種基板,與供磊晶生長在其上的III族氮化物 半導體結晶間則有很大的晶格失配存在。例如藍寶石( •1258873
Al2〇3 )與氮化鎵(GaN )間則有16%,在Sic與氮化鎵間 則有6%之晶格失配存在。一般若有如此之大的晶格失配存 在時,如欲將結晶直接磊晶生長於基板上,則有困難,且 即使能生長也是不能獲得結晶性良好的結晶。於是欲以金 屬有機化學氣相生長(MOCVD )法使II族氮化物半導體結 晶磊晶生長於藍寶石單結晶基板或SiC單結晶基板上時, 則一向是採取如日本國專利第3 〇2 6 0 8 7號公報或特開平第 4-297023號公報所示,首先在基板上沉積由氮化鋁(A1N )或AlGaN所構成之被稱爲低溫緩衝層之層,然後在其上 以高溫使ΠΙ族氮化物半導體結晶磊晶生長之方法。 另外,除上述使用低溫緩衝層之生長方法以外,也有一 種例如如同日本國專利特開第2003-243302號公報般,在 加熱的基板上首先將氮元素/III族元素比設定爲1,000以下 (包括氮元素/ΠΙ族元素比爲0之情形)來供應III族原料 及氮源(氮元素/III族元素比若爲〇時,則僅爲III族原料 ),以形成ΠΙ族氮化物半導體後,使用III族原料與氮源 使III族氮化物半導體單結晶磊晶生長之方法的提案。 另一方面,關於基板,如欲製得表面平滑且具有優越的 結晶性之III族氮化物半導體,則被認爲必須使用表面粗糙 度非常小的基板,例如在日本國專利特開第2002-25 5 694 號公報則經將上述緩衝層設置於表面粗糙度爲以Rms値計 則爲〇· 1奈米以下、以Ra値計則爲0.06奈米以下之基板 上後,生長ΠΙ族氮化物半導體單結晶。然而,使用於ΠΙ 族氮化物半導體生長用基板的藍寶石或碳化砂,係硬度高 1258873 ,如欲使其表面粗糙度變得小則必須付出很大的勞力’ w 致有成本增加之問題。 另外,在日本國專利特開第2002-093726號公報’則爲 製得減少轉位密度的具有優越結晶性之ΠΙ族氮化物半導體 ,則將III族氮化物半導體單結晶生長於藉由設置遮罩而蝕 刻之方法將周期性之溝形成於表面的基板上。然而’設置 遮罩之措施將導致製程變得複雜,成本也會增加。 【發明內容】
本發明之目的係使用容易加工且低成本之基板’以提供 一種表面平滑且具有優越的結晶性之III族氮化物半導體積 層物及使用其積層物之ΠΙ族氮化物半導體發光元件。 如上所述,將ΙΠ族氮化物半導體單結晶磊晶生長於異 種基板時,一般則採用將例如在日本國專利第3026087號 公報、特開平第4-297023號公報及特開第2003 -243 302號 公報等所提案之首先在基板表面形成緩衝層,其後則在其 緩衝層上使ΙΠ族氮化物半導體單結晶磊晶生長之方法。 本發明人發現如上述隔著緩衝層而使III族氮化物半導 體單結晶磊晶生長時,與直接生長於基板之情形比較,若 使用ΙΠ族氮化物半導體單結晶容易向橫方向生長,且在基 板表面具有特定的平均深度之溝者時,則可抑制製造成本 同時可製得表面平滑的ΙΠ族氮化物半導體單結晶層而完成 本發明。 換言之,本發明係提供如下所述之發明。 (1 ) 一種ΙΠ族氮化物半導體積層物,其特徵爲其係在 1258873 基板上設置由 A1 x G a! _ x N ( 0 g x S 1 )之柱狀結晶 或島狀結晶所構成之緩衝層’且在該緩衝層上設 置 AlxInyGau-yNCOSxSl、〇$y$l、〇Sx + y ^ 1 )之單結晶層者,且基板表面係非周期性地具 有平均深度爲0.01〜5微米之溝。 (2 ) 如上述第(1 )項之111族氮化物半導體積層物’ 其中溝之平均深度爲ο.1〜1微米。
(3 ) 如上述第(1 )或(2 )項之III族氮化物半導體積 層物,其中基板爲藍寶石卓結晶或SiC卓結晶。 (4 ) 如上述第(1 )至(3 )項中任一項之III族氮化物 半導體積層物,其中緩衝層係含有柱狀結晶。 (5 ) 如上述第(1 )至(4 )項中任一項之III族氮化物 半導體積層物,其中緩衝層之厚度爲1〜100奈 米。 (6 ) 如上述第(1 )至(5 )項中任一項之ΠI族氮化物 半導體積層物,其中緩衝層係一面將氮元素/III 族兀素比設疋爲1,000以下(係包括氮元素/III族 元素比爲0之情形)而供應III族原料及氮源(在 氮元素/III族元素比爲〇之情形下則僅爲ΙΠ族原 料)一面形成者。 (7 ) 如上述第(1 )至(6 )項中任一項之III族氮化物 半導體積層物,其中單結晶層之厚度爲1〜20微 米。 (8 ) 如上述第(1 )至(7 )項中任一項之III族氮化物 1258873 半導體積層物,其中單結晶層係一面將氮元素/III 族元素比設定爲1,600〜3,200而供應III族原料 及氮源一面形成者。 (9 ) 如上述第(1 )至(8 )項中任一項之III族氮化物 半導體積層物,其中單結晶層係將基板溫度設定 爲1,000〜1,300°C之範圍所形成者。 (10) 如上述第(9 )項之III族氮化物半導體積層物, 其中基板溫度係在於1,〇 5 0〜1,2 0 0 °C之範圍。
(11) 一種III族氮化物半導體發光元件,其特徵爲在如 鲁 上述第(1 )至(10)項中任一項之ΠΙ族氮化物 半導體積層物之單結晶層上,設置包括η型層、 發光層及Ρ型層之III族氮化物半導體層,且負極 及正極係分別設置於特定位置。 - (12) 如上述第(1 1 )項之III族氮化物半導體發光元件 - ,其中III族氮化物半導體層係將η型層、發光層 及Ρ型層依此順序所設置,且負極及正極係分別 設置於該η型層及ρ型層。 β (13) 一種III族氮化物半導體用基板,其特徵爲在表面 非周期性地具有平均深度爲〇. 〇 1〜5微米之溝。 (14) 如上述第(13)項之III族氮化物半導體用基板, 其中溝之平均深度爲0.1〜1微米。 (15) 如上述第(13)或(1〇項之III族氮化物半導體 用基板,其中基板係藍寶石單結晶或SiC單結晶 1258873 '16) 一種nl族氮化物半導體積層物之製造方法,係包 括:一面將氮元素/III族元素比設定爲1,〇〇〇以下 (係包括氮元素/III族元素比爲〇之情形)而供 應III族原料及氮源(在氮元素/III族元素比爲〇 之情形下則僅爲III族原料)一面形成由AlxGai_ XN ( 0 g X ‘ 1 )所構成之緩衝層之步驟;與其後則 使用III族原料與氮源,在該緩衝層上使
AlxIiiyGai_x-yN ( 1、0 ^ y ^ 1、0 ^ χ + y〈 ! )之單結晶層進行氣相生長之步驟。 (17) —種III族氮化物半導體積層物之製造方法,係包 括:在表面非周期性地具有平均深度爲0.0 1〜5 微米之溝且經予以加熱之基板上,在400〜6001 之基板溫度下供應ΠΙ族原料與氮源以形成由 AUGahN ( 0 S X S 1 )所構成之層,其後停止供 應III族原料,並在900〜1,000°C下施加熱處理 之緩衝層形成步驟;與其後則使用III族原料與氮 源,在該緩衝層上使AUIriyGa^x-yN ( 0 S X g 1、〇 Sy$l、O^x + y$l)之單結晶層進行氣相生長 之步驟。 若根據本發明,藉由在基板上設置由柱狀結晶或島狀結 晶的 AlxGai_xN ( 0 S X S 1 )所構成之層,並在其上使由 AlxInyGamN ( 〇$ 1、0$ 1、〇$ X + y ‘ 1 )單結晶 所構成之層進行嘉晶生長時,則即使在基板表面非周期性 地具有平均深度爲0.0 1〜5微米之溝的情形下’也可製得 -10 - •1258873 表面平滑且具有優越的結晶性之III族氮化物半導體。 換言之,若根據本發明,則在不必施加由晶錠切出的基 板之表面平滑化加工下以及可在不必經由簡單的平滑化加 工、或藉由設置遮罩的蝕刻來形成周期性的溝下,即可製 得表面平滑且具有優越的結晶性之III族氮化物半導體,因 此,可大幅度地簡化基板加工步驟,使得製造成本降低。 〔實施發明之最佳方式〕
本發明之III族氮化物半導體積層物之基板,係可在不 受到任何限制下使用藍寶石單結晶(Al2〇3 ; A面、C面、 Μ面、R面)、尖晶石單結晶(MgAl2〇4) 、ZnO單結晶、 L i A1 Ο 2單結晶、L i G a 0 2單結晶、M g Ο單結晶等之氧化物單 結晶,Si單結晶、SiC單結晶、GaAs單結晶、及Ζ;γΒ2等 之硼化物單結晶等習知基板材料。該等中較佳爲藍寶石單 結晶或S i C單結晶。並且,基板之面方位並無特殊限定。 另外,恰當的基板也可,賦予偏移(〇 ff )角之基板也可。 基板係一般由單結晶之晶錠切出成250〜1,000微米之厚 度,但是其時一定會在表面造成非周期性的溝狀加工傷。 在本發明中,較佳爲將存在於基板表面的該非周期性的溝 之平均深度限爲〇 · 〇 1〜5微米之範圍。溝之平均深度若大 於5微米時,則半導體積層物表面之平滑性將惡化,因而 不佳。相反地,若將溝之平均深度抑制成小於0.0 1微米時 ,則在加工上將耗時間,使得製造成本增加。溝之平均深 度更佳爲0.1〜1微米之範圍,特佳爲0.2〜0.5微米之範 圍 。 • 1258873 在本發明中所謂「非周期性地」係意謂各溝之方向非爲 一定,或是即使方向爲一定但是其間隔並非爲一定。第1 圖係經以實施例1所製得III族氮化物半導體積層物之剖面 之SEM照片(倍率爲2,000倍),第2圖係將第1圖以模 式表示之圖。在第2圖中係在A、B、C、D、E及F之6處 有溝存在,但是其間隔並非爲一定。
另外,在本發明中所謂「溝」係意謂在基板之剖面之 SEM照片中比基板表面之最高部(第2圖中之a)與最低 部(第2圖中之b)與中間面(第2圖中之c)爲低,且基 鲁 板面變成極小之部份。並且,溝之「平均深度」係意謂中 間面之深度(第2圖中之h )。 只要是基板表面之溝深度能符合上述範圍,則溝之寬度 與間隔係不致於大幅度地影響到半導體表面之平滑性。一 般而言,基板表面之溝寬度爲〇· 1〜1 0微米之範圍,溝間 . 隔爲5〜20微米之範圍。 由晶錠切出基板之方法,可在不受到任何限制下使用以 電解沉積鋼絲鋸作總括切割之方法,使用內徑(ID )式刀 β 片作個別切割之方法等之習知方法。其中由於以電解沉積 鋼絲鋸作總括切割之方法係以一次切斷步驟即可同時處理 許多片,因而較佳。 由晶錠切出之基板,其溝平均深度若爲5微米以上時, 則必要時也可施加藉由各種磨具例如金剛石磨輪的硏磨等 之定厚加工。 由晶錠切出之基板或受到定厚加工的基板,在其表面則 -12 - 1258873 有加工變質層存在。該加工變質層將對後續之緩衝層及單 結晶層之形成帶來不良影響之可能性是高,因而應予以除 去。 除去加工變質層之方法,可在不受到任何限制下使用一 般所採取之例如在800〜1,000°C下之熱氧化法、使用02 電漿等之犧牲氧化法、使用鹵素系氣體電漿之蝕刻法、在 1,5 00〜1,800 °C基板溫度下之表面昇華法及熱磷酸以及熔 融KOH等之蝕刻法等。
緩衝層雖然是由以AlxGa^N ( OS 1 )所表示之A1和 /或由Ga與N所構成之化合物,但是其組成係按照將生長 在其上之III族氮化物半導體單結晶而作適當選擇即可,地 可僅爲未含有Ga之A1N,或僅爲末含有A1之GaN。 緩衝層係以業者所周知之特定製法所形成。其一爲在經 予以加熱的基板上,一面將氮元素/III族元素比設定爲 1,000以下(係包括氮元素/ III族元素比爲0之情形)而供 應III族原料及氮源(在氮元素/III族元素比爲〇之情形時 則僅爲III族原料)一面形成由AlxGai-xN ( OS 1 )所構 成之緩衝層之方法,其詳細係例如已揭示於日本國專利特 開第200 3 -243 302號公報。在此所謂氮元素/III族元素比, 係意謂供應於基板上之氮源及III族原料之莫耳比。即使未 特別地供應氮源,但是氮將因附著於反應爐壁面、天花板 及承受器等的附著物之分解而獲得供應,所以也能形成出 由AlxGa^xNCOSxgl)所構成之層。 其他之方法是將基板溫度設定爲400〜600 °C左右之比較 1258873 低溫度,然後,在基板上供應III族原料與氮源以形成由 A1 x G a〗_ x N ( 0 ^ x $ 1 )所構成之層,其後停止供應〗π族原 料’並在9 0 0〜1 , 〇 〇 〇艽下實施稱爲結晶化的熱處理之方法 ’其詳細係以所謂低溫緩衝層而已在例如日本國專利第 3 02608 7號公報或特開平第4-297023號公報等中有所揭示
構成緩衝層之AlxGai_xN(0SxSl)若爲島狀結晶或柱 狀結晶時,則生長在其上的111族氮化物半導體單結晶之橫 方向生長將更加受到促進,因而較佳。 φ 所謂「島狀結晶」係意謂由寬度爲由1奈米至500奈米 、高度爲由5奈米至100奈米左右之島狀粒子塊所密集的 結晶塊之集合。即使爲如同島狀結晶之分佈並非爲過於緻 密,在結晶塊與結晶塊間看得到基板表面般之結構也不妨 。第3圖係實施例1之III族氮化物半導體積層物之剖面之 _ ΤΕΜ照片(倍率爲200萬倍),第4圖係將第3圖以模式 表示之圖。在第4圖中1 ' 2及3係分別爲島狀結晶。 所謂「柱狀結晶」係意謂由寬度爲由〇.1奈米至奈 I 米、高度爲由10奈米至5 00奈米左右的柱狀粒子所集合之 結晶。第5圖係實施例4的III族氮化物半導體積層物之剖 面之TE Μ照片(倍率爲5 0萬倍),第6圖係將第5圖以 模式表示之圖。第6圖中1 1、12及1 3係分別爲柱狀結晶 緩衝層之厚度係以1奈米以上爲佳。小於1奈米時’則 不能製得表面平滑的半導體積層物。更佳爲5奈米以上’ -14 - 1258873 進一步更佳爲1 0奈米以上。在柱狀結晶之情形下,則以Ο 奈米以上爲特別佳。膜厚之上限雖然不一定須加以限制, 但是即使設定爲2 0 0奈米以上’其上的氮化物半導體單結 晶之磊晶生長的膜厚相依性並非爲顯著。相反地’設定爲 必要以上之膜厚,將徒然增加生長所需之時間而已’因而 不佳。較佳爲1 〇〇奈米以下之膜厚即可°緩衝層若爲島狀 結晶或柱狀結晶時,則緩衝層與單結晶層之界面係一般呈 凹凸,但是以最高的部份視爲緩衝層之厚度。
用以以形成緩衝層之III族原料’係可以使用三甲基鋁 (ΤΜΑ )、三乙基鋁(TEA )、三級-丁基鋁、三甲基鎵( TMG )、三乙基鎵(TEG )、三級-丁基鎵、及該等之混合 物。氮源係可以使用氨氣、聯氨類、嫌丙基胺類及該等之 混合物。載氣係可以使用氫、氮及該等之混合物。 供形成在緩衝層上之以通式AUIriyGanyN ( OS xS 1、〇 ^ y $ 1、〇 ^ x + y ^ 1 )所表示的單結晶層之組成係雖然可 按照目的之半導體元件來作適當的選擇,但是從向橫方向 生長之觀點來考量,則以未摻雜的或比較低濃度的11型之 摻矽(Si)、摻鍺(Ge)或視目的而以p型之摻鎂(Mg) 的 AlxInyGa 卜x_yN 爲佳。 如欲吸收基板表面之凹凸以製得具有平滑表面之半導體 積層物,單結晶層之厚度則需要某一程度,1微米以上爲 佳。更佳爲2微米以上,特佳爲8微米以上。上限雖然並 無,但是也應額慮到元件特性,太厚時,則只使增加成本 而已,在本發明,則只要有20微米即已足夠於製得良好的 1258873 平滑性。較佳爲1 〇微米以下。
AlxInyGa^.yNCOSxSl、osygi、0gx + 單糸士 晶之生長方法及條件係有各種方法及條件已爲眾所皆知, 只要能生長出A1 x I n y G a! _ x _ y N單結晶,則使用任何方法及 條件皆可以。
從促進向橫方向的生長之觀點來考慮,則基板溫度較佳 爲設定爲如1,〇〇〇〜l,300°c之高一些溫度,更佳爲設定爲 1,0 5 0〜1,2 0 0 °C。另外基於相同觀點,原料氣體之氮元素 /III族元素比也是以設定爲如1,600〜3,200之高一些比率 爲佳。
Al、Ga及N源係可使用與緩衝層之情形相同之原料。在 含有In的組成之情形時,可將三甲基銦(TMI )、三乙基 銦(TEI )、三級-丁基銦、環戊二烯基銦(CpUn )等用作 爲原料。 對本發明之III族氮化物半導體積層物再進一步形成各 種組成及結構的ΙΠ族氮化物半導體單結晶層,藉此,即可 製得目的的半導體元件。例如作爲目的之元件爲發光元件 時,則在本發明之ΠΙ族氮化物半導體積層物上再將由Iu 族氮化物半導體單結晶所構成之η型層、發光層及p型層 依此順序而積層,並依照常法使負極及正極分別設置於η 型層及Ρ型層,藉此即可製得。 基板若使用SiC單結晶時’則也可利用SiC單結晶之導 電性而將負極設置於基板。此種情形下,較佳爲對AlxGa^ XN ( OS 1 )單結晶層摻雜低濃度之Si或Ge等之η型摻 -16 - 1258873 質。 並且,也可將P型Sic單結晶用作爲基板,並對八1?(0&1_ XN ( 0 S X $ 1 )單結晶層摻雜Mg以作爲p型,並在其上將 p型層、發光層、η型層依此順序而積層’然後在基板設置 正極,在η型層設置負極以作爲發光元件。 【實施方式】 〔實施例〕 (實施例1 )
由n-SiC晶錠以#400之電解沉積鋼絲鋸予以總括切割成 厚度爲4 5 0微米之板狀以製得S i C單結晶基板。此時,則 在基板加工面在0.1微米以數條至10條左右之密度形成出 由非周期性溝所構成之加工傷。其溝之深度爲以最大-最小 之高低差計則爲1微米左右,亦即以平均深度計則爲0.5 微米左右。 以丙酮對該基板施加有機洗淨後,使用乾鈾刻裝置實施 表面之蝕刻處理,以除去加工變質層。其係使用氯系氣體 ,並以RF功率爲1 kW、偏壓爲300 W之條件下進行5分 鐘之蝕刻處理。平均蝕刻深度係設定爲2微米。結果雖然 在蝕刻處理前已存在的非周期性溝是仍然存在,但是已獲 得改善成以最大-最小高低差計則爲0.8微米,亦即,以平 均深度計則爲〇 . 4微米左右。 然後,經實施該使用氯系氣體的蝕刻處理之基板表面, 其蝕刻殘渣則再進一步在蝕刻裝置中實施使用氧的氧化處 理以除去表面之殘渣,同時施加碳化矽基板之表面氧化膜 1258873 形成處理。此氧化膜形成處理係在直至進行磊晶生長前的 氟酸處理爲止之期間,爲使基板表面保持成清淨所施加者 接著,說明使用上述基板,在其上使緩衝層及單結晶層 生長以製造本發明之III族氮化物半導體積層物之次序如下
經形成氧化膜之基扳係在放入磊晶生長裝置之前,以HF :H20 = 1 : 1之稀氟酸加以洗淨•乾燥,然後將基板擺置 於經塗敷SiC之石墨載具上後放入生長裝置。然後,在將 受到插裝在石墨載具的熱電偶所測溫·控制的生長裝置中 ,在氫氣流通狀態下升溫至l,l〇〇°C,以除去殘留於表面之 自然氧化膜。 經除去氧化膜後,則將溫度降低至60(TC,然後使作爲 III族原料而經在TMG中鼓泡之氫氣流通20 seem、使作爲 氮源之NH3以4 slm之流量流通10分鐘,其後則停止供應 ΙΠ族原料,使溫度上升於900 °C以處理5分鐘,以形成出 由GaN所構成之緩衝層。另外,「seem」係表示經換算成 標準狀態體積之cm3/min、「slm」係表示經換算成標準狀 態體積之Ι/min。 接著,將溫度升溫至1,1 〇〇 °C,然後作爲III族原料而供 應20 seem經在TMG中鼓泡之氫氣,作爲氮源而以4 slm 之流量供應NH3,以使GaN單結晶層生長4微米,以製得 本發明之ΠΙ族氮化物半導體積層物。此時之氮元素/III族 元素比爲1,600。GaN單結晶層之表面粗糙度以Ra値計則 1258873 爲2 0奈米,呈非常平滑的表面。 第1圖係經以本實施例所製得之III族氮化物半導體積 層物在倍率爲2,000倍下之剖面之SEM照片,第2圖係其 模式圖。由該等圖即可知,SiC基板表面之溝係呈非周期 性,其平均深度爲0.4微米。第3圖及第4圖係在倍率爲 2 00萬倍時之剖面之TEM照片與其模式圖。由該等圖即可 知緩衝層係島狀結晶,其厚度爲1 〇奈米。 (實施例2 )
除將GaN單結晶層之生長溫度變更爲l,〇〇〇°C之外’其 餘則與實施例1同樣地製得ΙΠ族氮化物半導體積層物。在 所製得之半導體積層物表面尙殘留一些孔洞’其表面粗糙 度如以Ra値計則爲100奈米,雖然比實施例1爲差’但是 具有足夠的平滑性。 (實施例3 ) 使用實施例1之ΠΙ族氮化物半導體積層物’並以業者 習知之方法製造GaN系具有46 0奈米發光波長之發光元件。 亦即,在實施例1,緊接著GaN單結晶層之生長’摻雜 劑使用SiH4積層由載子濃度爲lxl〇19/cm3之摻矽的GaN 層所構成之η型層。其後使基板溫度降低於75 0 °C ’作爲 發光層而積層由In〇.i6Ga〇.84N ( 3奈米厚度)/GaN ( 7奈米 厚度)之5周期所構成之MQW’然後再度升高基板溫度以 積層1〇〇奈米之由摻鎂的GaN層所構成之p型層。 然後,以通常微影照相術步驟興乾蝕刻步驟除去P型層 及發光層之一部份以使摻矽的n型層露出’然後形成由 1258873
Ti/Al所構成之負極,在剩下之P層上則形成由NiO/Au所 構成之透光性電極與由Au所構成的焊墊電極所構成之正極 ,以作爲發光元件。 經評估該發光元件之性能,結果在20 mA電流下發光輸 出爲4 mW,且順方向電壓爲3.2 V,顯現出良好性能。 (實施例4 )
在經由實施例1所切成爲板狀之基板,以#400金剛石磨 輪施加定厚加工至3 5 0微米,以改善其表面粗糙度。結果 在基板表面形成由未具有周期性·方向性的溝所構成之加 ® 工傷,其深度爲以最大-最小之高低差計則爲0.6微米左 右,亦即,以平均深度計則爲0.3微米,因此比較定厚加 工前獲得改善。 '
爲除去加工變質層,則使用24(TC之熱磷酸施加10分鐘 之蝕刻處理。基板表面之溝深度係以最大-最小高低差計 爲〇·4微米左右,亦即,以平均深度計則降低成0.2微米。 蝕刻後之基板係經水洗後則以熱氧化爐將氧化膜形成於其 表面。 緩衝層之形成係以日本國專利特開第2003 -243302號公 報所揭示之方法進行。亦即,直至基板表面上之自然氧化 膜除去過程係以與實施例1同樣地實施,其後則在保持基 板溫度爲1,1 〇〇 t之狀態下,打開氨配管之控制閥,開始使 氨流通於爐內。接著,同時切換TMG與TMA之配管的控 制閥,使含有TMG與TMA的蒸氣之氫氣供應於反應爐內 ’以在基板上形成爲AlGaN所構成之緩衝層。所供應的 -20 - 1258873 TMG與ΤΜ A之混合比,係加以調節成以莫耳比率計爲2 : 1,氨量則加以調節成氮元素/ π I族元素比爲8 5。 經處理6分鐘後,同時切換TMG與TMA之配管的控制 閥,停止對反應爐內供應含有TMG與TMA的蒸氣之氫氣 。接著,也停止供應氨,然後,以此狀態下保持3分鐘。經 3分鐘的退火後,切換氨配管之控制閥,對爐內再度開始供 應氨氣。在以此狀態使氨流通4分鐘之狀態下實施退火。
其次,進行厚度爲4微米的GaN單結晶層之形成,以製 得本發明之III族氮化物半導體積層物。GaN單結晶層之 β 生長係以下述次序進行,亦即,將基板溫度調節成 ,並以氫作爲載氣,以氮元素/III族元素比能成爲3,2 00之 方式以8 s 1 m之流量供應氨,以2 0 s c c m之流量供應含有 TMG的蒸氣之氫氣。並且又供應SiH4以摻雜矽。然而,Si * 濃度若太濃時^將導致結晶的縱方向生長速度增加’因而 - 將SiH4之流量調整成Si濃度爲比較低濃度之lxl〇18/cm3。
結果所製得之半導體積層物之GaN單結晶層表面粗糙度 ,係以Ra値計則爲20奈米之非常平滑者。另外,第5圖 及第6圖係本實施例之III族氮化物半導體積層物在倍率爲 50萬倍下之剖面之TEM照片與其模式圖。由該等圖即可 知緩衝層係柱狀結晶,且其厚度爲5 0奈米。 (實施例5 ) 使用實施例4之III族氮化物半導體積層物並與實施例3 同樣地製得發光元件。但是爲利用SiC基板之導電性,則 在SiC基板背面蒸鍍鎳以作爲負極。 -21 - 1258873 絰評估該發光元件之性能’結果在電流爲2 0 m A下發光 輸出爲4 m W、順方向電壓爲3 · 5 V,顯現出良好性能。 〔產業上之利用性〕 當將本發明之ΠΙ族氮化物半導體積層物利用於發光二 極體(LED )、雷射二極體(LD )、電子裝置等時,當可 簡化該等之製造步驟,使得製造成本降低低減,因而其在 產業上之利用價値非常大。 【圖式簡單說明】
第1圖係以實施例1所製得ΠΙ族氮化物半導體積層物 · 之剖面之SEM照片(倍率爲2,000倍)。 第2圖係將第1圖以模式表示之示意圖。 第3圖係以實施例1所製得III族氮化物半導體積層物 之剖面之TEM照片(倍率爲200萬倍)。 - 第4圖係將第3圖以模式表示之示意圖。 _ 第5圖係以實施例4所製得III族氮化物半導體積層物 之剖面之TEM照片(倍率爲50萬倍)。 第6圖係將第5圖以模式表不之不蒽圖。 € 【主要元件符號說明】 A、B、C、D、E、F 溝之位置 a 基板表面之最局部 b 基板表面之最低部 c 中間面 1、2、3 島狀結構 1 1、1 2、1 3 柱狀結晶 -22 -
Claims (1)
1258873 十、申請專利範圍: 1 · 一種ΠΙ族氮化物半導體積層物,其係在基板上設置由 AUGahN ( 0 ^ X ^ 1 )之柱狀結晶或島狀結晶所構成 之緩衝層,而在該緩衝層上設置AUInyGai+yN ( 〇 $ x $ 1 ' 0 S y S 1、0 S x + y S 1 )之單結晶層者,且基板 表面係非周期性地具有平均深度爲〇 . 〇 1〜5微米之溝 2 · 如申請專利範圍第1項之III族氮化物半導體積層物’
其中溝之平均深度爲0.1〜1微米。 3 · 如申請專利範圍第1項之III族氮化物半導體積層物’ 其中基板爲藍寶石單結晶或SiC單結晶。 4. 如申請專利範圍第1項之III族氮化物半導體積層物’ 其中緩衝層係含有柱狀結晶。 5 · 如申請專利範圍第1項之III族氮化物半導體積層物’ 其中緩衝層之厚度爲1〜100奈米。 6 . 如申請專利範圍第丨項之III族氮化物半導體積層物’ 其中緩衝層係一面將氮元素/111族元素比設定爲1,0 0 0 以下(係包括氮元素/III族元素比爲0之情形)而供 應III族原料及氮源(在氮元素/III族元素比爲0之情 形下則僅爲III族原料)一面形成者。 7 .如申請專利範圍第1項之III族氮化物半導體積層物’ 其中單結晶層之厚度爲1〜2 0微米。 8 .如申請專利範圍第1項之III族氮化物半導體積層物’ 其中單結晶層係一面將氮元素/III族兀素比3又疋爲 -23 - 1258873 1,6 00〜3,20 0而供應III族原料及氮源一面形成者。 9. 如申請專利範圍第1項之III族氮化物半導體積層物’ 其中單結晶層係將基板溫度設定爲1,000〜l,3 00°c之 範圍所形成者。 10.如申請專利範圍第9項之III族氮化物半導體積層物 其中基板溫度係在於1,〇5〇〜1,200°C之範圍。
1 1 . 一種III族氮化物半導體發光元件,其特徵爲在如申請 專利範圍第1至10項中任一項之ΠΙ族氮化物半導體 積層物之單結晶層上,設置包括η型層、發光層及p · 型層之III族氮化物半導體層,且負極及正極係分別設 置於特定位置。 1 2 .如申請專利範圍第1 1項之III族氮化物半導體發光元 件,其中π I族氮化物半導體層係將η型層、發光層及 - Ρ型層依此順序所設置,且負極及正極係分別設置於 該η型層及ρ型層。 13. —種III族氮化物半導體用基板,其特徵爲在表面非周 期性地具有平均深度爲〇.〇1〜5微米之溝。 H 1 4.如申請專利範圍第1 3項之III族氮化物半導體用基板 ,其中溝之平均深度爲0.1〜1微米。 1 5 ·如申請專利範圍第1 3項之III族氮化物半導體用基板 ,其中基板係藍寶石單結晶或SiC單結晶。 16. —種III族氮化物半導體積層物之製造方法,係包括: 一面將氮元素/III族元素比設定爲丨,000以下(係包括 氮元素/III族元素比爲0之情形)而供應III族原料及 -24 - '!258873 孰源(在氣兀素/ III族兀素比爲0之情形下則僅爲 族原料)一面形成由 AlxGauNCogx^i)所構成之 緩衝層之步驟;與其後則使用III族原料與氮源,在該 緩衝層上使 AUItiyGa^x-yN ( OSxg ii、〇gx + y S 1 )之單結晶層進行氣相生長之步驟。
17. —種III族氮化物半導體積層物之製造方法,係包括: 在表面非周期性地具有平均深度爲〇 . 〇 1〜5微米之溝 且經予以加熱之基板上,在4 0 0〜6 0 0。(:之基板溫度下 供應III族原料與氮源以形成由AUGahN ( OS 1 ) 所構成之層,其後停止供應ΙΠ族原料,並在900〜 1,〇〇〇 °C下施加熱處理之緩衝層形成步驟;與其後則使 用III族原料與氮源,在該緩衝層上使AlxInyGai_x yN (0$XS1、Ogygl、〇SX + ygl)之單結晶層進行 氣相生長之步驟。
-25 -
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004017368 | 2004-01-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200531314A TW200531314A (en) | 2005-09-16 |
TWI258873B true TWI258873B (en) | 2006-07-21 |
Family
ID=37620871
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW94102093A TWI258873B (en) | 2004-01-26 | 2005-01-25 | Group III nitride semiconductor multilayer structure |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR100841269B1 (zh) |
CN (1) | CN100524624C (zh) |
TW (1) | TWI258873B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI398016B (zh) * | 2007-02-07 | 2013-06-01 | Advanced Optoelectronic Tech | 具三族氮化合物半導體緩衝層之光電半導體元件及其製造方法 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101066135B1 (ko) * | 2006-05-10 | 2011-09-20 | 쇼와 덴코 가부시키가이샤 | Ⅲ족 질화물 화합물 반도체 적층 구조체 |
CN101452976B (zh) * | 2007-12-06 | 2011-03-30 | 泰谷光电科技股份有限公司 | 高亮度发光二极管结构 |
EP2589069A2 (en) * | 2010-06-30 | 2013-05-08 | Corning Incorporated | Method for finishing silicon on insulator substrates |
US20140027770A1 (en) * | 2011-04-08 | 2014-01-30 | Kazuyuki IIzuka | Semiconductor laminate and process for production thereof, and semiconductor element |
CN103107257B (zh) * | 2011-11-10 | 2015-09-09 | 展晶科技(深圳)有限公司 | Led磊晶结构及制程 |
CN108461589B (zh) * | 2018-03-27 | 2019-11-12 | 华灿光电(浙江)有限公司 | 一种发光二极管的外延片及其制作方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3306578B2 (ja) * | 1996-10-24 | 2002-07-24 | 昭和電工株式会社 | 化合物半導体エピタキシャルウエハ |
JP4185215B2 (ja) * | 1999-05-07 | 2008-11-26 | 弘之 松波 | SiCウエハ、SiC半導体デバイス、および、SiCウエハの製造方法 |
JP2001122693A (ja) * | 1999-10-22 | 2001-05-08 | Nec Corp | 結晶成長用下地基板およびこれを用いた基板の製造方法 |
JP2002093726A (ja) * | 2000-07-13 | 2002-03-29 | Univ Meijo | 半導体素子の製造方法及び半導体素子 |
-
2005
- 2005-01-25 TW TW94102093A patent/TWI258873B/zh active
- 2005-01-25 CN CNB2005800023996A patent/CN100524624C/zh active Active
- 2005-01-25 KR KR20067013720A patent/KR100841269B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI398016B (zh) * | 2007-02-07 | 2013-06-01 | Advanced Optoelectronic Tech | 具三族氮化合物半導體緩衝層之光電半導體元件及其製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100524624C (zh) | 2009-08-05 |
TW200531314A (en) | 2005-09-16 |
CN1910738A (zh) | 2007-02-07 |
KR100841269B1 (ko) | 2008-06-25 |
KR20060112685A (ko) | 2006-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5307975B2 (ja) | 窒化物系半導体自立基板及び窒化物系半導体発光デバイス用エピタキシャル基板 | |
KR101321654B1 (ko) | Ⅲ족 질화물 반도체 성장용 기판, ⅲ족 질화물 반도체 에피택셜 기판, ⅲ족 질화물 반도체 소자 및 ⅲ족 질화물 반도체 자립 기판, 및 이들의 제조 방법 | |
JP5491065B2 (ja) | ウエハ生産物を作製する方法、及び窒化ガリウム系半導体光素子を作製する方法 | |
EP1709670B1 (en) | Group iii nitride semiconductor multilayer structure | |
TWI258873B (en) | Group III nitride semiconductor multilayer structure | |
TW200928016A (en) | Group iii nitride semiconductor epitaxial substrate | |
JP5060875B2 (ja) | Iii族窒化物半導体とその製造方法 | |
JP2007266472A (ja) | 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法 | |
JP2005244202A (ja) | Iii族窒化物半導体積層物 | |
CN104583470A (zh) | 氮化铝基板及iii族氮化物层叠体 | |
WO2013153729A1 (ja) | 紫外発光素子およびその製造方法 | |
WO2012043885A9 (ja) | Iii族窒化物半導体素子製造用基板の製造方法、iii族窒化物半導体自立基板またはiii族窒化物半導体素子の製造方法、およびiii族窒化物成長用基板 | |
JP2017028076A (ja) | Iii族窒化物発光素子の製造方法 | |
KR20110048795A (ko) | 반도체 기판과 이의 제조 방법 | |
JP2009023853A (ja) | Iii−v族窒化物系半導体基板及びその製造方法、並びにiii−v族窒化物系半導体デバイス | |
JP2009190936A (ja) | Iii族窒化物結晶の製造方法 | |
JP4786587B2 (ja) | Iii族窒化物半導体およびその製造方法、iii族窒化物半導体製造用基板 | |
JP4055763B2 (ja) | 窒化ガリウム系化合物半導体及び半導体基板 | |
JP4900254B2 (ja) | エピタキシャルウエハを作製する方法 | |
JP2005020026A (ja) | 窒化ガリウム系化合物半導体及び半導体基板 | |
JP2010278470A (ja) | Iii族窒化物半導体成長用基板、iii族窒化物半導体エピタキシャル基板、iii族窒化物半導体素子およびiii族窒化物半導体自立基板、ならびに、これらの製造方法 | |
JP4757834B2 (ja) | Iii族窒化物半導体およびその製造方法、iii族窒化物半導体製造用基板 | |
JP2005020027A (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
JP2008085060A (ja) | 窒化ガリウム系化合物半導体の製造方法 | |
KR20120073045A (ko) | 반도체 박막 성장 방법 및 이에 의해 성장된 반도체의 박막 |