CN1910738A - Ⅲ族氮化物半导体多层结构 - Google Patents

Abstract

本发明的一个目的是提供一种具有平滑表面且呈现优良结晶度的III族氮化物半导体多层结构，所述多层结构采用可容易加工的低成本衬底。另一个目的是提供一种包括所述多层结构的III族氮化物半导体发光器件。本发明的III族氮化物半导体多层结构包括：衬底；Al_xGa_1－xN(0≤x≤1)缓冲层，设置在所述衬底上且具有柱状或岛状晶体结构；以及Al_xIn_yGa_1－x－yN(0≤x≤1，0≤y≤1，0≤x+y≤1)单晶层，设置在所述缓冲层上，其中所述衬底在其表面上具有平均深度为0.01至5μm的非周期分布的沟槽。

Description

III族氮化物半导体多层结构

相关申请的交叉引用

本申请是基于35U.S.C§111(a)提交的申请，根据35U.S.C.§119(e)(1)，要求根据35U.S.C.§111(b)于2004年2月3日提交的临时申请No.60/541,071的优先权。

技术领域

本发明涉及一种用于制造例如发光二极管(LED)、激光二极管(LD)以及电子器件的III族氮化物半导体多层结构。更具体地说，本发明涉及一种III族氮化物半导体多层结构，包括用于生长III族氮化物半导体的衬底，所述衬底通过在宽松工作条件下的工艺中制备，并具有特定的表面粗糙度。

背景技术

III族氮化物半导体具有呈现对应于可见至紫外光的带隙能量的直接跃迁带结构，且能够实现较高的发光效率。因此，III族氮化物半导体已经用于LED和LD产品中。同时，在氮化铝镓(AlGaN)与氮化镓(GaN)之间的异质结面处，由于压电效应而产生二维电子层，这是III族氮化物半导体的特有特征。因此，即使当用于电子器件时，III族氮化物半导体也具有呈现常规III-V族化合物半导体所不具备的特性的潜质。

然而，由于在单晶生长的温度下，氮呈现出高达2,000atm的离解压力，所以很难生长III族氮化物半导体单晶。因此，不像非氮化物III-V族(除了氮化物)化合物半导体那样，目前在将III族氮化物半导体单晶衬底用于在其上外延生长III族氮化物半导体时遇到了困难。因此，III族氮化物半导体的外延生长采用由除了III族氮化物半导体单晶以外的材料例如蓝宝石(Al₂O₃)单晶或碳化硅(SiC)单晶形成的衬底。

然而，在这样的不同材料的衬底与将在该衬底上外延生长的III族氮化物半导体晶体之间存在很大的晶格失配。例如，在蓝宝石(Al₂O₃)与氮化镓(GaN)之间存在16％的晶格失配，而在SiC与氮化镓之间存在6％的晶格失配。一般而言，当衬底与将要在其上生长的晶体之间存在如此大的晶格失配时，很难在该衬底上直接外延生长晶体，且由此生长出的晶体不能呈现良好的结晶度。鉴于上述情况，通过金属有机化学气相沉积(MOCVD)在蓝宝石单晶衬底或SiC单晶衬底顶部外延生长III族氮化物半导体晶体时，通常采用日本专利号3026087或日本专利申请公开号4-297023中公开的方法，其中在衬底上沉积由氮化铝(AlN)或AlGaN形成的低温缓冲层，且高温下在缓冲层上外延生长III族氮化物半导体晶体。

除了上述采用低温缓冲层的生长方法外，还提出了一种方法(例如，日本专利申请公开号2003-243302中公开的方法)，其中III族元素源和氮源被供给到被加热的衬底上，以使氮与III族元素的比率变为1,000或更小，或仅仅将III族元素源(其中氮/III族元素的比率为0的情况下)供给到衬底上，从而形成III族氮化物半导体；随后通过利用III族元素源和氮源，外延生长III族氮化物半导体单晶。

同时，为了形成具有平滑表面且呈现优良结晶度的III族氮化物半导体，需要具有非常低的表面粗糙度的衬底。例如，日本专利申请公开号2002-255694公开了一项技术，其中在表面粗糙度(Rms)为0.1nm或更小以及表面粗糙度(Ra)为0.06nm或更小的衬底上提供如上所述的缓冲层，接着生长III族氮化物半导体单晶。然而，当采用具有高硬度的蓝宝石和碳化硅作为生长III族氮化物半导体的衬底时，为了获得非常低的表面粗糙度的衬底，需要费力的步骤，这导致制造成本的提高。

日本专利申请公开号2002-093726公开了一项用于形成具有降低的位错密度并呈现优良结晶度的III族氮化物半导体的技术，其中，对其上设置有掩模的衬底进行蚀刻，从而在该衬底表面上形成周期排列的沟槽，并在衬底上生长III族氮化物半导体单晶。然而，在衬底上设置掩模需要复杂的工艺，从而提高了制造成本。

发明内容

本发明的一个目的是提供一种具有平滑表面且呈现优良结晶度的III族氮化物半导体多层结构，所述多层结构采用可以容易地加工的低成本衬底。本发明的另一个目的是提供一种包括所述多层结构的III族氮化物半导体发光器件。

在如例如日本专利号3026087或日本专利申请公开号4-297023或2003-243302中所公开的，在由除了III族氮化物半导体之外的材料形成的衬底顶部外延生长III族氮化物半导体单晶的上述情况下，一般来说，在衬底表面上形成缓冲层，随后在缓冲层上外延生长III族氮化物半导体单晶。

本发明人发现，与在衬底上直接生长III族氮化物半导体单晶的情况相比，当如上所述通过缓冲层在衬底顶部外延生长III族氮化物半导体单晶时，单晶的生长趋向于在水平方向上进行；并且当采用其表面上具有特定的平均深度的沟槽的衬底时，可以降低制造成本，并且可以形成具有平滑表面的III族氮化物半导体单晶层。基于这些发现，实现了本发明。

相应地，本发明提供如下方面。

(1)一种III族氮化物半导体多层结构，包括：衬底；Al_xGa_1-xN(0≤x≤1)缓冲层，设置在所述衬底上且具有柱状或岛状晶体结构；以及Al_xIn_yGa_1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)单晶层，设置在所述缓冲层上，其中所述衬底在其表面上具有平均深度为0.01至5μm的非周期分布的沟槽。

(2)根据上述(1)的III族氮化物半导体多层结构，其中所述沟槽的平均深度为0.1至1μm。

(3)根据上述(1)或(2)的III族氮化物半导体多层结构，其中所述衬底由蓝宝石单晶或SiC单晶形成。

(4)根据上述(1)至(3)中任意一项的III族氮化物半导体多层结构，其中所述缓冲层包含柱状晶体颗粒。

(5)根据上述(1)至(4)中任意一项的III族氮化物半导体多层结构，其中所述缓冲层的厚度为1至100nm。

(6)根据上述(1)至(5)中任意一项的III族氮化物半导体多层结构，其中所述缓冲层通过连续供给III族元素源和氮源以使氮与III族元素的比率变为1,000或更小而形成，或者通过仅仅供给III族元素源(在氮/III族元素的比率为零的情况下)而形成。

(7)根据上述(1)至(6)中任意一项的III族氮化物半导体多层结构，其中所述单晶层的厚度为1至20μm。

(8)根据上述(1)至(7)中任意一项的III族氮化物半导体多层结构，其中所述单晶层通过供给III族元素源和氮源以使氮/III族元素的比率变为1,600至3,200而形成。

(9)根据上述(1)至(8)中任意一项的III族氮化物半导体多层结构，其中在将所述衬底的温度调节为处于1,000至1,300℃的范围内时，形成所述单晶层。

(10)根据上述(9)的III族氮化物半导体多层结构，其中将所述衬底的温度调节为处于1,050至1,200℃的范围内。

(11)一种III族氮化物半导体发光器件，包括：根据上述(1)至(10)中任意一项的III族氮化物半导体多层结构；III族氮化物半导体层，设置在所述半导体多层结构的所述单晶层的顶部，所述半导体层包括n型层、发光层以及p型层；以及负电极和正电极，设置在预定位置处。

(12)根据上述(11)的III族氮化物半导体发光器件，其中构成所述III族氮化物半导体层的所述n型层、所述发光层以及所述p型层以此顺序连续设置在所述单晶层的顶部；所述负电极设置在所述n型层上；以及所述正电极设置在所述p型层上。

(13)一种用于形成III族氮化物半导体的衬底，其在其表面上具有平均深度为0.01至5μm的非周期分布的沟槽。

(14)根据上述(13)的用于形成III族氮化物半导体的衬底，其中所述沟槽的平均深度为0.1至1μm。

(15)根据上述(13)或(14)的用于形成III族氮化物半导体的衬底，其由蓝宝石单晶或SiC单晶形成。

(16)一种制造III族氮化物半导体多层结构的方法，包括以下步骤：通过在加热的其表面上具有平均深度为0.01至5μm的非周期分布的沟槽的衬底上，供给III族元素源和氮源，以使氮与III族元素的比率变为1,000或更小，或者通过在所述衬底上仅仅供给III族元素源(在氮/III族元素的比率为零的情况下)，形成Al_xGa_1-xN(0≤x≤1)缓冲层；以及随后，通过利用III族元素源和氮源，在所述缓冲层的顶部气相生长Al_xIn_yGa_1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)单晶层。

(17)一种制造III族氮化物半导体多层结构的方法，包括以下步骤：形成缓冲层，其中将III族元素源和氮源供给到其表面上具有平均深度为0.01至5μm的非周期分布的沟槽的衬底上，同时使所述衬底的温度保持在400至600℃，从而形成Al_xGa_1-xN(0≤x≤1)层，随后停止所述III族元素源的供给，接着在900至1000℃下进行热处理；以及随后，通过利用III族元素源和氮源，在所述缓冲层的顶部气相生长Al_xIn_yGa_1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)单晶层。

根据本发明，当在衬底上提供具有柱状或岛状晶体结构的Al_xGa_1-xN(0≤x≤1)层，以及在所述Al_xGa_1-xN层上外延生长Al_xIn_yGa_1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)单晶层时，即使所述衬底在其表面上具有平均深度为0.01至5μm的非周期分布的沟槽，也可以获得具有平滑表面且呈现优良结晶度的III族氮化物半导体。

也就是说，根据本发明，在不对从晶锭上切割的衬底进行表面抛光，或仅仅简单地对衬底表面抛光，或不通过采用掩模进行蚀刻在衬底上形成周期分布的沟槽的条件下，可以获得具有平滑表面且呈现优良结晶度的III族氮化物半导体。所以，可以大大简化衬底的加工过程，从而可以降低制造成本。

附图说明

图1是SEM显微照片(放大率：2,000)，示出了在实例1中制造的III族氮化物半导体多层结构的剖面图；

图2是图1中所示显微照片的示意性表示；

图3是TEM显微照片(放大率：2,000,000)，示出了在实例1中制造的III族氮化物半导体多层结构的剖面图；

图4是图3中所示显微照片的示意性表示；

图5是TEM显微照片(放大率：500,000)，示出了在实例4中制造的III族氮化物半导体多层结构的剖面图；以及

图6是图5中所示显微照片的示意性表示。

具体实施方式

对本发明的III族氮化物半导体多层结构的衬底材料没有特定的限制，衬底可以由任何已知材料形成。已知材料的实例包括：氧化物单晶，例如蓝宝石单晶(Al₂O₃；A面、C面、M面、或R面)、尖晶石单晶(MgAl₂O₄)、ZnO单晶、LiAlO₂单晶、LiGaO₂单晶以及MgO单晶；Si单晶；SiC单晶；GaAs单晶；以及硼化物单晶，例如ZrB₂单晶。这些材料中，优选蓝宝石单晶或SiC单晶。对衬底的晶体取向没有特定的限制。衬底可以是正(just)衬底或是具有偏角的衬底。

衬底一般从单晶锭切割而成，以使其厚度为250至1,000μm。当从晶锭切割衬底时，在衬底表面上形成非周期分布的沟槽(划痕)。本发明中，衬底表面上存在非周期分布的沟槽的平均深度优选为0.01至5μm。当沟槽的平均深度超过5μm时，所得半导体多层结构的表面平滑度就会裂化，这不是优选的。相比而言，当沟槽的平均深度减小至0.01μm或更小时，衬底的加工需要进行很多工作，这提高了制造成本。沟槽的平均深度更优选0.1至1μm，尤其优选0.2至0.5μm。

这里所用的表达“非周期分布”是指沟槽不在同一个方向上取向的情况，或者沟槽在同一个方向上取向，但是沟槽之间的间隔彼此不相等的情况。图1是SEM显微照片(放大率：2,000)，示出了在实例1中制造的III族氮化物半导体多层结构的剖面图，以及图2是图1所示的显微照片的示意性表示。如图2所示，在A、B、C、D、E和F位置处提供了六个沟槽，且这些沟槽之间的间距彼此不相等。

这里所用的术语“沟槽”是指衬底表面层中凹陷的部分。各沟槽的底部的高度低于衬底剖面图的SEM显微照片中所示的衬底表面层的顶部(图2中a)与底部(图2中b)之间的中间平面(图2中c)的高度。这里所用的术语“沟槽的平均深度”是指中间平面的深度(图2中h)。

只要衬底表面上的沟槽的深度处于上述范围内，沟槽的宽度和相邻沟槽之间的间隔不会在很大程度上影响所得半导体的表面平滑度。一般来说，衬底表面上的沟槽的宽度为0.1至10μm，以及相邻沟槽之间的间隔为5至20μm。

对从晶锭切割衬底的方法没有特定的限制，可以采用任何已知的方法，例如采用电沉积线锯的分批切片方法或采用内部刀片的顺序切割方法。在这些方法中，优选采用电沉积线锯的分批切片方法，因为这种方法允许在一次切割步骤中从晶锭切割出许多衬底。

需要时(例如，当沟槽的平均深度为5μm或更大)，可以对从晶锭切割出的衬底进行处理以获得均匀厚度，例如通过利用砂轮(例如，金刚石砂轮)抛光。

工艺影响层存在于从晶锭切割出的衬底的表面上，或者为了获得均匀厚度而经过处理的衬底表面上。优选地，从衬底去除工艺影响层，因为该工艺影响层很有可能不利地影响随后的缓冲层和单晶层的形成。

对去除工艺影响层的技术没有特定的限制，工艺影响层可以采用通常采用的技术进行去除，例如在800至1,000℃下的热氧化，采用O₂等离子体等的牺牲氧化，利用卤素气体等离子体蚀刻，在1,500至1,800℃的衬底温度下的表面升华，或利用例如热磷酸或熔融KOH蚀刻。

由以Al_xGa_1-xN(0≤x≤1)表示的化合物(即包含N和Al和/或Ga的化合物)形成的缓冲层的组分可以根据将要在缓冲层上生长的III族氮化物半导体单晶的类型来适当确定。缓冲层可以仅仅由AlN(即不包含Ga的化合物)形成或仅仅由GaN(即不包含Al的化合物)形成。

缓冲层可以通过本领域技术人员已知的特定方法形成。在一种方法中，将III族元素源和氮源供给到被加热的衬底上，以使氮与III族元素的比率变为1,000或更小，或仅仅将III族元素源(氮/III族元素的比率为零的情况下)供给到衬底上，从而形成Al_xGa_1-xN(0≤x≤1)缓冲层。在例如日本专利申请公开号2003-243302中公开了这种方法的细节。形成Al_xGa_1-xN(0≤x≤1)层而不供给氮源的原因是，氮通过沉积在反应炉的内壁和顶板上以及基座上的产物的分解被提供给衬底。这里所用的术语“氮/III族元素的比率”是指被供给到衬底上的氮源与III族元素源的摩尔比率。

在另一种方法中，III族元素源和氮源被供给到其温度调整为较低水平(即约400℃至约600℃)的衬底上，从而形成Al_xGa_1-xN(0≤x≤1)层，随后停止III族元素源的供给，接着在900℃至1000℃下对该层进行热处理(这称为“结晶化”)。在例如日本专利号3026087或日本专利申请公开号4-297023中公开了这种方法(即形成低温缓冲层的方法)的细节。

当由Al_xGa_1-xN(0≤x≤1)形成的缓冲层具有岛状或柱状晶体结构时，进一步促进了将要在缓冲层上形成的III族氮化物半导体单晶的水平生长，这是优选的。

这里所用的术语“岛状晶体结构”是指由聚集的岛状晶体颗粒形成的晶体结构，其中各晶体颗粒具有约1nm至约500nm的宽度和约5nm至约100nm的高度。岛状晶体结构可以是如下结构，其中岛状晶体颗粒不是如此密集地分布，以便在晶体颗粒之间露出衬底表面。图3是实例1的III族氮化物半导体多层结构的剖面图的TEM显微照片(放大率：2,000,000)，以及图4是图3所示的显微照片的示意性表示。图4中，参考标号1、2和3表示岛状晶体颗粒。

这里所用的术语“柱状晶体结构”是指由聚集的柱状晶体颗粒形成的晶体结构，其中各晶体颗粒具有约0.1nm至约100nm的宽度和约10nm至约500nm的高度。图5是实例4的III族氮化物半导体多层结构的剖面图的TEM显微照片(放大率：500,000)，以及图6是图5所示的显微照片的示意性表示。图6中，参考标号11、12和13表示柱状晶体颗粒。

缓冲层的厚度优选1nm或更厚。当缓冲层的厚度小于1nm时，不能产生具有平滑表面的半导体多层结构。缓冲层厚度更优选为5nm或更厚，且最优选为10nm或更厚。当缓冲层具有柱状晶体结构时，其厚度尤其优选为20nm或更厚。对缓冲层的厚度的最大值没有特定的限制。然而，即使当缓冲层的厚度增大至200nm或更厚时，在缓冲层上氮化物半导体单晶的外延生长不会受到层厚度的显著影响。此外，当缓冲层的厚度增大到超过必要水平时，其生长需要很长时间，这不是希望的。优选将缓冲层的厚度调整为100nm或更薄。当缓冲层具有岛状或柱状晶体结构时，虽然在缓冲层与在其上生长的单晶层之间的界面处通常存在凸起和凹陷，缓冲层最厚的部分的厚度定义为缓冲层的厚度。

用于形成缓冲层的III族元素源可以是例如三甲基铝(TMA)、三乙基铝(TEA)、叔丁基铝、三甲基镓(TMG)、三乙基镓(TEG)、叔丁基镓或它们的混合物。采用的氮源可以是氨、肼、烷基胺或它们的混合物。采用的载气可以是氢气、氮气或它们的混合物。

将要在缓冲层上形成的Al_xIn_yGa_1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)单晶层的组分可以根据所要获得的半导体器件的预期用途进行适当选择。从单晶层水平生长的观点来看，优选未掺杂的Al_xIn_yGa_1-x-yN或掺杂有较少量的Si或Ge的n型Al_xIn_yGa_1-x-yN。可选地，根据半导体器件的预期用途选择p型Mg掺杂的Al_xIn_yGa_1-x-yN。

为了整平衬底表面处存在的凸起和凹陷，以获得具有平滑表面的半导体多层结构，单晶层必须具有特定的厚度。单晶层的厚度优选为1μm或更厚，更优选为2μm或更厚，尤其优选为3μm或更厚。对单晶层的厚度的最大值没有特定的限制。然而，考虑到器件的特性，必须确定厚度，因为将单晶层的厚度增大至大于必要厚度的水平只会导致制造成本的增加。在本发明中，当单晶层的厚度为20μm时，所得的半导体多层结构呈现令人满意的平滑度。单晶层的厚度优选为10μm或更薄。

有各种已知方法和条件用于生长Al_xIn_yGa_1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)单晶。只要能够生长Al_xIn_yGa_1-x-yN单晶，可以采用任何生长方法和条件。

从促进单晶层水平生长的观点，优选将衬底温度调整为稍微高的水平(具体地，1,000至1,300℃)，更优选为1,050至1,200℃。从与以上类似观点来看，在原材料气体中，优选将氮与III族元素的比率调整为高水平(具体地，1,600至3,200)。

用于形成单晶层的Al、Ga和N源可以与用于形成缓冲层的Al、Ga和N源类似。当单晶层的组分包含In时，三甲基铟(TMI)、三乙基铟(TEI)、叔丁基铟、环戊二烯基铟或类似的材料可以用作In源。

当在本发明的III族氮化物半导体多层结构的顶部形成不同组分和结构的III族氮化物半导体单晶层时，可以产生目标半导体器件。例如，当要产生发光器件时，采用常规技术，在本发明的III族氮化物半导体多层结构顶部以此顺序连续设置由III族氮化物半导体单晶形成的n型层、发光层和p型层，并在n型层和p型层上分别设置负电极和正电极。

在衬底由SiC单晶形成的情况下，由于SiC单晶呈现导电性，所以可在衬底上设置负电极。在这种情况下，优选地，Al_xGa_1-xN(0≤x≤1)单晶层掺杂有少量n型掺杂剂(例如Si或Ge)。

同时，在衬底由p型SiC单晶形成的情况下，Al_xGa_1-xN(0≤x≤1)单晶层掺杂有Mg，以便该层呈现p型电导。在这种情况下，在单晶层顶部以此顺序连续形成p型层、发光层和n型层，并在衬底和n型层上分别设置正电极和负电极，从而产生发光器件。

实例

(实例1)

通过采用#400电沉积线锯的分批切片方法，从n-SiC晶锭切割出厚度为450μm的片状SiC单晶衬底。在切片过程期间，在衬底的切割表面上形成了非周期分布的沟槽(划痕)(密度：几个至10个沟槽/0.1mm)。发现最深沟槽的深度约为1μm；即发现沟槽的平均深度约为0.5μm。

用丙酮冲洗衬底后，通过采用干法蚀刻设备对衬底进行表面蚀刻处理，以便从衬底去除工艺影响层。具体地说，通过采用包含氯的气体在如下条件下对衬底进行五分钟的蚀刻处理：RF功率：1kW，偏压功率：300W。平均蚀刻深度调整为2μm。即使在蚀刻处理之后，仍可观察到非周期分布的沟槽保留在衬底上，但沟槽深度降低了。具体地说，最深沟槽的深度变为0.8μm；即沟槽的平均深度变为约0.4μm。

随后，在蚀刻设备中利用氧气对经历了利用包含氯的气体的蚀刻处理的碳化硅衬底进行氧化处理，从而从衬底表面去除蚀刻残余物，并在衬底表面上形成氧化膜。该氧化膜的形成是为了保持衬底表面的清洁，直到紧接缓冲层外延生长之前利用氢氟酸对衬底进行处理时为止。

下面将介绍在上述处理过的衬底顶部生长缓冲层和单晶层的工序。该工序产生本发明的III族氮化物半导体多层结构。

用稀释的氢氟酸(HF∶H₂O＝1∶1)冲洗并烘干具有上述形成的氧化膜的衬底，随后将所得的衬底放入外延生长设备中。衬底被置于SiC涂覆的石墨夹具上，在生长设备中在氢气流的条件下将衬底温度提升到1,100℃(其中通过***石墨夹具的热电偶来测量和控制衬底的温度)，从而去除保留在衬底表面上的氧化膜(自然氧化膜)。

去除氧化膜后，将衬底温度降至600℃，将通过使氢气起泡进入TMG(III族元素源)而获得的含有TMG的氢气(20sccm)和NH₃(氮源)(4slm)供给到生长设备中，维持10分钟。随后，停止III族元素源的供给，将衬底温度提升到900℃，接着进行五分钟的热处理，从而形成GaN缓冲层。这里所用的术语“sccm”是指cm³/min，以及术语“slm”是指l/min，其中各体积都转换成标准状态下的体积。

随后，将衬底温度提升到1,100℃，将通过使氢气起泡进入TMG(III族元素源)而获得的含有TMG的氢气(20sccm)和NH₃(氮源)(4slm)供给到生长设备中，从而生长GaN单晶层(厚度：4μm)，获得本发明的III族氮化物半导体多层结构。氮/III族元素的比率为1,600。发现GaN单晶层的表面粗糙度(Ra)为20nm；即具有非常平滑的表面。

图1是SEM显微照片(放大率：2,000)，示出了本实例中制造的III族氮化物半导体多层结构的剖面图，以及图2是显微照片的示意性表示。从图中很明显，SiC衬底在其表面上具有非周期分布的沟槽，并且沟槽的平均深度为0.4μm。图3是III族氮化物半导体多层结构的剖面的TEM显微照片(放大率：2,000,000)，以及图4是该显微照片的示意性表示。从图中很明显，缓冲层具有岛状晶体结构，其厚度为10nm。

(实例2)

除了将GaN单晶层的生长温度调整为1,000℃外，重复实例1的工序，从而制造III族氮化物半导体多层结构。由此获得的半导体多层结构呈现令人满意的平滑度，虽然在多层结构的表面上保留有少量的凹坑，且发现多层结构的表面粗糙度(Ra)为100nm，与实例1的半导体多层结构的情况相比，该值较高。

(实例3)

通过利用实例1的III族氮化物半导体多层结构，通过本领域中已知的方法，制造发光波长为460nm的GaN型发光器件。

具体地说，在实例1中生长GaN单晶层后，通过利用作为掺杂剂的SiH₄层压由掺杂有硅的GaN层形成的n型层(载流子浓度：1×10¹⁹/cm³)。此后，将衬底温度降至750℃，层压由五个层单元形成的MQW发光层，其中每个层单元包括In_0.16Ga_0.84N层(厚度：3nm)和GaN层(厚度：7nm)。随后，再次升高衬底温度，层压由掺杂有镁的GaN层形成的p型层(厚度：100nm)

随后，通过典型的光刻技术和干法蚀刻技术，去除部分p型层和部分发光层，从而使得掺杂有硅的n型层暴露于外部。此后，在由此暴露的n型层上形成Ti/Al负电极，以及在p型层的剩余部分上形成包括NiO/Au半透明电极和Au衬垫(pad)电极的正电极，从而产生发光器件。

对由此产生的发光器件进行性能评价，发现该器件呈现良好的性能。具体地说，器件的发射输出为4mW，以及在20mA的电流下正向电压为3.2V。

(实例4)

以与实例1中类似的方式，通过利用#400金刚石砂轮，对从晶锭切割出的片状衬底进行处理以获得均匀厚度，直到衬底的厚度变为350μm，从而改善衬底的表面粗糙度。在衬底表面上形成了非周期分布的沟槽(划痕)。发现最深沟槽的深度约为0.6μm；即发现沟槽的平均深度约为0.3μm。也就是说，沟槽深度变为小于为获得均匀厚度而进行处理之前的沟槽深度。

通过利用热磷酸(240℃)对由此处理过的衬底进行10分钟的蚀刻处理，以便从衬底去除工艺影响层。通过该蚀刻处理，减小衬底表面上的沟槽深度。具体地说，最深的沟槽的深度变为约0.4μm；即沟槽的平均深度变为约0.2μm。用水冲洗经过蚀刻的衬底，接着在热氧化炉中在衬底表面上形成氧化膜。

采用日本专利申请公开号2003-243302中公开的方法，形成缓冲层。具体地说，重复实例1的工序，直到去除衬底表面上的氧化膜(自然氧化膜)。当将衬底温度保持在1,100℃时，打开供给氨的阀门，从而开始将氨供给到炉中。随后，将供给TMG和TMA的阀门同时打开，包含TMG蒸气和TMA蒸气的氢气被供给到反应炉中，从而在衬底上形成AlGaN缓冲层。调节TMG和TMA的供给量，以使TMG与TMA的摩尔比率变为2∶1，并且调节氨的供给量，以使氮与III族元素的比率变为85。

在缓冲层的形成进行六分钟后，同时关闭供给TMG和TMA的阀门，从而停止包含TMG蒸气和TMA蒸气的氢气向反应炉中的供给。随后，氨的供给也被停止，并进行三分钟的退火。三分钟退火后，打开供给氨气的阀门，重新开始向炉中供给氨气。随后，在氨流下进行退火四分钟。

随后，形成GaN单晶层(厚度：4μm)，从而产生本发明的III族氮化物半导体多层结构。在将衬底温度调节为1,100℃时，通过供给氨(8slm)和包含TMG蒸气的氢气载气(20sccm)以使氮与III族元素的比率变为3,200，进行GaN单晶层的生长。另外，将SiH₄供给到炉中，并用硅掺杂该层。由于随着Si含量的增加，晶体层垂直生长的速率增加，因此调节SiH₄的供给量，以使单晶层中的Si含量变为较低水平(具体地说1×10¹⁸/cm³)。

发现由此产生的半导体多层结构的GaN单晶层具有20nm的表面粗糙度(Ra)；即非常平滑的表面。图5是本实例的III族氮化物半导体多层结构剖面的TEM显微照片(放大率：500,000)，以及图6是显微照片的示意性表示。从图中很明显，缓冲层具有柱状晶体结构，其厚度为50nm。

(实例5)

以与实例3中相似的方式，通过利用实例4的III族氮化物半导体多层结构，制造发光器件。然而，在这种情况下，在呈现导电性的SiC衬底的背面上，通过镍的沉积形成负电极。

对由此产生的发光器件进行性能评价，发现该器件呈现良好的性能。具体地说，器件的发射输出为4mW，以及在20mA的电流下正向电压为3.5V。

工业适用性

例如，当在例如发光二极管(LED)、激光二极管(LD)或电子器件中使用本发明的III族氮化物半导体多层结构时，可简化制造该器件的工艺，从而降低制造成本。因此，该III族氮化物半导体多层结构具有非常高的工业价值。

Claims (17)

1.一种III族氮化物半导体多层结构，包括：衬底；Al_xGa_1-xN(0≤x≤1)缓冲层，设置在所述衬底上且具有柱状或岛状晶体结构；以及Al_xIn_yGa_1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)单晶层，设置在所述缓冲层上，其中所述衬底在其表面上具有平均深度为0.01至5μm的非周期分布的沟槽。

2.根据权利要求1的III族氮化物半导体多层结构，其中所述沟槽的平均深度为0.1至1μm。

3.根据权利要求1或2的III族氮化物半导体多层结构，其中所述衬底由蓝宝石单晶或SiC单晶形成。

4.根据权利要求1至3中任何一项的III族氮化物半导体多层结构，其中所述缓冲层包含柱状晶体颗粒。

5.根据权利要求1至4中任何一项的III族氮化物半导体多层结构，其中所述缓冲层的厚度为1至100nm。

6.根据权利要求1至5中任何一项的III族氮化物半导体多层结构，其中所述缓冲层通过连续供给III族元素源和氮源以使氮与III族元素的比率变为1,000或更小而形成，或者通过仅仅供给III族元素源(在氮/III族元素的比率为零的情况下)而形成。

7.根据权利要求1至6中任何一项的III族氮化物半导体多层结构，其中所述单晶层的厚度为1至20μm。

8.根据权利要求1至7中任何一项的III族氮化物半导体多层结构，其中所述单晶层通过供给III族元素源和氮源以使氮/III族元素的比率变为1,600至3,200而形成。

9.根据权利要求1至8中任何一项的III族氮化物半导体多层结构，其中在将所述衬底的温度调节为处于1,000至1,300℃的范围内时，形成所述单晶层。

10.根据权利要求9的III族氮化物半导体多层结构，其中将所述衬底的温度调节为处于1,050至1,200℃的范围内。

11.一种III族氮化物半导体发光器件，包括：根据权利要求1至10中任何一项的III族氮化物半导体多层结构；III族氮化物半导体层，设置在所述半导体多层结构的所述单晶层的顶部，所述半导体层包括n型层、发光层以及p型层；以及负电极和正电极，设置在预定位置处。

12.根据权利要求11的III族氮化物半导体发光器件，其中构成所述III族氮化物半导体层的所述n型层、所述发光层以及所述p型层以此顺序连续设置在所述单晶层的顶部；所述负电极设置在所述n型层上；以及所述正电极设置在所述p型层上。

13.一种用于形成III族氮化物半导体的衬底，所述衬底在其表面上具有平均深度为0.01至5μm的非周期分布的沟槽。

14.根据权利要求13的用于形成III族氮化物半导体的衬底，其中所述沟槽的平均深度为0.1至1μm。

15.根据权利要求13或14的用于形成III族氮化物半导体的衬底，其由蓝宝石单晶或SiC单晶形成。

16.一种制造III族氮化物半导体多层结构的方法，包括以下步骤：通过在加热的其表面上具有平均深度为0.01至5μm的非周期分布的沟槽的衬底上，供给III族元素源和氮源，以使氮与III族元素的比率变为1,000或更小，或者通过在所述衬底上仅仅供给III族元素源(在氮/III族元素的比率为零的情况下)，形成Al_xGa_1-xN(0≤x≤1)缓冲层；以及随后，通过利用III族元素源和氮源，在所述缓冲层的顶部气相生长Al_xIn_yGa_1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)单晶层。

17.一种制造III族氮化物半导体多层结构的方法，包括以下步骤：形成缓冲层，其中将III族元素源和氮源供给到其表面上具有平均深度为0.01至5μm的非周期分布的沟槽的衬底上，同时使所述衬底的温度保持在400至600℃，从而形成Al_xGa_1-xN(0≤x≤1)层，随后停止所述III族元素源的供给，接着在900至1000℃下进行热处理；以及随后，通过利用III族元素源和氮源，在所述缓冲层的顶部气相生长Al_xIn_yGa_1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)单晶层。

Images