JP2002093726A - 半導体素子の製造方法及び半導体素子 - Google Patents
半導体素子の製造方法及び半導体素子Info
- Publication number
- JP2002093726A JP2002093726A JP2000377618A JP2000377618A JP2002093726A JP 2002093726 A JP2002093726 A JP 2002093726A JP 2000377618 A JP2000377618 A JP 2000377618A JP 2000377618 A JP2000377618 A JP 2000377618A JP 2002093726 A JP2002093726 A JP 2002093726A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- semiconductor
- layer
- main surface
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【課題】 半導体素子中における半導体単結晶の転位密
度を低減することが可能な新規な製造方法を提供し、こ
れによって低転位密度の領域を有する半導体単結晶層を
具えた半導体素子を得る。 【解決手段】 単結晶基板１に主面１Ａに、幅Ｗ、深さ
ｄのストライプ状の溝４を周期Ｐで複数形成する。そし
て、単結晶基板１の主面１Ａ上に、溝４を覆うようにし
て中間層２を形成し、この中間層２上に半導体単結晶層
３を形成する。
度を低減することが可能な新規な製造方法を提供し、こ
れによって低転位密度の領域を有する半導体単結晶層を
具えた半導体素子を得る。 【解決手段】 単結晶基板１に主面１Ａに、幅Ｗ、深さ
ｄのストライプ状の溝４を周期Ｐで複数形成する。そし
て、単結晶基板１の主面１Ａ上に、溝４を覆うようにし
て中間層２を形成し、この中間層２上に半導体単結晶層
３を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体素子の製造
方法及び半導体素子に関し、さらに詳しくはマイクロ波
デバイスなどの高速動作デバイスなどにおいて好適に用
いることのできる半導体素子の製造方法及びその半導体
素子に関する。
方法及び半導体素子に関し、さらに詳しくはマイクロ波
デバイスなどの高速動作デバイスなどにおいて好適に用
いることのできる半導体素子の製造方法及びその半導体
素子に関する。
【０００２】
【従来の技術】従来、半導体素子を作製するに際して
は、（０００１）サファイア基板や（０００１）６Ｈ−
ＳｉＣ基板などを用い、これらの基板上に低温緩衝層な
どの中間層を形成した後、この中間層上に所定のＧａＮ
単結晶層やＡｌＧａＮ単結晶層を形成して目的とする半
導体素子を作製していた。そして、このような作製方法
によれば、半導体単結晶層中の残留不純物を低減できる
ことから、これら半導体単結晶層をｎ型又はｐ型など任
意の導電型に形成することができる。
は、（０００１）サファイア基板や（０００１）６Ｈ−
ＳｉＣ基板などを用い、これらの基板上に低温緩衝層な
どの中間層を形成した後、この中間層上に所定のＧａＮ
単結晶層やＡｌＧａＮ単結晶層を形成して目的とする半
導体素子を作製していた。そして、このような作製方法
によれば、半導体単結晶層中の残留不純物を低減できる
ことから、これら半導体単結晶層をｎ型又はｐ型など任
意の導電型に形成することができる。
【０００３】一方、このようにして作製した半導体単結
晶層中には、１０９ｃｍ−２以上の高密度転位が存在し
ているため、マイクロ波デバイスのような高速動作デバ
イスにおいて、動作周波数の低減やリーク電流の増加な
どの悪影響を生じてしまう。
晶層中には、１０９ｃｍ−２以上の高密度転位が存在し
ているため、マイクロ波デバイスのような高速動作デバ
イスにおいて、動作周波数の低減やリーク電流の増加な
どの悪影響を生じてしまう。
【０００４】
【発明が解決しようとする課題】半導体単結晶層中の転
位密度を低減させるためには、選択成長を利用した横方
向成長法などが提案され、実用されている。
位密度を低減させるためには、選択成長を利用した横方
向成長法などが提案され、実用されている。
【０００５】しかしながら、この方法においても、横方
向成長させるための種結晶を、上記のような従来法に基
づいて一様な半導体単結晶層を作製した後、この半導体
単結晶層を所定形状に加工することによって得ていた。
このため、加工中において種結晶中に不純物が混入した
り、加工歪みなどの欠陥が生じたりしていた。そして、
これらの不純物及び欠陥が横方向成長させて得た半導体
単結晶層に悪影響を及ぼし、結果的に良好な半導体単結
晶を得ることができないでいた。
向成長させるための種結晶を、上記のような従来法に基
づいて一様な半導体単結晶層を作製した後、この半導体
単結晶層を所定形状に加工することによって得ていた。
このため、加工中において種結晶中に不純物が混入した
り、加工歪みなどの欠陥が生じたりしていた。そして、
これらの不純物及び欠陥が横方向成長させて得た半導体
単結晶層に悪影響を及ぼし、結果的に良好な半導体単結
晶を得ることができないでいた。
【０００６】本発明は、半導体素子中における半導体単
結晶の転位密度を低減することが可能な新規な製造方法
を提供し、これによって低転位密度の領域を有する半導
体単結晶層を具えた半導体素子を得ることを目的とす
る。
結晶の転位密度を低減することが可能な新規な製造方法
を提供し、これによって低転位密度の領域を有する半導
体単結晶層を具えた半導体素子を得ることを目的とす
る。
【０００７】
【課題を解決するための手段】上記目的を達成すべく、
本発明は、所定の単結晶基板の主面上に複数の溝を周期
的なストライプ状に形成した後に、前記単結晶基板の前
記主面上に半導体層を順次に形成して所定の半導体素子
を製造することを特徴とする、半導体素子の製造方法に
関する。
本発明は、所定の単結晶基板の主面上に複数の溝を周期
的なストライプ状に形成した後に、前記単結晶基板の前
記主面上に半導体層を順次に形成して所定の半導体素子
を製造することを特徴とする、半導体素子の製造方法に
関する。
【０００８】本発明者らは、半導体素子中における半導
体単結晶の転位密度を低減すべく鋭意検討を行った。そ
の結果、半導体層を形成する単結晶基板の主面上に複数
の溝をストライプ状に形成した後、この単結晶基板の主
面上に所定の半導体単結晶を形成することにより、特
に、前記溝と前記主面との境界において極めて転位密度
の低い領域が形成されていることを見出した。したがっ
て、前記半導体単結晶におけるこのような低転位密度の
領域を素子の中心部として用いることにより、低転位密
度に起因した極めて良好な特性を示すことを見出したも
のである。
体単結晶の転位密度を低減すべく鋭意検討を行った。そ
の結果、半導体層を形成する単結晶基板の主面上に複数
の溝をストライプ状に形成した後、この単結晶基板の主
面上に所定の半導体単結晶を形成することにより、特
に、前記溝と前記主面との境界において極めて転位密度
の低い領域が形成されていることを見出した。したがっ
て、前記半導体単結晶におけるこのような低転位密度の
領域を素子の中心部として用いることにより、低転位密
度に起因した極めて良好な特性を示すことを見出したも
のである。
【０００９】本発明の半導体素子の製造方法によれば、
転位密度１０７ｃｍ−２以下の領域を有する半導体単結
晶を具える半導体素子を簡易に得ることができる。その
結果、マイクロ波デバイスのような高速動作デバイスに
好適に用いることのできる半導体素子を提供することが
できる。
転位密度１０７ｃｍ−２以下の領域を有する半導体単結
晶を具える半導体素子を簡易に得ることができる。その
結果、マイクロ波デバイスのような高速動作デバイスに
好適に用いることのできる半導体素子を提供することが
できる。
【００１０】なお、本発明の製造方法によって低転位密
度の領域を有する半導体単結晶が得られる理由について
は以下のように考えることができる。すなわち、上記の
ようにして単結晶基板の主面に対して溝を形成し、この
溝を含めた単結晶基板上に半導体層を形成しようとする
と、その形成過程において、基板に対して垂直な方向の
高指数面を伴う成長と、溝側面からの低指数面を伴う成
長とが混在して生じる。
度の領域を有する半導体単結晶が得られる理由について
は以下のように考えることができる。すなわち、上記の
ようにして単結晶基板の主面に対して溝を形成し、この
溝を含めた単結晶基板上に半導体層を形成しようとする
と、その形成過程において、基板に対して垂直な方向の
高指数面を伴う成長と、溝側面からの低指数面を伴う成
長とが混在して生じる。
【００１１】そして、特に溝と基板主面との境界におい
ては、これらの成長が合体して行われる。一般に、転位
は基板面に対して垂直な方向に伝搬するが、前記溝と前
記基板主面との境界においては、高指数面を伴う成長と
低指数面を伴う成長とが混在するため、転位の伝搬方向
が変化し、それによってこの部分における転位密度が低
減されるものと考えられる。
ては、これらの成長が合体して行われる。一般に、転位
は基板面に対して垂直な方向に伝搬するが、前記溝と前
記基板主面との境界においては、高指数面を伴う成長と
低指数面を伴う成長とが混在するため、転位の伝搬方向
が変化し、それによってこの部分における転位密度が低
減されるものと考えられる。
【００１２】
【発明の実施の形態】以下、本発明を発明の実施の形態
に基づいて詳細に説明する。図１は、本発明の製造方法
により製造された半導体素子の一例を示す断面図であ
る。なお、簡単化のために、図１は半導体素子を模式的
に示したものであり、実際の形態はこれとは異なる。
に基づいて詳細に説明する。図１は、本発明の製造方法
により製造された半導体素子の一例を示す断面図であ
る。なお、簡単化のために、図１は半導体素子を模式的
に示したものであり、実際の形態はこれとは異なる。
【００１３】図１に示す半導体素子１０において、単結
晶基板１に主面１Ａには、幅Ｗ、深さｄのストライプ状
の溝４が周期Ｐで複数形成されている。そして、単結晶
基板１の主面１Ａ上には溝４を覆うようにして中間層２
が形成されており、この中間層２上に半導体単結晶層３
が形成されている。
晶基板１に主面１Ａには、幅Ｗ、深さｄのストライプ状
の溝４が周期Ｐで複数形成されている。そして、単結晶
基板１の主面１Ａ上には溝４を覆うようにして中間層２
が形成されており、この中間層２上に半導体単結晶層３
が形成されている。
【００１４】本発明においては、図１に示すように、単
結晶基板１の主面１Ａ上にストライプ状の溝が所定の周
期で複数形成されていれば、その形態については特には
限定されない。しかしながら、低転位密度の領域を比較
的広領域に形成するためには、溝４の周期Ｐは０．１〜
５０μｍであることが好ましく、さらには２０〜３０μ
ｍであることが好ましい。
結晶基板１の主面１Ａ上にストライプ状の溝が所定の周
期で複数形成されていれば、その形態については特には
限定されない。しかしながら、低転位密度の領域を比較
的広領域に形成するためには、溝４の周期Ｐは０．１〜
５０μｍであることが好ましく、さらには２０〜３０μ
ｍであることが好ましい。
【００１５】また、同じく低転位密度の領域を比較的広
範囲に形成するとともに、低転位密度領域の転位密度を
より低減させるべく、溝４の幅Ｗは０．０５〜５０μｍ
であることが好ましく、さらには２０〜２５μｍである
ことが好ましい。
範囲に形成するとともに、低転位密度領域の転位密度を
より低減させるべく、溝４の幅Ｗは０．０５〜５０μｍ
であることが好ましく、さらには２０〜２５μｍである
ことが好ましい。
【００１６】さらに、同じく低転位密度領域の転位密度
をより低減させるべく、溝４の深さｄは０．０００３〜
３００μｍであることが好ましく、さらには０．０５〜
５０μｍであることが好ましい。
をより低減させるべく、溝４の深さｄは０．０００３〜
３００μｍであることが好ましく、さらには０．０５〜
５０μｍであることが好ましい。
【００１７】周期的なストライプ状の溝４は、通常のフ
ォトリソグラフィ技術を用いてマスクを作製した後、こ
のマスクを介してエッチング処理を行うことによって形
成することができる。具体的には、次のようにして作製
する。
ォトリソグラフィ技術を用いてマスクを作製した後、こ
のマスクを介してエッチング処理を行うことによって形
成することができる。具体的には、次のようにして作製
する。
【００１８】最初に、単結晶基板１の主面１Ａ上に蒸着
法などの成膜手法を用いることにより、例えばＮｉなど
からなる一様な層を形成する。次いで、この一様な層に
対してフォトリソグラフィを施すことにより、ストライ
プ状のエッチングマスクを作製する。次いで、このエッ
チングマスクを介して、例えばＣｌ２ガス又はＣＦ４ガ
スを用いたプラズマエッチング（反応性イオンエッチン
グ（ＲＩＥ））によって、単結晶基板１の主面１Ａを部
分的にエッチング除去する。その後、残留マスクを除去
することによって所定の周期的溝４を形成する。
法などの成膜手法を用いることにより、例えばＮｉなど
からなる一様な層を形成する。次いで、この一様な層に
対してフォトリソグラフィを施すことにより、ストライ
プ状のエッチングマスクを作製する。次いで、このエッ
チングマスクを介して、例えばＣｌ２ガス又はＣＦ４ガ
スを用いたプラズマエッチング（反応性イオンエッチン
グ（ＲＩＥ））によって、単結晶基板１の主面１Ａを部
分的にエッチング除去する。その後、残留マスクを除去
することによって所定の周期的溝４を形成する。
【００１９】本発明の製造方法によれば、特に溝４と主
面１Ａとの境界近傍（例えば、図中の破線で示す領域
Ｑ）において、１０７ｃｍ−２以下、さらには１０３ｃ
ｍ−２の転位密度の領域が形成される。すなわち、この
ような低転位密度の領域を有する半導体単結晶３を得る
ことができる。
面１Ａとの境界近傍（例えば、図中の破線で示す領域
Ｑ）において、１０７ｃｍ−２以下、さらには１０３ｃ
ｍ−２の転位密度の領域が形成される。すなわち、この
ような低転位密度の領域を有する半導体単結晶３を得る
ことができる。
【００２０】なお、低転位密度の領域は、上述した溝４
の周期Ｐ、幅Ｗの他、半導体単結晶３の成長条件（形成
条件）及び厚さなどを調整することによっても制御でき
る。
の周期Ｐ、幅Ｗの他、半導体単結晶３の成長条件（形成
条件）及び厚さなどを調整することによっても制御でき
る。
【００２１】図１に示す半導体素子１０の各層は、目的
に応じて所定の材料から構成することができる。例え
ば、単結晶基板１は、（０００１）サファイア基板、６
Ｈ−ＳｉＣ基板、Ｓｉ基板やＧａＮ単結晶基板など、公
知の単結晶基板から構成することができる。さらには、
必要に応じて、これら基材上に耐熱性膜で被覆したもの
を用いることもできる。この耐熱性膜は、必要に応じて
核生成を促進するＡｌＮ、ＧａＮ及びＡｌＧａＮや、核
生成を抑制するＳｉＯ２、ＳｉＮ及びＳｉなどから構成
することができる。
に応じて所定の材料から構成することができる。例え
ば、単結晶基板１は、（０００１）サファイア基板、６
Ｈ−ＳｉＣ基板、Ｓｉ基板やＧａＮ単結晶基板など、公
知の単結晶基板から構成することができる。さらには、
必要に応じて、これら基材上に耐熱性膜で被覆したもの
を用いることもできる。この耐熱性膜は、必要に応じて
核生成を促進するＡｌＮ、ＧａＮ及びＡｌＧａＮや、核
生成を抑制するＳｉＯ２、ＳｉＮ及びＳｉなどから構成
することができる。
【００２２】また、中間層２は、半導体単結晶層３の種
類に応じて低温成長のＡｌＮ緩衝層やＡｌＧａＮ下地層
などから構成することができる。さらに、半導体単結晶
層３は半導体素子１０の用途及び目的に応じてＧａＮ単
結晶層あるいはＡｌＧａＮ単結晶層、さらにはＩｎなど
を含む混晶系から構成することができる。また、中間層
２及び半導体単結晶層３は、これらを構成する材料の種
類に応じて、有機金属気相成長法（ＭＯＶＰＥ）など、
公知の成膜方法を用いて形成することができる。
類に応じて低温成長のＡｌＮ緩衝層やＡｌＧａＮ下地層
などから構成することができる。さらに、半導体単結晶
層３は半導体素子１０の用途及び目的に応じてＧａＮ単
結晶層あるいはＡｌＧａＮ単結晶層、さらにはＩｎなど
を含む混晶系から構成することができる。また、中間層
２及び半導体単結晶層３は、これらを構成する材料の種
類に応じて、有機金属気相成長法（ＭＯＶＰＥ）など、
公知の成膜方法を用いて形成することができる。
【００２３】
【実施例】以下、実施例において本発明の効果を具体的
に示す。本実施例においては、図１に示すような構成の
半導体素子から半導体発光素子を作製した。単結晶基板
１には、（０００１）サファイア基板を用いた。次い
で、この基板の主面１Ａ上に上述したような手順にした
がってストライプ状のＮｉマスクを作製した。その後、
このマスクを介してＣｌ２ガスを用いたプラズマエッチ
ング（反応性イオンエッチング）を施すことにより、主
面１Ａ上に周期Ｐが１０μｍで、幅Ｗが３〜５μｍ、深
さｄが０．０５〜０．３μｍのストライプ状の溝４を周
期的に形成した。
に示す。本実施例においては、図１に示すような構成の
半導体素子から半導体発光素子を作製した。単結晶基板
１には、（０００１）サファイア基板を用いた。次い
で、この基板の主面１Ａ上に上述したような手順にした
がってストライプ状のＮｉマスクを作製した。その後、
このマスクを介してＣｌ２ガスを用いたプラズマエッチ
ング（反応性イオンエッチング）を施すことにより、主
面１Ａ上に周期Ｐが１０μｍで、幅Ｗが３〜５μｍ、深
さｄが０．０５〜０．３μｍのストライプ状の溝４を周
期的に形成した。
【００２４】次いで、単結晶基板１の主面１Ａ上にＭＯ
ＶＰＥ法によって、５００℃の低温でＡｌＮ緩衝層２
を、溝４を覆うように成長させて厚さ０．０２μｍに形
成した。その後、ＡｌＮ緩衝層２上に、１０００〜１１
００℃の高温で同じくＭＯＶＰＥ法によってＧａＮ単結
晶層３を厚さ４μｍに成長させて形成した。
ＶＰＥ法によって、５００℃の低温でＡｌＮ緩衝層２
を、溝４を覆うように成長させて厚さ０．０２μｍに形
成した。その後、ＡｌＮ緩衝層２上に、１０００〜１１
００℃の高温で同じくＭＯＶＰＥ法によってＧａＮ単結
晶層３を厚さ４μｍに成長させて形成した。
【００２５】図２は、このようにして作製した半導体素
子の断面を示す透過型電子顕微鏡（ＴＥＭ）写真であ
り、図３は、このＴＥＭ写真を模式的に示す図である。
図２及び３から明らかなように、溝４と主面１Ａとの境
界近傍Ｑにおいて低転位密度の低い領域が形成されてい
ることが判明した。なお、図２において、ＡｌＮ緩衝層
はその厚さが小さいため、明確には出現していない。
子の断面を示す透過型電子顕微鏡（ＴＥＭ）写真であ
り、図３は、このＴＥＭ写真を模式的に示す図である。
図２及び３から明らかなように、溝４と主面１Ａとの境
界近傍Ｑにおいて低転位密度の低い領域が形成されてい
ることが判明した。なお、図２において、ＡｌＮ緩衝層
はその厚さが小さいため、明確には出現していない。
【００２６】図４及び５は、それぞれ上記半導体素子の
基板側及び半導体単結晶側に所定の電極を形成し、この
電極を介して前記半導体素子に所定の電圧を印加したと
きの発光ピーク強度並びにピーク波長分布を示す図であ
る。図４から明らかなように、図２及び３における低転
位密度である領域Ｑは、それ以外の領域に対し約２倍の
発光強度を有することが分かる。また、図５から、領域
Ｑにおけるピーク波長は、その他の領域と比較して約１
ｎｍ長波長側にシフトしていることが分かる。すなわ
ち、図４及び５から、低転位密度の領域Ｑにおいて、発
光特性が大きく改善されていることが分かる。
基板側及び半導体単結晶側に所定の電極を形成し、この
電極を介して前記半導体素子に所定の電圧を印加したと
きの発光ピーク強度並びにピーク波長分布を示す図であ
る。図４から明らかなように、図２及び３における低転
位密度である領域Ｑは、それ以外の領域に対し約２倍の
発光強度を有することが分かる。また、図５から、領域
Ｑにおけるピーク波長は、その他の領域と比較して約１
ｎｍ長波長側にシフトしていることが分かる。すなわ
ち、図４及び５から、低転位密度の領域Ｑにおいて、発
光特性が大きく改善されていることが分かる。
【００２７】なお、領域Ｑにおける転位密度をＴＥＭ観
察によって測定したところ、約１０ ６ｃｍ−２であるこ
とが判明した。
察によって測定したところ、約１０ ６ｃｍ−２であるこ
とが判明した。
【００２８】以上、発明の実施の形態に則して本発明を
説明してきたが、本発明の内容は上記に限定されるもの
ではなく、本発明の範疇を逸脱しない限りにおいて、あ
らゆる変形や変更が可能である。例えば、図１において
は、単結晶基板１と半導体単結晶層３との間に中間層を
単層の状態で形成し、この中間層を緩衝層又は下地層と
して機能させている。しかしながら、必要に応じて中間
層を緩衝層と下地層との２層構造とすることもできる
し、他の機能を有する層をも含めた３層以上の層構造と
することもできる。
説明してきたが、本発明の内容は上記に限定されるもの
ではなく、本発明の範疇を逸脱しない限りにおいて、あ
らゆる変形や変更が可能である。例えば、図１において
は、単結晶基板１と半導体単結晶層３との間に中間層を
単層の状態で形成し、この中間層を緩衝層又は下地層と
して機能させている。しかしながら、必要に応じて中間
層を緩衝層と下地層との２層構造とすることもできる
し、他の機能を有する層をも含めた３層以上の層構造と
することもできる。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
極めて簡易な方法によって低転位密度領域を有する半導
体単結晶層を具える半導体素子を得ることができる。こ
れによって、マイクロ波デバイスのような高速動作デバ
イスに好適に用いることのできる半導体素子を提供する
ことが可能となる。
極めて簡易な方法によって低転位密度領域を有する半導
体単結晶層を具える半導体素子を得ることができる。こ
れによって、マイクロ波デバイスのような高速動作デバ
イスに好適に用いることのできる半導体素子を提供する
ことが可能となる。
【図１】 本発明の製造方法により製造された半導体素
子の一例を示す断面図である。
子の一例を示す断面図である。
【図２】 本発明の製造方法により製造された半導体素
子の透過型電子顕微鏡（ＴＥＭ）写真である。
子の透過型電子顕微鏡（ＴＥＭ）写真である。
【図３】 図２に示すＴＥＭ写真の模式図である。
【図４】 本発明の製造方法により製造された半導体素
子の発光ピーク強度を示す図である。
子の発光ピーク強度を示す図である。
【図５】 本発明の製造方法により製造された半導体素
子のピーク波長分布を示す図である。
子のピーク波長分布を示す図である。
１ 単結晶基板（（０００１）サファイア基板） １Ａ 単結晶基板の主面 ２ 中間層（ＡｌＮ緩衝層） ３ 半導体単結晶層（ＧａＮ単結晶層） ４ 溝 １０ 半導体素子 Ｐ 溝の周期 Ｗ 溝の幅 ｄ 溝の深さ Ｑ 低転位密度の領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デートプロム ティーラデート 愛知県名古屋市昭和区広路町字隼人５−１ アーバンドエル杁中305 (72)発明者 矢野 雅大 愛知県愛知郡長久手町塚田408 (72)発明者 中村 亮 愛知県名古屋市天白区植田南２−121 メ ゾンドプリムール402 Ｆターム(参考） 4G077 AA03 BE11 BE15 DB08 ED04 ED06 EE06 EE10 EF01 5F045 AA04 AB14 AF05 AF08 BB12 CA09
Claims (8)
- 【請求項１】 所定の単結晶基板の主面上に複数の溝を
周期的なストライプ状に形成した後に、前記単結晶基板
の前記主面上に半導体層を順次に形成して所定の半導体
素子を製造することを特徴とする、半導体素子の製造方
法。 - 【請求項２】 前記複数の溝の周期が０．１〜５０μｍ
であることを特徴とする、請求項１に記載の半導体素子
の製造方法。 - 【請求項３】 前記溝の幅が０．０５〜５０μｍであ
り、前記溝の深さが０．０００３〜３００μｍであるこ
とを特徴とする、請求項１又は２に記載の半導体素子の
製造方法。 - 【請求項４】 所定の単結晶基板の主面上に複数の溝を
周期的なストライプ状に形成する工程と、 前記所定の単結晶基板の前記主面上に中間層を形成する
工程と、 前記中間層上に半導体層を形成する工程と、を含むこと
を特徴とする、請求項１〜３のいずれか一に記載の半導
体素子の製造方法。 - 【請求項５】 前記半導体層は、転位密度が１０７ｃｍ
−２以下である領域を有することを特徴とする、請求項
４に記載の半導体素子の製造方法。 - 【請求項６】 前記単結晶基板は（０００１）サファイ
ア基板、６Ｈ−ＳｉＣ基板、及びＳｉ基板から選ばれる
少なくとも１種であり、前記半導体層はＧａＮ単結晶層
又はＡｌＧａＮ単結晶層であることを特徴とする、請求
項４又は５に記載の半導体素子の製造方法。 - 【請求項７】 転位密度が１０７ｃｍ−２以下の領域を
有する半導体単結晶層を具えることを特徴とする、半導
体素子。 - 【請求項８】 複数の溝が周期的なストライプ状の形成
された主面上を有する単結晶基板と、この単結晶基板の
前記主面上に形成された中間層と、この中間層上に形成
された転位密度１０７ｃｍ−２以下の領域を有する半導
体単結晶層とを具えることを特徴とする、半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000377618A JP2002093726A (ja) | 2000-07-13 | 2000-12-12 | 半導体素子の製造方法及び半導体素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000213132 | 2000-07-13 | ||
| JP2000-213132 | 2000-07-13 | ||
| JP2000377618A JP2002093726A (ja) | 2000-07-13 | 2000-12-12 | 半導体素子の製造方法及び半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002093726A true JP2002093726A (ja) | 2002-03-29 |
Family
ID=26595987
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000377618A Pending JP2002093726A (ja) | 2000-07-13 | 2000-12-12 | 半導体素子の製造方法及び半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002093726A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100365767C (zh) * | 2004-09-17 | 2008-01-30 | 同济大学 | 一种提高氮化镓基材料外延层质量的衬底处理方法 |
| KR100841269B1 (ko) * | 2004-01-26 | 2008-06-25 | 쇼와 덴코 가부시키가이샤 | Ⅲ족 질화물 반도체 다층구조물 |
| JP2008160094A (ja) * | 2006-11-28 | 2008-07-10 | Cree Inc | 貫通転位が低く、光取り出しが改善された半導体デバイス、および該半導体デバイスの製造方法 |
| US7935955B2 (en) | 2004-01-26 | 2011-05-03 | Showa Denko K.K. | Group III nitride semiconductor multilayer structure |
| JP2012244154A (ja) * | 2012-01-23 | 2012-12-10 | Toshiba Corp | 半導体発光素子及びウェーハ |
| US9142717B2 (en) | 2011-05-13 | 2015-09-22 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and wafer |
-
2000
- 2000-12-12 JP JP2000377618A patent/JP2002093726A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100841269B1 (ko) * | 2004-01-26 | 2008-06-25 | 쇼와 덴코 가부시키가이샤 | Ⅲ족 질화물 반도체 다층구조물 |
| US7935955B2 (en) | 2004-01-26 | 2011-05-03 | Showa Denko K.K. | Group III nitride semiconductor multilayer structure |
| CN100365767C (zh) * | 2004-09-17 | 2008-01-30 | 同济大学 | 一种提高氮化镓基材料外延层质量的衬底处理方法 |
| JP2008160094A (ja) * | 2006-11-28 | 2008-07-10 | Cree Inc | 貫通転位が低く、光取り出しが改善された半導体デバイス、および該半導体デバイスの製造方法 |
| US9318327B2 (en) | 2006-11-28 | 2016-04-19 | Cree, Inc. | Semiconductor devices having low threading dislocations and improved light extraction and methods of making the same |
| US9142717B2 (en) | 2011-05-13 | 2015-09-22 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device and wafer |
| JP2012244154A (ja) * | 2012-01-23 | 2012-12-10 | Toshiba Corp | 半導体発光素子及びウェーハ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4048191B2 (ja) | 窒化物半導体発光素子及びその製造方法 | |
| KR100950903B1 (ko) | 증기상 에피택시에 의한 저결함 밀도를 갖는 질화갈륨필름의 제조 방법 | |
| US6368733B1 (en) | ELO semiconductor substrate | |
| JP5186515B2 (ja) | 半導体装置および半導体基板ならびに半導体基板の製造方法 | |
| TWI381602B (zh) | Semiconductor laser element and manufacturing method thereof | |
| KR100512580B1 (ko) | 결함이 적은 질화물 반도체 박막 성장 방법 | |
| JP2000156524A (ja) | 半導体装置、半導体基板とそれらの製造方法 | |
| JPH11126948A (ja) | 半導体素子およびその製造方法ならびに半導体発光素子 | |
| JP2001210598A (ja) | エピタキシャル成長用基板およびその製造方法 | |
| US6469320B2 (en) | Semiconductor light emitting device | |
| CN104795314A (zh) | 制造发光装置的方法 | |
| JP2001257166A (ja) | 窒化物半導体基板およびその製造方法 | |
| KR20080100706A (ko) | ＧａＮ 반도체 기판 제조 방법 | |
| JP2002093726A (ja) | 半導体素子の製造方法及び半導体素子 | |
| JP3890726B2 (ja) | Ｉｉｉ族窒化物半導体の製造方法 | |
| JPH10289996A (ja) | 半導体量子ドット及びその製造方法 | |
| JP4199599B2 (ja) | ３−５族化合物半導体の製造方法 | |
| JP4312344B2 (ja) | エピタキシャル成長用基板およびその製造方法 | |
| JP2002289538A (ja) | 半導体素子の製造方法及び半導体素子 | |
| JPH11204878A (ja) | 半導体レーザ及びその製造方法 | |
| JP3826581B2 (ja) | 半導体基板および半導体基板の製造方法 | |
| JPH0536602A (ja) | 六方晶半導体の結晶成長方法 | |
| JP3626737B2 (ja) | 窒化物半導体の作製方法 | |
| JP4754057B2 (ja) | 半導体装置および半導体基板ならびにそれらの製造方法 | |
| JPH04306821A (ja) | 化合物半導体結晶成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031215 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040302 |