TWI253689B - Process for producing a semiconductor wafer - Google Patents

Process for producing a semiconductor wafer Download PDF

Info

Publication number
TWI253689B
TWI253689B TW094102543A TW94102543A TWI253689B TW I253689 B TWI253689 B TW I253689B TW 094102543 A TW094102543 A TW 094102543A TW 94102543 A TW94102543 A TW 94102543A TW I253689 B TWI253689 B TW I253689B
Authority
TW
Taiwan
Prior art keywords
polishing
semiconductor wafer
thickness
carrier
value
Prior art date
Application number
TW094102543A
Other languages
English (en)
Other versions
TW200525625A (en
Inventor
Gunther Kann
Manfred Thurner
Karl-Heinz Wajand
Armin Deser
Markus Schnappauf
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW200525625A publication Critical patent/TW200525625A/zh
Application granted granted Critical
Publication of TWI253689B publication Critical patent/TWI253689B/zh

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/005Control means for lapping machines or devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/02Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
    • B24B49/03Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent according to the final size of the previously ground workpiece
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00Climate change mitigation technologies for sector-wide applications
    • Y02P80/30Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

1253689 九、發明說明: 【發明所屬之技術領域】 特別適於製造線寬度低於或等於0·13微米電子元件之半導 體aa圓必/貞具備許多特別性能。其巾—個特別重要之性能係半導 體晶圓之幾何形體(體形),應了解的是,此乃特別指半導體晶圓 之平坦度及諸面間之平面平行度。若干描述平坦度之規範參數係 以與其相關之潛在干擾效果之侧向平面範圍為基準而加以分類。 φ 就此觀點而言,總平坦度(半導體晶圓直徑區内之侧向平面範圍/ 與理想平整表面之垂直偏差)、局部平坦度(在公分範圍内之侧向 平面範圍/在100奈米範圍内之垂直效果)、奈米構形(侧向平面 公厘範圍/垂直10奈米範圍)及表面粗度(側向平面微米範圍/垂 直次奈米範圍)之間界定概括之區分。 【先前技術】 半導體晶圓之最終決定性平坦度通常係由拋光(研磨)加工 • 所形成。為改進一半導體晶圓之平坦度值曾提供及進一步發展若 干半導體晶圓正、反面同時拋光之裝置及方法。舉例言之,美國 專利US 3,691,694中曾述及該雙面拋光法。依照歐洲專利助 2〇8 315 B1内一個雙面拋光之具體例,在有拋光流艎存在之情 況下’金屬或塑膠製、具備適當尺寸切除部分留下之框之支座内 之半導體晶圓,在兩個覆以拋光布之轉動拋光盤之間沿該機器及 加工參數所預定之路線移動並受到拋光(在相關文獻中,支座亦稱 作樣板)。為使雙面拋光期間所施壓力最好作用在待拋光半導體晶 1253689 圓上而不作用在支座上,經依照既有技術雙面拋光之半導體晶圓 最終厚度遠大於所用該等支座之厚度。美國專利US 6,458,688 中曾述及一種方法,其中該等支座之厚度、由拋光作用所形成之 半導體晶圓厚度及材料移除之間建立一種關係,俾可製得特別平 坦之半導體晶圓,該等半導體晶圓之局部幾何形體值均低於所要 求之臨界值,而且該半導體晶圓邊緣區内者與該半導體晶圓中央 區内者無顯著差別。 【發明内容】 本發明之内容係一種用以製造半導體工業用(尤其製造線寬 度低於或等於〇 · I3微米電子元件用)平面半導體晶圓之方法。 本發明之目的係穩定半導體晶圓之雙面拋光,因而減低加工起伏 變化所引起之產率損失。 本發明之技術内容係一種供有拋光流體、於轉動抛光盤之間 同時拋光半導體晶圓正面及背面以製造半導體晶圓之方法,在持 續一拋光時間之拋光期間,該半導體晶圓係位於一支座之切除部 分留下之框内且固定於一既定之幾何路線上,該支座具備既定之 支座厚度,該半導體晶圓在拋光前具備一起始厚度及在拋光後具 備一最終厚度,其中該拋光所需之拋光時間係由若干數據計算得 來,該等數據包含:起始厚度及支座厚度以及一半導體晶圓(該半 導體晶圓於本拋光之前,上次拋光期間曾經加以拋光)之起始厚 度、最終厚度及平坦度。 1253689 本發明之重要特徵是:現在拋光之時間係以前次拋光之情形 為基準’包括刖次抛光及現在抛光起始時之支座厚度、前次抛光 時該拋光半導體晶圓之起始及最終厚度及拋光後其幾何形艎值均 係特定之因素。用本發明方法所得具備預定平坦度之半導體晶圓 之產率遠高於每個拋光採用相同、預定拋光時間之類似方法所得 者。 【實施方式】 Φ 該方法之起始原料係一以習知方法自一晶體分離出來之半 導體晶圓,例如··自一矽單晶體切割成一定長度且經研磨成圓柱 形,其正面及/或背面業經藉助於精研或平面磨步驟加以切削者。 該半導體晶圓之邊緣亦可加以磨圓及(也許)藉助於一具備適當外 形之研磨輪於加工順序中之適當地點加以拋光。再者,繼研磨步 驟之後,該等半導體晶圓之表面亦可加以蝕刻。 該方法之最終產品係一雙面拋光之半導體晶圓,該半導體晶 • 圓可滿足作為線寬度低於或等於〇·1:3微米半導體元件製造之起 始原料應具備之條件,而且由於產率獲得改進,就生產成本而言, 亦優於依照既有技術製造之半導體晶圓。 原則上,本發明方法所用之支座可由任何材料製成。其中以 由鋼或玻璃纖維加強塑膠製成之支座為佳;尤以由不銹鋼製成之 支座更佳。 若該等半導體晶圓係由矽製成,待拋光半導體晶圓之起始厚 度以較支座厚度大2〇至200微米為佳,尤以大30至7〇微米更
7 1253689 佳,經拋光之半導體晶圓厚度以較支座厚度大2至2〇微米為佳, 尤以大5至I5微米更佳。抛光步称之材料移除量為5至1〇〇微 米,但以10微米至60微米較佳,尤以20至50微米更佳。 拋光完成後,將任何附著之抛光流體自該半導體上清除,之 後加以烘乾,隨後利用商購(例如··電容型或光學型幾何形體量測 器材)量測其平坦度。 本發明之方法以用以製造由矽、矽/鍺、氮化矽、砷化鎵及 其他m至v族半導體所製半導體晶圓為佳。尤以單晶體形式之矽 (例如:左科拉斯基法或懸浮區法所結晶者)更佳。 該等半導體晶圓之直徑以200公厘、3〇〇公厘、4〇〇公厘及 45〇公厘為佳,其厚度以數百微米至數公分為佳,尤以4〇〇微米 至12〇〇微米更佳。除自均質(同元)材料製造半導體晶圓之外, 本發明方法亦可用以製造多層結構之半導體基片,例如·· S0I(矽 絕緣體)晶圓及所謂之黏合晶圓。 兹以一待雙面拋光之矽晶圓實例為基準將本發明作更詳細說 明。在依照美國專利US 6,458,688中所述方法界定拋光時間拋 光期間,將财晶B連同其他晶Η加以拋光;該拋光時間最好以 自動方式計算出來。該計算所之數據為··所用支座之厚度、 在現在拋光前社她光拋光之半導體晶圓之起始及最終厚度。 該计算内之另-因素係有關該等半導體晶圓之量測值 ,該量測值 可說明該等半導體晶圓之平坦度。該值最好是dnl35值,該值以 1253689 簡單方式說明該總平坦度之特性。該第一個拋光之拋光時間係未 經任何計算而預先決定者,例如··根據諸試驗之結果。計算隨後 拋光之拋光時間時,最好利用下列合適實施例。 實施例: 自動預定拋光時間之電腦係利用下列A至G之數據以計算拋 光時間,其中 A 代表前次拋光起始時半導體晶圓之厚度; • B 代表前次拋光終結時半導體晶圓之厚度; C 代表前次拋光之拋光時間; D 代表前次拋光起始時支座之厚度; E代表在前次拋光期間於拋光之半導體晶圓上所量測之dnl35 值; F 代表現在拋光起始時該半導體晶圓之厚度,及 G 代表現在抛光起始時該支座之厚度。 就計算拋光時間時所結合之平坦度考量,該電腦使用一修正 因數κ,依據所量測之dnl35值(E),該修正因數κ採用下列諸 等級: K= + l微米 Κ=+0·5微米 κ=〇 (最佳範圍) Κ=-〇·5微米 若 dnl35 > 0.75 微米, 若 dnl35 係 0.5 至 0·7, 若 dnl35 係 0.15 至 0.5, 若 dnl35 係 0.05 至 0·15 , 1253689 若 dnl35 < 〇·〇5, κ=-1 微米 現在拋光之拋光時間係依據下列公式計算出來,其中該等字母代 表之意義與上述者相同: 拋光時間=[F-G-{ (B-D) +Κ}] / [ (A-B) /C] 假設該等支座之厚度恆常不變及該半導體晶圓之初始厚度 怪常不變,如此則特別造成下列諸結果: 對於最佳範圍而言,若dnl35值太高(正值),與前次拋光 • 之抛光時間相較,該拋光之拋光時間需要減短; 對於最佳範圍而言,若dnl35值太低或甚至為負值,該拋 光時間需要增長;若dnl35值係係在最佳範圍内,該拋光時間應 保持不變。 該dnl35值係於半導體晶圓邊緣區及中央區所選若干部位半 導體晶圓厚度之微分量測測定結果。該等部位係用編號在圖内加 以註記。四個部位(以點2至5註記)總是與相鄰各點呈相隔9〇。 籲配置並且分佈在半導體晶圓邊緣區之周邊上。如同奇數編號之兩 點,偶數編號之兩點相互位於正對面。點i代表半導體晶圓之中 央部位。該dnl35值可依照下式計算之·· dnl35 =(厚度3 -厚度5) / 2 -厚度1 在上式中,厚度後面之數字係指所代表點之位置上該半導體 晶圓之厚度。 10 1253689 ' · 【圖式簡單說明】 半導體晶圓邊緣區及中央區所選若干部位半導體晶圓厚度之 微分量測測定結果。
(S
11

Claims (1)

  1. U 3 6 8 9 — —,———„ 、 I啊年n月修(更)i£替摟頁: 十、申請專利範圍: ‘————--------一 1· 一種製造半導體晶圓之方法,該方法係藉同時拋光半導體晶 圓正面及背面,在拋光期間,旋轉的兩塊拋光板之間,有拋光流 體,該半導體晶圓位於齒輪架之切除部分内,具有一定之齒輪架 厚度,持續在一定之幾何路徑上,該半導體晶圓,在拋光前有一 起始厚度,在拋光後有一最終厚度,其中拋光所需之拋光時間, Φ 由下述數據計算出來,包括半導體晶圓之起始厚度與平坦度、齒 輪架厚度及半導體晶圓在拋光期間,於本次拋光前拋過光。 2·如申請專利範圍帛1項之方法,其中該前面的拋光,正好是 本次拋光前面的拋光。 3 ·如申明專利範圍第1項之方法,其中該平坦度係併人如工35 值形式之計算内。 4 ·如申明專利範圍帛3項之方法,其中拋光時間比例減短至正 φ dnl35值之絕對值。 5 ·如中π專利範圍第3項之方法,其中拋光時間關加長至負 dnl35值之絕對值。 申月專利朗第4項之方法,其中以增量之方式減短抛光 7·如申請專利範圍第 時間。 5項之方法,其中以增量之方式加長拋光
TW094102543A 2004-01-29 2005-01-27 Process for producing a semiconductor wafer TWI253689B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102004004556A DE102004004556B4 (de) 2004-01-29 2004-01-29 Verfahren zur Herstellung einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
TW200525625A TW200525625A (en) 2005-08-01
TWI253689B true TWI253689B (en) 2006-04-21

Family

ID=34801214

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094102543A TWI253689B (en) 2004-01-29 2005-01-27 Process for producing a semiconductor wafer

Country Status (6)

Country Link
US (1) US6997776B2 (zh)
JP (1) JP4277007B2 (zh)
KR (1) KR100640144B1 (zh)
CN (1) CN100468645C (zh)
DE (1) DE102004004556B4 (zh)
TW (1) TWI253689B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004005702A1 (de) * 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe
DE102009030296B4 (de) 2009-06-24 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
JP6451825B1 (ja) 2017-12-25 2019-01-16 株式会社Sumco ウェーハの両面研磨方法
CN113246012B (zh) * 2021-05-14 2022-08-09 上海华力集成电路制造有限公司 化学机械研磨的控制方法、设备和存储介质
CN113664694A (zh) * 2021-07-29 2021-11-19 山西烁科晶体有限公司 碳化硅双面抛光中硅面及碳面去除厚度的测定方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) * 1970-11-02 1972-09-19 Ibm Wafer polishing machine
US4390392A (en) * 1980-09-16 1983-06-28 Texas Instruments Incorporated Method for removal of minute physical damage to silicon wafers by employing laser annealing
DE3524978A1 (de) * 1985-07-12 1987-01-22 Wacker Chemitronic Verfahren zum beidseitigen abtragenden bearbeiten von scheibenfoermigen werkstuecken, insbesondere halbleiterscheiben
JPH07100297B2 (ja) * 1987-01-27 1995-11-01 九州電子金属株式会社 半導体ウエハの研磨制御装置
JPH05177539A (ja) * 1991-12-24 1993-07-20 Sumitomo Electric Ind Ltd 両面ポリッシュ装置によるウェハ研磨方法
US5422316A (en) * 1994-03-18 1995-06-06 Memc Electronic Materials, Inc. Semiconductor wafer polisher and method
KR100227924B1 (ko) * 1995-07-28 1999-11-01 가이데 히사오 반도체 웨이퍼 제조방법, 그 방법에 사용되는 연삭방법 및 이에 사용되는 장치
JPH09270400A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP3620554B2 (ja) * 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
JP3658454B2 (ja) * 1996-03-29 2005-06-08 コマツ電子金属株式会社 半導体ウェハの製造方法
JP3558794B2 (ja) * 1996-09-27 2004-08-25 株式会社荏原製作所 半導体ウエハーの研磨方法及び研磨装置
JPH11267970A (ja) * 1998-03-24 1999-10-05 Okamoto Machine Tool Works Ltd ウエハの座標合せ装置
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
US6439964B1 (en) * 1999-10-12 2002-08-27 Applied Materials, Inc. Method of controlling a polishing machine
DE19956250C1 (de) * 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
JP4827292B2 (ja) * 2000-11-01 2011-11-30 アプライド マテリアルズ インコーポレイテッド 研磨装置
JP2002343753A (ja) * 2001-05-21 2002-11-29 Nikon Corp シミュレーション方法及び装置、加工装置、加工システム、並びに半導体デバイス製造方法
US7160739B2 (en) * 2001-06-19 2007-01-09 Applied Materials, Inc. Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles
JP3985223B2 (ja) * 2002-06-17 2007-10-03 株式会社Sumco Soi基板の研磨方法およびその装置
JP4311622B2 (ja) * 2003-06-23 2009-08-12 コバレントマテリアル株式会社 拡散ウェーハの製造方法

Also Published As

Publication number Publication date
JP4277007B2 (ja) 2009-06-10
US6997776B2 (en) 2006-02-14
KR20050077753A (ko) 2005-08-03
CN100468645C (zh) 2009-03-11
KR100640144B1 (ko) 2006-10-31
DE102004004556A1 (de) 2005-08-18
JP2005217410A (ja) 2005-08-11
CN1649103A (zh) 2005-08-03
TW200525625A (en) 2005-08-01
DE102004004556B4 (de) 2008-12-24
US20050170749A1 (en) 2005-08-04

Similar Documents

Publication Publication Date Title
JP5664471B2 (ja) 半導体用合成石英ガラス基板の製造方法
TWI253689B (en) Process for producing a semiconductor wafer
JP3400765B2 (ja) 半導体ウェハの製造方法および該製造方法の使用
CN108369895B (zh) 单晶半导体晶片和用于生产半导体晶片的方法
JP4915146B2 (ja) ウェーハの製造方法
TWI610358B (zh) 鏡面硏磨晶圓的製造方法
CN111630213B (zh) 单晶4H-SiC生长用籽晶及其加工方法
JPWO2002005337A1 (ja) 鏡面面取りウェーハ、鏡面面取り用研磨クロス、及び鏡面面取り研磨装置及び方法
TW201013770A (en) Method for polishing a semiconductor wafer
JP2011134828A (ja) 半導体ウェーハおよびその製造方法
TW200300963A (en) Silicon semiconductor wafer, and process for producing a multiplicity of semiconductor wafers
CN113439008B (zh) 晶片制造方法以及晶片
CN103809371A (zh) 矩形形成模具用基板
JP5867377B2 (ja) 円筒研削機および単結晶ウエーハの製造方法
WO2012165108A1 (ja) 炭化珪素基板の製造方法
CN101733697B (zh) 一种硅片抛光方法
JP6493253B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
EP1513192A1 (en) Semiconductor wafer
TW201242756A (en) Mold-forming substrate and inspection method
US20170136596A1 (en) Workpiece double-disc grinding method
JP5505334B2 (ja) 半導体ウェーハ及びその製造方法
JP2011143477A (ja) 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法
JP2017117915A (ja) シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP5343400B2 (ja) 半導体ウェーハの製造方法
JP2002166357A (ja) ウェーハ研磨加工方法