CN100468645C - 半导体晶片的制造方法 - Google Patents

半导体晶片的制造方法 Download PDF

Info

Publication number
CN100468645C
CN100468645C CNB2005100056629A CN200510005662A CN100468645C CN 100468645 C CN100468645 C CN 100468645C CN B2005100056629 A CNB2005100056629 A CN B2005100056629A CN 200510005662 A CN200510005662 A CN 200510005662A CN 100468645 C CN100468645 C CN 100468645C
Authority
CN
China
Prior art keywords
polishing
semiconductor wafer
thickness
cycle
bearing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100056629A
Other languages
English (en)
Other versions
CN1649103A (zh
Inventor
贡特尔·卡恩
曼弗雷德·图尔纳
卡尔-海因茨·瓦扬德
阿明·德塞尔
马库斯·施纳普奥夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN1649103A publication Critical patent/CN1649103A/zh
Application granted granted Critical
Publication of CN100468645C publication Critical patent/CN100468645C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/005—Control means for lapping machines or devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/02—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
    • B24B49/03—Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent according to the final size of the previously ground workpiece
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P80/00—Climate change mitigation technologies for sector-wide applications
    • Y02P80/30—Reducing waste in manufacturing processes; Calculations of released waste quantities

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

一种供有抛壳流体、在持续一抛光时间的抛光周期内于转动抛光盘的之间同时抛光半导体晶片正面及背面以制造半导体晶片的方法，该半导体晶片位于一支座的切除部内且固定于一既定的几何路线上，该支座具有既定的支座厚度，该半导体晶片具有抛光前的起始厚度及抛光后的最终厚度，其中该抛光所需的抛光时间是由若干数据计算得来，这些数据包含：起始厚度及支座厚度以及于当前抛光周期之前的上一抛光周期内被抛光的半导体晶片的起始厚度、最终厚度及平面度。

Description

半导体晶片的制造方法
技术领域
本发明涉及一种用于制造半导体工业用(尤其制造线宽小于或等于0.13μm电子器件用)的平面半导体晶片的方法。
背景技术
特别适于制造线宽小于或等于0.13μm电子器件的半导体晶片必须具备许多特别性能。其中一个特别重要的性能是半导体晶片的几何形状，应了解的是，这特别指的是半导体的平面度及各面间的平面平行度。描述平面度的一些规范参数可基于与其相关的具有潜在干涉效果的横向尺寸来分类。就这一点而言，在总平面度(半导体晶片直径范围内的横向尺寸/与理想平整表面的垂直偏差)、局部平面度(在cm范围内的横向尺寸/在100nm范围内的垂直效果)、纳米构形(横向mm范围/垂直10nm范围)及表面粗糙度(横向μm范围/垂直次纳米范围)之间划定出界限。
半导体晶片的最终决定性平面度通常由抛光加工形成。为改进半导体晶片的平面度值，曾提供及进一步开发出许多对半导体晶片正、反面同时抛光的装置及方法。举例而言，英国专利US 3,691,694中曾述及该双面抛光法。依照欧洲专利EP 208 315 B1内一个双面抛光的具体例，在有抛光流体存在的情况下，由金属或塑料制成且留有适当尺寸切除部的支座内的半导体晶片，在两个覆以抛光布的转动抛光盘之间沿该机器及工艺参数所预定的路线移动并受到抛光(在相关文献中，支座也称作样板)。为使双面抛光期间所施压力最好作用在待抛光半导体晶片上而不作用在支座上，根据现有技术双面抛光的半导体晶片的最终厚度远大于所用这些支座的厚度。美国专利US 6,458,688中曾述及一种方法，其中这些支座的厚度、半导体晶片厚度、及由抛光作用所引起的材料移除量之间建立一种关系，以获得特别平坦的半导体晶片，这些半导体晶片的局部几何形状值均低于所要求的阈值，并且在半导体晶片的边缘区内与该半导体晶片中央区内的几何形状无显著差别。
发明内容
本发明的目的是稳定半导体晶片的双面抛光，因而降低加工起伏变化所引起的产量损失。
本发明的主题是一种供有抛光流体、在持续一抛光时间的抛光周期内于转动抛光盘之间同时抛光半导体晶片正面及背面以制造半导体晶片的方法，该半导体晶片位于一支座的切除部内且固定于一既定的几何路线上，该支座具有既定的支座厚度，该半导体晶片具有抛光前的起始厚度及抛光后的最终厚度，其中该抛光周期的抛光时间由若干数据计算得来，这些数据包含：起始厚度及支座厚度以及于本抛光之前的上一抛光周期内被抛光的该半导体晶片的起始厚度、最终厚度及平坦度。
本发明的重要特征是：当前抛光周期的抛光时间以上一抛光周期的外形为基准，前一抛光周期及当前抛光周期起始时的支座厚度、前一抛光周期中被抛光的半导体晶片的起始及最终厚度、及抛光后其几何形状值均是特定的因素。用本发明方法所制造的具有预定平面度的半导体晶片的产量远高于每个抛光周期采用相同、预定抛光时间的类似方法所得的晶片。
该方法的起始原料是用已知方法自晶体分离出来的半导体晶片，例如：自硅单晶体切割成一定长度且经研磨成圆柱形，其正面及/或背面通过精研或平面磨步骤进行过加工。该半导体晶片的边缘亦可加以磨圆及(也许)通过具备适当外形的研磨轮于加工顺序中的适当地点加以抛光。另外，继研磨步骤之后，这些半导体晶片的表面亦可加以刻蚀。
该方法的最终产品是一双面抛光的半导体晶片，该半导体晶片可满足作为制造线宽小于或等于0.13μm半导体器件的起始原料应具备的条件，而且由于产量得到提高，就生产成本而言，亦优于根据现有技术制造的半导体晶片。
原则上，本发明方法所用的支座可由任何材料制成。其中优选为由钢或纤维加强塑料制成的支座；更优选为由不锈钢制成的支座。
若这些半导体晶片是由硅制成，待抛光半导体晶片的起始厚度优选取为比支座厚度大20至200μm，最好大30至70μm，已抛光的半导体晶片最终厚度优选为比支座厚度大2至20μm，最好大5至15μm。抛光步骤的材料移除量为5至100μm，优选为10至60μm，最好为20至50μm。
抛光完成后，将任何附着的抛光流体自该半导体晶片上清除，之后加以烘干，随后利用商购的例如电容型或光学型几何形状量测器材来量测其平面度。
本发明的方法优选为用于制造由硅、硅/锗、氮化硅、砷化镓及其它III至V族半导体所制的半导体晶片。硅最好是单晶体形式的硅(例如：通过切克劳斯基晶体生长法(czchralski)或悬浮区法结晶)。
这些半导体晶片的直径最好为200mm、300mm、400mm及450mm，其厚度最好为数百μm至几cm，最好为400μm至1200μm。除由均质材料制造的半导体晶片之外，本发明方法亦可用于制造多层结构的半导体基片，例如：SOI(绝缘体上的硅)晶片及所谓的黏合晶片。
附图说明
图1为本发明方法所加工的半导体晶片。
具体实施方式
现以一待双面抛光的硅晶片为例对本发明进行详细说明。在持续根据美国专利US 6,458,688所述方法界定的抛光时间的抛光周期中，将该硅晶片连同其他晶片加以抛光；该抛光时间最好以自动方式计算出来。该计算所利用的数据为：所用支座的厚度、在当前抛光周期之前的上一抛光周期中抛光的半导体晶片的起始及最终厚度。
该计算过程中的另一因素是有关这些半导体晶片的量测值，该量测值可说明这些半导体晶片的平面度，该值最好是dn135值，该值以简单方式说明该总平面度的特性，该第一个抛光周期的抛光时间是未经任何计算而预定的，例如：根据多次试验的结果。计算随后抛光周期的抛光时间时，最好利用下列优选实施例。
实施例：
能自动预定抛光时间的电脑利用下列A至G的数据来计算抛光时间，其中
A 代表前一抛光周期起始时半导体晶片的厚度；
B 代表前一抛光周期终结时半导体晶片的厚度：
C 代表前一抛光周期的抛光时间；
D 代表前一抛光周期起始时支座的厚度；
E 代表在前一抛光周期内于抛光的半导体晶片上所量测的dn135值；
F 代表当前抛光周期起始时该半导体晶片的厚度，及
G 代表当前抛光周期起始时该支座的厚度。
就计算抛光时间时所结合的平面度而言，该电脑使用一个修正因数K，依据所量测的dn135值(E)，该修正因数K采用下列等级：
若dn135>0.7μm，K＝+1μm
若dn135是0.5至0.7，K＝+0.5μm
若dn135是0.15至0.5，K＝0(最佳范围)
若dn135是0.05至0.15，K＝—0.5μm，
若dn135<0.05，K＝—1μm
当前抛光周期的抛光时间依据下列公式计算出来，其中这些字母代表的意义如上所述：
抛光时间＝[F—G—{(B—D)+K}]/[(A—B)/C]
假设这些支座的厚度恒定不变及该半导体晶片的初始厚度恒定不变，如此则将造成下列结果：
对于最佳范围而言，若dn135值太高(正值)，与前一抛光周期的抛光时间相比，该抛光周期的抛光时间需要减短；
对于最佳范围而言，若dn135值太低或甚至为负值，该抛光时间需要增长；若dn135值是在最佳范围内，该抛光时间应保持不变。
该dn135值是于半导体晶片边缘区及中央区所选若干部位进行的半导体晶片厚度的微分量测结果，这些部位用编号在图内加以了注记。四个部位(以点2至5注记)总是与相邻各点呈相隔90°配置并且分布在半导体晶片边缘区的周边上，偶数编号的两点相互位于正对面，奇数编号的两点也一样。点1代表半导体晶片的中央部位。该dn135值可依照下式计算：
dn135＝(厚度3—厚度5)/2—厚度1
在上式中，后面带有数字的厚度是指的是在所代表点的位置上该半导体晶片的厚度。

Claims (2)

1.一种供有抛光流体、在持续一抛光时间的抛光周期内、于转动抛光盘之间同时抛光半导体晶片正面及背面以制造半导体晶片的方法，该半导体晶片位于一支座的切除部内且固定于一既定的几何路线上，该支座具有既定的支座厚度，该半导体晶片具有抛光前的起始厚度及抛光后的最终厚度，其中该抛光周期的抛光时间是由公式：抛光时间＝[F—G—{(B—D)+K}]/[(A—B)/C]计算得来，其中：F代表当前抛光周期起始时该半导体晶片的厚度，G代表当前抛光周期起始时该支座的厚度，B代表前一抛光周期终结时半导体晶片的厚度，D代表前一抛光周期起始时支座的厚度，A代表前一抛光周期起始时半导体晶片的厚度，C代表前一抛光周期的抛光时间，K代表一个修正因数，其依据dn135值采用下列等级：
若dn135>0.7μm，K＝+1μm
若dn135是0.5至0.7，K＝+0.5μm
若dn135是0.15至0.5，K＝0
若dn135是0.05至0.15，K＝—0.5μm，
若dn135<0.05，K＝—1μm
其中dn135值是于半导体晶片边缘区及中央区所选若干部位进行的半导体晶片厚度的微分量测结果。
2.如权利要求1的方法，其中该修正因数的值取决于当前抛光周期之前的上一抛光周期内被抛光的半导体晶片上所测量的dn135值。
CNB2005100056629A 2004-01-29 2005-01-24 半导体晶片的制造方法 Active CN100468645C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102004004556.9 2004-01-29
DE102004004556A DE102004004556B4 (de) 2004-01-29 2004-01-29 Verfahren zur Herstellung einer Halbleiterscheibe

Publications (2)

Publication Number Publication Date
CN1649103A CN1649103A (zh) 2005-08-03
CN100468645C true CN100468645C (zh) 2009-03-11

Family

ID=34801214

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100056629A Active CN100468645C (zh) 2004-01-29 2005-01-24 半导体晶片的制造方法

Country Status (6)

Country Link
US (1) US6997776B2 (zh)
JP (1) JP4277007B2 (zh)
KR (1) KR100640144B1 (zh)
CN (1) CN100468645C (zh)
DE (1) DE102004004556B4 (zh)
TW (1) TWI253689B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004005702A1 (de) * 2004-02-05 2005-09-01 Siltronic Ag Halbleiterscheibe, Vorrichtung und Verfahren zur Herstellung der Halbleiterscheibe
DE102009030296B4 (de) * 2009-06-24 2013-05-08 Siltronic Ag Verfahren zur Herstellung einer epitaxierten Siliciumscheibe
JP6451825B1 (ja) 2017-12-25 2019-01-16 株式会社Sumco ウェーハの両面研磨方法
CN113246012B (zh) * 2021-05-14 2022-08-09 上海华力集成电路制造有限公司 化学机械研磨的控制方法、设备和存储介质
CN113664694A (zh) * 2021-07-29 2021-11-19 山西烁科晶体有限公司 碳化硅双面抛光中硅面及碳面去除厚度的测定方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691694A (en) * 1970-11-02 1972-09-19 Ibm Wafer polishing machine
US4390392A (en) * 1980-09-16 1983-06-28 Texas Instruments Incorporated Method for removal of minute physical damage to silicon wafers by employing laser annealing
DE3524978A1 (de) * 1985-07-12 1987-01-22 Wacker Chemitronic Verfahren zum beidseitigen abtragenden bearbeiten von scheibenfoermigen werkstuecken, insbesondere halbleiterscheiben
JPH07100297B2 (ja) * 1987-01-27 1995-11-01 九州電子金属株式会社 半導体ウエハの研磨制御装置
JPH05177539A (ja) * 1991-12-24 1993-07-20 Sumitomo Electric Ind Ltd 両面ポリッシュ装置によるウェハ研磨方法
US5422316A (en) * 1994-03-18 1995-06-06 Memc Electronic Materials, Inc. Semiconductor wafer polisher and method
KR100227924B1 (ko) * 1995-07-28 1999-11-01 가이데 히사오 반도체 웨이퍼 제조방법, 그 방법에 사용되는 연삭방법 및 이에 사용되는 장치
JPH09270400A (ja) * 1996-01-31 1997-10-14 Shin Etsu Handotai Co Ltd 半導体ウェーハの製造方法
JP3620554B2 (ja) * 1996-03-25 2005-02-16 信越半導体株式会社 半導体ウェーハ製造方法
JP3658454B2 (ja) * 1996-03-29 2005-06-08 コマツ電子金属株式会社 半導体ウェハの製造方法
JP3558794B2 (ja) * 1996-09-27 2004-08-25 株式会社荏原製作所 半導体ウエハーの研磨方法及び研磨装置
JPH11267970A (ja) * 1998-03-24 1999-10-05 Okamoto Machine Tool Works Ltd ウエハの座標合せ装置
DE19905737C2 (de) * 1999-02-11 2000-12-14 Wacker Siltronic Halbleitermat Verfahren zur Herstellung einer Halbleiterscheibe mit verbesserter Ebenheit
US6439964B1 (en) * 1999-10-12 2002-08-27 Applied Materials, Inc. Method of controlling a polishing machine
DE19956250C1 (de) * 1999-11-23 2001-05-17 Wacker Siltronic Halbleitermat Kostengünstiges Verfahren zur Herstellung einer Vielzahl von Halbleiterscheiben
JP4827292B2 (ja) * 2000-11-01 2011-11-30 アプライド マテリアルズ インコーポレイテッド 研磨装置
JP2002343753A (ja) * 2001-05-21 2002-11-29 Nikon Corp シミュレーション方法及び装置、加工装置、加工システム、並びに半導体デバイス製造方法
US7160739B2 (en) * 2001-06-19 2007-01-09 Applied Materials, Inc. Feedback control of a chemical mechanical polishing device providing manipulation of removal rate profiles
JP3985223B2 (ja) * 2002-06-17 2007-10-03 株式会社Ｓｕｍｃｏ Ｓｏｉ基板の研磨方法およびその装置
JP4311622B2 (ja) * 2003-06-23 2009-08-12 コバレントマテリアル株式会社 拡散ウェーハの製造方法

Also Published As

Publication number Publication date
JP2005217410A (ja) 2005-08-11
TWI253689B (en) 2006-04-21
DE102004004556A1 (de) 2005-08-18
CN1649103A (zh) 2005-08-03
DE102004004556B4 (de) 2008-12-24
US20050170749A1 (en) 2005-08-04
US6997776B2 (en) 2006-02-14
KR20050077753A (ko) 2005-08-03
JP4277007B2 (ja) 2009-06-10
TW200525625A (en) 2005-08-01
KR100640144B1 (ko) 2006-10-31

Similar Documents

Publication Publication Date Title
CN104428882B (zh) 半导体晶片的评价方法及制造方法
CN100468645C (zh) 半导体晶片的制造方法
CN101148025B (zh) 用于抛光半导体晶片的方法及用该方法制造的半导体晶片
EP0754785A1 (en) Method of manufacturing semiconductor mirror wafers
MY132393A (en) Method of manufacturing semiconductor wafers and process of and apparatus for grinding used for the same method of manufacture
CN101791779A (zh) 半导体硅片制造工艺
CN86107119A (zh) 晶片的生产方法
US6284658B1 (en) Manufacturing process for semiconductor wafer
JP6493253B2 (ja) シリコンウェーハの製造方法およびシリコンウェーハ
JP2006261680A (ja) 半導体基板を材料除去処理するための方法
US6613591B1 (en) Method of estimating post-polishing waviness characteristics of a semiconductor wafer
CN101733697A (zh) 一种硅片抛光方法
JP6471686B2 (ja) シリコンウェーハの面取り方法、シリコンウェーハの製造方法およびシリコンウェーハ
JP2018518050A (ja) 多結晶仕上げを有する半導体ウエハを処理する方法
JP2004074792A (ja) シリコンからなる半導体ウェーハ、その製造方法、および半導体ウェーハを製造するためのワイヤーソーのためのワイヤー案内ロール
CN106041660A (zh) 一种硅晶圆多步变参数粗磨削方法
CN114667594A (zh) 晶片的研磨方法及硅晶片
JP2015153999A (ja) 半導体ウェーハの製造方法
US20240165765A1 (en) Method for manufacturing semiconductor wafer
CN114083430B (zh) 一种精确获得晶片双面研磨中上下面去除量的有效方法
JP2010225695A (ja) 拡散ウェーハの製造方法
US20090311808A1 (en) Method for producing semiconductor wafer
KR100920885B1 (ko) 에픽텍셜 웨이퍼의 제작 방법
Chung et al. Comparison of free abrasive machining processes in wafer manufacturing
KR100927306B1 (ko) 나노토포그라피가 개선된 웨이퍼 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant