TWI251260B - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TWI251260B
TWI251260B TW094110860A TW94110860A TWI251260B TW I251260 B TWI251260 B TW I251260B TW 094110860 A TW094110860 A TW 094110860A TW 94110860 A TW94110860 A TW 94110860A TW I251260 B TWI251260 B TW I251260B
Authority
TW
Taiwan
Prior art keywords
layer
indium
metal layer
contact
semiconductor device
Prior art date
Application number
TW094110860A
Other languages
English (en)
Other versions
TW200539280A (en
Inventor
Shigetomi Michimata
Ryo Nagai
Satoru Yamada
Yoshitaka Nakamura
Ryoichi Nakamura
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of TW200539280A publication Critical patent/TW200539280A/zh
Application granted granted Critical
Publication of TWI251260B publication Critical patent/TWI251260B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B31/00—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor
    • B24B31/02—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor involving rotary barrels
    • B24B31/023—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor involving rotary barrels with tiltable axis
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B31/00—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor
    • B24B31/12—Accessories; Protective equipment or safety devices; Installations for exhaustion of dust or for sound absorption specially adapted for machines covered by group B24B31/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1251260 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種半導靜梦 法。更特別的是，本發明半導體裝置的製造方 點金屬所組成之崎金朗之接_^2為包含具有由高溶 該半導體裝置的製造方法。 土的+導體裝置，以及一種 【先前技術】
在大多數半導體裝置中，位於石夕其 包含阻擔金屬層之接觸插塞而連接H的層係藉由使用 來描述一種半導體裝置的習用製造方^基板。終照圖认至证 域)14 °歸，如_⑽，擴 =膜設置在包含—散區域14的石夕基板”上。)^#之: 置牙過絕緣膜15而抵達至p+擴散區域14的一接觸孔17。卜木5又 接著’如圖5C所述，以3xl0i5/cm2劑量及5 keV的加 :硼植入p擴散區域14，藉此將一 p型雜質摻雜層27設置 觸孔17底部附近。 夂 再者，如圖5D所示，將一接觸金屬層18設置在接觸孔17 =以及絕緣膜15上，該接觸金屬層18係由鈦金屬所製成，且其 ，度約為10nm。在基板11維持於7〇〇。<3時，將所產生之結構在/氮 氣環境下進行約一分鐘的熱處理，因此，即在矽基板U與接觸金 屬層18間的界面處形成一矽化鈦層(未圖示）。 然後，如圖5E所述，設置由氮ti(TiN)所製成且厚度約為 l〇nm的一阻擋金屬層19。接著將一鎢膜20設置在包含接觸孔17 内部的阻擋層19上。接下來，藉由從絕緣膜15頂端移除掉一部 分的鎢層20、一部分的阻擋金屬層19與一部分的接觸金屬層i8a 來執行CPM製程，藉此將一接觸插塞21留在接觸孔17内。再者， 5 1251260 藉由在此項技藝中之已知方法將 與接觸插塞21上。如此即製造出如圖H_16設置在絕緣膜15 在上述方料，乃是綱硼=的半^裝置200。 域14中形成p型雜質摻雜層27 了便在P擴散區 避免在基板U經歷_富c下雜層27係為了 區域14擴散至接觸金屬層18内。^時、《 P+擴散 觸金屬層I8内，則位在〆擴散_ 熱處理期間擴散至接 阻，而Ρ型雜質換雜層27則能夠抑 =i1間的接觸電 21間的接觸電阻增加。 fj P擴政區域14與接觸插塞 坐道來’半導體裝置已經變得越來越小且更古声卷人<4* +導體裝置内的接觸孔直徑已經變小Λ:，目度，气。因此， 就是如果接觸孔直徑減少至〇2u= su在此即出現一個問題，也 降低接觸電阻，故可在已經製造出2不易降低接_阻°為了 之其顧吾始入 ..^ 如 萄孔後’以例如1x10 6/cm2 區域。然而，度的p型雜質 本公開專利公電阻降低至期望值，例如在曰 Ρ型雜質區域的形成方法％述著—種具有高雜質濃度之 【發明内容】 一種問題，故本發明之一目的是要提供 牛¥體錢’其中即使在—小直徑的接觸孔古口 本發，提供-種半導難置的製i方法，其包含步驟： =石夕化鈦層，藉此來減少接觸電阻；而本發明L目的3 如供一種此一半導體裝置的製造方法。 々疋要 ，入-絲板之-表面區域中，以便 ^ 銦植入該擴散區域之-表面區域中，將 2在_植人區域上形成—高_金屬層；以及，利用包含该 、.植入區域之該魏板内的销該聽點金屬層内的聽點金屬 6 !25126〇 來進行反應，以便形成一矽化層。 本發明亦提供一種半導體裝置，其包含··一矽基板；一擴散 &域’其設置在該碎基板的一表面區域内；一麵植入區域，其設 置在該擴散區域之一表面區域中；以及一接觸插塞，包含在其底 端處之與該銦植入層接觸的一高熔點金屬層，其中包含在該高溶 點金屬層内之高熔點金屬以及矽的一化合物晶體係突出於該接觸 插塞處。
在根據本發明之半導體裝置之製造方法中，於形成一高溶點 金屬層如’形成於該擴散區域上的該姻植入層容許包含高熔點金 屬之矽化物的高品質矽化層形成於具有小直徑的接觸孔内，此舉 可充份地降低接觸電阻。 在本發明之一較佳實施例中，該高熔點金屬矽化層包含選擇 自由鈦、鎢、鉬與鈷所構成群組中的至少一元素，戋這些 素的至少一化合物。 上在本發明之一較佳實施例中，形成該矽化層之該步驟是用來 將该基板溫度提南至6G(TC以上、較佳之情況為则^以上的埶處 理，該高雜金屬可為鈦金屬。在此情況下，可形成—⑽= 結J的-魏鈦層。吾人可將該基板溫度提高至細t以上。^ 此案例中，則可能形成具有C54晶體結構的♦化欽層。 在本發明之另-較佳實施例中，是以在 曰 加速，，入銦。在本發明之另一較 二:：的 lxl〇13/cm2至WW的劑量植入。、_T銦則疋以 係數。此外’其具有較解基板低的接觸=具 7 1251260 大表面積的矽化層。因此，該化合物晶體可用來降低接觸電阻， 即使在具有小直徑之接觸孔中。該高熔點金屬層可為一鈦金屬 層’如果這樣的話，則該化合物晶體具有一 C49或C54晶體結構。 本發明特別適用至製造一種包含以高熔點金屬層作為設置於具有 小直控（例如0·2μηι或更小）接觸孔之接觸插塞中之阻擋芦的丰 導體裝置。 曰 【實施方式】 現在將參照附圖來詳細描述本發明的較佳實施例。圖丨是本 發明第一實施例中的半導體裝置之橫剖面圖。 第一實施例的半導體裝置（通常以數字100表示）包含一矽 基板11與設置在基板11上的一 mos電晶體。該基板丨丨具有一 元件隔離區域12與-活性區域。齡使嵌人於渠肋之絕緣膜包 圍設置著電晶體的活性區域，即形成元素隔離區域12。閘極電極 13係設置於開極絕緣氧化膜(未圖示)上，而閘極絕緣氧化膜則設 置於矽基板11之活性區域上。在位於閘極電極13側邊上的那些 活性區域部分中，存在兩摻雜著以lxl〇i5/cm2之劑量植入之硼^ P+擴散區域14，該p+擴散區域14構成了 M〇s電晶體的汲極區域 與源極區域。由氧化矽所製成的絕緣膜15則形成於矽基板n與 閘極電極13上；將-上互連層16形成於絕緣膜15 ± 緣膜 15則可由例如BPSG組成。 联 在絕緣膜15中具有延伸至p+擴散區域14頂部的接觸孔17， 二的㈣师，又接觸孔17中設置有接觸插塞21; 伸進人雜板11 _自基板11繼測量起約 25nm冰度處。各接觸插塞21包含—秦觸金屬層18、—阻擔金 fn 19與Ιίϋ。接觸金屬層18係由鈦金屬所製成，厚度約為 l〇nm ’其，軸在接觸孔17的底部與内壁上；阻擔金屬層…係 形成在由氮化鈦所製成的接觸金屬層18上，厚度 於 鶴層20係形成於阻擒金屬層19上並填滿接觸孔17。若接觸^ 8 1251260 它們形成嫌縣，賴乎不會將 的熱處理期間，可能_^|5^製造半導體裝置刚中所執行 或擴散至下層内的产二，屬層18中之金屬變換至矽化層 ㈣:以細=，接層觸，18_ 極電極i3之頂部；有f ’其中該接觸孔22係延伸至閘 内，該通插塞26包含-接觸i^(Via-plUg)形成於此接觸孔22 層25。接觸金屬屏2飞在 屬^層23、一阻擒金屬層24與-鶴
22的底部與内壁丄；阻播金屬芦屬^斤製气’且其係形成於接觸孔 成於接觸金屬層23上;於/“係由鼠化鈦所製成，且其係形 並填滿接觸U 於鎢層25係形成於阻擋金屬層24上，
型雜當装區域14之接觸孔17底部的該部分中設置了- P :采？成’有一銦植入層28已藉由以5xi〇lw劑量植入銦來 “ ηί Ρ ΐΐϊ摻雜^27中的爛濃度在從接觸孔17底部測量 從i觸到最高；而在鋼植入層28中的銦濃度則在從 銦噥产於Γ T^df i起㈤12Gnm深度處朗最高。贿度輪廓與 由包含至梦基板11内之植人、接觸金屬層18的 夕化/、猎由熱Α理所執行的雜f再分配之組合製程所產生的。 ，接觸金屬層18下面設置著一球根狀或半球形的石夕化鈦層 广石夕化鈦層29係突出於接觸金屬層18並與銦植入層且有 相同厚度或較其為薄；石夕化鈦層29具有電阻係數為約5〇至a 7〇μΩαη的C49晶體結構。 石夕化鈦層29具有較石夕基板來說的一極低的電阻係數盥一低接 觸電阻。再者，石夕化鈦層29的表面積大，因此石夕化鈦層四可大 幅降低在矽基板11與接觸插塞21間的接觸電阻。 以下將描述如圖1所示之半導體裝置的製造方法。茲將特別 詳述首先執行來形成Ρ+擴散區域14以及最後形成接觸插塞21之 9 1251260 ^八。圖2A至2G是如圖1之虛線框内所表示的半導體裝置1〇〇 口丨刀之2面圖，這些圖示描繪出半導體裝置1〇〇的製造步驟。 一如圖2A所述，以3xl〇15/cm2劑量將硼植入矽基板11的 4曰^二面區域中，藉此在—活性區域内形成—p+擴散區14 ;然 乳化矽所組成且厚度為0·8μιη之絕緣膜15形成於具有P+ 14的石夕基板11上。接下來，製造出會穿透絕緣膜15且 直徑、、、勺為〇·2〇μηχ的一接觸孔。 ψ »接著如圖2Β所述，將蝴以3xl015/cm2的劑量以及能夠使突 耗圍Rp呈現出約15nm的加速能量植人P+擴散區域H，藉此將 二li雜質推雜層27設置在接觸孔17絲附近的〆擴散區域μ 二刀、:，者，如圖2C所示，將銦以3xl〇15/cm2的劑量及6〇keV 二加速旎1來進行植入。因此，銦植入層28即形成於自接觸孔 底部測量起約15nm的突出範圍Rp之p+擴散區域14内。 之後，執行一 CVD製程，藉此在接觸孔I?中與絕緣膜Μ上 ΐ置Γ接觸金屬層18，如圖犯所示；該接觸金屬層18係由鈦金 屬所製成，厚度約l〇nm。在將基板丨丨維持在^(^^時，令所產生 之結構在氮氣環境下進行約一分鐘的熱處理，因此，在接觸金屬 層18内的鈦金屬會穿過矽基板n與接觸金屬層18 散至石夕基板η内，並在其中形化物。如此一來，即 於接觸金屬層is的魏鈦層29，如圖沈所示。位在财化欽層 2^與矽基板11間之介面處的接觸金屬層18會經歷矽化反應，^匕 容許在接觸金麟18内之金雜散進场基板π或與絕緣“膜15 反應，故接觸金屬層18會因此變薄。當接觸金屬層18經歷接下 來的熱處理時，該接觸金屬層18則變得越來越薄或根本消失益存。 如圖2F所述，執行另一 CVD製韃，以形成由氮化鈦所製成 且厚度約10nm的阻擋金屬層19。然後，將一鎢膜2〇設置在阻擋 金屬層19上，填滿接觸孔17。然後執行一 CMp製程，以分別^ 絕緣膜15處移除一部分鎢層20、一部分的阻檔金屬層19盥一邙 分的接觸金屬層18，如圖2G所述，藉此形成在接觸孔17内、的& 10 1251260 ’严由利用此項技藝中之已知方法，以將-上互 半暴體/置卿15上，如此即製造出具有圖1所示結構的 28孫ΐίΐΐΐ财施觸轉财置之製造方法巾，雌入層 觸層18形成前形成於靠近接觸孔17底部之石夕基 因此能夠可靠地形成具有C49晶體結構的石夕化 ίΐ二ϋ所形成㈣化鈦層29為球根狀或半球形。吾人尚未 夕化鈦層29之原因，但認為可能由於銦植入會促 進鈦金屬的石夕化反應之現象。
f上，方法中，銦植人層28係於已形成p型雜質摻雜層27 fit。或者’可在已形成銦植入層28後再形成p型雜質摻 ^ 27。在此情況下亦可獲致類似的優點。在熱處理期間，可將 ^板溫度提高至_t：或更高；然後，將會形成具有C54晶體結 構且顯現約15至20μΩαη電_數的魏鈦。若為此種案例，因 為C54晶體結構之矽化鈦的電阻係數低於C49晶體結構之矽化 鈦，故可降低更多接觸電阻。 ϋ ^可利用濺鍍等方式來形成接觸金屬層18與阻擋金屬層19。若 其係以此方式形成，則層18與19將幾乎不會存在於接觸孔17的 内壁上。但是，由於接觸金屬層18係形成於接觸孔17的底部上， 故仍可達到如上所述的相同優點。 一 根據第一實施例之半導體裝置之製造方法係藉由以 8xl〇13/cm2的劑量及範圍自4〇s120keV的各種加速能量植入銦來 執行，以形成一銦植入層28，因此製造出具有各種特性的半導體 裝置。然後測试些裝置之石夕基板與接觸插塞間的接觸電阻，其 結果如圖6所示；注意在未施加加速能量(亦即能量=〇)時，並未植 入任何姻。 如圖6所見，用來植入銦的加速能量較高即會減少接觸電阻； 再者，從圖6亦可明瞭：當加速能量的範圍係自6〇keVi12〇keV 時，接觸電阻的減少幾乎達飽和。有鑑於此，故將用來植入銦的
圖9代表比較細1中的各種元I之濃度輪廓以及本發明樣 本中的各種7G素之濃度輪|*卩。圖9之圖示係顯示湘二級離 賴(SIMS)來測量石夕(Si)、鈦㈣、蝴⑼與銦⑽之濃度輪靡的結 果。為了能夠更明確，故是測量擷取圖8A中虛線處之比較案 橫剖面與擷取圖8B中虛線處之本發明樣本橫剖面處的濃度輪 1251260 加速能量設定在4GkeV或錢，較佳之纽4 加速能量為微eV，則植人至雜板_銦突出細Rp “右 15nm。右加速能量超過12〇keV，則銦突出範圍邱將會過長'，且 將會使雜^至-過深區域。因此銦將不會被植人—期望區▲内。 ^丁，第-實施例的半導體裝置之製造方法係為實驗= 的。更精1來說’植入銦乃是以自lxl〇13/cm2至1χΐ〇14/(^2 的各麵量卩及6GkeV❸域能量來断，航製如各種半 體裝置。紐職這些裝置之雜板與_插塞間的接觸電阻，、 其結果如® 7所示；注意在圖示帽量為『G』處並未 何銦。 1 從圖7可明白·若植入銦的劑量由lxl〇i3/cm2開始增加， 接觸電阻會降低。從圖7亦可_ : #劑量在8xlQl3/em2卑， 接觸電=的卩，鋪乎_和。有麟此，鑛植人銦_量設 在1x10 /cm或更高，較佳之情況為8xl〇i3/cm2或更高。 在根據第-實施例的半導體裝置之製造方法與該裝置 =方法中’吾人係形成厚度約2Gnm的—氮化鈦膜以取代接觸金 屬層18與阻擂金屬層19。然後分析所產生之半導體裝置的各種元 素之_輪廓。為了測量濃度輪廓，故提供如圖8A中所示的 案例1，其帽氮化⑽與其上所設置的任何層皆移轉 , 將厚度約5Gnm的-氧切(Si〇2)膜3G職於難生的結構上 此提供如圖8B所示的本發明樣本。在比較案例i的半導||装置^ 製造中於與 + 本發明樣本之裝置之製造方法相同的條件下被 植入，以形成一 p+擴散區域14與一 p型雜質摻雜層27，並 出與本發明樣本中具有相同直徑的接觸孔17。 σ 12 1251260 廓。f圖9中，曲線Si、Ti與B表示關於比較案例j之半導體裝 置的濃度輪廓，而曲線Si(In)、Ti(In)、B(In)與In(In)則表示關於本 發明樣本之半導體裝置的濃度輪廓。矽與鈦的濃度輪廓係就繪示 於右方Y軸上的二級離子強度來表示，而獨的濃度輪廓係就緣示 於左方Y軸上的元素濃度來表示。 在圖9中，深度〇nm是代表著如圖11A與11B中所示的氧化 矽層30之表面，而深度5〇nm則是代表在氧化矽層3〇與矽基板 11間的邊界。本發明樣本之半導體裝置係利用穿透式電子 ^檢查’確認已將石夕化鈦層29設置在約120nm至14〇nm的深支产 處。從圖9可明瞭：石夕化鈦層29的雜質濃度接近銦濃度峰值；ς Γ日本發明樣本巾献濃度與贿度峰值她於在比較案例1 中更珠20ηηι。 ' 心可的方法加以修正，俾使在如圖2C所示般形成銦植入 ;在t圖2D所示般形成接觸金屬層18前，透過RTA(快 巧，火)爾基板溫度轉在㈣。。達丨。秒。修正過之方(二 ^施例之半賴裝置製造方法更為可靠_化鈦層29 ^ 出-種更進-步降低接__半導體裝置 '、、、處理期間’會執行將基板轉在1GG(rc或更侧各種 ^ 之$過的方法’吾人柄當基板於RT _ σ 以上時，其接觸電阻會比未執 ^賜在_。 當基板謝赋低；亦發現 處理的情況者更低。 〗其吊數電阻會比未執行RTA熱 若，，觸金屬層18設置前執行獻熱處理 =。這有可能是因為所植入的銦在RTA熱處理期觸 散’且位在接觸金屬層18内之-金屬之梦化會“令：: 例2 方=包含比較案 微鏡陶來拍攝這些裝置。圖‘ i 顯 13 1251260 言顯=，，板n與接觸插塞2i間的介面。在製造 形成-$擴散ί 第;與第f樣本之相同製造^件下才^來 在本發日U = 27 ;此外，製造出與 17與絕緣膜U案例之製造中相同直徑與相同厚度的接觸孔 所示示的比較_位置上與在圖内箭頭 _裝置中石夕，，仃電子繞射測試。觀察在比較案例2之半 的二〜:ί能量分散式X光)分析來評估Ti 鈦金屬在接觸金屬層18下的廣大區域中偵測到 11内，伸然接觸金屬層18内的鈦金屬擴散至石夕基板 但疋其亚未形成C49晶體或C54晶體。 純另「盘方面，觀察樣本1之半導體裝置中的C49晶體，之石夕 ^，舉證明幾乎為球根狀且突出於接觸金屬層18 ^49晶體 H t γ#ψ拉 ‘體叙置上並不執行電子繞射測試。但是相 屬層18之半球形C49日日日體結構之魏鈦層二已 肜烕在圖10C内前頭所指的位置處。 數個ίί 比，ί例^的裝置、♦複數個樣本1的裝置與複 顯示出各_二〉1測試這些半導體裝置的接觸電阻。圖11 雷阳出，ί例與樣。σ之叙置的平均接觸電阻與累積頻率3σ之接觸 詈去沾口，11所見，樣本1之裝置的接觸電阻是比較案例2之裝 而樣本2之裝置的接觸電阻則是比較案例2之裝置 圖3說明根據本發明帛二實施例的半導體裝置1〇1結構之剖 =。除了未設置p型雜質摻雜層27多卜，半導體裝置1〇1之結構 二圖1所示（亦即本發明第一實施例）的半導體裝置1〇〇相同； 未設置p型雜質摻雜層27外，裝置101的製造方法與裝置1⑻ 方法類似。儘管根據第二實施例的接觸電阻略高於根據第 一貫施例之裝置者，但根據第二實施例裝置1〇1的接觸電阻仍顯 14 1251260 著低於習用半導體裝置。 ^ 4A^r7^ 的半導m置m相同。首與圖1所示 ，第二，銦植入層28係形1體;=:=參面 區域體製造方铲/擴散 及對應於約15nm之突屮rnp，…灸，猎由以5x10 /cm的劑量 擴散區域μ的整個表面内&圍p之此一加速能量，來將銦植入〆
觸孔與在製成接 並無形成P型雜質換雜声27fi =、方式末刀放銦；然而該方法 ® 2C)^ 28U 體裝置之製造方法。 μ方法係類似於第-實施例的半導 電阻仏略j於第7實施例所獲得的接觸 仍遠低於習用半導^置者。=ί造士半導體裝置的接觸電阻 施例與第三實的;：:==，第二實 18前即執行過RTA熱處理。 ”、、在形成接觸金屬層 和ρΐΐί止已經描述過本發明的較佳實施例，但是#明U 上述的實施例中。本發明當然包含由 迷貫施例所得的各種裝置與該裝置之各種製造^改艾或修正上 之接觸至電晶體與雙極電晶體 方法。）转體衣置，亦適合應用至此類半導體裝置之製造 【圖式簡單說明】 置結構之剖面 圖1代表根據本發明第一實施例中的半導體裝 15 1251260 圖； 圖2A至2G繪示根據第一實施例的半導體裝置製造步驟之剖 面圖； 圖3說明根據本發明第二實施例的半導體裝置結構之剖面圖； 圖4A說明根據本發明第三實施例的半導體裝置結構之剖面 圖， • 圖4B繪示根據第三實施例的半導體裝置製造步驟其中一者 . 之剖面圖； 圖5A至5F是顯示著習用半導體裝置之製造方法之連續步驟 的剖面圖； • 圖6表示接觸電組與加速能量間之關係圖； 圖7表示接觸電組與雜質劑量間之關係圖； 圖8A是預備用來測量濃度輪廓的比較案例1之剖面圖； 圖8B是根據本發明之半導體裝置之樣本的剖面圖； 圖9說明半導體裝置内所使用的元素之濃度輪廓圖； 圖10A至10C是TEM的斷面照片，各顯示位在矽基板與半 導體裝置之接觸插塞間的介面；以及， 圖11顯示在各種半導體裝置中所觀察到的基板-插塞接觸電 阻圖。 【主要元件符號說明】 11〜基板 12〜元件隔離區域 13〜閘極電極 • 14〜p+擴散區域 ‘ - 15〜絕緣膜 16〜上互連層 17、 22〜接觸孔 18、 23〜接觸金屬層 16 1251260 19、 24〜阻擔金屬層 20、 25〜鎢層 21〜接觸插塞 26〜通插塞 27〜p型雜質摻雜層 28〜銦植入層 29〜矽化鈦層 30〜氧化矽層 100、101、102〜半導體裝置

Claims (1)

1251260 十、申請專利範圍： 1. - ^半導體裝置之製造方法，包含如下步驟··將職人 ^一表面區域中，以於其中形成—擴散區域；將銦植 = 面區域中’以於其中形成一銦植入區域;在該銦二 ίΐί成H 點金屬層；以及將在該高炫點金屬層内的ί熔點 金屬與在該矽基板内的矽反應，以形成一矽化層。 ”、 2八^請專利細第i項的半導體裝置之製造方法 贿輯顺群組中的至少Γ金屬 3. 如申請專利範圍第丨項的半導體裝置之製造方法， 驟係在000°c或更高的基板溫度下執行。 八Μ 4. 如申請專纖圍第丨項的半導體裝置之製 步驟是在40至12GkeV的加速能量下植人銦。万直入 5. 如申請專利範圍《 4項的半導體裝置之製 步驟係以至lxl(yw的劑量植入銦I、中捕植入 '驟之間，在800°C 6.如申請補制第丨項辭導體裝置之製造 驟巧該錮植入步驟與該形成該高熔點金屬層步】H 3如下步 或更南的基板溫度下來進行熱處理。 二種^導體裝置，包含：—錄板Γ—擴散 板^表面區域内；—錮植人區域，設置於該擴散區 區域中，及-接觸插塞’在其底端處包含與 声 高熔點金屬層’其中包含該高馳金屬層内 -化合物晶體突出於該接觸插塞處。 金屬與石夕的 18 1251260 8.如申請專利範圍第7項的半導體裝置，其中該化合物晶體具有一 C49或C54晶體結構。 十一、圖式：
19
TW094110860A 2004-04-06 2005-04-06 Semiconductor device and method of manufacturing the same TWI251260B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004111926A JP4291197B2 (ja) 2004-04-06 2004-04-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW200539280A TW200539280A (en) 2005-12-01
TWI251260B true TWI251260B (en) 2006-03-11

Family

ID=35067602

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094110860A TWI251260B (en) 2004-04-06 2005-04-06 Semiconductor device and method of manufacturing the same

Country Status (6)

Country Link
US (1) US7414291B2 (zh)
JP (1) JP4291197B2 (zh)
KR (1) KR100725437B1 (zh)
CN (1) CN100483629C (zh)
DE (1) DE102005015789A1 (zh)
TW (1) TWI251260B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4049119B2 (ja) * 2004-03-26 2008-02-20 セイコーエプソン株式会社 強誘電体メモリ素子の製造方法
JP4503627B2 (ja) * 2007-03-29 2010-07-14 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
CN104347484B (zh) * 2013-08-02 2019-07-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件以及制作半导体器件的方法
JP6650719B2 (ja) * 2015-09-30 2020-02-19 キヤノン株式会社 撮像装置、撮像システムおよび半導体装置の製造方法
CN115565979A (zh) * 2021-07-02 2023-01-03 长鑫存储技术有限公司 一种半导体晶体管结构及制作方法
EP4261871A1 (fr) * 2022-04-11 2023-10-18 STMicroelectronics Crolles 2 SAS Circuit intégré comportant un pilier métallique en contact avec une région en silicium sur une région de couplage ohmique, et procédé de fabrication correspondant

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01233726A (ja) 1988-03-14 1989-09-19 Mitsubishi Electric Corp 半導体装置の製造方法
JPH10242077A (ja) 1997-02-24 1998-09-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3201318B2 (ja) 1997-11-05 2001-08-20 日本電気株式会社 半導体装置の製造方法
EP0942460A1 (fr) 1998-03-13 1999-09-15 STMicroelectronics SA Procédé de formation d'une couche de siliciure de titane de faible résistivité sur un substrat semiconducteur de silicium et dispositif obtenu
JP3666315B2 (ja) 1999-08-26 2005-06-29 株式会社日立製作所 蒸気タービン発電プラントにおける低圧蒸気タービン翼の製造方法
KR20010065303A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 트랜지스터 제조방법
JP2003052236A (ja) 2001-08-16 2003-02-25 Mitsubishi Agricult Mach Co Ltd コンバインの穀粒タンク
JP4139105B2 (ja) * 2001-12-20 2008-08-27 株式会社ルネサステクノロジ 半導体装置の製造方法
US20040079997A1 (en) * 2002-10-24 2004-04-29 Noriyuki Miura Semiconductor device and metal-oxide-semiconductor field-effect transistor
KR100578212B1 (ko) * 2003-06-30 2006-05-11 주식회사 하이닉스반도체 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법
US7268065B2 (en) * 2004-06-18 2007-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing metal-silicide features

Also Published As

Publication number Publication date
US7414291B2 (en) 2008-08-19
TW200539280A (en) 2005-12-01
JP2005302757A (ja) 2005-10-27
US20050230712A1 (en) 2005-10-20
JP4291197B2 (ja) 2009-07-08
DE102005015789A1 (de) 2005-11-10
KR100725437B1 (ko) 2007-06-07
KR20060045538A (ko) 2006-05-17
CN1681089A (zh) 2005-10-12
CN100483629C (zh) 2009-04-29

Similar Documents

Publication Publication Date Title
TWI251260B (en) Semiconductor device and method of manufacturing the same
TWI342601B (en) Ultra-thin soi vertical bipolar transistors with an inversion collector on thin-buried oxide(box) for low substrate-bias operation and methods thereof
TWI270127B (en) Semiconductor device having carbon-containing metal silicide layer and method of fabricating the same
TWI260777B (en) Method of forming silicided gate structure
TW589702B (en) Semiconductor device with STI and its manufacture
Ting et al. Investigation of the Al/TiSi2/Si contact system
TWI257655B (en) High voltage metal-oxide semiconductor transistor devices and method of making the same
JPH0465122A (ja) 半導体装置の製造方法
TW546837B (en) Semiconductor device and manufacturing method for the same
TW543167B (en) Nickel silicide including iridium for use in ultra-shallow junctions with high thermal stability and method of manufacturing the same
TW200539446A (en) Manufacturing method of semiconductor device
TW200414374A (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
Blavette et al. Atom probe tomography in nanoelectronics
CN106257620B (zh) 一种半导体器件及其制造方法、电子装置
TWI307532B (en) Soi bottom pre-doping merged e-sige for poly height reduction
Rydberg et al. Long-term stability and electrical properties of compensation doped poly-Si IC-resistors
WO2000016391A1 (en) Method for producing semiconductor device
TW480604B (en) Raised silicide source/drain MOS transistors having enlarged source/drain contact regions and method
US20060035426A1 (en) Method and apparatus for polysilicon resistor formation
TW465073B (en) Low temperature coefficient resistor (TCRL)
US11177172B2 (en) Semiconductor structure
TW200818341A (en) Planar-type semiconductor device and method of manufacturing the same
JP3420104B2 (ja) 抵抗素子の製造方法
JP3084047B2 (ja) 素子分離構造の形成方法
TW536745B (en) Structure of metal oxide semiconductor field effect transistor

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees