JP3084047B2 - 素子分離構造の形成方法 - Google Patents
素子分離構造の形成方法Info
- Publication number
- JP3084047B2 JP3084047B2 JP02154536A JP15453690A JP3084047B2 JP 3084047 B2 JP3084047 B2 JP 3084047B2 JP 02154536 A JP02154536 A JP 02154536A JP 15453690 A JP15453690 A JP 15453690A JP 3084047 B2 JP3084047 B2 JP 3084047B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- polysilicon
- forming
- film
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、素子分離構造およびその形成方法に関
し、特に0.5ミクロン以下の微細な分離幅をもつものに
も適用できるトレンチ分離の改良に関するものである。
し、特に0.5ミクロン以下の微細な分離幅をもつものに
も適用できるトレンチ分離の改良に関するものである。
第２図は従来のトレンチ分離の形成方法を示す断面図
である。以下、この第２図を参照してその形成方法を説
明する。
である。以下、この第２図を参照してその形成方法を説
明する。
まず、第２図（ａ）に示すように、シリコン基板１上
に例えば数千Å厚に形成され、パターニングされたCVD
酸化膜２をマスクとしてシリコン基板１をエッチング
し、第２図（ｂ）のように0.5ミクロンないし数ミクロ
ン深さのトレンチ３を形成する。次に第２図（ｃ）にあ
るようにトレンチ側壁のエッチングダメージを受けた表
層を除去する目的でトレンチ側壁を酸化し数百Å厚の酸
化膜４を形成する。
に例えば数千Å厚に形成され、パターニングされたCVD
酸化膜２をマスクとしてシリコン基板１をエッチング
し、第２図（ｂ）のように0.5ミクロンないし数ミクロ
ン深さのトレンチ３を形成する。次に第２図（ｃ）にあ
るようにトレンチ側壁のエッチングダメージを受けた表
層を除去する目的でトレンチ側壁を酸化し数百Å厚の酸
化膜４を形成する。
次に、第２図（ｄ）のように分離能力を高めるために
側面にB+,As+,P+等のイオンを1016〜1018cm-3の濃度で
注入を行って例えば数千Å厚の不純物層５を形成し、そ
の不純物を活性化するために例えば850〜1000℃の熱処
理を数十分施す。次に第２図（ｅ）に示すようにウエッ
トエッチングにより酸化膜２および４を除去し、第２図
（ｆ）のようにCVD酸化膜６を5000Å厚に堆積し、第２
図（ｇ）のようにレジスト９で平坦化してエッチバック
法によって全面を一様にエッチングし、最終的な分離構
造を得る。
側面にB+,As+,P+等のイオンを1016〜1018cm-3の濃度で
注入を行って例えば数千Å厚の不純物層５を形成し、そ
の不純物を活性化するために例えば850〜1000℃の熱処
理を数十分施す。次に第２図（ｅ）に示すようにウエッ
トエッチングにより酸化膜２および４を除去し、第２図
（ｆ）のようにCVD酸化膜６を5000Å厚に堆積し、第２
図（ｇ）のようにレジスト９で平坦化してエッチバック
法によって全面を一様にエッチングし、最終的な分離構
造を得る。
従来のトレンチ分離は以上のように構成されていたの
で、他の工程中の酸化膜エッチングによって第３図
（ａ）にあるようにトレンチ中の酸化膜の膜減りがある
ためシリコン基板のエッジ部が露出し、第３図（ｂ）の
ようなトランジスタの場合、エッジ部の電界集中により
チャネルが低ゲート電圧で形成されてしまうため、第３
図（ｃ）にあるように、ゲート電圧とドレイン電流の関
係をみてみると、正常なトランジスタに比べて、低ゲー
ト電圧で１μＡ以下のリーク電流成分が観測されてしま
うという問題点があった。
で、他の工程中の酸化膜エッチングによって第３図
（ａ）にあるようにトレンチ中の酸化膜の膜減りがある
ためシリコン基板のエッジ部が露出し、第３図（ｂ）の
ようなトランジスタの場合、エッジ部の電界集中により
チャネルが低ゲート電圧で形成されてしまうため、第３
図（ｃ）にあるように、ゲート電圧とドレイン電流の関
係をみてみると、正常なトランジスタに比べて、低ゲー
ト電圧で１μＡ以下のリーク電流成分が観測されてしま
うという問題点があった。
この発明は上記のような問題点を解消するためになさ
れたもので、後工程での酸化膜エッチによる膜減りがあ
ったとしても、シリコン基板のエッジが露出しにくい素
子分離構造およびその形成方法を得ることを目的とす
る。
れたもので、後工程での酸化膜エッチによる膜減りがあ
ったとしても、シリコン基板のエッジが露出しにくい素
子分離構造およびその形成方法を得ることを目的とす
る。
本願の請求項１に係る発明は、素子分離構造を形成す
る方法において、シリコン基板上に酸化膜とポリシリコ
ンとからなる膜を形成する工程と、上記シリコン基板
に、上記酸化膜とポリシリコンとからなる膜を貫通して
凹部を形成する工程と、上記凹部の内面から上記ポリシ
リコンの側面および上面とつづく面に酸化膜を形成する
工程と、上記凹部の内面から、上記ポリシリコンの側面
および上面とつづく面に形成された酸化膜をエッチング
除去し、上記凹部の内面と上記ポリシリコンの側面との
間の部分の酸化膜を多めに除去してくぼみができるよう
にする工程と、上記凹部を埋め込むべく、上記膜状に高
濃度に不純物を含有したガラスを、該ガラスと上記凹部
表面との間に酸化膜を介在させることなくCVD法によっ
て堆積する工程と、熱処理を行ないガラス内の不純物を
基板内に拡散させて、上記凹部の側壁に不純物層を形成
する工程と、上記ポリシリコン膜の表面が露出するよう
に上記堆積したガラスを除去する工程と、上記貫通する
凹部内のガラスを残して上記ポリシリコン膜を除去する
ことにより、その表面が上記シリコン基板の表面より若
干盛り上がったトレンチ埋込み材を形成する工程と、上
記シリコン基板の酸化膜を除去する工程とを含むように
構成したものである。
る方法において、シリコン基板上に酸化膜とポリシリコ
ンとからなる膜を形成する工程と、上記シリコン基板
に、上記酸化膜とポリシリコンとからなる膜を貫通して
凹部を形成する工程と、上記凹部の内面から上記ポリシ
リコンの側面および上面とつづく面に酸化膜を形成する
工程と、上記凹部の内面から、上記ポリシリコンの側面
および上面とつづく面に形成された酸化膜をエッチング
除去し、上記凹部の内面と上記ポリシリコンの側面との
間の部分の酸化膜を多めに除去してくぼみができるよう
にする工程と、上記凹部を埋め込むべく、上記膜状に高
濃度に不純物を含有したガラスを、該ガラスと上記凹部
表面との間に酸化膜を介在させることなくCVD法によっ
て堆積する工程と、熱処理を行ないガラス内の不純物を
基板内に拡散させて、上記凹部の側壁に不純物層を形成
する工程と、上記ポリシリコン膜の表面が露出するよう
に上記堆積したガラスを除去する工程と、上記貫通する
凹部内のガラスを残して上記ポリシリコン膜を除去する
ことにより、その表面が上記シリコン基板の表面より若
干盛り上がったトレンチ埋込み材を形成する工程と、上
記シリコン基板の酸化膜を除去する工程とを含むように
構成したものである。
本願の請求項１に係る発明においては、上述のように
構成したことにより、埋め込み時の平坦化が比較的低温
で実現され、トレンチ側壁のドーピングも同時に行なう
ことで、トレンチ側壁へのイオン注入を省略して製作工
程が短縮されるとともに、酸化膜エッチングによる膜減
りがあったとしても、シリコン基板のトレンチエッジが
露出しにくい素子分離構造を製造できる製造方法が実現
される。
構成したことにより、埋め込み時の平坦化が比較的低温
で実現され、トレンチ側壁のドーピングも同時に行なう
ことで、トレンチ側壁へのイオン注入を省略して製作工
程が短縮されるとともに、酸化膜エッチングによる膜減
りがあったとしても、シリコン基板のトレンチエッジが
露出しにくい素子分離構造を製造できる製造方法が実現
される。
以下、この発明の実施例を図について説明する。
第１図は本発明の一実施例による素子分離構造の形成
方法を示し、以下この第１図を参照してその形成方法を
説明する。
方法を示し、以下この第１図を参照してその形成方法を
説明する。
まず、第１図（ａ）において、シリコン基板１の上に
レジスト８でパターニングされたポリシリコン７と酸化
膜２がそれぞれ例えば数千Å，数百Åずつ堆積されてい
る。次に第１図（ｂ）において、レジスト8,ポリシリコ
ン7,酸化膜２をマスクとしてシリコン基板１をエッチン
グし、トレンチ３を従来と同様のサイズで形成する。次
に第１図（ｃ）にあるようにレジスト８を除去し、その
後エッチングダメージ層を除去するために酸化を行いト
レンチ３側壁およびポリシリコン７の開口側壁を数百Å
程度酸化する。これによってできた酸化膜４および2aを
フッ酸などのエッチング液で除去したのが第１図（ｄ）
である。続いて第１図（ｅ）にあるように、例えば1019
〜1021cm-3の濃度の不純物含有ガラス８をCVD法等を用
いて堆積する。
レジスト８でパターニングされたポリシリコン７と酸化
膜２がそれぞれ例えば数千Å，数百Åずつ堆積されてい
る。次に第１図（ｂ）において、レジスト8,ポリシリコ
ン7,酸化膜２をマスクとしてシリコン基板１をエッチン
グし、トレンチ３を従来と同様のサイズで形成する。次
に第１図（ｃ）にあるようにレジスト８を除去し、その
後エッチングダメージ層を除去するために酸化を行いト
レンチ３側壁およびポリシリコン７の開口側壁を数百Å
程度酸化する。これによってできた酸化膜４および2aを
フッ酸などのエッチング液で除去したのが第１図（ｄ）
である。続いて第１図（ｅ）にあるように、例えば1019
〜1021cm-3の濃度の不純物含有ガラス８をCVD法等を用
いて堆積する。
堆積後はトレンチ形状を反映して不純物含有ガラス表
面に凹凸ができるが、例えば700℃ないし1000℃で数十
分の熱処理をかけると第１図（ｆ）に示すように容易に
平坦化でき、従来法のようなレジストで平坦化する必要
がない。またこの時の熱処理によりトレンチ側壁にトレ
ンチ埋め込み材に含有する不純物を導入できる。ここ
で、従来例では、分離能力を高めるためにトレンチ側壁
にイオン注入によって不純物を導入していたが、例え
ば、電子情報通信学会技術研究報告（SDM87−75）1987
年,11頁〜16頁に示されるように、トレンチ側壁にイオ
ン注入によって不純物を導入すると不純物の分布が不均
一となる。本実施例では不純物含有ガラスからの固相拡
散によりトレンチ側面に不純物を導入しているので、一
様な不純物分布を得ることができる。しかも、本実施例
では不純物含有ガラスを、トレンチ表面の酸化膜４及び
2aを除去した後、この不純物含有ガラスとトレンチ表面
との間に酸化膜を介在させることなく埋込んでいるの
で、不純物含有ガラスからトレンチ側壁への不純物の導
入が十分になされ、分離能力や接合耐圧の優れた構造を
実現できる。次に第１図（ｇ）にあるようにポリシリコ
ン７をストッパーとして全面プラズマエッチングするこ
とによりエッチバックを行ない、続いてポリシリコン７
をポリシリコンエッチングによって第１図（ｈ）のよう
に除去し、その後、第１図（ｉ）のようにフッ酸などの
エッチング液によって酸化膜２を除去することにより、
その表面がシリコン基板表面より若干盛り上がったトレ
ンチ埋込材を得ることができる。
面に凹凸ができるが、例えば700℃ないし1000℃で数十
分の熱処理をかけると第１図（ｆ）に示すように容易に
平坦化でき、従来法のようなレジストで平坦化する必要
がない。またこの時の熱処理によりトレンチ側壁にトレ
ンチ埋め込み材に含有する不純物を導入できる。ここ
で、従来例では、分離能力を高めるためにトレンチ側壁
にイオン注入によって不純物を導入していたが、例え
ば、電子情報通信学会技術研究報告（SDM87−75）1987
年,11頁〜16頁に示されるように、トレンチ側壁にイオ
ン注入によって不純物を導入すると不純物の分布が不均
一となる。本実施例では不純物含有ガラスからの固相拡
散によりトレンチ側面に不純物を導入しているので、一
様な不純物分布を得ることができる。しかも、本実施例
では不純物含有ガラスを、トレンチ表面の酸化膜４及び
2aを除去した後、この不純物含有ガラスとトレンチ表面
との間に酸化膜を介在させることなく埋込んでいるの
で、不純物含有ガラスからトレンチ側壁への不純物の導
入が十分になされ、分離能力や接合耐圧の優れた構造を
実現できる。次に第１図（ｇ）にあるようにポリシリコ
ン７をストッパーとして全面プラズマエッチングするこ
とによりエッチバックを行ない、続いてポリシリコン７
をポリシリコンエッチングによって第１図（ｈ）のよう
に除去し、その後、第１図（ｉ）のようにフッ酸などの
エッチング液によって酸化膜２を除去することにより、
その表面がシリコン基板表面より若干盛り上がったトレ
ンチ埋込材を得ることができる。
この場合、トレンチ埋込材8bも酸化膜を基本とした物
質であるが、不純物を含有しているがゆえに、フッ酸な
どのウェットエッチングに耐性があり、通常の酸化膜２
よりもエッチングレートが少なく酸化膜２をウェットエ
ッチングした後は、急な角の部分は適度に丸くなり、シ
リコン基板の表面を覆う、なめらかな表面を持つフラン
ジ状部分を形成し、後工程のエッチング耐性のあるトレ
ンチ埋込材として使用するようになる。
質であるが、不純物を含有しているがゆえに、フッ酸な
どのウェットエッチングに耐性があり、通常の酸化膜２
よりもエッチングレートが少なく酸化膜２をウェットエ
ッチングした後は、急な角の部分は適度に丸くなり、シ
リコン基板の表面を覆う、なめらかな表面を持つフラン
ジ状部分を形成し、後工程のエッチング耐性のあるトレ
ンチ埋込材として使用するようになる。
このように、上記実施例によれば、トレンチ埋込み材
を不純物含有ガラスとし、かつその表面をシリコン基板
表面より若干盛り上がらせるようにしたので、埋込み時
の平坦化を比較的低温で行えるとともにトレンチ側壁の
ドーピングも同時に行え、さらにトレンチ分離形成後も
不純物含有ガラスのもつ耐フッ酸エッチング性から膜べ
りが少なく、トレンチエッジが露出しにくい汎用性の大
きいトレンチ分離が得られる効果がある。
を不純物含有ガラスとし、かつその表面をシリコン基板
表面より若干盛り上がらせるようにしたので、埋込み時
の平坦化を比較的低温で行えるとともにトレンチ側壁の
ドーピングも同時に行え、さらにトレンチ分離形成後も
不純物含有ガラスのもつ耐フッ酸エッチング性から膜べ
りが少なく、トレンチエッジが露出しにくい汎用性の大
きいトレンチ分離が得られる効果がある。
なお、上記実施例ではポリシリコンをエッチングバッ
クのストッパーとして用いたが、窒化膜等の他の膜でも
よい。
クのストッパーとして用いたが、窒化膜等の他の膜でも
よい。
またシリコン基板に堆積している酸化膜２は熱酸化法
で形成してもCVD法で形成してもよい。
で形成してもCVD法で形成してもよい。
また、上記実施例ではトレンチ埋込み材としてボロン
ガラス，ヒ素ガラスを用いたものを示したが、リンガラ
ス等の不純物含有ガラスを用いてもよく、上記実施例と
同様の効果を奏する。
ガラス，ヒ素ガラスを用いたものを示したが、リンガラ
ス等の不純物含有ガラスを用いてもよく、上記実施例と
同様の効果を奏する。
以上のように、本願の請求項１に係る発明によれば、
素子分離構造を形成する方法において、シリコン基板上
に酸化膜とポリシリコンとからなる膜を形成する工程
と、上記シリコン基板に、上記酸化膜とポリシリコンと
からなる膜を貫通して凹部を形成する工程と、上記凹部
の内面から上記ポリシリコンの側面および上面とつづく
面に酸化膜を形成する工程と、上記凹部の内面から、上
記ポリシリコンの側面および上面とつづく面に形成され
た酸化膜をエッチング除去し、上記凹部の内面と上記ポ
リシリコンの側面との間の部分の酸化膜を多めに除去し
てくぼみができるようにする工程と、上記凹部を埋め込
むべく、上記膜状に高濃度に不純物を含有したガラス
を、該ガラスと上記凹部表面との間に酸化膜を介在させ
ることなくCVD法によって堆積する工程と、熱処理を行
ないガラス内の不純物を基板内に拡散させて、上記凹部
の側壁に不純物層を形成する工程と、上記ポリシリコン
膜の表面が露出するように上記堆積したガラスを除去す
る工程と、上記貫通する凹部内のガラスを残して上記ポ
リシリコン膜を除去することにより、その表面が上記シ
リコン基板の表面より若干盛り上がったトレンチ埋込み
材を形成する工程と、上記シリコン基板の酸化膜を除去
する工程とを含むように構成したので、埋め込み時の平
坦化を比較的低温で行なうことができ、トレンチ側壁の
ドーピングも同時に行なうことで、トレンチ側壁へのイ
オン注入を省略して製作工程を短縮するとともに、酸化
膜エッチングによる膜減りがあったとしても、シリコン
基板のトレンチエッジが露出しにくい素子分離構造を製
造できる製造方法を得ることができる効果がある。
素子分離構造を形成する方法において、シリコン基板上
に酸化膜とポリシリコンとからなる膜を形成する工程
と、上記シリコン基板に、上記酸化膜とポリシリコンと
からなる膜を貫通して凹部を形成する工程と、上記凹部
の内面から上記ポリシリコンの側面および上面とつづく
面に酸化膜を形成する工程と、上記凹部の内面から、上
記ポリシリコンの側面および上面とつづく面に形成され
た酸化膜をエッチング除去し、上記凹部の内面と上記ポ
リシリコンの側面との間の部分の酸化膜を多めに除去し
てくぼみができるようにする工程と、上記凹部を埋め込
むべく、上記膜状に高濃度に不純物を含有したガラス
を、該ガラスと上記凹部表面との間に酸化膜を介在させ
ることなくCVD法によって堆積する工程と、熱処理を行
ないガラス内の不純物を基板内に拡散させて、上記凹部
の側壁に不純物層を形成する工程と、上記ポリシリコン
膜の表面が露出するように上記堆積したガラスを除去す
る工程と、上記貫通する凹部内のガラスを残して上記ポ
リシリコン膜を除去することにより、その表面が上記シ
リコン基板の表面より若干盛り上がったトレンチ埋込み
材を形成する工程と、上記シリコン基板の酸化膜を除去
する工程とを含むように構成したので、埋め込み時の平
坦化を比較的低温で行なうことができ、トレンチ側壁の
ドーピングも同時に行なうことで、トレンチ側壁へのイ
オン注入を省略して製作工程を短縮するとともに、酸化
膜エッチングによる膜減りがあったとしても、シリコン
基板のトレンチエッジが露出しにくい素子分離構造を製
造できる製造方法を得ることができる効果がある。
第１図はこの発明の一実施例によるトレンチ分離構造の
形成方法を示す図、第２図は従来のトレンチ分離の製法
を示す図、第３図は従来法の問題点を示す図である。 図において、１はシリコン基板、２は酸化膜、３はトレ
ンチ、５は不純物層、8bはトレンチ埋込材としての不純
物含有ガラスである。 なお図中同一符号は同一又は相当部分を示す。
形成方法を示す図、第２図は従来のトレンチ分離の製法
を示す図、第３図は従来法の問題点を示す図である。 図において、１はシリコン基板、２は酸化膜、３はトレ
ンチ、５は不純物層、8bはトレンチ埋込材としての不純
物含有ガラスである。 なお図中同一符号は同一又は相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/76 H01L 29/78
Claims (1)
- 【請求項１】素子分離構造を形成する方法において、 シリコン基板上に酸化膜とポリシリコンとからなる膜を
形成する工程と、 上記シリコン基板に、上記酸化膜とポリシリコンとから
なる膜を貫通して凹部を形成する工程と、 上記凹部の内面から上記ポリシリコンの側面および上面
とつづく面に酸化膜を形成する工程と、 上記凹部の内面から、上記ポリシリコンの側面および上
面とつづく面に形成された酸化膜をエッチング除去し、
上記凹部の内面と上記ポリシリコンの側面との間の部分
の酸化膜を多めに除去してくぼみができるようにする工
程と、 上記凹部を埋め込むべく、上記膜状に高濃度に不純物を
含有したガラスを、該ガラスと上記凹部表面との間に酸
化膜を介在させることなくCVD法によって堆積する工程
と、 熱処理を行ないガラス内の不純物を基板内に拡散させ
て、上記凹部の側壁に不純物層を形成する工程と、 上記ポリシリコン膜の表面が露出するように上記堆積し
たガラスを除去する工程と、 上記貫通する凹部内のガラスを残して上記ポリシリコン
膜を除去することにより、その表面が上記シリコン基板
の表面より若干盛り上がったトレンチ埋込み材を形成す
る工程と、 上記シリコン基板の酸化膜を除去する工程とを含むこと
を特徴とする素子分離構造の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02154536A JP3084047B2 (ja) | 1990-06-12 | 1990-06-12 | 素子分離構造の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02154536A JP3084047B2 (ja) | 1990-06-12 | 1990-06-12 | 素子分離構造の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0445558A JPH0445558A (ja) | 1992-02-14 |
| JP3084047B2 true JP3084047B2 (ja) | 2000-09-04 |
Family
ID=15586405
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02154536A Expired - Fee Related JP3084047B2 (ja) | 1990-06-12 | 1990-06-12 | 素子分離構造の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3084047B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980060506A (ko) * | 1996-12-31 | 1998-10-07 | 김영환 | 반도체 소자의 소자 분리막 형성방법 |
| JP4643540B2 (ja) * | 1997-04-11 | 2011-03-02 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| WO1999044223A2 (en) * | 1998-02-27 | 1999-09-02 | Lsi Logic Corporation | Process of shallow trench isolating active devices to avoid sub-threshold kinks arising from corner effects without additional processing |
| KR20000067398A (ko) * | 1999-04-28 | 2000-11-15 | 김영환 | 반도체 소자의 아이솔레이션 제조방법 |
| KR100431995B1 (ko) * | 2002-07-10 | 2004-05-20 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 제조방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5832430A (ja) * | 1981-08-21 | 1983-02-25 | Toshiba Corp | 半導体装置の製造方法 |
| JPS58131747A (ja) * | 1982-01-29 | 1983-08-05 | Toshiba Corp | 半導体装置の製造方法 |
| JPS59208744A (ja) * | 1983-05-13 | 1984-11-27 | Hitachi Ltd | 半導体装置 |
-
1990
- 1990-06-12 JP JP02154536A patent/JP3084047B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0445558A (ja) | 1992-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10294463A (ja) | トレンチｄｍｏｓ及びその製造方法 | |
| JPS5846670A (ja) | 埋込みチヤンネル型電荷結合装置の製造法 | |
| JPH04346229A (ja) | 半導体装置の素子分離方法 | |
| JPH0370127A (ja) | 自己整合拡散接合を有する構造の製造方法 | |
| JP3201221B2 (ja) | 半導体装置の製造方法 | |
| JP3084047B2 (ja) | 素子分離構造の形成方法 | |
| JP2745970B2 (ja) | 半導体装置の製造方法 | |
| JPH0228901B2 (ja) | ||
| JP3022714B2 (ja) | 半導体装置およびその製造方法 | |
| JPS60145664A (ja) | 半導体装置の製造方法 | |
| JP2788889B2 (ja) | 半導体装置における分離形成方法 | |
| JP3110054B2 (ja) | 半導体装置及びその製造方法 | |
| JPH01114042A (ja) | 半導体装置の製造方法 | |
| JP2874234B2 (ja) | 半導体装置の製造方法 | |
| JPH0358485A (ja) | 縦型ｍｏｓｆｅｔ装置の製造方法 | |
| JPS639965A (ja) | 半導体記憶装置の製造方法 | |
| JPS62274665A (ja) | 半導体装置の製造方法 | |
| JPS62120040A (ja) | 半導体装置の製造方法 | |
| JP2623647B2 (ja) | 半導体装置の製造方法 | |
| JPS61144059A (ja) | 半導体装置の製造方法 | |
| JPH0335534A (ja) | 半導体装置の製造方法 | |
| JPH0226034A (ja) | 半導体装置の製造方法 | |
| JP3106487B2 (ja) | 半導体装置の製造方法 | |
| JPH0474452A (ja) | 半導体装置の製造方法 | |
| JPS62298157A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080630 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |