CN1681089A - 半导体器件及其制备方法 - Google Patents

半导体器件及其制备方法 Download PDF

Info

Publication number
CN1681089A
CN1681089A CNA2005100648369A CN200510064836A CN1681089A CN 1681089 A CN1681089 A CN 1681089A CN A2005100648369 A CNA2005100648369 A CN A2005100648369A CN 200510064836 A CN200510064836 A CN 200510064836A CN 1681089 A CN1681089 A CN 1681089A
Authority
CN
China
Prior art keywords
indium
metal layer
semiconductor device
layer
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100648369A
Other languages
English (en)
Other versions
CN100483629C (zh
Inventor
道又重臣
永井亮
山田悟
中村吉孝
中邑良一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Publication of CN1681089A publication Critical patent/CN1681089A/zh
Application granted granted Critical
Publication of CN100483629C publication Critical patent/CN100483629C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B31/00—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor
    • B24B31/02—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor involving rotary barrels
    • B24B31/023—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor involving rotary barrels with tiltable axis
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B31/00—Machines or devices designed for polishing or abrading surfaces on work by means of tumbling apparatus or other apparatus in which the work and/or the abrasive material is loose; Accessories therefor
    • B24B31/12—Accessories; Protective equipment or safety devices; Installations for exhaustion of dust or for sound absorption specially adapted for machines covered by group B24B31/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种方法包括以下步骤：将硼注入硅衬底中的表面区域，以形成p+扩散区域；在p+扩散区域的表面注入铟，以形成铟注入层；在铟注入层上形成接触金属层；和使包括铟注入层的硅衬底中的硅与接触金属层中的金属反应，以形成硅化钛层。

Description

半导体器件及其制备方法
技术领域
本发明涉及一种半导体器件及一种制备所述半导体器件的方法。更具体而言，本发明涉及一种半导体器件，其适合作为包括具有由高熔点金属制成的阻挡金属层的接触插塞的器件，且本发明还涉及一种制备所述半导体器件的方法。
背景技术
在大多数半导体器件中，安置在硅衬底上的互连层通过使用包括阻挡金属层的接触插塞与硅衬底连接。将参考图5A至5F描述一种制备半导体器件的常规方法。
首先，如图5A所示，将硼以3×1015/cm2的剂量注入硅衬底11的指定表面区域，因此形成p-型、大量掺杂的扩散区域(p+扩散区域)14。然后，如图5B所示，在包括p+扩散区域14的硅衬底11上形成由氧化硅(SiO2)制成的绝缘薄膜15。随后，形成接触孔17，其穿透绝缘薄膜15到达p+扩散区域14。
接着，如图5C所示，将硼以3×1015/cm2的剂量和5keV的加速度能量(acceleration energy)注入p+扩散区域14的表面区域。由此在接触孔17的底部附近形成p-型杂质掺杂层(dosed layer)27。
然后，如图5D所示，在接触孔17中和绝缘薄膜15上形成接触金属层18。接触金属层18由钛制成且厚度为约10nm。在约700℃下保持衬底11时，对得到的结构在氮气环境中进行热处理约1分钟。结果，在硅衬底11和接触金属层18之间的界面形成硅化钛层(未显示)。
然后，如图5E所示，形成阻挡金属层19，其是由氮化钛(TiN)制成的和其厚度为约10nm。然后在包括接触孔17的内部的阻挡金属层19上形成钨层20。随后，通过从绝缘薄膜15的顶部去除部分钨层20、部分阻挡金属层19和部分接触金属层18，因此在接触孔17内留下接触插塞21，来进行CPM处理。此外，通过使用本领域已知的方法在绝缘薄膜15和接触插塞21上形成互连上层16。因此制备具有如图5F所示的结构的半导体器件200。
在上述的方法中，硼用作掺杂剂，以在p+扩散区域14中形成p-型杂质掺杂层27。形成p-型杂质掺杂层27是为了在约700℃对衬底11进行热处理时防止硼从p+扩散区域14中扩散进入接触金属层18。如果在热处理期间硼扩散进入接触金属层18，在p+扩散区域14中硼的浓度将会降低，由此不可避免地提高p+扩散区域14和接触插塞21之间的接触电阻。p-型杂质掺杂层27可以抑制p+扩散区域14和接触插塞21之间接触电阻的提高。
近年来，半导体器件变得越来越小和更高度集成。因此，半导体器件中的接触孔的直径变得更小。提出这样一个问题，即如果接触孔的直径降低至约0.2μm，则几乎不能降低接触电阻。为了降低接触电阻，在制备接触孔后，可以将p-型杂质以1×1016/cm2的高剂量注入，由此形成具有高杂质浓度的p-型杂质区域。但是，在常规的技术中，电阻没有降低到所期望的值。形成具有高杂质浓度的p-型杂质区域的方法描述于例如日本专利申请公开出版物1-233726中。
发明内容
发明概述
考虑到在常规技术中存在的前述问题，本发明的一个目的是提供一种半导体器件，其中甚至在小直径接触孔中也提供高质量硅化钛层，因此降低接触电阻。本发明的另一个目的是提供一种制备这种半导体器件的方法。
本发明提供一种制备半导体器件的方法，该方法包括如下步骤：将硼注入硅衬底中的表面区域以在其中形成扩散区域，在扩散区域的表面区域注入铟以在其中形成铟注入区域，在铟注入区域上形成高熔点金属层，和使在高熔点金属层中的高熔点金属与包括铟注入层的硅衬底中的硅反应以形成硅化物层。
本发明还提供一种半导体器件，其包括：硅衬底；在所述硅衬底的表面区域中形成的扩散区域；在所述的扩散区域的表面区域中形成的铟注入区域；和接触插塞，其包含在其底部接触所述铟注入层的高熔点金属层，其中在所述高熔点金属层中包括高熔点金属和硅的双晶从所述的接触插塞中突出。
在根据本发明制备半导体器件的方法中，在形成高熔点金属层之前，在扩散区域上形成的铟注入层允许将包括高熔点金属的硅化物的高质量硅化物层甚至形成在具有小直径的接触孔中。这可以充分地降低接触电阻。
在本发明的一个优选实施方案中，高熔点金属硅化物层包含选自Ti、W、Mo和Co中的至少一种元素，或至少一种这些金属元素的化合物。
在本发明的一个优选实施方案中，形成硅化物层的步骤是热处理，用于升高衬底温度至600℃或以上，优选为700℃或以上。高熔点金属可以是钛。在这种情况中，可以形成具有C49-晶体结构的硅化钛层。衬底温度可以升高至800℃或以上。如果是这种情况。可以形成具有C54-晶体结构的硅化钛层。
在本发明的另一个优选实施方案中，将铟在40至120keV的加速度能量下注入。在本发明的另一个优选实施方案中，将铟在1×1013/cm2至1×1015/cm2的剂量下注入。
在本发明的另一个优选实施方案中，可以在形成铟注入层的步骤和形成高熔点金属层的步骤之间进行热处理。这种热处理是升高衬底的温度至800℃或以上。热处理可以使半导体器件具有更可靠的硅化物层。
在本发明的半导体器件和由本发明方法制备的半导体器件中，由高熔点金属和硅组成的双晶具有足够低的电阻率。此外，它与硅衬底具有低的接触电阻，并且可以提供具有大表面积的硅化物层。因此，双晶甚至在小直径的接触孔中也可以用来降低接触电阻。高熔点金属层可以是钛层。倘若如此，双晶具有C49-晶体结构或C54-晶体结构。本发明可以特别适宜地应用于半导体器件，其包括用于在直径为例如0.2μm或更小的接触孔中提供的、用作接触插塞用阻挡层的高熔点金属层。
附图说明
图1是表示根据本发明第一实施方案的半导体器件结构的剖面图；
图2A至2G是描述制备根据本发明第一实施方案的半导体器件的步骤的剖面图；
图3是说明根据本发明第二实施方案半导体器件结构的剖面图；
图4A是说明根据本发明第三实施方案半导体器件结构的剖面图；
图4B是描述制备根据第三实施方案半导体器件的方法的步骤之一的剖面图；
图5A至5F所示为制备半导体器件的常规方法的顺序步骤的剖面图；
图6是表示在接触电阻和加速度能量之间关系的曲线图；
图7是表示在接触电阻和杂质剂量之间关系的曲线图；
图8A是用于测量浓度分布制备的比较例-1的剖面图；
图8B是根据本发明的半导体器件的一个实例的剖面图；
图9是说明在半导体器件中使用元素的浓度分布的曲线图；
图10A至10C是剖面TEM照片，各自表示半导体器件的硅衬底和接触插塞之间的界面；和
图11所示为在各种半导体器件中观察到的衬底-插塞接触电阻的曲线图。
具体实施方式
优选实施方案详述
现在参考附图详细描述本发明的优选实施方案。图1是表示根据本发明第一实施方案的半导体器件结构的剖面图。
在第一实施方案的由数字100概括表示的半导体器件包括硅衬底11和在衬底11上形成的MOS晶体管。衬底11具有元素隔离区域12和活性区域。通过围绕其中形成电子管的活性区域的凹槽中嵌入的绝缘薄膜，形成元素隔离区域12。在门绝缘氧化物薄膜(未显示)上提供门电极13，而门绝缘氧化物薄膜被提供在硅衬底11的活性区域上。在落在门电极13侧的活性区域的那些部分中，存在两个用1×1015/cm2的剂量注入的硼掺杂的p+扩散区域14。p+扩散区域14配置有MOS晶体管的漏区域和源区域。由氧化硅制成的绝缘薄膜15被形成在硅衬底11和门电极13上。在绝缘薄膜15上形成互连上层16。绝缘薄膜15可以由例如BPSG制成。
绝缘薄膜15在其中具有延伸至p+扩散区域14顶部的接触孔17。接触孔17的直径约为0.20μm。在接触孔17中形成接触插塞21。注意接触孔17延伸进入硅衬底11中，至从衬底11的顶部表面测量约25nm的深度。每个接触插塞21包括接触金属层18、阻挡金属层19和钨层20。接触金属层18由钛制成，厚度约为10nm，且被形成在接触孔17的底部和内壁上。在接触金属层18上形成由氮化钛制成的阻挡金属层19，且厚度约为10nm。钨层20被形成在阻挡金属层19上和填满接触孔17。如果接触金属层18和阻挡金属层19是通过溅射等形成的，它们几乎不在接触孔17的内壁上形成。在半导体器件100制备过程中进行的热处理期间，出现其中接触金属层18中的金属改变为硅化物层或扩散进入底层的情况。因此，接触金属层18应当具有的厚度低于10nm或根本不应当形成。
绝缘薄膜15有另一个接触孔22，其延伸至门电极10A的顶部，在此接触孔22中形成转接插塞26。转接插塞26包括接触金属层23、阻挡金属层24和钨层25。接触金属层23是由钛制成且形成在接触孔22在底部和内壁上。阻挡金属层24是由氮化钛制成且形成在接触金属层23上。钨层25在阻挡金属层24上形成且填满接触孔22。
在p+扩散区域14各自的那个部分中形成p-型杂质掺杂层27，其位于接触孔17的底部。通过将硼以3×1015/cm2的剂量注入，来形成p-型杂质掺杂层27。通过将铟以5×1013/cm2的剂量注入，来形成铟注入层28。p-型杂质掺杂层27中硼的浓度在从接触孔17底部测量的约110nm深度处最高。铟注入层28中的铟浓度在从接触孔17底部测量的约120nm深度处最高。从下面的组合方法得到硼浓度分布和铟浓度分布，该方法包括在硅衬底11中的注入、接触金属18的硅化和通过热处理而进行的杂质再分布。
在接触金属18下面，提供有硅化钛的球形或半球形层29。硅化钛层29从接触金属层18中突出，并且与铟注入层28一样厚或比它薄。硅化钛层29具有C49-晶体结构，其电阻率为约50至70μΩcm。
硅化钛层29具有足够低的电阻率，并且与硅衬底具有低的接触电阻。此外，硅化钛层29具有大的表面积，因此硅化钛层29可以极大降低硅衬底11和接触插塞21之间的接触电阻。
描述制备图1所示的半导体器件的方法。具体而言，将详细描述所进行的步骤：首先形成p+扩散区域14，最后形成接触插塞21。图2A至2G是半导体器件100那部分的剖面图，其被表示在图1中的虚线框内。这些附图描述制备半导体器件100的步骤。
首先，如图2A所示，将硼以3×1015/cm2的剂量注入硅衬底11的指定表面区域，因此在活性区域形成p+扩散区域14。然后，在具有p+扩散区域14的硅衬底11上形成由氧化硅制成的且厚度为0.8μm的绝缘薄膜15。随后，制备接触孔17，其穿透绝缘薄膜15且直径为约0.20μm。
接着，如图2B所示，将硼以3×1015/cm2的剂量和以允许突出范围(projection range)Rp至假设约15nm的加速度能量下注入p+扩散区域14中。由此在p+扩散区域14的那部分中形成p-型杂质掺杂层27，其位于接触孔17的底部。然后，如图2C所示，将铟以5×1013/cm2的剂量和60keV的加速度能量注入。结果，在从接触孔17的底部测量的约15nm的突出范围Rp处，在p+扩散区域14中形成铟注入层28。
此后，进行CVD过程，因此在接触孔17中和绝缘薄膜15上形成了接触金属层18，如图2D所示。接触金属层18由钛制成和厚度约为10nm。在约700℃下保持衬底时，对所得到的结构在氮气环境中进行热处理约1分钟。结果，在接触金属层18中的钛通过在硅衬底11和接触金属层18之间的界面扩散进入硅衬底11，并在其中形成硅化物。因此，如图2E所示，形成了从接触金属层18中突出的硅化钛层29。在接触金属层18和硅衬底11之间的界面，对接触金属层18进行硅化，允许接触金属层18中的金属扩散进入硅衬底11中或与绝缘薄膜15反应。因此接触金属层18变薄。由于接触金属层18进行随后的热处理，接触金属层18变得越来越薄或完全消失。
如图2F所示，进行另一个CVD过程，以形成由氮化钛制成的和厚度为约10nm的阻挡金属层19。然后，在阻挡金属层19上形成钨层20，填满接触孔17。然后，如图2G所示，为了分别从绝缘薄膜15中去除部分钨层20、部分阻挡金属层19和部分接触金属层18，进行CMP过程，由此在接触孔17内形成接触插塞21。然后，通过使用本领域已知的方法，在绝缘薄膜15上形成互连上层16。由此制备图1所示结构的半导体器件100。
在根据本发明实施方案制备半导体器件的方法中，在形成接触层18之前，在位于接触孔17底部附近的硅衬底11的那部分中，形成铟注入层28。因此可以可靠地形成具有C49-晶体结构的硅化钛层29。由此形成的硅化钛层29具有球形形状或半球形形状。得到可靠的硅化钛层29的原因还不清楚。但是，认为是由于注入的铟促使钛硅化的现象。
在上述方法中，在形成p-型杂质掺杂层27之后，形成铟注入层28。相反，可以在形成铟注入层28后，形成p-型杂质掺杂层27。在这种情况下，可以得到相似的益处。在热处理期间衬底的温度可以提高至800℃或以上。然后，将形成硅化钛，其具有C54-晶体结构和显示的电阻率为约15至20μΩcm。如果是这种情况，接触电阻可以被降低得更多，因为C54-晶体结构的硅化钛比C49-晶体结构的硅化钛的电阻率低。
可以通过溅射等来形成接触金属层18和阻挡金属层19。如果它们是这样形成的，层18和19几乎不落在接触孔17的内壁上。但是，可以达到上述的相同益处，因为在接触孔17的底部上形成了接触金属层18。
为了形成铟注入层28，通过将铟以8×1013/cm2的剂量和40至120keV的加速度能量下注入，而采用制备根据第一实施方案半导体器件的方法。由此制备出具有各种特性的半导体器件。测试这些器件在硅衬底和接触插塞之间的接触电阻。结果如图6中所示。注意当不施加加速度能量(即能量＝0)时，没有注入铟。
从图6中所见，用于注入铟的更高加速度能量降低了接触电阻。此外，如从图6中可以理解的是，当加速度能量为60至120keV时，接触电阻的降低几乎饱和。鉴于此，注入铟的加速度能量设置为40keV或以上，优选为60keV或以上。如果加速度能量为40keV，注入硅衬底的铟的突出范围Rp将为约15nm。如果加速度能量超过120keV，铟的突出范围Rp将过长，且铟将被注入到过深的区域。因此铟不能注入到所期望的区域。
为了实验的目的，采用制备根据第一实施方案半导体器件的方法。更准确地，将铟以40keV的加速度能量、1×1013/cm2至1×1014/cm2的各种剂量注入。由此制备各种半导体器件。测试这些器件在硅衬底和接触插塞之间的接触电阻。结果如图7中所示。注意，在图中，在剂量点为“0”时，没有注入铟。
从图7显而易见的是，如果注入铟的剂量从1×1013/cm2增加，接触电阻降低。此外，如从图7理解的是，当剂量为8×1013/cm2或以上时，接触电阻的降低几乎饱和。鉴于此，注入铟的剂量应当设置为1×1013/cm2或以上，优选为8×1013/cm2或以上。
在制备根据第一实施方案半导体器件的方法和制备半导体器件的常规方法中，形成约20nm厚的氮化钛薄膜代替接触金属层18和阻挡金属层19。分析所得到的半导体器件的各种元素的浓度分布。为了测量浓度分布，去除氮化钛薄膜和在氮化钛薄膜上提供的任何层，提供如图8A中所示的比较例-1。此外，在所得到的结构上形成约50nm厚的氧化硅(SiO2)薄膜28，因此，提供如图8B中所示的本发明样品。在制备比较例-1中的半导体器件的过程中，以与制备本发明样品的器件相同的条件，注入硼以形成p+扩散区域14和p-型杂质掺杂层27，且制备具有与本发明样品相同直径的接触孔17。
图9表示在比较例-1中各种元素的浓度分布，以及本发明样品中各种元素的浓度分布。图9的曲线图所示为通过使用次级离子质谱仪(SIMS)测量硅(Si)、钛(Ti)、硼(Bi)和铟(In)的浓度分布的结果。更具体而言，在沿着图8A的虚线的比较例-1中的剖面，和在沿着图8B的虚线的本发明样品的剖面，测量浓度分布。在图9中，曲线Si、Ti和B表示属于比较例-1的半导体器件的浓度分布，和曲线Si(In)、Ti(In)、B(In)和In(In)表示属于本发明样品的半导体器件的浓度分布。浓度分布是这样表示的，对于按次级离子强度表示的硅和钛，绘制在右y轴上，且对于按元素浓度表示的硼和铟，绘制在左y轴上。
在图9中，0nm深度表示如图11A和11B中所示的氧化硅层30的表面。50nm深度表示氧化硅层30和硅衬底11的界面。通过使用透射电子显微镜，检查本发明样品的半导体器件。证实形成的硅化钛层29的深度为约120nm至140nm。由图9，可以理解的是硅化钛层29具有的杂质浓度接近于铟浓度的峰值。还理解的是在本发明样品中的钛浓度和硼浓度的峰值比比较例-1中的钛浓度和硼浓度的峰值深约20nm。
在如图2C所示形成铟注入层28之后和在如图2D所示形成接触金属层18之前，可以这样修改上面描述的方法，以便通过RTA(快速热退火)而将衬底温度在950℃保持10秒钟。修改的方法可以比制备根据第一实施方案半导体器件的方法形成更可靠的硅化钛层29，由此提供具有进一步降低的接触电阻的半导体器件。进行修改的方法，在RTA热处理期间，将衬底保持在1000℃或更低的各种温度下。证实，当在RTA热处理期间，将衬底温度保持在800℃或更高时，接触电阻比不进行RTA热处理的情况更低。还发现，当在RTA热处理期间，将衬底温度保持在900℃至950℃时，接触电阻比不进行RTA热处理的情况低得多。
如果在形成接触金属层18之前进行RTA热处理，接触电阻降低。这可能是因为在RTA热处理期间使注入的铟活化，再次扩散，且在接触金属层18中金属的硅化产生了所期望的条件。
通过制备包括比较例-2、实施例-1和实施例-2的三种半导体器件，进行根据第一实施方案的方法和修改方法。通过使用透射电子显微镜(TEM)对这些器件进行拍照。图10A至10C是TEM照片的剖面图，各自显示硅衬底11和接触插塞21之间的界面。在制备比较例-2的过程中，以与第一实施例和第二实施例制备相同的条件注入硼，以形成p+扩散区域14和p-型杂质掺杂层27。此外，使制成的接触孔17和绝缘薄膜15具有与第一实施例和第二实施例制备的具有相同的直径和相同的厚度。
对由图10A箭头指示的位置的比较例-2并且对由图10B箭头指示的位置的样品-1，进行电子衍射测试。对比较例-2的半导体器件观察硅晶体。通过EDX(能量分散X射线)分析，来评估Ti的两维分布。结果是，在接触金属层18下面的很大区域中检测到钛。这证明在接触金属层18中的钛没有形成C49-晶体结构和C54晶体结构，虽然它扩散进入硅衬底11中。
另一方面，在样品-1的半导体器件中，观察到C49-晶体结构的硅化钛。这证明C49-晶体结构的硅化钛层被提供在位于接触插塞21附近的硅衬底11那部分中，其几乎为球形和从接触金属层18中突出。对样品-2的半导体器件，未进行电子衍射测试。但是，相信在图10C中箭头指示的位置已经形成具有C49-晶体结构的半球形硅化钛层29，其从接触金属层18中突出。
制备多个比较例-2的器件、多个样品-1的器件和多个样品-2的器件。测试这些半导体器件的接触电阻。图11所示为实施例和样品各自的器件的平均接触电阻，以及累积频率3σ的接触电阻。如图11所见，样品-1的器件的接触电阻是比较例-2的器件的接触电阻的一半，样品-2的器件的接触电阻是比较例-2的器件的接触电阻的三分之一。
图3是说明根据本发明第二实施方案的半导体器件101的结构的剖面图。半导体器件101与图1中所示的半导体器件100的结构相同，即本发明的第一实施方案的结构相同，除了没有提供p-型杂质掺杂层27外。制备器件101的方法与制备器件100的方法类似，除了没有形成p-型杂质掺杂层27外。根据第二实施方案的器件101具有与常规半导体器件相比低得多的接触电阻，尽管第二实施方案中的接触电阻比根据第一实施方案器件的接触电阻稍高。
图4A是说明根据本发明第三实施方案的半导体器件102的结构剖面图。半导体器件102与图1所示的半导体器件100的结构相同，除了以下两点外。首先，它没有p-型杂质掺杂层27。第二，在p+扩散区域14的整个表面上形成铟注入层28。
在制备根据第三实施方案的半导体器件102的方法中，如图2A所示，形成p+扩散区域14。然后，如图4B所示，通过将铟以5×1013/cm2的剂量和对应于约15nm突出范围Rp的这样加速度能量下注入到p+扩散区域14的整个表面上，而在整个p+扩散区域14上形成铟注入层28。
用于注入铟的加速度能量相当高，以便铟可以与在制备接触孔17后注入铟的情况同样的方式分布。该方法没有形成p-型杂质掺杂层27的步骤(参见图2B)和形成铟注入层28的步骤(参见图2C)。除了这些点外，该方法与制备根据第一实施方案的半导体器件的方法类似。
通过根据第三实施方案的方法制备的半导体器件的接触电阻比常规方法制备的半导体器件的接触电阻低得多，尽管第三实施方案的接触电阻比第一实施方案中得到的接触电阻稍高。如第一实施方案的修改一样，第二实施方案和第三实施方案具有较低的接触电阻，因为在形成接触电阻18之前进行了RTA热处理。
在此之前已经描述了本发明的优选实施方案。但是，本发明不受上述实施方案的限制。相反，本发明包括可以通过改变和修改上述实施方案而得到的各种器件和制备这些器件的方法。
本发明可以特别适宜地应用于具有接触插塞的半导体器件如MOS晶体管和双极晶体管，并且还可以应用于制备这些半导体器件的方法。

Claims (8)

1.一种制备半导体器件的方法，该方法包含下面的步骤：将硼注入硅衬底中的表面区域以在其中形成扩散区域，在所述的扩散区域的表面区域注入铟以在其中形成铟注入区域，在所述铟注入区域上形成高熔点金属层，和使在所述的高熔点金属层中的高熔点金属与在所述硅衬底中的硅反应以形成硅化物层。
2.根据权利要求1的方法，其中在所述的高熔点金属层包括选自Ti、W、Mo和Co中的至少一种金属或这些金属的化合物。
3.根据权利要求1的方法，其中所述的反应步骤是600℃或以上的衬底温度下进行的。
4.根据权利要求1的方法，其中所述的铟注入步骤在40至120keV的加速度能量下注入铟。
5.根据权利要求4的方法，其中所述的铟注入步骤在1×1013/cm2至1×1015/cm2的剂量下注入铟。
6.根据权利要求1的方法，该方法还包含在注入铟的步骤和形成所述高熔点金属层的步骤之间在为800℃或以上的衬底温度下热处理的步骤。
7.一种半导体器件，其包含：硅衬底；在所述硅衬底的表面区域中形成的扩散区域；在所述的扩散区域的表面区域中形成的铟注入区域；和接触插塞，其包含在其底部接触所述铟注入层的高熔点金属层，其中在所述高熔点金属层中包括高熔点金属和硅的双晶从所述的接触插塞中突出。
8.根据权利要求7的半导体器件，其中所述的双晶具有C-49或C-54的晶体结构。
CNB2005100648369A 2004-04-06 2005-04-06 半导体器件及其制备方法 Expired - Fee Related CN100483629C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004111926 2004-04-06
JP2004111926A JP4291197B2 (ja) 2004-04-06 2004-04-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1681089A true CN1681089A (zh) 2005-10-12
CN100483629C CN100483629C (zh) 2009-04-29

Family

ID=35067602

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100648369A Expired - Fee Related CN100483629C (zh) 2004-04-06 2005-04-06 半导体器件及其制备方法

Country Status (6)

Country Link
US (1) US7414291B2 (zh)
JP (1) JP4291197B2 (zh)
KR (1) KR100725437B1 (zh)
CN (1) CN100483629C (zh)
DE (1) DE102005015789A1 (zh)
TW (1) TWI251260B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347484A (zh) * 2013-08-02 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件以及制作半导体器件的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4049119B2 (ja) * 2004-03-26 2008-02-20 セイコーエプソン株式会社 強誘電体メモリ素子の製造方法
JP4503627B2 (ja) * 2007-03-29 2010-07-14 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
JP6650719B2 (ja) * 2015-09-30 2020-02-19 キヤノン株式会社 撮像装置、撮像システムおよび半導体装置の製造方法
CN115565979A (zh) * 2021-07-02 2023-01-03 长鑫存储技术有限公司 一种半导体晶体管结构及制作方法
EP4261871A1 (fr) * 2022-04-11 2023-10-18 STMicroelectronics Crolles 2 SAS Circuit intégré comportant un pilier métallique en contact avec une région en silicium sur une région de couplage ohmique, et procédé de fabrication correspondant

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01233726A (ja) 1988-03-14 1989-09-19 Mitsubishi Electric Corp 半導体装置の製造方法
JPH10242077A (ja) 1997-02-24 1998-09-11 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3201318B2 (ja) 1997-11-05 2001-08-20 日本電気株式会社 半導体装置の製造方法
EP0942460A1 (fr) 1998-03-13 1999-09-15 STMicroelectronics SA Procédé de formation d'une couche de siliciure de titane de faible résistivité sur un substrat semiconducteur de silicium et dispositif obtenu
JP3666315B2 (ja) 1999-08-26 2005-06-29 株式会社日立製作所 蒸気タービン発電プラントにおける低圧蒸気タービン翼の製造方法
KR20010065303A (ko) * 1999-12-29 2001-07-11 박종섭 반도체 소자의 트랜지스터 제조방법
JP2003052236A (ja) 2001-08-16 2003-02-25 Mitsubishi Agricult Mach Co Ltd コンバインの穀粒タンク
JP4139105B2 (ja) * 2001-12-20 2008-08-27 株式会社ルネサステクノロジ 半導体装置の製造方法
US20040079997A1 (en) * 2002-10-24 2004-04-29 Noriyuki Miura Semiconductor device and metal-oxide-semiconductor field-effect transistor
KR100578212B1 (ko) * 2003-06-30 2006-05-11 주식회사 하이닉스반도체 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법
US7268065B2 (en) * 2004-06-18 2007-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of manufacturing metal-silicide features

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347484A (zh) * 2013-08-02 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件以及制作半导体器件的方法
CN104347484B (zh) * 2013-08-02 2019-07-26 中芯国际集成电路制造(上海)有限公司 一种半导体器件以及制作半导体器件的方法

Also Published As

Publication number Publication date
TWI251260B (en) 2006-03-11
US7414291B2 (en) 2008-08-19
TW200539280A (en) 2005-12-01
JP2005302757A (ja) 2005-10-27
US20050230712A1 (en) 2005-10-20
JP4291197B2 (ja) 2009-07-08
DE102005015789A1 (de) 2005-11-10
KR100725437B1 (ko) 2007-06-07
KR20060045538A (ko) 2006-05-17
CN100483629C (zh) 2009-04-29

Similar Documents

Publication Publication Date Title
CN1130757C (zh) 使用离子注入制造半导体器件的方法
CN100336186C (zh) 形成硅化镍层以及半导体器件的方法
CN1855540A (zh) 半导体元件及其制造方法
CN1282253C (zh) 具有小袋的半导体器件及其制造
CN1222986C (zh) 半导体装置的制造方法和半导体装置
CN1081832C (zh) 制造金属氧化物半导体场效应晶体管的方法
CN1885557A (zh) 半导体元件及形成半导体元件的方法
CN1681089A (zh) 半导体器件及其制备方法
CN1218276A (zh) 超浅半导体结的制作
CN100339963C (zh) 制造半导体器件的方法
CN1230769A (zh) 半导体器件制造方法
CN85109742A (zh) 制造半导体集成电路器件的方法
CN1790634A (zh) 盐化物处理过程以及制造半导体器件的方法
CN1645568A (zh) 用于提供具有活性掺杂剂层结构的半导体衬底的方法
CN1741281A (zh) 半导体器件及其生产方法
CN1144273C (zh) 半导体器件及其制造方法
US20060267199A1 (en) Semiconductor device manufacturing method
CN1901164A (zh) 半导体装置的制造方法
CN1710712A (zh) 具有多晶硅插头的半导体器件的制造方法
JP2834775B2 (ja) Ｃｍｏｓ型半導体装置の製造方法
CN1162896C (zh) 半导体器件的制造方法
CN1206711C (zh) 金属－氧化物－半导体晶体管的自对准硅化物的制备方法
CN1085407C (zh) 生产半导体集成电路的方法
CN1753183A (zh) 半导体器件及半导体器件的制造方法
JPH09172176A (ja) Ｍｏｓデバイス製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: PS4 LASCO CO., LTD.

Free format text: FORMER OWNER: ELPIDA MEMORY INC.

Effective date: 20130828

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130828

Address after: Luxemburg Luxemburg

Patentee after: ELPIDA MEMORY INC.

Address before: Tokyo, Japan

Patentee before: Elpida Memory Inc.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090429

Termination date: 20150406

EXPY Termination of patent right or utility model