TWI243488B - Electrical contact-area for optoelectronic semiconductor-chip and its production method - Google Patents

Description

1243488 玖、發明說明： 【發明所屬之技術領域】 本發明涉及一種光電半導體晶片用之電性接觸區及其製 造方法。 本專利申請案主張德國專利申請案 1 03 50707.8和 10308325.1-33之優先權，其所揭示之內容此處作爲參考。 【先前技術】 在現代之發光二極體（LEDs)用之製造方法中’通常首先 在一生長基板上生長一種發光結構，然後施加一種新載體 且隨後將該生長基板分離。此種方法所具有之優點是：該 生長基板（特別是適合用來製造氮化物半導體所用之生長 基板，其在價格上較昂貴）可重複使用。此種組件在W〇 02/ 1 93 9 3中已爲人所知。此種稱爲薄膜技術之方法另具有 以下之優點：由於原來基板須分離，則可防止其缺點，例 如，較小之導電性以及光電組件所產生-或偵測到之輻射之 較高之吸收性。LEDs之效率（特別是亮度）因此可提高。 製is问效率之LEDs所用之其匕技術是所謂覆晶（^?丨丨口-C h 1 p)技術，此種組件例如在W〇0 1 /4 7 0 3 9 A 1中已有揭示。 該處描述一種發出輻射之半導體晶片，其經由一與載體基 板相焊接之直接連接區而與η -或p -接觸區相連接。 在薄膜技術中或覆晶技術中，有利的是在半導體晶片和 載體基板之間形成一接觸區以作爲反射接觸區。由光電組 件所產生或偵測到之輻射即不會侵入至該接觸區中且因此 可使該吸收損耗下降。 1243488 此種反射用之電性接觸區例如在E P Ο 9 2 6 7 4 4 A 2中已爲 人所知。該文件中設定一種銀層以作爲p -型G a N -半導體用 之適當之歐姆接觸區。但亦可針對該銀層對氮化物半導體 之較小之黏合強度和耐腐蝕性。 【發明內容】 本發明之目的是提供一種已改良之電性接觸區。特別是 該接觸區應具有之特徵是：高的反射性，至半導體之良好 之歐姆接觸性，在該半導體上之良好之黏合性以及形成該 接觸區之各層之間之良好之黏合性，良好之溫度穩定性， 對抗環境影響之良好之穩定性，可焊接性和可被結構化。 此外，本發明亦提供該接觸區之製造方法。 本發明中上述目的以具有申請專利範圍第1項特徵之電 性接觸區或藉由申請專利範圍第24，25或27項之方法來 達成。本發明有利之其它形式描述在申請專利範圍各附屬 項中。 本發明之光電半導體晶片之電性接觸區含有：由金屬或 合金所構成之鏡面層；一保護層，其用來減低該鏡面層之 腐蝕；一種位障層，一黏合促進層和一焊接層。 【實施方式】 本發明有利之形式以下將依據第1和第2圖中之實施例 來描述。 第1圖顯示一種半導體晶片丨，其上施加本發明之電性 接觸區。該半導體晶片在其表面上例如可具有一由一組 (group)氮化物半導體所構成之材料，其中所謂氮化物半導 1243488 體是指第三及/或第五族之各元素所形成之氮化物’特別是 GaN, AlGaN, InGaN, AlInGaN，A1N 或 InN 〇 在半導體晶片1上施加一種鏡面層2。該鏡面層含有金 屬或合金，較佳是金屬銀，鋁或鉑，該鏡面層2之厚度較 佳是介於70 nm和130 nm之間。該鏡面層2由光電半導體 晶片1之方向所入射之輻射被反射且因此可防止該輻射在 電性接觸層中被吸收。除了此種有利之光學特性之外，該 鏡面層亦可形成一至半導體之歐姆接觸區。例如，爲了在 InGaN-半導體上製成該歐姆接觸區，則須使用 Pt/Al之組 合。在p-GaN-半導體材料上一種銀層適合用來製成一種歐 姆接觸區。 此外，一種保護層3施加在該鏡面層2上，以便在後續 之步驟中防止該鏡面層2受到腐蝕。該保護層3較佳是一 種厚度介於5 n m和1 5 n m之間之鈦層或鉑層。在該鏡面層 2之濕式化學結構化之情況中，較佳是使用該鈦作爲保護 層3用之材料，此乃因鈾之鈾刻在技術上很困難。 使該鏡面層2黏合至半導體晶片1上之較佳方式可藉由 退火步驟來達成。例如，由銀構成之鏡面層2在30(^(:時 退火大約5分鐘。在該鏡面層2之濕式化學結構化之情況 中’該退火步驟可直接在塗層之後進行。 使該鏡面層2之黏合性改良所用之另一種可能方式是： 在施加該鏡面層2之前，在半導體晶片1上施加一由透明 之電性材料所構成之介於0.1 nm和0.5 nm之間之薄層13。 該薄層13能以平面形式或島形方式沈積而成。該薄層13 1243488 較佳是含有Pt，Pd或N1。特別有利的是使用這些材料於該 半導體晶片1之具有氮化物半導體材料之表面上且使用一 種含有Ag或八1之^面層2。 在該保護層3上施加一種位障層4。該位障層4較佳是 含有TiW(N)且厚度大約是300 nm至5 00 nm。藉由剝離技 術使該位障層4結構化（其將再詳述於下），則可利用該位 障層4來完全覆蓋該鏡面層2和該保護層3。隨後各層之 結構化亦可藉由該剝離技術來達成。此種結構化之優點是 該層系統所受到之溫度負載較小。 在該位障層4上施加一黏合促進層5，其可確保隨後各 層可有效地黏合。所謂黏合促進層5較佳是指厚度介於30 n m和7 0 n m之間之鈦層。 該黏合促進層5上較佳是施加一種沾濕層6，其可在稍 後之焊接過程中以焊劑使該接觸面被均勻地沾濕。該沾濕 層6較佳是一種厚度介於70 nm和130nm之間之纟自層。 在該沾濕層6上施加一種焊劑層8，該焊劑可爲硬焊劑 (例如，A u S η)或軟焊劑（例如，S η)。該焊劑層8例如可藉由 PVD-技術或藉由電鍍沈積法施加而成。該焊劑層8之結構 化例如可藉由先前所述之剝離技術或藉由濕式化學結構化 方法來達成。 該焊劑層8能選擇性地（optionally)以金層9來覆蓋。金 層9之厚度較佳是介於30 nm和70 nm之間。 在沾濕層6和焊劑層8之間加入一種金層7時是有利 的。該金層7於施加該焊劑層8之前可保護其下方之層系 1243488 統使不被腐蝕。這在施加該焊劑層之前使一種對目 生之層系統進行結構化所施加之遮罩層被去除時特 義。此種金層7之厚度在使用S η焊劑時是7 〇 -1 3 0 使用Au Sri焊劑時是400至800 nm。雖然已施加該中 該沾濕層6之功能仍保持相同，此乃因該金層7在 焊接過程中會熔化。 該焊接過程中該焊劑可上升至該半導體晶片之側 (但這不是所期望的）。爲了防止該焊劑與終止於該 晶片之側面邊緣上之半導體層形成短路，則該側面 設有一種例如由二氧化矽或氮化矽所構成之鈍化層 上述之接觸區特別適合使用於覆晶技術和薄膜技 本發明中所謂薄膜半導體本體是一種以磊晶方式生 晶基板上之半導體本體，其可由該磊晶基板分離。 該薄膜半導體本體例如以一種電性接觸區來與載 接。焊劑層8和該載體之材料較佳是須互相調整， 形成一種合金，特別是共晶之合金。即，在焊劑層 體之間不會形成一種冶金位障。該載體之材料在焊 中熔化且因此可用作材料儲存區以形成共晶合金。 該載體在焊接位置上熔化時可有利地使焊接過程中 生之微粒熔入該載體中。因此，該載體和半導體晶 間之各微粒之存入區（其可使該載體和半導體晶片 距離擴大）可下降。同樣亦可使縮孔之形成度下降。 特別有利的是使由AuGe所構成之焊劑層8與Ge 組合或使A u S i -焊接層8與S 1 -載體相組合。G e -載體 前已產 別有意 nm 5在 間層， 稍後之 面邊緣 半導體 邊緣可 1 1 ° 術中。 長在嘉 體相連 使其可 8和載 接過程 此外， 可能產 片1之 之間之 -載體相 特別適 -10- 1243488 用於薄膜-LEDs之製造，其中一生長基板藉由雷射剝離技 術而與藍寶石相分離，此乃因鍺具有一種類似於藍寶石之 膨脹係數且因此使機械應力可藉由分離過程中所產生之熱 而下降。 共晶溫度（其中可達成該焊接過程或該共晶溫度須被超 越）對AuGe而言是36”C且對AuSii而言是363 GC。在使用 此種焊劑時，該接觸區之層系統在焊接溫度時必須穩定。 由於所需之溫度穩定性，則該薄層1 3較佳是含有鈀或氧化 鎳，且該薄層1 3添加在半導體晶片1和鏡面層2之間以改 良該鏡面層2之黏合性。此外，一種與由此種材料所構成 之薄層1 3相接觸之接觸區相對於含有水之污染物而言較 不敏感，各薄層13在嘉晶時可整合至層系統中。 爲了使本發明之電性接觸區被結構化，則適合使用習知 之濕式化學結構化方法，其在此處不再詳述。本發明中較 佳是使用剝離方法。 剝離技術中之各步驟以下例如依據該鏡面層2之結構化 及第2a至2e圖來說明。 如第2a圖所示，半導體晶片1上首先施加一種光阻所構 成之遮罩層10。 藉助於適當之曝光，顯影和蝕刻而在該遮罩層1 0中產生 ~種視窗，其如第2b圖所示具有一種很明顯之下切部’其 例如可藉由適當之蝕刻劑來進行之欠蝕刻而形成。該遮罩 層在其遠離該半導體晶片之此側上因此具有一較該半導體 晶片之表面還狹窄之橫切面。較佳是該遮罩層之面向視窗 -11 - 1243488 之此側面和該半導體晶片1之表面形成一種小於7 5 Q之角 度。由於產生此種視窗所需之條件已爲人所知，此處因此 不再詳述。 然後，該鏡面層藉由已對準之塗層技術（例如，蒸鍍）而 方也加在半導體晶片1上。該面層2之沈積只在該蒸鑛方 向12中該半導體晶片1之未由該遮罩層1〇所遮住之區域 中進行。該半導體晶片1之位於該視窗之下切部下方之區 域則被遮住且如第2c圖所示未由該鏡面層2所覆蓋。以相 同之方式可使隨後其它各層（例如，鏡面層2用之保護層3) 施加在該半導體晶片1上（未顯示）。 在隨後之步驟中，如第2d圖所不，另一層（其例如可爲 一種位障層4)藉由未對準之塗層方法（例如，濺鍍法）而施 加在半導體晶片1上。由於使用未對準之塗層方法，則該 半導體晶片1之位於該視窗之下切部下方之區域能以所施 加之層來覆蓋且因此可完全覆蓋先前已施加之層（例如，鏡 面層2)。 在該遮罩層1 0分離之後，如第2e圖所示，該半導體晶 片1以已結構化之層（例如’鏡面層2)和另一*覆蓋該鏡面層 2之層（例如，位障層4)來覆蓋。 本發明中所謂剝離技術通常是指施加或形成_彳重^胃 層’施加一個層或多個層且隨後使該遮罩層分離。較佳是 該遮罩層設有一種下切部’以對準之方式沈積第一層，以 非對準之方式沈積第二層以完全覆蓋第〜層，其φ所謂完 全覆蓋是指覆蓋該表面和各側面。 -12- 1243488 本發明之保護範圍不限於依據各實施例所描述者。反 之，本發明包含一新的特徵和各特徵之每一種新的組合， 特別是包含各申請專利範圍中各特徵之每一種組合，當這 些組合未明顯地顯示於申請專利範圍中時亦同。 【圖式簡單說明】 第1圖 本發明電性接觸區之實施形式之橫切面。 第2圖 藉由剝離技術來說明該結構化時所用之中間階段 之圖解。

主要元件之符號表：

1 半導體晶片 2 鏡面層 3 保護層 4 位障層 5 黏合促進層 6 沾濕層 7，9 金層 8 焊劑層 10 遮罩層 11 鈍化層 12 蒸鑛方向 13 薄層 -13-

Claims (1)

1. 拾、申請專利範圍： 第9 3 1 CM 2 6 6號「光電半導體晶片用之電性接觸區及其製 造方法」專利案 （2005年6月修正） 1 · 一種光電半導體晶片（1)之電性接觸區，其特徵爲含有： -一由金屬或金屬合金所構成之鏡面層（2)， -一保護層（3)，用來使該鏡面層（2)之腐蝕減小， -一位障層（4)， -一黏合促進層（5)， -一焊劑層（8)。 2.如申請專利範圍第1項之電性接觸區，其中在該黏合促 進層（5)和該焊劑層（8)之間含有一種沾濕層（6)。 3 ·如申請專利範圍第1項之電性接觸區，其中該電性接觸 區施加在該半導體晶片（1)之具有氮化物半導體材料之表 面上。 4. 如申請專利範圍第1項之電性接觸區，其中該鏡面層（2) 含有銀，鋁或鉑。 5. 如申請專利範圍第1項之電性接觸區，其中該鏡面層（2) 之厚度介於70 nm和130 nm之間。 6. 如申請專利範圍第1項之電性接觸區，其中爲了改進該 鏡面層（2)之黏合性，則在半導體晶片（1)和鏡面層（2)之 間須含有一由導電材料所構成之厚度介於〇·1和〇·5 之間之薄層（13)。 7. 如申請專利範圍第6項之電性接觸區，其中該半導體晶 片（1)之表面具有氮化物半導體材料，該鏡面層（2)含有 1243488 A1或Ag，且該薄層（13)含有Pt, Pd或Ni。 8 .如申請專利範圍第1項之電性接觸區，其中該保護層（3) 含有鈦或鉑。 9·如申請專利範圍第1項之電性接觸區，其中該保護層（3) 之厚度介於5 nm和15 nm之間。 1 0 ·如申請專利範圍第1項之電性接觸區，其中該位障層（4) 完全覆蓋該鏡面層（2)和該保護層（3)。 1 1 ·如申請專利範圍第1項之電性接觸區，其中位障層（4) 含有 TiW(N)。 12·如申請專利範圍第1項之電性接觸區，其中該位障層（4) 之厚度介於300 nm和500 nm之間。 1 3 ·如申請專利範圍第1項之電性接觸區，其中該黏合促 進層（5)含有鈦。 14.如申請專利範圍第1項之電性接觸區，其中該黏合促 進層（5)之厚度介於30 nm和70 nm之間。 1 5 ·如申請專利範圍第2項之電性接觸區，其中該沾濕層（6) 含有鋁。 16.如申請專利範圍第2項之電性接觸區，其中該沾濕層（6) 之厚度介於70 nm和130 nm之間。 17·如申請專利範圍第2項之電性接觸區，其中金層（7)施 加在該沾濕層（6)上。 18·如申請專利範圍第1項之電性接觸區，其中金層（9)施 加在該焊劑層（8)上。 19.如申請專利範圍第18項之電性接觸區，其中施加在該 1243488 焊劑層（8)上之金層（9)之厚度介於30 nm和70 nm之間。 2〇.如申請專利範圍第1項之電性接觸區，其中該電性接 觸區用來使該半導體晶片（1)與該載體相連接’該焊劑 層（8)之材料適合用來以該載體之材料來形成一種合 金，特別是共晶之合金。 21. 如申請專利範圍第20項之電性接觸區，其中該焊劑層（8) 含有AuGe且該載體含有Ge。 22. 如申請專利範圍第20項之電性接觸區，其中該焊劑層（8) 含有AnSi且該載體含有Si。 23. 如申請專利範圍第6項之電性接觸區，其中該薄層（13) 含有鈀或氧化鎳。 24. —種如申請專利範圍第1至23中任一項之電性接觸區 之製造方法，其中該鏡面層（2)由銀所構成且在300% 時退火使黏合性改良。 25 · —種如申請專利範圍第1至23中任一項之電性接觸區 之製造方法，其中該接觸區藉由剝離技術而被結構化。 26. 如申請專利範圍第25項之製造方法，其中在該剝離技 術中施加於半導體晶片（1)上之遮罩層（1 〇)設有一種下 切部，該鏡面層（2)以對準方式而被蒸鍍且位障層（4)以 非對準之覆蓋用之塗層方法施加而成，使該位障層（4) 完全覆蓋其下方之各層。 27. 如申請專利範圍第24至26中任一項之製造方法，其 中在施加該鏡面層（2)於該半導體晶片（1)上之前施加一 由導電材料所構成之介於0.1至0.5 nm之間之薄層（13) 以改良該鏡面層（2)之黏合性。 2 8 ·如申請專利範圍第27項之製造方法，其中該半導體晶 1243488 片（1)之表面具有一種氮化物半導體材料，該鏡面層（2) 含有A1或Ag，且該薄層（13)含有Pt, Pd或Νι。