JP5073917B2 - 電気的なコンタクトを有する光電子半導体チップならびに該光電子半導体チップを製造するための方法 - Google Patents

Description

本発明は、光電子半導体チップに用いられる電気的なコンタクトならびに該電気的なコンタクトを製造するための方法に関する。

発光ダイオード（ＬＥＤ）のための最新の製造方法では、しばしば発光構造体がまず成長基板上に成長させられ、引き続き新しい支持体に被着され、次いで成長基板は分離される。この方法は一方では、成長基板、特に窒化物系化合物半導体の製造のために適した、比較的高価な成長基板が再使用され得るようになるという利点を持っている。このような構成素子は、たとえば国際公開第０２／１９４９３号パンフレットに基づき公知である。薄膜テクノロジと呼ばれるこのような方法はさらに、最初の基板の剥離によって基板の欠点、たとえば小さな導電率および光電子構成素子により発生または検出された放射線の高められた吸収が回避されるという利点を持っている。これにより、ＬＥＤの効率、特に輝度を向上させることができる。

高効率のＬＥＤを製造するための別のテクノロジは、いわゆる「フリップチップテクノロジ」である。このような構成素子は、たとえば国際公開第０１／４７０３９号パンフレットに開示されている。同国際公開パンフレットには、放射線を発する半導体チップが記載されている。この半導体チップはｎ−コンタクトでも、ｐ−コンタクトでも、はんだ付けされた直接結合部を介して支持基板に結合されている。

薄膜テクノロジの場合でも、フリップチップテクノロジの場合でも、半導体チップと支持基板との間のコンタクトを、反射型のコンタクトとして形成することが有利である。これによって、光電子構成素子により発生または検出された放射線の、コンタクト内への侵入が回避され、ひいては吸収損失が減じられる。

このようなミラー反射型の電気的なコンタクトは、たとえば欧州特許出願公開第０９２６７４４号明細書に開示されている。同欧州特許出願公開明細書には、ｐ−タイプのＧａＮ半導体のための適当なオームコンタクトとして銀層が記載されている。しかし、窒化物系化合物半導体における銀層の小さな付着強度および耐食性も指摘されている。
国際公開第０２／１９４９３号パンフレット 国際公開第０１／４７０３９号パンフレット 欧州特許出願公開第０９２６７４４号明細書

本発明の課題は、特に高い反射率、半導体に対する良好なオームコンタクト、半導体上での良好な付着ならびにコンタクトを形成する層同士の良好な付着、良好な熱安定性、環境影響因子に対する高い安定性、ならびにはんだ付け可能性および構造化可能性の点ですぐれている、改善された電気的なコンタクトを提供することである。

さらに本発明の課題は、このような電気的なコンタクトを製造するための方法を提供することである。

この課題を解決するために本発明の電気的なコンタクトの構成では、該電気的なコンタクトが、
−金属または金属合金から成るミラー層と、
−該ミラー層の腐食を低減するための保護層と、
−バリア層と、
−付着媒介層（Haftvermittlungsschicht）と、
−はんだ層と
を有しているようにした。

上記課題を解決するために本発明の第１の方法では、ミラー層を銀から形成し、付着を改善するために約３００℃で熱処理するようにした。

さらに上記課題を解決するために本発明の第２の方法では、当該電気的なコンタクトをリフトオフ技術によってストラクチャ化もしくは構造化するようにした。

さらに上記課題を解決するために本発明の第３の方法では、ミラー層の付着を改善するために、導電性の材料から成る０．１〜０．５ｎｍの薄い層を、ミラー層の被着前に半導体チップに被着させるようにした。

光電子半導体チップの本発明による電気的なコンタクトは、金属または金属合金から成るミラー層と、該ミラー層の腐食を低減するために働く保護層と、バリア層と、付着媒介層と、はんだ層とを有している。本発明によるこのような電気的なコンタクトは、高い反射率、半導体に対する良好なオームコンタクト、半導体上での良好な付着ならびにコンタクトを形成する層同士の良好な付着、良好な熱安定性、環境影響因子に対する高い安定性、ならびにはんだ付け可能性および構造化可能性の点ですぐれている。

本発明による電気的なコンタクトの有利な構成は、請求項２〜請求項２３に記載されている。

以下に、本発明を実施するための最良の形態を図面につき詳しく説明する。

図１には半導体チップ１が示されている。この半導体チップ１には、本発明の１実施例による電気的なコンタクトが被着されている。半導体チップ１の表面は、たとえば窒化物系化合物半導体（Nitridverbindungshalbleiter）のグループからの材料を有していてよい。「窒化物系化合物半導体」とは、第３主族および／または第５主族の元素の窒化物系化合物、特にＧａＮ、ＡｌＧａＮ、 ＩｎＧａＮ、ＡｌＩｎＧａＮ、ＡｌＮまたはＩｎＮを意味する。

半導体チップ１には、ミラー層２が被着されている。このミラー層２は金属または金属合金、有利には銀、アルミニウムまたは白金の金属のうちの１種の金属を含有している。ミラー層２は７０ｎｍ〜１３０ｎｍの厚さを有していると有利である。ミラー層２は光電子半導体チップ１の方向から発生する放射線を反射させ、これによりこの放射線が電気的なコンタクトに吸収されることを阻止する。このような有利な光学的特性の他に、ミラー層２は半導体に対するオームコンタクト（ohmsch. Kontakt）をも形成する。たとえば、ＩｎＧａＮ半導体にオームコンタクトを形成するためには、ｐｔ／Ａｌの組合せを使用することができる。ｐ−ＧａＮ半導体材料に対しては、銀層がオームコンタクトの形成のために適している。

さらに、ミラー層２には保護層３が被着されている。これにより、引き続き行われるプロセスステップにおいてミラー層２は腐食から保護される。保護層３は、５ｎｍ〜１５ｎｍの厚さのチタン層または白金層であると有利である。ミラー層２の湿式化学的なストラクチャ化もしくは構造化の場合には、保護層３のための材料としてチタンが使用されると有利である。なぜならば、白金のエッチングは技術的に極めて困難となるからである。

半導体チップ１に被着されたミラー層２の付着の改善は、熱処理ステップ（Temperschritt）により達成することができる。たとえば銀から成るミラー層２が約５分間、３００℃で熱処理される。ミラー層２の湿式化学的な構造化の場合には、この熱処理ステップを被覆の直後に実施することができる。

ミラー層２の被着を改善するための別の手段は、ミラー層２の被着前に、電気的に透過性（elektrisch transparent）の材料から成る、０．１ｎｍ〜０．５ｎｍの薄い層１３を半導体チップ１に被着させることにある。この薄い層１３は面状またはアイランド状に析出されていてよい。この薄い層１３はＰｔ、ＰｄまたはＮｉを含有していると有利である。これらの材料が、半導体チップ１の、窒化物系化合物半導体材料を有する表面に使用されると同時に、ＡｇまたはＡｌを含有するミラー層２が使用されることが特に有利である。

保護層３には、バリア層４が被着されている。このバリア層４はＴｉＷ（Ｎ）を含有していて、約３００ｎｍ〜５００ｎｍの厚さを有していると有利である。リフトオフ技術（以下に詳しく説明する）を用いたバリア層４の構造化により、ミラー層２と保護層３とをバリア層４で完全に覆い隠すことを達成することができる。以降の層の構造化も、このリフトオフ技術によって行うことができる。このような構造化の利点は、層系の小さな熱負荷にある。

バリア層４には、付着媒介層（Hftvermittlungsschicht）５が被着されている。この付着媒介層５は後続の層の良好な付着を保証する。付着媒介層５は、３０ｎｍ〜７０ｎｍの厚さのチタン層であると有利である。

付着媒介層５には濡れ層６が被着されていると有利である。この濡れ層６は、あとから行われるはんだ付け過程において、はんだによるコンタクト面の均一な濡れを生ぜしめる。濡れ層６は７０ｎｍ〜１３０ｎｍの厚さの白金層であると有利である。

濡れ層６には、はんだ層８が被着されている。このはんだ層８は、硬ろう、たとえばＡｕＳｎであるか、または軟ろう、たとえばＳｎであってよい。はんだ層８は、たとえばＰＶＤ（物理蒸着）技術または電気メッキ析出によって被着されている。はんだ層８の構造化は、前で説明したリフトオフ技術または湿式化学的な構造化によって可能となる。

はんだ層８は選択的に金層９で被覆され得る。この場合、金層９は３０ｎｍ〜７０ｎｍの厚さを有していると有利である。

濡れ層６とはんだ層８との間には、金層７が挿入されていると有利である。この金層７はその下に位置する層系を、はんだ層８の被着前に腐食から保護する。このことは特に、はんだ層８の被着前に、この時点にまでに形成された層系を構造化するために被着されたマスク層の除去が行われる場合に好都合となる。このような金層７の有利な厚さは、Ｓｎはんだの使用時では約７０〜１３０ｎｍであり、ＡｕＳｎはんだの使用時では約４００ｎｍ〜８００ｎｍである。この中間層にもかかわらず、濡れ層６の機能は維持される。なぜならば、金層７はあとからのはんだ付け過程において溶融するからである。

はんだ付け過程では、はんだが半導体チップの側縁にまで上昇することが可能であるが、しかしこのことは望ましくない。このようにはんだが半導体チップの側縁にまで上昇した場合に、はんだと、半導体チップの側縁で終端している半導体層との短絡を阻止するために、半導体チップの側縁には、たとえば二酸化ケイ素または窒化ケイ素から成るパシベーション部もしくは不働態化部１１を装備させることができる。

このようなコンタクトは、特にフリップチップ技術や薄膜技術における使用のために適している。「薄膜半導体（Duennfilm-Halbleiterkoerper）」とは、本発明の枠内では、エピタキシ基板上にエピタキシャル成長しかつエピタキシ基板から剥離された半導体を意味する。

薄膜半導体は、たとえば電気的なコンタクトによって支持体に結合されている。はんだ層８の材料と、支持体の材料とは、これらの材料が１つの合金、特に共晶合金を形成し得るように、つまりはんだ層８と支持体との間に冶金学的な遮断体が生じないように互いに調和されていると有利である。支持体の材料は、はんだ付け過程において溶け始め、ひいては共晶合金を形成するための材料溜めとして働くことができる。さらに、はんだ付け個所で支持体が溶け始めることにより、場合によってははんだ付け過程において発生した粒子が支持体内部へ溶け込むようになるので有利である。これにより、支持体と半導体チップ１との間の間隔を増大させてしまう恐れのある、支持体と半導体チップ１との間での粒子の堆積が減じられる。また、気孔（Lunker）の形成も減じられる。

ＡｕＧｅから成るはんだ層８と、Ｇｅから成る支持体との組合せまたはＡｕＳｉから成るはんだ層８とＳｉから成る支持体との組合せが特に有利である。サファイヤから成る成長基板がレーザリフトオフ法（Laser-Lift-off-Verfahren）によって剥離されるような薄膜ＬＥＤの製造のためには、Ｇｅから成る支持体が特に適している。なぜならば、ゲルマニウムはサファイヤと類似した膨張率を有しており、それゆえに剥離プロセスの際に生じる熱による機械的な応力が減じられるからである。

はんだ付け過程で到達または超過されなければならない共晶温度は、ＡｕＧｅのためには約３６１℃であり、ＡｕＳｉのためには約３６３℃である。このようなはんだの使用時では、コンタクトの層系がはんだ付け温度において安定していなければならない。必要となる熱安定性に基づき、ミラー層２の付着を改善するために半導体チップ１とミラー層２との間に挿入されている薄い層１３は、パラジウムまたは酸化ニッケルを含有していると有利である。さらに、これらの材料から成る薄い層１３とのコンタクトは、エピタキシ中に層系内に組み込まれる恐れのある、水素含有の不純物に対して比較的鈍感となるか、もしくは安定的となる。

本発明による電気的なコンタクトをストラクチャ化もしくは構造化するためには、たとえば湿式化学的な構造化（詳しくは説明しない）のための公知の方法が適している。本発明の枠内では、いわゆる「リフトオフ法」が使用される。以下に、図２（ａ）、（ｂ）、（ｃ）、（ｄ）および（ｅ）につき、リフトオフ技術における方法ステップをミラー層２の構造化を例にとって詳しく説明する。

図２（ａ）に示したように、半導体チップ１には、まずフォトレジスト（Photolack）から成るマスク層１０が被着される。

適当な露光、現像およびエッチングによって、マスク層１０に窓が形成される。この窓は図２（ｂ）に示したように、著しいアンダカットを有している。このアンダカットは、たとえば適当なエッチング剤を用いたサイドエッチングによって形成することができる。これにより、マスク層１０は半導体チップ１とは反対の側において、半導体チップ１の表面に面した側の横断面よりも小幅の横断面を有している。マスク層１０の、前記窓に面した側縁は半導体チップ１の表面と共に７５゜よりも小さな角度を成していると有利である。このような窓を形成するための条件は当業者に知られているので、これに関する詳しい説明は省略する。

引き続き、半導体チップ１には、方向付けられた被覆技術、つまり指向性のある被覆技術、たとえば蒸着によって、ミラー層２が被着される。ミラー層２の析出は主として半導体チップ１の、蒸着方向１２で見てマスク層１０の影に隠されていない範囲に対してしか行われない。半導体チップ１の、窓のアンダカットの下に位置する範囲は、マスク層１０の影に隠されていて、図２（ｃ）に示したようにミラー層２によって覆われない。同様にして、引き続き別の層、たとえばミラー層２のための保護層３を、半導体チップ１に被着させることができる（図示しない）。

後続のプロセスステップでは、図２（ｄ）に示したように、別の層、たとえばバリア層４が、方向付けられていない被覆方法、つまり指向性のない被覆方法、たとえばスパッタリングによって、半導体チップ１に被着される。指向性のない被覆方法の使用により、半導体チップ１の、窓のアンダカットの下に位置する範囲も、被着された層で覆われ、ひいてはこれまでに被着された層、たとえばミラー層２を完全に覆い隠すことが達成される。

マスク層１０の剥離後に、半導体チップ１は図２（ｅ）に示したように、構造化された層、たとえばミラー層２と、この層を覆い隠す別の層、たとえばバリア層４とによって覆われている。

一般に本発明の枠内において「リフトオフ技術（lift-off-Verfahren）」とは、マスク層を被着させるかもしくは形成し、１つまたは複数の層を被着させ、その後にマスク層を剥離することを意味する。有利には、マスク層にアンダカットが施与され、第１の層が方向付けられて（指向性を持って）析出され、第２の層が、第１の層を完全に覆い隠すために、方向付けられずに（指向性を持たずに）析出される。この場合、「完全に覆い隠す」とは、表面および側縁を含めた全体を覆うことを意味する。

本発明は、上で説明した実施例に限定されるものではない。それどころか、本発明はあらゆる新しい特徴ならびに複数の特徴のあらゆる組合せをも包含する。このことは、特に特許請求の範囲に記載の種々の特徴のあらゆる組合せ（たとえ当該組合せが特許請求の範囲に明瞭に記載されていなくとも）を含んでいる。

本発明による電気的なコンタクトの１実施例を示す概略的な横断面図である。

リフトオフ技術による構造化を種々のステップ（ａ）、（ｂ）、（ｃ）、（ｄ）および（ｅ）で示す概略図である。

符号の説明

１ 半導体チップ
２ ミラー層
３ 保護層
４ バリア層
５ 付着媒介層
６ 濡れ層
７ 金層
８ はんだ層
９ 金層
１０ マスク層
１１ 不働態化部
１２ 蒸着方向
１３ 薄い層

Claims (26)

1. 電気的なコンタクトを有する光電子半導体チップ（１）において、
   該電気的なコンタクトが、
   −金属または金属合金から成るミラー層（２）と、
   −該ミラー層（２）の腐食を低減するための保護層（３）と、
   −バリア層（４）と、
   −付着媒介層（５）と、
   −はんだ層（８）と
   を有しており、
   −光電子半導体チップ（１）が、電気的なコンタクトによって支持体に結合されており、
   −はんだ層（８）の材料が、支持体の材料と共に１つの合金を形成するために適しており、
   −はんだ層（８）がＡｕＧｅを含有しており、支持体がＧｅを含有しているか、またははんだ層（８）がＡｕＳｉを含有しており、支持体がＳｉを含有している
   ことを特徴とする、電気的なコンタクトを有する光電子半導体チップ。
2. 当該電気的なコンタクトが、付着媒介層（５）とはんだ層（８）との間に濡れ層（６）を有している、請求項１記載の光電子半導体チップ。
3. 当該電気的なコンタクトが、半導体チップ（１）の、窒化物系化合物半導体材料を有する表面に被着されている、請求項１記載の光電子半導体チップ。
4. ミラー層（２）が銀、アルミニウムまたは白金を含有している、請求項１記載の光電子半導体チップ。
5. ミラー層（２）が７０ｎｍ〜１３０ｎｍの厚さを有している、請求項１記載の光電子半導体チップ。
6. ミラー層（２）の付着を改善するために、導電性材料から成る０．１〜０．５ｎｍの薄い層（１３）が半導体チップ（１）とミラー層（２）との間に含まれている、請求項１記載の光電子半導体チップ。
7. 半導体チップ（１）の表面が窒化物系化合物半導体材料を有しており、ミラー層（２）がＡｌまたはＡｇを含有しており、前記薄い層（１３）がＰｔ、ＰｄまたはＮｉを含有している、請求項６記載の光電子半導体チップ。
8. 保護層（３）がチタンまたは白金を含有している、請求項１記載の光電子半導体チップ。
9. 保護層（３）が５ｎｍ〜１５ｎｍの厚さを有している、請求項１記載の光電子半導体チップ。
10. バリア層（４）が、ミラー層（２）と保護層（３）とを完全に覆い隠している、請求項１記載の光電子半導体チップ。
11. バリア層（４）がＴｉＷ（Ｎ）を含有している、請求項１記載の光電子半導体チップ。
12. バリア層（４）が３００ｎｍ〜５００ｎｍの厚さを有している、請求項１記載の光電子半導体チップ。
13. 付着媒介層（５）がチタンを含有している、請求項１記載の光電子半導体チップ。
14. 付着媒介層（５）が３０ｎｍ〜７０ｎｍの厚さを有している、請求項１記載の光電子半導体チップ。
15. 濡れ層（６）が白金を含有している、請求項２記載の光電子半導体チップ。
16. 濡れ層（６）が７０ｎｍ〜１３０ｎｍの厚さを有している、請求項２記載の光電子半導体チップ。
17. 濡れ層（６）に金層（７）が被着されている、請求項２記載の光電子半導体チップ。
18. はんだ層（８）に金層（９）が被着されている、請求項１記載の光電子半導体チップ。
19. はんだ層（８）に被着された金層（９）が約３０ｎｍ〜７０ｎｍの厚さを有している、請求項１８記載の光電子半導体チップ。
20. はんだ層（８）の材料が、支持体の材料と共に１つの共晶合金を形成するために適している、請求項１記載の光電子半導体チップ。
21. 前記薄い層（１３）がパラジウムまたは酸化ニッケルを含有している、請求項６記載の光電子半導体チップ。
22. 請求項１から２１までのいずれか１項記載の、電気的なコンタクトを有する光電子半導体チップを製造するための方法において、ミラー層（２）を銀から形成し、付着を改善するために約３００℃で熱処理することを特徴とする、電気的なコンタクトを有する光電子半導体チップを製造するための方法。
23. 請求項１から２１までのいずれか１項記載の、電気的なコンタクトを有する光電子半導体チップを製造するための方法において、当該電気的なコンタクトをリフトオフ技術によって構造化することを特徴とする、電気的なコンタクトを有する光電子半導体チップを製造するための方法。
24. リフトオフ技術のために半導体チップ（１）に被着されたマスク層（１０）にアンダカットを施与し、ミラー層（２）を方向付けて蒸着させ、バリア層（４）を、方向付けされていない全面被覆法によって、該バリア層（４）がその下に位置する層を完全に覆い隠すように被着させる、請求項２３記載の方法。
25. 請求項６記載の光電子半導体チップを製造するための方法において、ミラー層（２）の付着を改善するために、導電性の材料から成る０．１〜０．５ｎｍの薄い層（１３）を、ミラー層（２）の被着前に半導体チップ（１）に被着させることを特徴とする、光電子半導体チップを製造するための方法。
26. 半導体チップ（１）の表面が窒化物系化合物半導体材料を有しており、ミラー層（２）がＡｌまたはＡｇを含有しており、前記薄い層（１３）がＰｔ、ＰｄまたはＮｉを含有している、請求項２５記載の方法。

Images