TWI239011B - Drain pump for flash memory - Google Patents

Description

1239011 玖、發明說明： 【發明所屬之技術領域】 :發明係關於一種用在一快閃記憶體之〉及極泵浦，更明 確呂之係關於一種用在快閃記憶體之沒極栗潘， 出电壓依據欲程式化的位元數量而變動。 在-編碼快閃記憶體中，當採用一堆疊閘極單元時，將 約9V之-電壓提供給—閘極而將約…之―電璧提供給一 =極以執行-程式，從而產生熱載子並儲存於-浮動閘極 【先前技術】 一般地，當-程式以-字元模式（例如χΐ6)進行操作時， 可同時對所有的職元進行程式化。此時，從—没極流向 、一源，之一電流明顯大於對較少數量位元進行程式化的情 兄實IV、上，由於電何係儲存於由該電流產生的熱載子中， 此’如果一程序為限制性，則不可能減小該電流以縮短 日"間而提高程式效率並增加—適當的臨界電塵。當每位元 之-電流為—500 μΑ並且以該字元模式對所有位元進行程式 化時，一8 mA之電流流動。此時，用於產生欲提供給該汲 極之-5V電壓之一没極系浦不可能知道當前欲程式化之位 讀量，該沒極泵浦必須—直將一偏壓電壓提供給有能力 知:供8 0 〇 m A或更大之一雷户夕一 极之早兀。由於欲程式化的位元 數量為1至16位元，但卻不考慮該位元數量而提供-不變電 壓’因此存在電流消耗增加之一問題。 【發明内容】

O:\90\90095.DOC 1239011 :此’本發明係關於提供一種能夠藉由依據該位元數量 而變動欲提供給單元之—電壓來解決以上問題之用在-快 閃έ己憶體之；;及極泵浦。 、、本發明之-方面係、提供—種用在快閃記憶體之沒極果 浦，其包含：用於依據欲程式化的位元數量而產生一可變 電壓之-構件；用於没取―輸人電壓之—泵浦；以及用於 依據該可變電壓而調整該泵浦之—輸出電壓之—調整器。 在依據本《明之另—具體貫施例用在—快閃記憶體之— 汲極泵浦之前述内容中’該二進制數位至類比轉換器包含 複數個電流通過構件’該等構件具有分別接收來自該〇ρ Amp (運算放大器）之一第一電流與一第二電流並依據一外 部輸入資料及一反向外部輸入資料而分別開啟且其源極端 子相互連接之一對電晶體；以及連接在該等電流通過構件 與一接地化子之間的複數個電晶體，其依據一第一參考電 壓而分別開啟。 在依據本發明之另一具體實施例用在一快閃記憶體之一 没極泵浦之前述内容中，其中該OP Amp包含連接於一電源 供應與一第一節點之間之一第一 PMOS電晶體、連接於該第 一節點與一第一輸出端子之間以放大該第一電流之一第一 電流鏡，連接於該電源供應與一第二節點之間之一第二 PMOS電晶體，以及連接於該第二節點與一第二輸出端子之 間以放大該第二電流之一第二電流鏡。 在依據本發明之另一具體實施例用在一快閃記憶體之一 及極泵浦之前述内容中，進一步包含分別連接於該第一輸 O:\90\90095.DOC -6- 1239011 出端子與一接地端子之間、以及該第二輸出端子與該接地 端子之間的電阻器。 在依據本發明之另—具體實施例用在-快閃記憶體之-祕果浦之前述内容巾，其巾該第—電流鏡包含連接於該 第一：點與該第-輸出端子之間之-第三P Μ 0 S電晶體，以 及第raPMOS電晶體，該第四刚〇3電晶體之一没極端子 與一閘極料分別連接至㈣三PMOS電晶體之—汲極端 子與-閘極端+ ’而且該第四pM〇st晶體之該閑極端子連 接至其自身的源極端子。 在依據本發明之另一具體實施例用在一快閃記憶體之一 =縣浦之前述内容巾，其中該第二電流鏡包含連接於該 第一節點與該第一輸出端子之間之一第ipM〇s電晶體，以 及一第六PMOS電晶體，該第六pM〇s電晶體之一汲極端子 與一閘極端子分別連接至該第五pM〇s電晶體之一汲極端 子與一閘極端子，而且該第六PMOS電晶體之該閘極端子連 接至其自身的源極端子。 【實施方式】 以下將參考附圖詳細說明本發明的具體實施例。 圖1係說明用在快閃記憶體之一汲極泵浦之一範例之一 方塊圖。 孩傳統及極栗浦10 0包括用於没取一輸入電壓至一預定 位準之一栗浦10’以及用於依據一參考電壓將該汲 取私壓a周整為一預定電壓位準之一調整器2〇。將該調整器 20之一輸出經由開關SW1至SW15提供給連接至單元的位

O:\90\90095 DOC 1239011 凡線bl至bl5。欲由字元線Word line<〇>至w〇rd line<n>選 取的汜憶體單元NO ·.· N5係連接至該等個別位元線。依據外 部輸入貧料D<0>至〇<15>開啟該等開關SW1至SW15。換言 之’當該等外部輸入資料D<〇>至d<15>係程式資料時，開 啟該等開關以將一程式電壓從該調整器2〇提供至該等位元 線bl至M5，從而程式化該等相關單元。例如，當選取該字 元線Word line<0>而且該外部輸入資料D<〇>係一程式資料 時，程式化該記憶體單元N0。 .圖2係顯示依據本發明用在快閃記憶體之一汲極泵浦之 一方塊圖。 依據本發明之汲極泵浦包含一二進制數位至類比轉換器 30、一〇P Amp 40、一泵浦1〇以及一調整器2〇。 該二進制數位至類比轉換器30依據該等外部輸入資料 D<0>至D<15>改變第一與第二電流ISUM、ISUMb的數量。 在一 OP Amp 40中放大該等第一與第二電流ISUM、IslJMb， 而且該放大電壓變成欲提供給該調整器2〇之一參考電壓 Vref。該泵浦汲取該輸入電壓至一預定位準，而該調整器 依據該參考電壓Vref調整該泵浦1〇之輸出。 、圖3為圖2之一二進制數位至類比轉換器之一詳細電路 圖。 NMOS電晶體Q33至Q48依據一參考電壓VREF 1保持其 自身狀態。在該情況下，例如，當該等外部輸入資料d<8> 係一程式資料時，D<8>高而〇13<8>低，從而開啟該NMOS 電晶體Q15，而關閉該NMOS電晶體Q16。此外，由於其他

O:\90\90095 DOC 1239011 外部輸入資料D<〇>至D<7>、D<9>至D<15>係低狀態，因此 關閉該等 NMOS 電晶體 Ql、Q3、Q5 ' Q7、Q9、Q1 1、Q13、 Q17、Q19、Q21、Q23、Q2 5、Q2 7、Q29、Q31，而由於該 等反向外部輸入資料Db<0>SDb<7>、01)<9>至013<15>係高 狀態，因此開啟該等NMOS電晶體Q2、Q4、Q6、Q8、Q10、 Q12、Q14、Q18、Q20、Q22、Q24、Q26、Q28、Q30、Q32。 因此，該第一電流ISUM小，而該第二電流isUMb大。 例如，當該等外部輸入資料〇<0>至〇<14>為程式資料時， 開啟該等NMOS電晶體 Q3、Q5、Q7、Q9、Q11、Q13、Q15、 Q17、Q19、Q21、Q23、Q25、Q27、Q29、Q3 1，而關閉該 等 NMOS 電晶體 Q2、Q4、Q6、Q8、Ql〇、Q12、Q14、Q10、 Q18、Q20、Q22、Q24、Q26、Q28、Q30、Q32。因此，該 第一電流ISUM變得比該第二電流ISUMb更大。 因此，該等電流ISUM、ISUMb依據該等外部輸入資料而 曼動。換3之，该4電流可依據該等外部輸入資料（即欲程 式化的位元數量）而增加或減小。當欲程式化的位元數量大 時，該等電流增加，而當欲程式化的位元數量小時，該等 電流減小。 圖4為圖2之一 〇p Amp之一詳細電路圖。 參考圖4，依據一參考電壓VREF2控制一 PM〇S電晶體P2。 PMOS電曰曰體p〇、p 1係構造形成一電流鏡，其中該pM〇s電 晶體P2之一通道寬度與一通道長度為該PMOS電晶體P1之 通迢寬度與通道長度的二倍。換言之，該第一電流1311^1經 由一電阻器R1而翻倍。

O:\90\90095 DOC -9- 1239011 此外’ PMOS電晶體P3、P4係構造形成一電流鏡，其中該 PM〇S電晶體P3之一通道寬度與-通道長度為該PM0S電晶 體P4之通道寬度與通道長度的二倍。換言之，該第二電流 ISUM經由一電阻器R2而翻倍。 在該電阻器R1與該PM0S電阻器ρι之一連接點幻處之一 電壓或在該電阻器R2與該PM〇s電晶體p3之—連接點D處 之-電㈣用作圖2之調整器20之參考電壓Vref。由於所產 生的參考電壓Vref依據欲程式化的位元數量而變動，因此 該調整器2G的輸出電壓依據欲程式化的位元數量而變動。 換言之，藉由控制該〇PAmp之—輸出電壓（例如將其控制為 16個位準），當欲程式化的位元數量增加時，控制該調整器 之輸出電壓而使之增加，從而增加一程式電流以保持程式 效率相反，*欲程式化的位元數量減少時，控制該調整 器之輸出電壓而使之降低，&而減小一程式電流以保持程 ^效率。依據本發明’可能提高該程式效率並防止在一記 體單元中；及極與一源極之間的一電壓超過一崩潰電 壓，換言之，將電性特徵變動最小化。 斕5係顯示依據本發明而模擬該二進制數位至類比轉換 器之一結果之一波形圖。 如圖5中所不，該等第一與第二電流isum、isuMb依據 欲程式化的位元數量而變動。 如以上說明，依據本發明，可能藉由依據欲程式化的位 元數量而控制一汲極泵浦之一位準來解決由額外汲極電壓 所引起的過度权式化問題，並可能藉由確保在一記憶體單

〇：V)0\90095 D0C -10- 1239011 兀之—及極與—源極之間之—崩潰電壓之—限度來提高一 程库附择 〇〇 此外，可能藉由重複的程式操作來提高該記憶 體單元之可靠性。 在乂上呪明中，儘管已使用該等特定具體實施例來詳細 :明本發明’本發明並不限於該等具體實施例，但可由熟 悉本技術者作改進及修改而不背離本發明之精神，而且本 發明之範嘴受以下中請專利範圍之限制。 【圖式簡單說明】 以上5兄明中已結合隨附圖式解說本發明的前述觀點與其 他特徵，其中： 八 圖1係說明用在快閃記憶體之一汲極泵浦之一範例之一 方塊圖， 圖2係說明依據本發明之一汲極泵浦之一方塊圖， 圖3係說明圖2之一二進制數位至類比轉換器之一詳細電 路圖， 圖4係圖2之一 〇p Amp之一詳細電路圖，以及 圖5係說明模擬圖3之二進制數位至類比轉換器之一結果 之一波形圖。 【圖式代表符號說明】 泵浦 調整器 30 40 二進制數位至類比轉換器 OP Amp 傳統汲極泵浦 O:\90\90O95.DOC -11 - 100 1239011 Ό<0>^Ό<15> Word line<0>^_ Word line<n> bl 至bl5

Db<0>^_Db<7>

Db<9>^Db<15>

ISUM

ISUM K1 NO ... N5 P0

PI P2 P3 P4 Q1 至 Q48 R1 R2 SW1 至 SW15 Vref VREF 1 VREF 2 外部輸入資料 字元線 位元線 反向外部輸入資料 反向外部輸入資料 第一電流 第二電流 連接點 記憶體單元 PMOS電晶體 PMOS電晶體 PMOS電晶體 PMOS電晶體 PMOS電晶體 NMOS電晶體 電阻器 電阻器 開關 參考電壓 參考電壓 參考電壓 O:\90\90095.DOC -12-

Claims (1)

1239011 拾、申請專利範園： 一種用在一快閃記憶體之汲極泵浦，其包含： 用於依據欲程式化的位元數量而產生一可變電壓之 一構件； 用於沒取一輸入電壓之一泵浦；以及 用於依據該可變電壓而調整該泵浦之一輸出電壓之 一調整器。 2. 3. 如申請專利範圍第丨項之用在一快閃記憶體之汲極泵 浦，其中該構件包含用於產生依據欲程式化的位元數量 而變動之一電流之一二進制數位至類比轉換器，以及用 於放大该二進制數位至類比轉換器之輸出電壓以產生 該可變電壓之一0P Amp。 · 如申請專利範圍第2項之用在一快閃記憶體之汲極泵 浦，其中該二進制數位至類比轉換器包含複數個電流通 過構件，該等構件具有分別接收來自該OP Amp之一第 電⑽與一第二電流並依據一外部輸入資料與一反向 外部輸入資料而分別開啟且其源極端子相互連接之一 對電晶體；以及連接於該等電流通過構件與一接地端子 之間的複數個電晶體，其依據一第一參考電壓而分別開 啟。 4·=申請專利範圍第3項之用在—快閃記憶體之没極栗 …其中該OP Amp包含連接於—電源供應與一第一節 ^間之-第-PMOS電晶體、連接於該第—節點與一 —輪出端子之間以放大該第_電流之_第—電流鏡， Ο \90\90095 DOC 1239011 連接於該電源供應與一第二節點 ^ 曰麻 u < 一弟二PMOS電 日日體，以及連接於該第二節點與一 也1 % &一 弟一輸出端子之間以 放大a亥弟二電流之一第二電流鏡。 5 ·如申請專利範圍第4項之用一 尜甘^ 隹陕閃圮憶體之汲極泵 齒’，、進-步包含分別連接於該第—輪出端子盘一接地 端t之間、以及^二輸出端子與該接地端子之間的電 阻1§。 6, 7. 8. 如申請專利範圍第4項之用在一快閃 … 你沢閃5己憶體之汲極泵 /讀’其中该第一電流鏡包含遠接於兮楚 03逻按於該第一節點與該第一 輸出端子之間之一第三PM0S電晶體，以及一第四 PMOS電晶體，該第四PM〇s電晶體之一汲極端子與一 閘極端子係分別連接至該第三PM〇S電晶體之一汲極端 子與一閘極端子，而且該第四PM〇s電晶體之該閘極端 子係連接至其自身的源極端子。 如申請專利範圍第4項之用在一快閃記憶體之汲極泵 浦，其中該第二電流鏡包含連接於該第一節點與該第一 輸出端子之間之一第五PM0S電晶體，以及_第六 PM〇S電晶體，該第六PMOS電晶體之一汲極端子與_ 閑極端子係分別連接至該第五PMOS電晶體之一及極端 子與一閘極端子，而且該第六PM0S電晶體之該閘極端 子係連接至其自身的源極端子。 如申請專利範圍第2項之用在一快閃記憶體之汲極栗 浦’其中該OP Amp包含連接於一電源供應與一第一節 點之間之一第一 PMOS電晶體、連接於該第一節點與一 O:\90\90O95.DOC -2- 1239011 電流之一第一電流 第一輸出端子之間以放大該第一 鏡，連接於該電源供應與一第二 PMOS電晶體，以及捸垃你姑贷一 ^ 二節點之間之一第二

阻器。

浦，其中該第一電流鏡包含連接於該第一節點與該第一 輸出端子之間之一

閘極端子係分別連接至該第三讀⑽電晶體之一沒極端 而且該第四PMOS電晶體之該閘極端 子與一閘極端子， 子係連接至其自身的源極端子。 11·如申請專利範圍第8項之用在一快閃記憶體之汲極泵 浦，其中該第二電流鏡包含連接於該第一節點與該第一 輸出端子之間之一第五PMOS電晶體，以及一第丄 PM〇S電晶體，該第六PMOS電晶體之一汲極端子與_ 閘極端子係分別連接至該第五PMOS電晶體之一；；及極端 子與一閘極端子，而且該第六PMOS電晶體之該閑極端 子係連接至其自身的源極端子。 O:\90\90095.DOC