TWI235416B - High frequency signal transmission structure - Google Patents

High frequency signal transmission structure Download PDF

Info

Publication number
TWI235416B
TWI235416B TW092132488A TW92132488A TWI235416B TW I235416 B TWI235416 B TW I235416B TW 092132488 A TW092132488 A TW 092132488A TW 92132488 A TW92132488 A TW 92132488A TW I235416 B TWI235416 B TW I235416B
Authority
TW
Taiwan
Prior art keywords
frequency signal
transmission structure
signal transmission
patent application
item
Prior art date
Application number
TW092132488A
Other languages
English (en)
Other versions
TW200419651A (en
Inventor
Yutaka Aoki
Sayaka Nishikado
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002337327A external-priority patent/JP4134694B2/ja
Priority claimed from JP2002345420A external-priority patent/JP4089402B2/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of TW200419651A publication Critical patent/TW200419651A/zh
Application granted granted Critical
Publication of TWI235416B publication Critical patent/TWI235416B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528Geometry or layout of the interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1235416 玖、發明說明: (一) 發明所屬之技術領域 本發明是關於傳達高頻信號用的包含高頻信號配線的 高頻信號傳送構造,而且關於具有這種高頻信號傳送構造 的半導體裝置。 (二) 先前技術 以習知的高頻電路構成的半導體裝置已知有如日本公 開專利公報2 002 - 1 24 5 9 3號所揭示者,在Si或GaAs等的 半導體積體電路元件與電路基板之間配置電介質(dielectric) 基板,經由設置於該電介質基板的介層孔(via hole)連接半 導體積體電路元件的接地端子於電路基板的接地線。在上 述半導體裝置中於半導體積體電路元件,內裝的積體電路 係分割成複數個電路塊而形成,而且,在電介質基板於其 電路基板面對面側形成有每一對應的前述各電路塊所連接 的複數個接地電極,據此,使每一電路塊分離電介質基板 所產生的寄生電感,可防止高頻信號的繞入。 但是,在這種構造中因需進行半導體積體電路元件與 電介質基板的接合、電介質基板與電路基板的接合,故生 產性差。而且,介層孔因僅爲直線的圓柱(column)形狀, 故需在半導體積體電路元件上繞接高頻信號配線以連接於 預定的積體電路元件,惟在習知的半導體裝置中,形成於 半導體積體電路元件的信號配線中的高頻信號的衰減很顯 著。 因此,本發明的目的爲提供可提高生產性的半導體裝 —5 - 1235416 置。而且,本發明的目的爲提供可降低高頻信號的衰減的 半導體裝置。 (三) 發明內容 如果依照本發明,提供一種高頻信號傳送構造,其特 徵包含:基板(1 )與形成於基板(1 )上的高頻信號配線(7 ),其 中則述局頻信號配線(7 )配設有連接部(7 a )、外部連接用銲 墊部(7 d)以及配置於前述連接部(7 a)與前述外部連接用銲墊 部(7 d)間之用以抑制高頻信號的衰減之一個以上的虛設銲 墊部(7b)。 (四) 實施方式 (第一實施形態) 第1圖是顯示當作本發明的一實施形態的半導體裝置 的主要部位經透視之俯視圖,第2圖是顯示沿著第1圖的 Π - Π線的一部分的剖面圖,第3圖是顯示沿著第1圖的]π -m線的一部分的剖面圖,第4圖是顯示沿著第1圖的IV - IV 線的一部分的剖面圖。此半導體裝置係稱爲CSP(C hip Size Package:晶片尺寸封裝),例如內裝藍芽(bluetooth)的發送 接收信號電路,組裝於行動電話等的電子機器。 此半導體裝置具備由平面正方形狀的Si或GaAs等構 成的半導體基板1。在半導體基板1的頂面周邊部,由鋁構 成的複數個連接銲墊(pad)2係連接於配設於半導體基板1 的頂面中央部,包含發送接收信號電路的積體電路(未圖示) 。在除了連接銲墊2的中央部外的半導體基板1的頂面配 設有由氧化矽等的無機絕緣材料構成的絕緣膜3以及由聚 -6 - 1235416 醯亞胺(P〇lyimide)等的有機樹脂構成的保護膜(絕緣膜)4 ° 連接銲墊2的中央部係經由設置於絕緣膜3以及保護腠4 的開口部5露出。 在絕緣膜3的頂面中央部,於保護膜4的下側配設有 接地層6。接地層6係由銅構成的底層金屬層6A與配設於 該底層金屬層6A上由銅構成的上層金屬層6B構成。如第 1圖所示在連接銲墊2形成區域的內側除了後述的一部分的 區域外,大致形成圓扁狀。由經由開口部5而露出的連接 銲墊2的頂面到保護膜4的頂面的預定位置配設有第一〜第 三再配線7、8、9。第--第三再配線7、8、9也由由銅構 成的底層金屬層7A、8A、9A與配設於該底層金屬層7A、 8A、9A上的由銅構成的上層金屬層7B、8B、9B構成。第 一〜第三再配線7、8、9係藉由電鍍等同時形成。 第一再配線(高頻信號配線)7係連接於組裝於藍芽的高 頻處理電路之發送接收信號線,並由:連接於連接銲墊2的 部分構成的正方形狀的連接部 7a ;圓形狀的虛設銲墊 (dummy pad)部7b ;連接連接部7a與虛設銲墊部7b的繞接 線7c,與圓形狀的外部連接用銲墊部7d ;連接兩銲墊部7b 、7d的繞接線7e構成。此情形令第一再配線7爲發送接收 信號線,雖然僅圖示一條,但分別形成發送信號線與接收 信號線也可以。 第二再配線8爲接地線,並由:由連接於連接銲墊2的 部分構成的正方形狀的連接部8 a ;圓形狀的外部連接用銲 墊部8b ;連接連接部8a與外部連接用銲墊部8b的繞接線 ~ 1 - 1235416 8 c構成。第三再配線9爲發送接收信號線以外的電路用配 線,由:由連接於連接銲墊2的部分構成的正方形狀的連接 部9 a,與圓形狀的前端銲墊部8 b,與連接連接部8 a與外 部連接用銲墊部8 b的繞接線8 c構成。其中,如第1圖所 示,在當作發送接收信號線的第一再配線7的兩側,當作 接地線的第二再配線8係沿著第一再配線7配設。 在第一再配線7的外部連接用銲墊部7d的頂面,配設 有由銅構成的圓柱形狀的外部連接用柱S。。在第一再配線 7的虛設銲墊部7b的頂面配設有由銅構成的虛設柱D。在 第二再配線8的外部連接用銲墊部8b配設有由銅構成的圓 柱形狀的外部連接用的接地柱G。在第三再配線9的外部 連接用銲墊9b的頂面,配設有由銅構成的圓柱形狀的外部 連接用柱S i。 所有的柱S Q、S1、G、D ’如第1圖所示’係配置於接 地層6上,藉由電鍍等同時形成’實質上具有同一高度。 而且,虛設柱D與其以外的柱S ◦、S !、G爲同一直徑或不 同的直徑均可。 而且,如第2圖所示’在第一再配線7的虛設銲墊部7b 以及外部連接用銲墊部7 d下的接地層6 ’設有與該當銲墊 部7b、7d大致相同尺寸的開口部11、12。而且’如第3圖 所示,接地柱G下的銲墊部8b經由配設於保護膜4的開口 部1 3連接於接地層6。此外’配置於中央部的接地柱G ’ 如第1圖以及第3圖所示’經由島狀的銲墊部8 b連接於接 地層6。此接地層6經由繞接線8 c連接於連接銲墊2 ° - 8- 1235416 除了所有的柱s。、s!、G、D外,在包含第一〜第三再 配線7、8、9的保護膜4的頂面’由環氧系樹脂等的有機 樹脂構成的密封膜1 4,其頂面係大致與所有的柱S。、S !、 G、D的頂面面一致而配設。 此處,虛設銲墊部以及虛設柱之用語’係在本發明等 價電路地位於電路的終端’給予未連接於其他電路的銲墊 部以及柱定義。關於虛設銲墊部7 b以及虛設柱D的角色在 後面說明。 如上,在此半導體裝置,於半導體基板1上配設接地 層6,因爲在該接地層6上經由保護膜4配設傳達高頻信號 用的包含高頻信號配線之第一〜第三再配線7、8、9,故如 僅配設包含高頻信號配線之第一〜第三再配線7、8、9以及 接地層6於半導體基板1的頂面側爲較佳者,而且,因無 須與半導體基板不同的電介質基板,故可簡單化製程,謀 求生產性的提高。 而且,對於接合配設於第一〜第三再配線7、8、9的前 端銲墊部7d、8b(包含第3圖所示的島狀的銲墊部8b)、9b 上的柱S。、S !、G於外部電路基板(未圖示)的情形,在各柱 S〇、Sr G上形成銲球(solder balls)等,可總括地接合(bonding) ,接合於其他的電路基板的製程也很有效。此情形,對於 製造本發明的半導體裝置也適用晶圓級封裝(wafer level package)。即,可在形成有連接於積體電路的連接銲墊2以 及露出該連接銲墊2的中央部的絕緣膜3的半導體晶圓, 依次形成接地層6、保護膜4、再配線7、8、9、柱S ^、S , -9- 1235416 、G、D、密封膜1 4,在各柱S。、S i、G、D上形成銲球 ’進行切割(dicnng)得到各個半導體裝置之製造方法。 其次,關於虛設銲墊部7b以及虛設柱D的角色,合 實驗結果來說明。首先,爲了第一實驗,準備如第5A圖 第5B圖所示的半導體裝置。此半導體裝置具備平面正方 狀的半導體基板2 1。在半導體基板2 1的頂面配設有由氧 矽等的無機材料構成的絕緣膜22、由鋁構成的接地層23 及由聚醯亞胺等的有機樹脂構成的保護膜2 4。 在保護膜2 4的頂面的第5 A圖中於上下方向的中央 ,由銅構成的再配線25係延伸於左右方向而配設。在再 線25的中央部配設有圓形狀的虛設銲墊部26。在再配線 的兩端部配設有正方形狀的連接端子27、28。在虛設銲 部2 6的頂面配設有由銅構成的圓柱形狀的虛設柱2 9。 在保護膜24的頂面,於連接端子27、28的各上下 向兩側,由銅構成的長方形狀的連接端子3 0係與再配線 平行而配設。連接端子3 0係經由配設於保護膜24的圓 狀的開口部3 1連接於接地層2 3。 其中,再配線2 5對應第1圖所示的第一再配線7。 設銲墊部26係對應第1圖所示的虛設銲墊部7b。虛設柱 係對應第1圖所示的虛設柱D。接地層2 3係對應第1圖 示的接地層6。 其次,關於上述構成的半導體裝置的尺寸的一例而 明之。半導體基板 21的平面尺寸爲 2400x2400//m,厚 爲6 Ο Ο μ m。絕緣膜2 2的厚度爲0 · 5 // m。接地層2 3的厚 後 倂 \ 形 化 以 部 配 25 墊 方 25 形 虛 2 9 所 說 度 度 - 1 0 - 1235416 爲l//m。保護膜24的厚度爲6/im。包含連接端子27、28 以及虛設銲墊部2 6的再配線2 5的厚度爲5 // m。再配線2 5 的寬度爲1 〇 // m。包含虛設銲墊部2 6的再配線2 5的長度 爲 1 8 0 0 // m 〇 連接端子27、28的平面尺寸爲17〇xl70//m。虛設銲墊 部2 6以及虛設柱2 9的直徑爲3 0 0 // m。虛設柱2 9的高度 爲100//m。連接端子30的平面尺寸爲34〇xl70//m。連接 端子3 0與連接端子2 7、2 8的間隔爲1 3 0 // m。開口部3 1 的直徑爲1 3 0 // m。 其次,關於上述構成的半導體裝置的高頻信號的透射 特性S21,使用網路分析器等的測定器具來調查。此情形, 使測定用的探針接觸於連接端子2 7、2 8、3 0。而且,本發 明的半導體裝置係準備在虛設銲墊部26上具有虛設柱28( 以下稱爲有柱的CSP)者,與具有虛設銲墊部26但在其上 未形成有虛設柱28(以下稱爲無柱的CSP)者,而且,爲了 比較起見,如第6圖所示,準備不具有虛設柱2 9以及虛設 銲墊部26,僅具有再配線25的半導體裝置(以下稱爲僅再 配線的C S P )。 而且,測定各CSP的高頻信號的透射特性S21後,得 到第7圖所示的結果。在第7圖,實線係顯示有柱的C S P 的透射特性S21,一點鏈線係顯示僅再配線的CSP的透射特 性S21。此情形,無柱的CSP的透射特性S21,因大致與以 實線顯示的有柱的C S P的透射特性S 2 i相同,故以該當實 線顯示。 -11- 1235416 且說,由第7圖可明瞭,高頻信號的衰減量到 爲止,係以一點鏈線顯示的僅再配線的CSP,比 示的有柱的C S P以及無柱的C S P還小,惟若超過 反轉,以實線顯示的有柱的CSP以及無柱的CSP 鏈線顯示的僅再配線的C S P還小。 因此,在約1 9 G Η Z以上的頻寬中,在有柱的 無柱的C S Ρ的高頻信號的衰減與僅再配線的C S Ρ 較可抑制。而且,因有柱的CSP的透射特性S21與無 的透射特性S21大致相同,故因柱29的有無所產 乎看不見。 此處,在第5A圖,當令虛設銲墊部26的左 線25以及連接端子27(即在第1圖虛設銲墊部7b 再配線7 c以及連接部7 a)的部分的特性阻抗爲Z i 銲墊部26以及虛設柱29(即在第1圖中虛設銲墊§ 虛設柱D)的部分的特性阻抗爲Z2,令虛設銲墊部 側的再配線2 5以及連接端子2 8 (即在第1圖中虛 7b的上側的再配線7e、外部連接用銲墊部7d以 接用柱SJ的部分的特性阻抗爲Z3時,爲了使傳 好起見,Z丨与Z 2与Z 3較佳。 此外,在上述第一實驗,雖然令再配線25爲 接著第二實驗,關於再配線爲具有彎曲部的情形 。此情形,準備第8圖所示的半導體裝置。在此$ 示的半導體裝置,對於與第5A圖所示的半導體裝 稱的部分附加同一符號來說明。此外,此半導體 約 19GHz 以實線顯 1 9 G Η z 貝[J 比以一點 C S P以及 的情形比 柱的C S P 生的差幾 側的再配 的下側的 ,令虛設 β 7b以及 26的左 設銲墊部 及外部連 送特性良 直線,惟 而說明之 春8圖所 置同一名 裝置的剖 -12- 1235416 面形狀’基本上係與第5 B圖所不的情形相同。但是,此情 形,僅具有虛設銲墊部2 6,在其上未配設有虛設柱。 在此半導體裝置,再配線2 5在中央部大致改變9 0 °方 向而延伸,在成爲其彎曲部的部分配設有圓形狀的虛設銲 蟄部2 6。此情形虛設銲墊部2 6的中心係在半導體基板2 1 的中心,且配置於成爲再配線2 5的彎曲部的點。 其次,關於上述構成的半導體裝置的高頻信號的透射 特性S2,,使用網路分析器等的測定器具來調查。此情形, 爲了比較起見,準備分別顯示於第9A圖、第9B圖的半導 體裝置。即在第9A圖所示的半導體裝置,虛設銲墊部26 配置於再配線2 5的彎曲部的內側,在第9 B圖所示的半導 體裝置,虛設銲墊部2 6配置於再配線2 5的彎曲部的外側 〇 此外,此處,一個高頻信號配線的兩條線段的交叉點 作爲彎曲部,虛設銲墊的中心位於以前述彎曲部爲中心的 兩條線段的交叉角小的側的情形作爲位於彎曲部的內側, 位於以前述彎曲部爲中心的兩條線段的交叉角大的側的情 形作爲位於彎曲部的外側。 其次,測定分別顯示於第8圖以及第9A圖、B的半導 體裝置的局頻信號的透射特性S 2!後,得到第1 〇圖所示的 結果。在第1 0圖中,實線係顯示第9A圖所示的半導體裝 置(以下稱爲銲墊內側csp)的透射特性s2i,虛線係顯示第 8圖所示的半導體裝置(以下稱爲銲墊中心CSP)的透射特性 s 21 ’ 一點鏈線係顯示第9 B圖所示的半導體裝置(以下稱爲 -13- 1235416 銲墊外側CSP)的透射特性s2i。 且說,由第10圖可明瞭,到約6GHz爲止,雖然各CSP 都是高頻信號大致相同而衰減,但在約6 G H z〜約1 9 G H z的 範圍,以實線顯示的銲墊內側C S P的高頻信號的衰減最大 ,接著以虛線顯示的銲墊中心C S P的高頻信號的衰減大, 以一點鏈線顯示的銲墊外側CSP的高頻信號的衰減最小。 而且,若筒頻信號超過約1 9 G Η z,則以貫線顯不的婷塾內 側CSP的高頻信號的衰減最小接著,雖然以虛線顯示的銲 墊中心c S Ρ的高頻信號的衰減小,但以一點鏈線顯示的銲 墊外側C S Ρ的高頻信號的衰減急遽地變大。即,在高頻信 號爲約6GHZ〜約19GHz的情形與高頻信號超過約19GHz的 情形衰減的大小完全相反。因此,虛設銲墊部2 6配置於成 爲再配線25的彎曲部的點或配置於再配線25的彎曲部的 內側或配置於再配線2 5的彎曲部的外側’藉由傳送於再配 線2 5的高頻信號的頻率選擇適切者較佳。假設所傳送的高 頻信號的頻率比約1 9GHz還小的情形與超過約1 9GHz的情 形的話,令該彎曲點如以虛線所示位於銲墊中心者最佳。 其次,關於第2圖所示的虛設銲墊部7b下的接地層6 的開口部1 1的角色,合倂實驗結果來說明之。首先,準備 與第5A圖、第5B圖所示的半導體裝置大致一樣的半導體 裝置。但是,此情形係令虛設銲墊部2 6以及虛設柱2 9的 直徑爲1 5 0 // m,其他的尺寸與上述的情形相同。 而且,準備:在虛設銲墊部2 6下的接地層2 3形成直徑 1 5 0 // m (與虛設銲墊部2 6的直徑相同)的開口部的第一半導 一 1 4 一 1235416 體裝置;形成直徑1 7〇 # m的開口部的第二半導體裝置;形 成直徑1 9 0 A m的開口部的第三半導體裝置;形成直徑1 3 〇 "m的開口部的第四半導體裝置;不形成開口部的第五半 導體裝置。關於上述’各半導體裝置係準備在虛設銲墊部26 上不配設虛設柱2 9者與配設虛設柱2 9者。 而且,測定第一〜第五半導體裝置的高頻信號的透射特 性S21後,得到第1 1圖所示的結果。即,於第一〜第三半導 體裝置的情形,如在第11圖中以實線顯示的,得到約略同 一的透射特性S21,於第四以及第五半導體裝置的情形,如 在第1 1圖中以虛線顯示的,得到約略同一的透射特性s2 i 。而且,在虛設銲墊部2 6上不配設虛設柱2 9者,與配設 虛設柱29者,因顯示約略同一的透射特性S21,故在第1 1 圖,以同一特性曲線來圖示。 且說’由第1 1圖可明瞭,高頻信號的衰減在約2 6 G Η z〜 約42GHz的頻寬,以實線顯示的第一〜第三半導體裝置比 以虛線顯示的第四以及第五半導體裝置還小,但在其他的 頻寬,即比約26GHz還小的頻寬以及比約42GHz還大的頻 寬反轉,以虛線顯示的第四以及第五半導體裝置,比以實 線顯示的第一〜第三半導體裝置還小。而且,在比約26GHz 還小的頻寬,雖然以實線顯示的第一〜第三半導體裝置比以 虛線顯示的第四以及第五半導體裝置還大,惟兩者的差異 並不是那麼大。 此外,上述實驗’由於係關於虛設銲墊部2 6的尺寸以 及保護験2 4的厚度等僅採用一例,故於使各參數變化的情 1235416 形,接地層2 3的開口部的尺寸與頻寬的衰減率的相關推測 會變化,其中重要者爲藉由形成於虛設銲墊部2 6下的接地 層2 3的開口部的尺寸,對傳送給再配線的頻率使透射特性 S21最佳而選擇。 考察以上,如上述,爲了抑制高頻信號的衰減’因在 第一再配線7的途中配設比第一再配線7還寬的圓形狀的 虛設銲墊部7b,故作爲包含虛設銲墊部7b的第一再配線7 全體的形狀在虛設銲墊部7b部分大不同。 其結果,於不在接地層6設置開口部1 1的情形,在虛 設銲墊部7b的部分的雜散電容增大,特性阻抗大大地變化 ,傳送特性下降。因此,若在虛設銲墊部7b下的接地層6 配設與虛設銲墊部7b的直徑大致相同或比其還大徑的開口 部1 1,則在虛設銲墊部7b的部分的雜散電容減少,特性阻 抗的變化被抑制,可使傳送特性良好。 此外,在第2圖所示的外部連接用銲墊部7d下的接地 層6的開口部1 2也以同樣的理由配設。而且,如第8圖以 及第9圖所示,再配線具有彎曲部的情形也一樣。 但是,在第1 1圖可以說實線與虛線具有互相在左右方 向偏移的關係。由此點,若依照頻率改變接地層6的開口 部Η、1 2的直徑,則可說可偏移透射特性S2 i的良好的範 圍。 此外,在上述第一實施形態,配置接地層6於再配線7 、8、9的下側。但是,接地層在以下如以第二實施形態所 示,與再配線一樣可在保護膜上形成。 -16- 1235416 (第二實施形態) 第1 2圖係顯示當作本發明的一實施形態的半導體裝置 的主要部位的透視之俯視圖,第1 3圖是顯示沿著第1 2圖 的Xm -X m線的一部分的剖面圖。在第二實施形態,與第1 圖以及第2圖的不同點爲接地層60不形成於第一再配線7 、第三再配線9與半導體基板1之間,與第一再配線7、第 三再配線9 一樣形成於保護膜4上。接地層60係形成於包 圍除了第一再配線7的連接銲墊2側的一邊外的三邊之” η ” 形狀的圖案,第一再配線7連接於連接有連接銲墊2兩側 的連接銲墊2。因此,接地層60使用與第一再配線7、第 三再配線9同一材料,可藉由與第一再配線7、第三再配線 9同一的製程形成圖案而形成,使生產性有效率。此外,接 地層6 0依照需要,包圍第一再配線7的全周圍而形成也可 以。 在上述,高頻信號用配線之再配線7具有虛設銲墊部7b 以及外部連接用銲墊部7 d,在虛設銲墊部7b上形成有虛設 柱D,在外部連接用銲墊部7d上形成有外部連接用柱S。。 令第一再配線7爲發送接收信號線,雖然僅圖示一條但分 別形成發送信號線以及接收信號線也可以,此情形,第一 再配線7係分別依配置於被接地層60而包圍的區域。 其他構成,因與第一實施形態相同,故省略說明。 其次,關於虛設銲墊部6b以及虛設柱1 〇的角色,合 倂實驗來說明。首先,爲了第一實驗,準備如第! 4 A圖、 第14B圖所示的半導體裝置。此半導體裝置具備平面正方 -17- 1235416 形狀的半導體基板2 1。在半導體基板2 1的頂面配設有由氧 化矽等的絕緣材料構成的氧化膜2 2以及由聚醯亞胺等的有 機樹脂構成的保護膜24。 在保護膜24的頂面的第1 4A圖’於上下方向的中央部 ,由銅構成的再配線2 5係延伸於左右方向而配設。此情形 ,在再配線2 5的中央部,配設有圓形狀的虛設銲墊部2 6。 在再配線25的兩端部,配設有正方形狀的連接端子27、28 。在虛設銲墊部2 6的頂面,配設有由銅構成的圓柱形狀的 虛設柱2 9。 在保護膜24的頂面,於再配線25的寬度方向兩側’ 由銅構成的接地層4 1、42係沿著再配線25平行地配設。 在接地層41、42的各兩端部,與連接端子27、28面對之 側,配設有成爲連接端子的一部分的突出部4 1 a、42a。 在此,再配線2 5係對應第1 2圖所示的第一再配線7。 虛設銲墊部26係對應第1 2圖所示的虛設銲墊部7b。虛設 柱29係對應第1 2圖所示的虛設柱D。接地層4 1、42係對 應第1 2圖所示的第三再配線9。 其次,說明關於上述構成的半導體裝置的尺寸的一例 。半導體基板21的平面尺寸爲2400x2400//m,厚度爲600 // m。氧化膜22的厚度爲0.5 // m。保護膜24的厚度爲6 // m。包含連接端子2 7、2 8以及虛設銲墊部2 6的再配線2 5 的厚度爲5 // m。再配線2 5的寬度爲1 0 μ m。包含虛設銲墊 部2 6的再配線2 5的長度爲1 8 0 0 // m。連接端子2 7、2 8的 平面尺寸爲1 7 0 X 1 7 0 // m。虛設銲墊部2 6以及虛設柱2 9的 -18- 1235416 直徑爲300//m。虛設柱29的高度爲l〇〇#m。 接地層41、42的長度爲2140//m。除了接地層41、42 的突出部41a、42a的部分之長度爲1 8 00 //m。因此,突出 部41a、42a的長度與面對向的連接端子27、28的一邊之 長度相同爲170//m。包含接地層41、42的突出部41a、42a 的部分之寬度爲340//m。突出部41a、42a與連接端子27 、2 8的間隔爲1 3 0 // m。 其次,關於上述構成的半導體裝置的高頻信號的透射 特性S 2 i,使用網路分析器等的測定器具來調查。此情形, 使測定用的探針接觸於連接端子27、28以及突出部41a、42a 的部分。而且,本發明的半導體裝置係準備在虛設銲墊部26 上具有虛設柱29(以下稱爲有柱的CSP)者,與具有虛設銲 墊部26但在其上未形成有虛設柱29(以下稱爲無柱的CSP) 者,而且,爲了比較起見,如第15圖所示,準備不具有虛 設柱29以及虛設銲墊部26,僅具有再配線25的半導體裝 置(以下稱爲僅再配線的CSP)。 而且,測定各CSP的高頻信號的透射特性S21後,得 到第1 6圖所示的結果。在第1 6圖,實線係顯示有柱的CSP 的透射特性S21,虛線係顯示無柱的CSP的透射特性S21, 一點鏈線係顯示僅再配線的CSP的透射特性S21。 且說,由第1 6圖可明瞭,高頻信號的衰減量到約5 GHz 爲止,係以一點鏈線顯示的僅再配線的C S P比以實線顯示 的有柱的C S P以及以虛線顯示的無柱的C S P還小,惟若超 過5GHz則反轉,以實線顯示的有柱的CSP以及以虛線顯 1235416 示的無柱的c S P比以一點鏈線顯示的僅再配線的C S P還小 。因此,在約5GHz以上的頻寬中,在有柱的CSP以及無 柱的CSP的高頻信號的衰減與僅再配線的CSP的情形比較 可抑制。 其次,關於以實線顯示的有柱的CSP以及以虛線顯示 的無柱的CSP來看的話,高頻信號的衰減量在約5GHz〜約 25GHz的頻寬,以實線顯示的有柱的CSP比以虛線顯示的 無柱的CSP略小。因此,在約5GHz〜約25GHz的頻寬,在 有柱的CSP的高頻信號的衰減與無柱的CSP的情形比較可 稍微抑制。 此外在上述第三實驗,雖然令再配線2 5爲直線,惟接 著第四實驗,係關於再配線爲具有彎曲部的情形來說明。 此情形,準備第1 7圖所示的半導體裝置。在此第1 7圖所 示的半導體裝置,與第12圖所示的半導體裝置同一名稱的 部分附加同一符號來說明。此外,此半導體裝置的剖面形 狀,基本上係與第1 3圖所示的情形相同。 在此半導體裝置,再配線25在中央部大致折彎成90° ,在成爲其彎曲部的部分配設有圓形狀的虛設銲墊部2 6。 在此情形,虛設銲墊部26的中心爲在半導體基板2丨的中 心配置於成爲再配線25的彎曲部的點。因此,配設於虛設 銲墊部2 6上的圓柱形狀的虛設柱2 9的中心也配置於成爲 再配線2 5的彎曲部的點。兩個接地層4 3、4 4係以包圍再 配線2 5而配設,整體上大致配置成正方形框狀。 其次,針對上述構成的半導體裝置的尺寸的一例來說 -2 0 - 1235416 明。半導體基板21的平面尺寸爲2400x2400/zm。再配線25 的寬度爲l〇#m。連接端子27、28的平面尺寸爲170x170 /zm。虛設銲墊部26以及虛設柱29的直徑爲3 00 /^m。虛 設柱29的高度爲100/zm。 接地層43、44的寬度爲與連接端子27、28的一邊的 長度相同爲1 7〇 // m。一方面,就是第1 7圖的左上的接地 層43的一邊的長度分別爲855//m。他方面接地層44的長 邊的長度分別爲1 7 5 5 //m,短邊的長度分別爲470 //m。接 地層43、44與連接端子27、28的間隔爲130 // m。除了連 接端子27、28外的各再配線25的長度,到形成於作爲彎 曲部的位置的圓形狀的虛設銲墊部2 6的中心爲止,分別爲 8 9 5 // m 〇 其次,關於上述構成的半導體裝置的高頻信號的透射 特性S 2 i,使用網路分析器等的測定器具來調查。在此情形 ,本發明的半導體裝置係準備在虛設銲墊部26上具有虛設 柱29(以下稱爲有柱的CSP)者,與具有虛設銲墊部26但在 其上未形成有虛設柱29(以下稱爲無柱的CSP)者,而且, 爲了比較起見,如第18圖所示,準備不具有虛設柱29以 及虛設銲墊部26 ’僅具有再配線25的半導體裝置(以下稱 爲僅再配線的C S P )。 而且’測定各CSP的高頻信號的透射特性S21後,得 到第1 9圖所示的結果。在第7圖,實線係顯示有柱的c S P 的透射特性S 2,,虛線係顯示無柱的c S P的透射特性S 2,, 一點鏈線係顯示僅有再配線的C S P的透射特性S 2,。 1235416 由第1 9圖可明瞭,高頻信號的衰減量到約5 G Η Z爲止 與在約2 7 G Η z以上,係以一點鏈線顯示的僅有再配線的c S P 比以實線顯示的有柱的C S P以及以虛線顯示的無柱的C S P 還小,惟在其間的頻寬則反轉,以實線顯示的有柱的C S P 以及以虛線顯示的無柱的C S P比以一點鏈線顯示的僅有再 配線的C S P還小。 因此,在約5GHz〜約27GHz的頻寬,在有柱的CSP以 及無柱的C S P的高頻信號的衰減與僅有再配線的C S P的情 形比較可抑制。其結果在第1圖當作藍芽的發送接收信號 線的第一再配線7的寬度即使極窄到例如1 〇 # m左右也能 抑制高頻信號的衰減。此外,在約5 G Η z以下的頻寬,僅有 再配線的C S Ρ較佳,惟當然在有柱的c S Ρ以及無柱的C S Ρ 之間有顯著的不同。 其次,針對以實線顯示的有柱的C S Ρ以及以虛線顯示 的無柱的CSP來看的話,高頻信號的衰減量在約5GHz〜約 2 3GHz的頻寬,以實線顯示的有柱的CSP比以虛線顯示的 無柱的CSP略小。因此,在約5GHz〜約23GHz的頻寬中, 在有柱的C S P的高頻信號的衰減與無柱的C S ρ的情形比較 可稍微抑制。
此外,在上述第四實驗,係針對配置虛設銲墊部2 6的 中心於成爲再配線2 5的彎曲部的點的情形來說明,其次, 第五實驗係針對配置虛設銲墊部2 6於再配線2 5的彎曲部 的內側以及外側的情形來說明。在此情形,準備分別顯示 於第20A圖、第20B圖所示的半導體裝置。即,在第20A 1235416 圖所示的半導體裝置,虛設銲墊部2 6配置於再配線2 5的 彎曲部的內側,在第20A、B圖所示的半導體裝置,虛設銲 墊部2 6爲配置於再配線2 5的彎曲部的外側。但是,在此 情形,僅具有虛設銲墊部2 6,在其上未配設柱。此外,在 此處,一個高頻信號配線的兩條線段的交叉點作爲彎曲部 ,虛設銲墊的中心位於以前述彎曲部爲中心的兩條線段的 交叉角小的側的情形,作爲位於彎曲部的內側,位於以前 述彎曲部爲中心的兩條線段的交叉角大的側的情形,作爲 位於彎曲部的外側。 其次,測定分別顯示於以及第20A圖、第20B圖的半 導體裝置的高頻信號的透射特性S21後,得到第2 1圖所示 的結果。在第2 1圖’實線係顯不第2 Ο A圖所不的半導體裝 置(以下稱爲銲墊內側CSP)的透射特性S21 ’ 一點鏈線係顯 示第20B圖所示的半導體裝置(以下稱爲銲墊外側CSP)的 透射特性S21。在此情形,第2 1圖所示的虛線係顯示在第1 7 圖所示的情形,僅具有虛設銲墊部26,在其上’未配設柱 的半導體裝置(以下稱爲銲墊中心CSP)的透射特性S21,與 第1 9圖所示的虛線相同。 由第21圖可明瞭,到約19GHz各CSP都是高頻信號 大致相同而衰減’但若超過約1 9GHz則以實線顯示的銲墊 內側C S P的高頻信號的衰減大致一定,以一點鏈線顯示的 銲墊外側C S P的高頻信號的衰減急遽變大’以虛線顯示的 銲墊中心C S P的高頻信號的衰減顯示其中間的性質。因此 ,虛設銲墊部2 6配置於成爲再配線2 5的彎曲部的點或再 - 23- 1235416 配線25的彎曲部的內側比配置於再配線25的彎曲部的外 側更佳。 此外,在上述實施形態,雖然僅形成一個虛設銲墊部 以及虛設柱於高頻信號用的配線,但對於高頻信號用的配 線長的情形,以預定的間隔例如1 mm左右的間隔,配設複 數個也可以。而且,沿著高頻信號配線形成的接地圖案, 在實際的半導體裝置,在高頻信號配線用以外的各柱以及 連接於該柱的電路用配線的周圍形成圖案狀的接地圖案一 體化的形狀很有效。而且,在上述各實施形態,雖然針對 具備傳達高頻信號用的再配線之半導體裝置來說明,惟本 發明也能適用於具備半導體裝置以外的高頻電路之電路基 板等。 【發明的功效】 如以上的說明,如果依照本發明因在半導體基板上配 設接地層,在該接地層上隔著絕緣膜配設包含傳達高頻信 號用的高頻信號配線之再配線,故若僅在半導體基板的一 面側配設包含高頻信號配線的再配線以及接地層的話較佳 ,因而,可簡略化製程。 而且,如果依照本發明因在傳達高頻信號用的高頻信 號配線的途中配設用以抑制局頻彳目號的哀減用的虛設鲜塾 部,故即使高頻信號配線爲寬度窄也能抑制高頻信號的衰 減。 (五)圖式簡單說明 第1圖是顯示本發明的一實施形態的半導體裝置的主要 -24- 1235416 部位經透視之俯視圖。 第2圖是沿著第1圖的Π - Π線的一部分的剖面圖。 第3圖是沿著第1圖的m - m線的一部分的剖面圖。 第4圖是沿著第1圖的IV-IV線的一部分的剖面圖。 第5A圖是在第一實驗使用的半導體裝置的俯視圖。 第5B圖是沿著第5 A圖的VB-VB的剖面圖。 第6圖是在第一實驗使用的其他半導體裝置的俯視圖。 第7圖是顯示根據第一實驗的高頻信號的透射特性圖。 第8圖是在第二實驗使用的半導體裝置的俯視圖。 ® 第9(A)圖、第9(B)圖分別是在第二實驗使用的其他半導 體裝置的俯視圖。 第1 〇圖是顯示根據第二實驗的高頻信號的透射特性圖。 第Π圖是顯示根據其他實驗的高頻信號的透射特性圖。 第12圖是顯示本發明的第二實施形態的半導體裝置的主 要部位的透視俯視圖。 第1 3圖是沿著第1 2圖的X m B-x瓜B線的一部分的剖面圖 第1 4 A圖是在第三實驗使用的半導體裝置的俯視圖。 第14B圖是沿著第14A圖的XIVB-XIVB線的一部分的剖面 圖。 第1 5圖是在第三實驗使用的其他半導體裝置的俯視圖。 第1 6圖是顯示根據第三實驗的高頻信號的透射特性圖。 第1 7圖是在第四實驗使用的半導體裝置的俯視圖。 第1 8圖是在第四實驗使用的其他半導體裝置的俯視圖。 -2 5- 1235416 第1 9圖是顯示根據第四實驗的高頻信號的透射特性圖。 第20A圖、第20B圖是在第五實驗使用的半導體裝置的 俯視圖。 第2 1圖是顯示根據第五實驗的高頻信號的透射特性圖。 【符號說明】 1 :半導體基板 2 :連接銲墊
3 .·絕緣膜 4:保護膜 5、 1 3 :開口部 6、 41〜44、60: 接地層 6A:底層金屬層 6 B :上層金屬層 7、 8、9:再配線 7 a、8 a、9 a :連接部
7 A、8 A、9 A: 底層金屬層 7B、8B、9B: 上層金屬層 7b:虛設銲墊部 7 c :繞接線 7d、9b:外部連接用銲墊部 8b:銲墊部 8 c :繞接線 1 〇 :虛設柱 11^ 12:開口部 - 26- 1235416 1 4 :密封膜 2 1 :半導體基板 2 2 ·.絕緣膜 23 ^ 60: 接地層 24:保護膜 2 5 :再配線 2 6 :虛設銲墊部 2 7、2 8、3 0 :連接端子 | 2 9 :虛設柱 4 1、4 2、4 3、4 4 :接地層 4 1 a、4 2 a : 突出部 S。:外部連接用柱 5 1 :外部連接用柱 G:接地柱 D:虛設柱 -27-

Claims (1)

1235416 拾、申請專利範圍· 1 . 一種高頻信號傳送構造,包含: 基板(1);以及 形成於基板(1)上的高頻信號配線(7),其特徵爲 該高頻信號配線(7)配設有: 連接部(7a); 外部連接用銲墊部(7d);以及 配置於該連接部(7 a)與該外部連接用銲墊部(7d)間的抑 制高頻信號的衰減用的一個以上的虛設銲墊部(7 b)。 2 .如申請專利範圍第1項之高頻信號傳送構造,其中該高 頻信號配線(7)的虛設銲墊部(7b)係配置於該連接部(7a)與 該外部連接用銲墊部(7d)之間,且各部分的阻抗大致相等 的位置。 3 .如申請專利範圍第1項之高頻信號傳送構造,其中在該 外部連接用銲墊部(7 d)上形成有外部連接用柱(SQ)。 4 .如申請專利範圍第3項之高頻信號傳送構造,其中在該 虛設銲墊部(7b)上形成有虛設柱(D)。 5 ·如申請專利範圍第4項之高頻信號傳送構造,其中在除 了外部連接用柱(SJ形成部以及該虛設銲墊部(7b)形成部 外的該基板(1)上,形成有密封膜(14)。 6 ·如申請專利範圍第1項之高頻信號傳送構造,其中該基 板爲具有積體電路的半導體基板。 7 .如申請專利範圍第6項之高頻信號傳送構造,其中該半 導體基板具有連接於該積體電路的連接銲墊(2),該高頻 -2 8- 1235416 信號配線(7)的該連接部(7a)係連接於該連接銲墊(2)。 8 ·如申請專利範圍第1項之高頻信號傳送構造,其中更於 該基板(1)與該高頻信號配線(7)之間,具有接地層(6)以及 形成於該接地層(6)上的絕緣膜(4)。 9 .如申請專利範圍第8項之高頻信號傳送構造,其中該接 地層(6)在該高頻信號配線(7)對應部,具有與該高頻信號 配線(7)的寬度同一或比其大的寬度的開口部。 1 〇 ·如申請專利範圍第8項之高頻信號傳送構造,其中該高 頻信號配線(7)係遍及全長大致爲直線狀,在該高頻信號 配線(7 )傳送有1 9 G Η z以上的高頻信號。 1 1 ·如申請專利範圍第8項之高頻信號傳送構造,其中該高 頻信號配線(7)具有配線的方向彎曲的彎曲部,在該彎曲 部形成有該虛設銲墊部(7b)。 1 2 .如申請專利範圍第8項之高頻信號傳送構造,其中該虛 設銲墊部(7b)的中心係形成於該彎曲部的中心。 1 3 ·如申請專利範圍第8項之高頻信號傳送構造,其中在該 虛設銲墊部(7 b)係形成於該彎曲部的外側。 1 4 ·如申請專利範圍第1 3項之高頻信號傳送構造,其中在該 高頻信號配線(7)傳送有約6GHz〜約19GHz的高頻信號。 1 5 .如申請專利範圍第8項之高頻信號傳送構造,其中該虛 設銲墊部(7b)係形成於該彎曲部的內側。 1 6 ·如申請專利範圍第1 5項之高頻信號傳送構造,其中在該 高頻信號配線(7 )傳送有丨9 G η z以上的高頻信號。 1 7 .如申請專利範圍第8項之高頻信號傳送構造,其中在該 -29- 1235416 絕緣膜(4)上,接地柱(G)係連接於該接地層(6)而形成。 1 8 .如申請專利範圍第1項之高頻信號傳送構造,其中在與 該高頻信號配線(7 )同一平面形成有包圍該高頻信號配線 (7 )的至少周圍三方向的接地層(6 〇 )。 1 9 ·如申請專利範圍第1項之高頻信號傳送構造,其中在該 高頻信號配線(7)傳送有5GHz以上的高頻信號。 20.如申請專利範圍第19項之高頻信號傳送構造,其中該高 頻信號配線(7)係遍及全長且大致爲直線狀。 2 1 ·如申請專利範圍第1 9項之高頻信號傳送構造,其中該高 頻信號配線(7)具有配線的方向彎曲的彎曲部,在該彎曲 部形成有該虛設銲墊部(7b)。 2 2 ·如申請專利範圍第2 1項之高頻信號傳送構造,其中該虛 設銲墊部(7 b )其中心係形成於該彎曲部的中心。 2 3 ·如申請專利範圍第2 1項之高頻信號傳送構造,其中該虛 設銲墊部(7b)係形成於該彎曲部的內側。 2 4.如申請專利範圍第23項之高頻信號傳送構造,其中在該 高頻信號配線(7)傳送有19GHz以上的高頻信號。 2 5 . —種高頻信號傳送構造,其特徵包含: 具有積體電路以及連接於該積體電路的連接銲墊(2)之 半導體基板(1 ); 具有形成於該半導體基板(1)上,露出該連接銲墊(2)的 開口部之絕緣膜(3 ); 形成於該絕緣膜(3)上的接地層(6); 覆蓋該接地層(6)而形成的保護膜(4); 1235416 具有:形成於該保護膜(4)上,連接於連接銲墊(2)的連 接部(7 a)、外部連接用銲墊部(7 d)以及配置於該連接部(7 a) 與該外部連接用銲墊部(7 d)間的抑制高頻信號的衰減用的 一個以上的虛設銲墊部(7b)之高頻信號傳送用的再配線 (7);以及 形成於該再配線(7)的該外部連接用銲墊部(7 d)上的外 部連接用柱(SJ。 26·如申請專利範圍第25項之高頻信號傳送構造,其中該連 接銲墊(2)係排列於該半導體基板(1)的周緣部,該接地層 (6) 係在該連接銲墊(2)形成區域的內側大致形成圓扁狀。 27·如申請專利範圍第26項之高頻信號傳送構造,其中該接 地層(6)在該高頻信號配線(7)對應部,具有與該高頻信號 配線(7)的寬度同一或比其大的寬度的開口部。 2 8.—種高頻信號傳送構造,其特徵包含: 具有積體電路以及連接於該積體電路的連接銲墊(2)之 半導體基板(1 ); 具有形成於該半導體基板(1)上,露出該連接銲墊(2)的 開口部之絕緣膜(4); 具有:形成於該絕緣膜(4)上,連接於連接銲墊(2) ’連 接部(7a)、外部連接用銲墊部(7d)以及配置於該連接部(7a) 與該外部連接用銲墊部(7d)間的抑制高頻信號的衰減用的 一個以上的虛設銲墊部(7b)之高頻信號傳送用的再配線 (7) ;以及 在該絕緣膜(4)上,包圍該高頻信號傳送用的再配線(7) 1235416 的至少周圍三方向的接地層(6 Ο )。 2 9 .如申請專利範圍第2 8項之局頻信號傳送構造,其中在該 再配線(7)的該外部連接用銲墊部(7 d)上形成有外部連接 用柱(S。)。 3 0 .如申請專利範圍第2 8項之高頻信號傳送構造,其中在該 虛設銲墊部(7b)上形成有虛設銲墊部(D)。
TW092132488A 2002-11-21 2003-11-20 High frequency signal transmission structure TWI235416B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002337327A JP4134694B2 (ja) 2002-05-23 2002-11-21 高周波信号用回路基板
JP2002345420A JP4089402B2 (ja) 2002-11-28 2002-11-28 半導体装置

Publications (2)

Publication Number Publication Date
TW200419651A TW200419651A (en) 2004-10-01
TWI235416B true TWI235416B (en) 2005-07-01

Family

ID=32328337

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092132488A TWI235416B (en) 2002-11-21 2003-11-20 High frequency signal transmission structure

Country Status (7)

Country Link
US (1) US7012490B2 (zh)
EP (1) EP1454356A1 (zh)
KR (1) KR100651038B1 (zh)
CN (1) CN1685502B (zh)
AU (1) AU2003279577A1 (zh)
TW (1) TWI235416B (zh)
WO (1) WO2004047169A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342312B2 (en) 2004-09-29 2008-03-11 Rohm Co., Ltd. Semiconductor device
EP2041831A1 (en) 2006-07-07 2009-04-01 Nxp B.V. Circuit comprising transmission lines
US7872350B2 (en) * 2007-04-10 2011-01-18 Qimonda Ag Multi-chip module
JP4787296B2 (ja) * 2008-07-18 2011-10-05 Tdk株式会社 半導体内蔵モジュール及びその製造方法
TWI479157B (zh) * 2012-11-12 2015-04-01 Mpi Corp Probe card structure
TWI481879B (zh) * 2012-11-12 2015-04-21 Mpi Corp Probe card structure
TWI481878B (zh) * 2012-11-12 2015-04-21 Mpi Corp Probe card structure
TWI481877B (zh) * 2012-11-12 2015-04-21 Mpi Corp Probe card structure
KR102319407B1 (ko) * 2014-12-19 2021-11-01 삼성전자주식회사 기판 스트립 및 이를 이용한 반도체 패키지의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US54939A (en) * 1866-05-22 Improvement in machines for attaching clasps to skirt-hoops
US36099A (en) * 1862-08-05 Improved fan-shaped sail
US5872393A (en) * 1995-10-30 1999-02-16 Matsushita Electric Industrial Co., Ltd. RF semiconductor device and a method for manufacturing the same
JP2000151207A (ja) * 1998-11-12 2000-05-30 Mitsubishi Electric Corp 低域通過フィルタ
US6479900B1 (en) * 1998-12-22 2002-11-12 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP3710652B2 (ja) * 1999-08-03 2005-10-26 三菱電機株式会社 ストリップライン給電装置
JP2001308547A (ja) * 2000-04-27 2001-11-02 Sharp Corp 高周波多層回路基板
US6847066B2 (en) * 2000-08-11 2005-01-25 Oki Electric Industry Co., Ltd. Semiconductor device
JP3583706B2 (ja) * 2000-09-28 2004-11-04 株式会社東芝 高周波信号伝送用回路基板、その製造方法及びそれを用いた電子機器
JP2002124593A (ja) 2000-10-16 2002-04-26 Matsushita Electric Ind Co Ltd 半導体装置
JP3939504B2 (ja) 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
JP4248761B2 (ja) * 2001-04-27 2009-04-02 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置

Also Published As

Publication number Publication date
TW200419651A (en) 2004-10-01
WO2004047169A1 (en) 2004-06-03
US20040239439A1 (en) 2004-12-02
CN1685502A (zh) 2005-10-19
AU2003279577A1 (en) 2004-06-15
US7012490B2 (en) 2006-03-14
CN1685502B (zh) 2010-07-21
EP1454356A1 (en) 2004-09-08
KR20040081141A (ko) 2004-09-20
KR100651038B1 (ko) 2006-12-01

Similar Documents

Publication Publication Date Title
TWI416590B (zh) 適用於高頻操作之去耦合的溝渠電容裝置
JP3792635B2 (ja) 電子装置
US8717137B2 (en) On-chip inductor using redistribution layer and dual-layer passivation
US7834418B2 (en) Semiconductor device
TW200522288A (en) High-frequency device
JP2008524845A (ja) スルーコネクションを含む高周波用多層プリント回路基板
WO2010050091A1 (ja) 半導体装置
JP5842368B2 (ja) 半導体装置
JP4291164B2 (ja) 弾性表面波装置
TWI235416B (en) High frequency signal transmission structure
JP3579000B2 (ja) 半導体装置
JP2007134359A (ja) 半導体装置およびその製造方法
JP2005340573A (ja) 半導体素子、半導体装置、及び半導体素子の製造方法
JP6102770B2 (ja) 高周波モジュール
US20200091094A1 (en) Integrated filter technology with embedded devices
JP2012084723A (ja) 半導体装置
JP5246138B2 (ja) 配線基板及び電子装置
JP4089402B2 (ja) 半導体装置
JP6256575B2 (ja) 高周波モジュール
JP4328761B2 (ja) 電子装置
JP2007081267A (ja) 半導体装置およびその製造方法
JP4000815B2 (ja) 半導体装置
JP4134694B2 (ja) 高周波信号用回路基板
JP2002231849A (ja) 高周波装置
KR100731108B1 (ko) 반도체 소자의 인덕터 구조 및 그 제조 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees