CN1685502A - 高频信号传输构件 - Google Patents

高频信号传输构件 Download PDF

Info

Publication number
CN1685502A
CN1685502A CNA2003801001336A CN200380100133A CN1685502A CN 1685502 A CN1685502 A CN 1685502A CN A2003801001336 A CNA2003801001336 A CN A2003801001336A CN 200380100133 A CN200380100133 A CN 200380100133A CN 1685502 A CN1685502 A CN 1685502A
Authority
CN
China
Prior art keywords
frequency signal
circuit
transmission structure
signal transmission
structure according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003801001336A
Other languages
English (en)
Other versions
CN1685502B (zh
Inventor
青木由隆
西纱耶香
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhao Tan Jing Co ltd
Aoi Electronics Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002337327A external-priority patent/JP4134694B2/ja
Priority claimed from JP2002345420A external-priority patent/JP4089402B2/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1685502A publication Critical patent/CN1685502A/zh
Application granted granted Critical
Publication of CN1685502B publication Critical patent/CN1685502B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在半导体衬底1上配置连接焊盘2、绝缘膜、接地层6、保护膜、第一到第三线路7，8，9、以及线路上的接线柱S0、S1、G、D。在此情况下，第一线路7发送高频信号，并且用于抑制高频信号衰减的虚设焊盘部分7b和虚设接线柱D配置在线路的中间，并且不连接到外部电路。在接线柱S0、D下部接地层6中配置用于减少浮置电容的开口。

Description

高频信号传输构件
                      技术领域
本发明涉及一种包括高频信号线路的高频信号传输构件，用于传输高频信号。
                      背景技术
对于由传统的高频电路构成的半导体器件来说，正如在日本专利未审公开物No.2002-124593中所公开的，有一种器件已经是众所周知的，在该器件中，将电介质衬底配置在Si，GaAs等的半导体集成电路器件与电路衬底之间。半导体集成电路器件的接地装置通过配置在电介质衬底上的穿孔连接到电路衬底的接地线上。对于半导体器件来说，内置集成电路被分割并形成在半导体集成电路器件内的多个电路块中。在与电路衬底相对配置的电介质衬底的表面上形成多个连接到相应电路块的接地电极，为每个电路块分离在所述电介质衬底上产生的寄生电感，并且可以防止高频信号的环绕。
在这种构件中，由于需要分别进行半导体集成电路器件到电介质衬底的连接，以及电介质衬底到电路衬底的连接，因此生产率很差。由于穿孔具有简单线性柱形，因此必须形成在半导体集成电路上的高频信号线路周围，并且连接线路到预定的半导体集成电路器件。但是，在传统的半导体器件中，半导体集成电路器件中所形成的信号线路中高频信号的衰减是很明显的。
                      发明内容
本发明的一个目的在于提供一种可以提高生产率的半导体器件，即一种高频信号传输构件。本发明的另一个目的在于提供一种半导体器件，其可以减少高频信号的衰减。
根据本发明的一个方面，提供了一种高频信号传输构件，包括衬底；以及形成在衬底上的高频信号线路，高频信号线路包括一连接部分、一用于外部连接的焊盘部分、以及一个或多个配置在连接部分和用于外部连接的焊盘部分之间用于抑制高频信号衰减的虚设(dummy)焊盘部分。
                   附图的简要说明
附图1是根据本发明的一个实施例的半导体器件的主要部分的透视平面图；
附图2是沿图1的线II-II所截取的一部分的截面图；
附图3是沿图1的线III-III所截取的一部分的截面图；
附图4是沿图1的线IV-IV所截取的一部分的截面图；
附图5A是用在第一个实验中的半导体器件的平面图；
附图5B是沿图5A的NB-NB所截取的截面图；
附图6是用在第一个实验中的另一个半导体器件的平面图；
附图7是表示第一个实验中高频信号的传输特性图；
附图8是用在第二个实验中的半导体器件的平面图；
附图9A和9B是用在第二个实验中的另一个半导体器件的平面图；
附图10是表示第二个实验中高频信号的传输特性图；
附图11是表示另一个实验中高频信号的传输特性图；
附图12是表示本发明的第二实施例的半导体器件的主要部分的透视平面图；
附图13是沿图12的线XIII-XIII所截取的一部分的截面图；
附图14A是用在第三个实验中的半导体器件的平面图；
附图14B是沿图14A的线XNB-XNB所截取的一部分的截面图；
附图15是用在第三个实验中的另一个半导体器件的平面图；
附图16是表示第三个实验中高频信号的传输特性图；
附图17是用在第四个实验中的半导体器件的平面图；
附图18是用在第四个实验中的另一个半导体器件的平面图；
附图19是表示第四个实验中高频信号的传输特性图；
附图20A和20B分别是用在第五个实验中的半导体器件的平面图；
附图21是表示第五个实验中高频信号的传输特性图；
                 实现本发明的最佳方式
(第一实施例)
附图1是根据本发明的一个实施例的半导体器件的主要部分的透视平面图，附图2是沿图1的线II-II所截取的一部分的截面图，附图3是沿图1的线III-III所截取的一部分的截面图，附图4是沿图1的线IV-IV所截取的一部分的截面图。该半导体器件称为芯片尺寸封装(CSP)，包括，例如蓝牙的发送/接收信号电路，并且结合在诸如蜂窝电话的电子装置中。
半导体器件包括半导体衬底1，其具有平面方形形状，并由Si或GaAs构成。在半导体衬底1的上表面***部分，将多个由铝构成的连接焊盘电连接并且配置在包括一个或多个发送/接收信号电路的集成电路(未示出)上，发送/接收信号电路配置在半导体衬底1的上表面中部。由诸如氧化硅的无机绝缘材料构成的绝缘膜3以及由诸如聚酰亚胺的有机树脂构成的保护膜(绝缘膜)4相继堆叠并配置在除各个连接焊盘2的中部以外连接焊盘2及半导体衬底1的上表面上。连接焊盘2的中部通过在绝缘膜3和保护膜4上形成的开口5而暴露。
接地层6配置在绝缘膜3的上表面中部之上的保护膜4之下。接地层6由下层的铜金属层6A、以及配置在下层金属层之上并由铜构成的上层金属层6B构成。层6基本上形成在连接焊盘2所形成的一个区域的整个内部，除了如图1所示将在后面描述的局部区域。第一到第三线路7、8、9从通过开口5暴露的连接焊盘2的上表面一直配置到保护膜4的上表面的预定位置。第一到第三线路7、8、9也由下层铜金属层7A、8A、9A和配置在下层金属层7A、8A、9A之上并由铜构成的上层金属层7B、8B、9B构成。第一到第三线路7，8，9通过电镀同时形成。
第一线路(高频信号线路)7是连接到结合到蓝牙中的一高频信号处理电路的传输/接收信号线。线路7由以下部分组成：构成连接到连接焊盘2的一部分的方形连接部分7a；圆形虚设焊盘部分7b；连接所述连接部分7a到虚设焊盘部分7b的引线7c；用于外部连接的圆形焊盘部分7d；以及连接焊盘部分7b、7d的引线7e。在这种情况下，只有一个第一线路被示为传输/接收信号线，但是传输信号线也可以与接收信号线分开构成。
第二线路8是一根接地线，并且由以下部分组成：构成连接到连接焊盘2的一部分的方形连接部分8a；用于外部连接的圆形焊盘部分8b；以及连接连接部分8a到用于外部连接的焊盘部分8b的引线8c。第三线路9是除传输/接收线路之外的电路线路，并且由以下部分组成：构成连接到连接焊盘2的一部分的方形连接部分9a；圆形尖端(tip-end)焊盘部分9b；以及连接连接部分9a到用于外部连接的焊盘部分9b的引线9c。这里，如图1所示，作为地线的第二线路8配置在作为传输/接收信号线的第一线路7的相对侧并沿着第一线路7。
由铜构成并且具有柱形的用于外部连接的接线柱(post)S0配置在第一线路7的用于外部连接的焊盘部分7d的上表面上。由铜构成的虚设接线柱D配置在第一线路的虚设焊盘部分7b的上表面上。由铜构成并且具有柱形的用于外部连接的接地接线柱G分别配置在第二线路8的用于外部连接的焊盘部分8b中。由铜构成并且具有柱形的用于外部连接的接线柱S1配置在第三线路9的用于外部连接的焊盘9b的上表面上。
所有接线柱S0、S1、G、D如图1所示都配置在接地层6之上，通过电镀同时形成，并且基本上具有相同的高度。虚设接线柱D可以与其它接线柱S0、S1、G具有相同的直径或不同的直径。
如图2所示，在第一线路7的虚设焊盘部分7b以及用于外部连接的焊盘部分7d下部的接地层6的部分中形成基本上具有与焊盘部分7b、7d的开口相同大小的开口11、12。如图3所示，在接地接线柱G下部的焊盘部分8b通过在保护膜4形成的开口13连接到接地层6。如图1和3所示，配置在中间部分的接地接线柱G通过隔绝的焊盘部分8b电连接到接地层6，并且接地层6通过引线8c连接到连接焊盘2。
由诸如环氧聚酯的有机树酯构成的密封膜14下面的方式配置在除了所有的接线柱S0、S1、G、D以外的保护膜4和第一到第三线路7、8、9的上表面上，即该密封膜的上表面构成基本上与所有接线柱S0、S1、G、D的上表面相同的平面。
这里，在本发明中，术语“虚设焊盘部分”以及“虚设接线头”被定义为位于一个以等效电路为形式的电路的终端中的焊盘部分和接线柱，并且不连接到其它电路。虚设焊盘部分7b和虚设接线柱D的功能将在后面描述。
如上所述，在这种半导体器件中，接地层6配置在半导体衬底1的上部，并且包含用于发送高频信号的高频信号线路的第一到第三线路7、8、9通过保护膜4配置在接地层6之上。因此，包括高频信号线路的第一到第三线路7、8、9以及接地层6可以仅配置在半导体衬底1的上表面上。此外，使用与半导体衬底分离的电介质衬底不是必须的，因此可以简化制造过程以提高生产率。
此外，当配置在第一到第三线路7、8、9的尖端焊盘部分7d、8b(包括图3所示的隔绝焊盘部分8b)、9b上的接线柱S0、S1、G结合到一个外部电路衬底(未示出)时，可以在各个接线柱S0、S1、G上形成焊料球来共同结合这些接线柱，并且结合接线柱到其它电路衬底的步骤也是有效率的。在这种情况下，为了制造本发明的半导体器件，可以应用晶片级封装处理。也就是说，还可以使用一种制造方法，其中接地层6、保护膜4、线路7、8、9、接线柱S0、S1、G、D以及密封膜14相继形成在半导体晶片上，在晶片上，形成有连接到集成电路的连接焊盘2以及暴露连接焊盘2的中间部分的绝缘膜3，并且在各个接线柱S0、S1、G、D上形成焊料球。之后，进行切割以获得单独的半导体器件。
下面，将连同实验结果一起来说明虚设焊盘部分7b以及虚设接线柱D的功能。首先，为第一个实验准备图5A、5B所示的半导体器件。该半导体器件包括一个具有平面方形形状的半导体衬底21。在半导体衬底21的上表面上，相继层叠并配置由无机材料例如氧化硅构成的绝缘膜22，由铝构成的接地层23、以及由有机树脂例如聚酰亚胺构成的保护膜24。
由铜构成的线路25被配置成在图5A的垂直方向上保护膜24的上表面中部的纵向上延伸。圆形虚设焊盘部分26配置在线路25的中间部分。具有方形的连接端27、28配置在线路25的相对端。由铜构成并且具有圆形的虚设接线柱29配置在虚设焊盘部分26的上表面上。
由铜构成并且具有矩形的连接端30与线路25平行配置在保护膜24的上表面上连接端27，28的垂直方向的相对侧。这些连接端30通过在保护膜24中形成的圆形开口31电连接到接地层23。
这里，线路25对应于图1所示的第一线路。虚设焊盘部分26对应于图1所示的虚设焊盘部分7b。虚设接线柱29对应于图1所示的虚设接线柱D。接地层23对应于图1所示的接地层6。
下面，将对如上所述构成的半导体器件的尺寸的一个例子进行说明。半导体衬底21的平面大小为2400×2400μm，以及厚度为600μm。绝缘膜22的厚度为0.5μm。接地层23的厚度为1μm。保护膜24的厚度为6μm。包括连接端27、28和虚设焊盘部分26的线路25的厚度为5μm。线路25的宽度为10μm。包括虚设焊盘部分26的线路25的长度为1800μm。
连接端27、28的每个平面大小均为170×170μm。虚设焊盘部分26以及虚设接线柱29的直径为300μm。虚设接线柱29的高度为100μm。连接端30的每个平面大小为340×170μm。各个连接端30与对应的连接端27、28之间的间隔为130μm。开口31的直径为130μm。
接着，使用诸如网络分析器的测量仪器来检查如上所述构成的半导体器件的高频信号的传输特性S21。在这种情况下，引入测量用的探测器与连接端27、28、30接触。此外，对于本发明的半导体器件，准备包括虚设焊盘部分26上的虚设接线柱29的器件(以下称为包括接线柱的CSP)，以及包括虚设焊盘部分26但是在该部分上没有形成虚设接线柱29的器件(以下称为没有接线柱的CSP)。为了比较，如图6所示，准备一个不包括虚设接线柱29和虚设焊盘部分26并且仅包括线路25的半导体器件(以下称为仅包括线路的CSP)。
此外，当测量每个CSP的高频信号的传输特性S21时，得到图7所示的结果。在图7中，实线表示包括接线柱(或焊盘)的CSP的传输特性S21，单点连线表示仅包括线路(或没有焊盘)的CSP的传输特性S21。在这种情况下，没有接线柱的CSP的传输特性S21基本上与由实线表示的包括接线柱的CSP的传输特性相同，因此都由实线表示。
从图7很明显看到，一直到大约19GHz，由单点连线表示的仅包括线路的CSP的高频信号的衰减，比由实线表示的包括接线柱的CSP以及没有接线柱的CSP的衰减小。但是，对于超过大约19GHz的频率，则相反，由实线表示的包括接线柱的CSP以及没有接线柱的CSP的衰减，比由单点连线表示的仅包括线路的CSP的衰减小。
因此，在大约19GHz或更高的频段中，包括接线柱的CSP和没有接线柱的CSP中的高频信号的衰减与仅包括线路的CSP的衰减相比可以被抑制。由于包括接线柱的CSP的传输特性S21基本上与没有接线柱的CSP的传输特性相同，因此很难看出存在/不存在接线柱29的差别。
这里，在图5A中，假定在虚设焊盘部分26左侧的线路25以及连接端27部分(即图1中虚设焊盘部分7b下部的线路7c以及连接部分7a)的特性阻抗为Z1，并且虚设焊盘部分26以及虚设接线柱29部分(即图1中的虚设焊盘部分7b和虚设接线柱D)的特性阻抗为Z2。同时假定在虚设焊盘部分26左侧的线路25以及连接端28部分(即图1中虚构焊盘部分7b上部的线路7e、用于外部连接的焊盘部分7d、以及用于外部连接的接线柱S0)的特性阻抗为Z3。那么，为了改善传输特性，最好是Z1Z2Z3。
在上述第一个实验中，线路25被假定为直线。下面，作为第二个实验，将说明包括弯曲部分的线路。在这种情况下，准备图8中所示的半导体器件。在图8所示的半导体器件中，具有与图5A所示半导体器件相同名称的部分以相同的参考数字表示并说明。该半导体器件的截面形状基本上与图5B所示的相同。但是，在这种情况下，仅提供虚设焊盘部分26，并且在该部分上不配置虚设接线柱。
在该半导体器件中，线路25是弯曲的并且延伸以便在中间部分方向基本上改变90°，并且在该弯曲部分配置圆形虚设焊盘部分26。在此情况下，虚设焊盘部分26的中心对应于半导体衬底21的中心，并且配置在线路25的弯曲点或弯曲部分的中心点。
下面，使用诸如网络分析器的测量仪器检查如上所述的半导体器件的高频信号的传输特性S21。在这种情况下，为了比较，准备图9A，9B所示的半导体器件。在图9A所示的半导体器件中，虚设焊盘部分26配置在线路25的弯曲部分内部，并且在图9B所示的半导体器件中，虚设焊盘部分26配置在线路25的弯曲部分外部。
这里，假定高频信号线路的两个线段相互交叉的点作为弯曲点。当虚设焊盘的中心位于两条中心在弯曲点的线段的较小交叉角的一边时，假定该焊盘位于所述弯曲部分内部。当所述中心位于两条中心在弯曲点的线段的较大交叉角的一边时，假定该焊盘位于所述弯曲部分外部。
接着，当测量图8和9A、9B所示的半导体器件的高频信号的传输特性时，得到图10所示的结果。在图10中，实线表示图9A所示的半导体器件的传输特性S21(以下称为内部焊盘CSP)，点画线表示图8所示的半导体器件的传输特性S21(以下称为中心焊盘CSP)，并且单点连线表示图9B所示的半导体器件的传输特性S21(以下称作外部焊盘CSP)。
从图10中明显看出，直到大约6GHz，对于每个CSP来说高频信号衰减基本上都是相同的。但是，在大约6GHz到19GHz的范围内，由实线表示的内部焊盘CSP的高频信号的衰减最大。接着，由点画线表示的中心焊盘CSP的高频信号的衰减较大，而由单点连线表示的外部焊盘CSP的高频信号的衰减最小。当高频信号超过大约19GHz时，由实线表示的内部焊盘CSP的高频信号的衰减最小，接着由点画线表示的中心焊盘CSP的高频信号的衰减较小，而由单点连线表示的外部焊盘CSP的高频信号的衰减快速增加。也就是说，大约6GHz到19GHz的高频信号的衰减状态或数量与超过大约19GHz的高频信号的衰减完全相反。因此，最好通过传输至线路25的高频信号的频率来适当地选择是将虚设焊盘部分26配置在构成线路25的弯曲部分的点、线路25的弯曲部分内部、还是线路25的弯曲部分外部。假如传输的高频信号的频率小于约19GHz，或者超过大约19GHz，则弯曲部分最优选的是位于由点画线表示的焊盘中心。
下面，将连同实验结果一起来说明在图2所示的虚设焊盘部分7b下部的接地层6的开口11的功能。首先，准备基本上与图5A，5B所示相同的半导体器件。此外，在该情况下，虚设焊盘部分26与虚设接线柱29的直径被设置为150μm，其它尺寸以与上述情况相同的方式设置。
此外，准备以下器件：第一半导体器件，其中在虚设焊盘部分26下部的接地层23中形成直径为150μm的开口(与虚设焊盘部分26的直径相同)；第二半导体器件，其中形成具有直径为170μm的开口；第三半导体器件，其中形成具有直径为190μm的开口；第四半导体器件，其中形成具有直径为130μm的开口；以及第五半导体器件，其中不形成开口。如上所述，对于各个半导体器件来说，准备其中在虚设焊盘部分26上没有形成虚设接线柱29的器件以及其中配置有虚设接线柱29的器件。
此外，当测量第一到第五半导体器件的高频信号的传输特性S21时，得到图11所示的结果。即，在第一到第三半导体器件中，获得基本上与图11中由实线表示的相同的传输特性S21。在第四到第五半导体器件中，获得基本上与图11中由点画线表示的相同的传输特性S21。此外，没有在虚设焊盘部分26上配置虚设接线柱29的器件与配置有虚设接线柱29的器件基本上表现出相同的传输特性S21。因此，在图11中，示出了相同的特性曲线。
从图11中明显看出，在大约26GHz到大约42GHz的频段内，由实线表示的第一到第三半导体器件的高频信号的衰减小于由点画线表示的第四和第五半导体器件的衰减。但是，这种关系在其它频段，即在小于大约26GHz以及大于大约42GHz的频段中是相反的。由点画线表示的第四和第五半导体器件的衰减小于由实线表示的第一到第三半导体器件的衰减。在小于大约26GHz的频段内，由实线表示的第一到第三半导体器件的衰减大于由点画线表示的第四和第五半导体器件的衰减，但是两者之间的差别并不大。
在上述实验中，对于虚设焊盘部分26的大小，保护膜24的厚度等仅使用了一个例子。因此，当每个参数改变时，认为接地层23的开口大小与频段的衰减率之间的相关性会改变。这里，重要的是在虚设焊盘部分26下部的接地层23中形成的开口的大小可以相对于传输给线路的频率来选择，以获得最佳的传输特性S21。
考虑到上述问题，由于宽于第一线路7的圆形虚设焊盘部分7b配置在第一线路7的中间以便减少如上所述的高频信号的衰减，因此包括虚设焊盘部分7b的第一线路7的整个形状与构成虚设焊盘部分7b的部分大大不同。
因此，当在接地层6没有配置开口11时，在构成虚设焊盘部分7b的部分中的浮置电容增加，特性阻抗大大改变，并且传输特性降低。然后，当具有基本上与虚设焊盘部分7b相同或大于其直径的开口11形成于虚设焊盘部分7b下部的接地层6中时，构成虚设焊盘部分7b的部分中的浮置电容减少，特性阻抗的变化降低，并且传输特性可以提高。
由于相同的原因，还配置了图2所示的用于外部连接的焊盘部分7d下部的接地层6的开口12。如图8、图9A以及图9B所示，这也适用于线路包括弯曲部分的情况。
在图11中，实线和点画线具有的关系，使得两条线在左右方向上相互偏移。从这方面来看，可以认为当接地层6的开口11，12的直径根据频率改变时，可以变换传输特性S21的满意范围。
在第一个实施例中，接地层6配置在线路7、8、9的下部。但是接地层也可以以与以下称为第二实施例的线路相同的方式形成在保护膜上。
(第二实施例)
附图12是根据本发明的一个实施例的半导体器件的主要部分的平面透视图，并且附图13是沿图12的线XIII-XIII所截取的一部分的截面图。第二实施例不同于图1和图2之处在于在第一线路7、第三线路9与半导体衬底1之间没有形成接地层60，以及接地层60以与第一线路7和第三线路9相同的方式类似地形成在保护膜4上。接地层60以U型方式围绕在除第一线路7的连接焊盘2的一侧所在的边之外的其它三边上，并且连接到与连接到第一线路7的连接焊盘2邻接配置的连接焊盘2上。因此，与第一线路7和第三线路9相同的材料可以用于以与第一线路7和第三线路9相同的过程构图或形成所述接地层60，并且生产率是有效率的。可选的是，接地层60也可以形成以使得随着需求的增加而围绕第一线路的整个***。
在上述说明中，作为用于高频信号线路的第一线路7包括虚设焊盘部分7b和用于外部连接的焊盘部分7d。虚设接线柱D形成在虚设焊盘部分7b之上，并且用于外部连接的接线柱S0形成在用于外部连接的焊盘部分7d之上。只有一个第一线路7被示为传输/接收信号线，但是传输信号线也可以与接收信号线分开配置。在这种情况下，第一线路7配置在由接地层60围绕的一个区域中。
由于其它构造与第一实施例相同，因此省略其说明。
下面，将连同实验结果一起来描述虚设焊盘部分6b和虚设接线柱10的功能。首先，对于第一个实验来说，准备图14A和14B所示的半导体器件。半导体器件包括具有平面方形的半导体衬底21。由绝缘材料例如氧化硅构成的氧化膜22与由有机树脂例如聚酰亚胺构成的保护膜24依次配置在半导体衬底21的上表面上。
由铜构成的线路25配置成在图14A的垂直方向上保护膜24的上表面中部的纵向上延伸。在这种情况下，圆形虚设焊盘部分26配置在线路25的中间部分。具有方形的连接端27、28配置在线路25的相对端。由铜构成并且具有圆形的虚设接线柱29配置在虚设焊盘部分26的上表面上。
由铜构成的接地层41、42沿着线路25并与线路25平行配置在保护膜24的上表面上线路25的宽度方向的相对侧。每个构成连接端的一部分的凸起41a、42a配置成在接地层41、42的相对端面向连接端27，28。
这里，线路25对应于图12所示的第一线路7。虚设焊盘部分26对应于图12所示的虚设焊盘部分7b。虚设接线柱29对应于图12所示的虚设接线柱D。接地层41，42对应于图12所示的第三线路9。
下面，将对如上所述构成的半导体器件的尺寸的一个例子进行说明。该半导体衬底21的平面大小为2400×2400μm，并且厚度为600μm。氧化膜22的厚度为0.5μm。保护膜24的厚度为6μm。包括连接端27，28和虚设焊盘部分26的线路25的厚度为5μm。线路25的宽度为10μm。包括虚设焊盘部分26的线路25的长度为1800μm。连接端27、28的每个平面大小为170×170μm。虚设焊盘部分26以及虚设接线柱29的直径每个为300μm。虚设接线柱29的高度为100μm。
接地层41，42的长度每个为2140μm。除去接地层41，42的凸起41a、42a的部分的长度为1800μm。因此，凸起41a、42a的长度为170μm，其与相对连接端27，28的一边的凸起的长度相同。包括接地层41、42的凸起41a、42a的部分的宽度为340μm。凸起41a、42a与连接端27，28之间的间隔为130μm。
接着，使用诸如网络分析器的测量仪器来检查如上所述构成的半导体器件的高频信号的传输特性S21。在这种情况下，引入测量用探测器与构成连接端27、28和凸起41a、42a的部分接触。此外，对于本发明的半导体器件，准备包括虚设焊盘部分26上的虚设接线柱29的器件(以下称为包括接线柱的CSP)，以及包括虚设焊盘部分26但是在该部分上没有形成虚设接线柱29的器件(以下称为没有接线柱的CSP)。为了比较，如图15所示，准备不包括虚设接线柱29和虚设焊盘部分26以及仅包括线路25的半导体器件(以下称为仅包括线路的CSP)。
此外，当测量每个CSP的高频信号的传输特性S21时，得到图16所示的结果。在图16中，实线表示包括接线柱的CSP的传输特性S21，点画线表示没有接线柱的CSP的传输特性S21，并且单点连线表示仅包括线路或没有焊盘的CSP的传输特性S21。
从图16很明显看出，直到大约5GHz，由单点连线表示的仅包括线路(没有焊盘)的CSP的高频信号的衰减，比由实线表示的包括接线柱的CSP以及由点画线表示的没有接线柱的CSP的衰减小。但是，对于超过大约5GHz的频率，则是相反的，由实线表示的包括接线柱的CSP和由点画线表示的没有接线柱的CSP的衰减，比由单点连线表示的仅包括线路的CSP的衰减小。因此，在大约5GHz或更高的频段内，包括接线柱的CSP和没有接线柱的CSP的高频信号的衰减与没有焊盘的CSP相比可以减小。
接着，从由实线表示的包括接线柱的CSP以及由点画线表示的没有接线柱的CSP中可以看出，在大约5GHz到大约25GHz的频段内，由实线表示的包括接线柱的CSP的高频信号的衰减略微小于由点画线表示的没有接线柱的CSP的高频信号的衰减。因此，在大约5GHz到大约25GHz的频段内，包括接线柱的CSP的高频信号的衰减与没有接线柱的CSP相比可以略微被抑制。
在上述第三个实验中，线路25被假定为直线。下面，作为第四个实验，将对包括弯曲部分的线路进行说明。在这种情况下，准备图17所示的半导体器件。在图17所示的半导体器件中，具有与图12所示半导体器件相同名称的部分以相同的参考数字表示并说明。要注意的是，该半导体器件的截面形状基本上与图13所示的相同。
在该半导体器件中，线路25在中间部分或中心点基本上弯曲90°，并且圆形虚设焊盘部分26位于构成线路25的弯曲部分的部分。在这种情况下，虚设焊盘部分26的中心对应于半导体衬底21的中心，并且配置在线路25的弯曲部分的中心点。因此，配置在虚设焊盘部分26上的圆形虚设接线柱29的中心也配置在构成弯曲部分的点上。两个接地层43、44配置成围绕线路25，并且整个被设置在一个大致的方框形中。
下面，将对如上所述构成的半导体器件的尺寸的一个例子进行说明。该半导体衬底21的平面大小为2400×2400μm。线路25的宽度为10μm。连接端27，28的平面大小为170×170μm。虚设焊盘部分26以及虚设接线柱29的直径各为300μm。虚设接线柱29的高度为100μm。
接地层43、44的宽度与连接端27、28的一边的长度相同，为170μm。另一方面，即图17的接地层43的左上部的一边的长度为855μm。另一个接地层44的长边的长度为1755μm，短边的长度为470μm。接地层43、44与连接端27、28之间的间隔为130μm。除去连接端27、28外每个线路25的长度为到圆形虚设焊盘部分26的中心895μm，该虚设焊盘部分26形成在构成所述弯曲部分的位置上。
下面，使用诸如网络分析器的测量仪器检查如上所述构成的半导体器件的高频信号的传输特性S21。在这种情况下，对于本发明的半导体器件来说，准备其中在虚设焊盘部分26上配置虚设接线柱29的器件(以下称为包括接线柱的CSP)，以及其中配置有虚设焊盘部分26但是在该部分上没有形成虚设接线柱29的器件(以下称为没有接线柱的CSP)。此外，为了比较，如图18所示，准备不包括虚设接线柱29和虚设焊盘部分26并且仅包括线路25的半导体器件(以下称为仅包括线路或没有焊盘的CSP)。
在上述半导体器件中，当测量每个CSP的高频信号的传输特性S21时，得到图19所示的结果。在图19中，实线表示包括接线柱的CSP的传输特性S21，点画线表示没有接线柱的CSP的传输特性S21，并且单点连线表示没有焊盘的CSP的传输特性S21。
从图19中明显看出，对于高频信号的衰减，直到大约5GHz以及大约27GHz或更高，由单点连线表示的没有焊盘的CSP的衰减小于由实线表示的包括接线柱的CSP以及由点画线表示的没有接线柱的CSP的衰减。但是，在中间频段，这种关系是相反的，由实线表示的包括接线柱的CSP以及由点画线表示的没有接线柱的CSP的衰减小于由单点连线表示的没有焊盘的CSP的衰减。
因此，在大约5GHz到大约27GHz的频段内，包括接线柱的CSP以及没有接线柱的CSP的高频信号的衰减与仅包括线路的CSP相比可以减少。因此，在图1中，即使当作为蓝牙的传输/接收信号线的第一线路7的宽度例如大约为10μm非常小时，高频信号的衰减也可以减小。要注意的是，仅包括线路的CSP最好在大约5GHz或更小的频段内，但是并不是说在包括接线柱的CSP与没有接线柱的CSP之间存在显著的差别。
接着，从由实线表示的包括接线柱的CSP以及由点画线表示的没有接线柱的CSP可以看出，在大约5GHz到大约23GHz的频段内，由实线表示的包括接线柱的CSP的高频信号的衰减略微小于由点画线表示的没有接线柱的CSP的高频信号的衰减。因此，在大约5GHz到大约23GHz的频段内，包括接线柱的CSP内的高频信号的衰减与没有接线柱的CSP相比可以略微减少。
在上述第四个实验中，虚设焊盘部分26的中心配置成使得与线路25的弯曲部分的中心点一致。下面，将说明第五个实施例，其中虚设焊盘部分26配置在线路25的弯曲部分的内部和外部。在这种情况下，准备图20A、20B所示的半导体器件。在图20A所示的半导体器件中，虚设焊盘部分26配置在线路25的弯曲部分内部。在图20B所示的半导体器件中，虚设焊盘部分26配置在线路25的弯曲部分的外部。在这种情况下，仅配置虚设焊盘部分26，并且在该部分上不配置接线柱。这里，假定高频信号线路的两个线段相互交叉的点作为弯曲部分的中心点。当虚设焊盘的中心位于两条中心在弯曲点的线段的较小交叉角的一边时，假定该焊盘位于弯曲部分内部。当中心位于两条中心在弯曲点的线段的较大交叉角的一边时，假定该焊盘位于弯曲部分的外部。
接着，当测量图20A，20B所示的半导体器件的高频信号的传输特性S21时，得到图21所示的结果。在图21中，实线表示图20A所示的半导体器件(以下称为内部焊盘CSP)的传输特性S21，单点连线表示图20B所示的半导体器件(以下称为外部焊盘CSP)的传输特性S21。在这种情况下，图21所示的点画线表示仅包括虚设焊盘部分26的半导体器件(以下称为中心焊盘CSP)的传输特性S21，并且其中与图19所示的点画线方式相同，在图17所示的情况下在所述虚设焊盘部分上没有配置接线柱。
从图21中明显看出，直到大约19GHz，对于每个CSP来说高频信号衰减基本上都是相同的。但是，当频率超过大约19GHz时，由实线表示的内部焊盘CSP的高频信号的衰减基本上不变，由单点连线表示的外部焊盘CSP的高频信号的衰减迅速增加，并且由点画线表示的中心焊盘CSP的高频信号的衰减表示出中间特性。因此，虚设焊盘部分26更适宜配置在构成线路25的弯曲部分的点上或者线路25的弯曲部分的内部，而不是配置在线路25的弯曲部分的外部。
在上述实施例中，仅有一个虚设焊盘部分和焊盘接线柱形成在用于高频信号的线路上。但是，当用于高频信号的线路很长时，可以以预定间隔配置多个线路，例如，以大约1mm为间隔。此外，沿高频信号线路形成的接地构图被形成为与在除了用于高频信号线路的接线柱以外并围绕在用于连接到接线柱的电路的线路周围的每个接线柱中的构图形状所形成的接地构图相结合，并且这是非常有效率的。在上述实施例中，已对包括用于传输高频信号的线路的半导体器件进行了说明，但是本发明也可以应用到包括除半导体器件之外的器件中的高频电路的电路衬底中。
如上所述，根据本发明，接地层配置在半导体衬底上，并且，包括用于传输高频信号的高频信号线路的线路通过绝缘膜配置在接地层上。因此，包括高频信号线路的线路以及接地层可以仅配置在半导体衬底的一个表面上，从而可以简化制造过程。
此外，根据本发明，用于减少高频信号的衰减的虚设焊盘部分配置在用于传输高频信号的高频信号线路的中间。因此，即使当高频信号线路的宽度很小时，也可以减少该高频信号的衰减。

Claims (30)

1、一种高频信号传输构件，包括
衬底(1)；以及
形成在所述衬底(1)上的高频信号线路(7)，
该高频信号线路(7)包括一连接部分(7a)，一用于外部连接的焊盘部分(7d)，以及一个或多个配置在所述连接部分(7a)与所述用于外部连接的焊盘部分(7d)之间用以抑制高频信号衰减的虚设焊盘部分(7b)。
2、根据权利要求1所述的高频信号传输构件，其中，所述高频信号线路(7)的虚设焊盘部分(7b)配置在所述连接部分(7a)与所述用于外部连接的焊盘部分(7d)之间并且在各部分的阻抗基本上相等的位置上。
3、根据权利要求1所述的高频信号传输构件，其进一步包括用于外部连接的接线柱(S0)，其形成在所述用于外部连接的焊盘部分(7d)上。
4、根据权利要求3所述的高频信号传输构件，其进一步包括形成在所述虚设焊盘部分(7b)上的虚设接线柱(D)。
5、根据权利要求4所述的高频信号传输构件，其进一步包括一个密封膜(14)，其形成在除了形成用于外部连接的接线柱(S0)的部分以及形成所述虚设焊盘(7b)的部分之外的衬底(1)上。
6、根据权利要求1所述的高频信号传输构件，其中，所述衬底具有包括一集成电路的半导体衬底。
7、根据权利要求6所述的高频信号传输构件，其中，该半导体衬底包括一个连接到所述集成电路的连接焊盘(2)，并且所述高频信号线路(7)的连接部分(7a)连接到所述连接焊盘(2)。
8、根据权利要求1所述的高频信号传输构件，其进一步包括：一个接地层(6)和一个绝缘膜(4)，绝缘膜(4)形成在衬底(1)与高频信号线路(7)之间的接地层(6)上。
9、根据权利要求8所述的高频信号传输构件，其中，所述接地层(6)包括在对应于高频信号线路(7)的部分中的一个开口，其宽度等于或大于高频信号线路(7)的宽度。
10、根据权利要求8所述的高频信号传输构件，其中，所述高频信号线路(7)在整个长度上基本上是线性的，并且19GHz或更高频率的高频信号被发送至所述高频信号线路(7)。
11、根据权利要求8所述的高频信号传输构件，其中，所述高频信号线路(7)包括一个弯曲部分，其中所述线路的方向是弯曲的，并且所述虚设焊盘部分(7b)形成在该弯曲部分上。
12、根据权利要求8所述的高频信号传输构件，其中，所述虚设焊盘部分(7b)的中心位于该弯曲部分的中心点。
13、根据权利要求8所述的高频信号传输构件，其中，所述虚设焊盘部分(7b)形成在该弯曲部分的外部。
14、根据权利要求13所述的高频信号传输构件，其中，大约6GHz到大约19GHz的高频信号被发送至所述高频信号线路(7)。
15、根据权利要求8所述的高频信号传输构件，其中，所述虚设焊盘部分(7b)形成在所述弯曲部分的内部。
16、根据权利要求15所述的高频信号传输构件，其中，19GHz或更高的高频信号被发送至高频信号线路(7)。
17、根据权利要求8所述的高频信号传输构件，其进一步包括一连接到所述接地层(6)并形成在所述绝缘膜(4)上的接地接线柱(G)。
18、根据权利要求1所述的高频信号传输构件，其中，围绕所述高频信号线路(7)的至少三个外部方向的接地层(6)形成在与所述高频信号线路(7)相同的平面上。
19、根据权利要求1所述的高频信号传输构件，其中，5GHz或更高的高频信号被发送至用于高频信号的电路衬底中的所述高频信号线路(7)。
20、根据权利要求19所述的高频信号传输构件，其中，所述高频信号线路(7)在用于高频信号的电路衬底中整个长度上基本上都是线性的。
21、根据权利要求19所述的高频信号传输构件，其中，所述高频信号线路(7)具有一个弯曲部分，其中所述线路的方向是弯曲的，并且所述虚设焊盘部分(7b)形成在该弯曲部分中。
22、根据权利要求21所述的高频信号传输构件，其中，所述虚设焊盘部分(7b)的中心位于所述弯曲部分的中心点。
23、根据权利要求21所述的高频信号传输构件，其中，所述虚设焊盘部分(7b)形成在所述弯曲部分的内部。
24、根据权利要求23所述的高频信号传输构件，其中，19GHz或更高的高频信号被发送至高频信号线路(7)。
25、一种高频信号传输构件，包括：
半导体衬底(1)，包括一集成电路和连接到该集成电路的连接焊盘(2)；
绝缘膜(3)，形成在所述半导体衬底(1)上，并且包括一个开口，所述连接焊盘(2)在该开口暴露；
接地层(6)，形成在所述绝缘膜(3)上；
保护膜(4)，形成以覆盖所述接地层(6)；
用于传输高频信号的线路(7)，其形成在所述衬底(1)上，并且包括一连接到所述连接焊盘(2)的连接部分(7a)，一用于外部连接的焊盘部分(7d)，以及一个或多个配置在所述连接部分(7a)与所述用于外部连接的焊盘部分(7d)之间用以抑制高频信号的衰减的虚设焊盘部分(7b)；以及
用于外部连接的接线柱(S0)，形成在所述线路(7)的用于外部连接的焊盘部分(7d)上。
26、根据权利要求25所述的高频信号传输构件，其中，所述连接焊盘(2)配置在半导体衬底(1)的***边缘，并且所述接地层(6)基本上形成在构成所述连接焊盘(2)的一个区域的整个内部。
27、根据权利要求26所述的高频信号传输构件，其中，所述接地层(6)包括在对应于高频信号线路(7)的部分中的一个开口，其宽度等于或大于所述高频信号线路(7)的宽度。
28、一种高频信号传输构件，包括：
半导体衬底(1)，包括一集成电路和连接到该集成电路的连接焊盘(2)；
绝缘膜(4)，形成在所述半导体衬底(1)上，并且包括一个开口，所述连接焊盘(2)在该开口暴露；
用于传输高频信号的线路(7)，其形成在保护膜(4)上并连接到所述连接焊盘(2)，其包括一连接部分(7a)，一用于外部连接的焊盘部分(7d)，以及一个或多个配置在所述连接部分(7a)与所述用于外部连接的焊盘部分(7d)之间用以抑制高频信号衰减的虚设焊盘部分(7b)；以及
接地层(60)，围绕所述绝缘膜上(4)用于传输高频信号的线路(7)的至少三个***方向。
29、根据权利要求28所述的高频信号传输构件，其进一步包括用于外部连接的接线柱(S0)，其形成在所述线路(7)的用于外部连接的焊盘部分(7d)上。
30、根据权利要求28所述的高频信号传输构件，其进一步包括形成在所述虚设焊盘部分(7b)上的虚设接线柱(D)。
CN2003801001336A 2002-11-21 2003-11-18 高频信号传输构件 Expired - Lifetime CN1685502B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP337327/2002 2002-11-21
JP2002337327A JP4134694B2 (ja) 2002-05-23 2002-11-21 高周波信号用回路基板
JP2002345420A JP4089402B2 (ja) 2002-11-28 2002-11-28 半導体装置
JP345420/2002 2002-11-28
PCT/JP2003/014659 WO2004047169A1 (en) 2002-11-21 2003-11-18 High frequency signal transmission structure

Publications (2)

Publication Number Publication Date
CN1685502A true CN1685502A (zh) 2005-10-19
CN1685502B CN1685502B (zh) 2010-07-21

Family

ID=32328337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2003801001336A Expired - Lifetime CN1685502B (zh) 2002-11-21 2003-11-18 高频信号传输构件

Country Status (7)

Country Link
US (1) US7012490B2 (zh)
EP (1) EP1454356A1 (zh)
KR (1) KR100651038B1 (zh)
CN (1) CN1685502B (zh)
AU (1) AU2003279577A1 (zh)
TW (1) TWI235416B (zh)
WO (1) WO2004047169A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7342312B2 (en) 2004-09-29 2008-03-11 Rohm Co., Ltd. Semiconductor device
US8183955B2 (en) 2006-07-07 2012-05-22 Nxp B.V. Circuit comprising transmission lines
US7872350B2 (en) * 2007-04-10 2011-01-18 Qimonda Ag Multi-chip module
JP4787296B2 (ja) * 2008-07-18 2011-10-05 Ｔｄｋ株式会社 半導体内蔵モジュール及びその製造方法
TWI481877B (zh) * 2012-11-12 2015-04-21 Mpi Corp Probe card structure
TWI481879B (zh) * 2012-11-12 2015-04-21 Mpi Corp Probe card structure
TWI481878B (zh) * 2012-11-12 2015-04-21 Mpi Corp Probe card structure
TWI479157B (zh) * 2012-11-12 2015-04-01 Mpi Corp Probe card structure
KR102319407B1 (ko) * 2014-12-19 2021-11-01 삼성전자주식회사 기판 스트립 및 이를 이용한 반도체 패키지의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US54939A (en) * 1866-05-22 Improvement in machines for attaching clasps to skirt-hoops
US36099A (en) * 1862-08-05 Improved fan-shaped sail
US5872393A (en) * 1995-10-30 1999-02-16 Matsushita Electric Industrial Co., Ltd. RF semiconductor device and a method for manufacturing the same
JP2000151207A (ja) * 1998-11-12 2000-05-30 Mitsubishi Electric Corp 低域通過フィルタ
US6479900B1 (en) * 1998-12-22 2002-11-12 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP3710652B2 (ja) 1999-08-03 2005-10-26 三菱電機株式会社 ストリップライン給電装置
JP2001308547A (ja) * 2000-04-27 2001-11-02 Sharp Corp 高周波多層回路基板
SG99939A1 (en) * 2000-08-11 2003-11-27 Casio Computer Co Ltd Semiconductor device
JP3583706B2 (ja) * 2000-09-28 2004-11-04 株式会社東芝 高周波信号伝送用回路基板、その製造方法及びそれを用いた電子機器
JP2002124593A (ja) 2000-10-16 2002-04-26 Matsushita Electric Ind Co Ltd 半導体装置
JP3939504B2 (ja) * 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
JP4248761B2 (ja) * 2001-04-27 2009-04-02 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置

Also Published As

Publication number Publication date
US20040239439A1 (en) 2004-12-02
TWI235416B (en) 2005-07-01
AU2003279577A1 (en) 2004-06-15
CN1685502B (zh) 2010-07-21
WO2004047169A1 (en) 2004-06-03
TW200419651A (en) 2004-10-01
EP1454356A1 (en) 2004-09-08
KR20040081141A (ko) 2004-09-20
KR100651038B1 (ko) 2006-12-01
US7012490B2 (en) 2006-03-14

Similar Documents

Publication Publication Date Title
CN100345285C (zh) 高频器件
CN1251354C (zh) 小型天线
US8525313B2 (en) Chip assembly with frequency extending device
US8866292B2 (en) Semiconductor packages with integrated antenna and methods of forming thereof
CN1159956C (zh) 装有芯片封装的电路基板的端电极及其制造方法
CN1266764C (zh) 半导体器件及其制造方法
US8841771B2 (en) Semiconductor device
CN1484840A (zh) 多层阵列电容及其制作方法
CN101080958A (zh) 部件内置模块及其制造方法
CN1339175A (zh) 具有集成射频能力的多芯片模块
KR101736984B1 (ko) 벌집형 범프 패드를 갖는 반도체 패키지 기판용 인쇄회로기판 및 이를 포함하는 반도체 패키지
TWI702703B (zh) 半導體封裝元件
CN1866515A (zh) 包含顺序堆叠的模拟半导体芯片和数字半导体芯片的sip型封装及其制造方法
CN1239831A (zh) 半导体器件及其制造方法
CN1835229A (zh) 半导体器件和制造半导体器件的方法
CN1758433A (zh) 半导体器件及其制造方法
CN1296642A (zh) 射频电路模块
KR101328250B1 (ko) 반도체 장치
CN1744313A (zh) 具有堆叠的半导体元件的半导体装置
KR20090131255A (ko) 회로 장치 및 회로 장치의 제조 방법
CN1641874A (zh) 多芯片封装
CN104916623A (zh) 半导体封装和制造半导体封装基底的方法
CN1685502A (zh) 高频信号传输构件
CN100350611C (zh) 半导体集成电路器件
CN1574308A (zh) 热方面增强的部件基片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: ZHAOZHUANGWEI CO., LTD.

Free format text: FORMER OWNER: CASIO COMPUTER CO., LTD.

Effective date: 20120316

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120316

Address after: Tokyo, Japan

Patentee after: Zhaozhuang Micro Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: CASIO COMPUTER Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20170406

Address after: Kagawa

Patentee after: AOI ELECTRONICS Co.,Ltd.

Address before: Kanagawa

Patentee before: Zhao Tan Jing Co.,Ltd.

Effective date of registration: 20170406

Address after: Kanagawa

Patentee after: Zhao Tan Jing Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Zhaozhuang Micro Co.,Ltd.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20100721

CX01 Expiry of patent term