JP2002231849A - 高周波装置 - Google Patents
高周波装置Info
- Publication number
- JP2002231849A JP2002231849A JP2001021726A JP2001021726A JP2002231849A JP 2002231849 A JP2002231849 A JP 2002231849A JP 2001021726 A JP2001021726 A JP 2001021726A JP 2001021726 A JP2001021726 A JP 2001021726A JP 2002231849 A JP2002231849 A JP 2002231849A
- Authority
- JP
- Japan
- Prior art keywords
- frequency device
- conductor
- conductor line
- dielectric substrate
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
Landscapes
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
(57)【要約】
【課題】弾性表面波デバイス等の高周波デバイスを誘電
体基板にバンプ実装した高周波装置の入出力間の電磁界
結合を抑制し、高周波特性の劣化を防止する。 【解決手段】誘電体基板２の弾性表面波デバイス１（高
周波デバイス）の実装面のＧＮＤ電極５を導体線路１４
で導体パターン１１に接続し、スルーホール９を介して
裏面ＧＮＤ７に接続する。ＧＮＤ電極６を導体線路１２
で導体パターン１０に接続し、スルーホール８を介して
裏面ＧＮＤ７に接続する。ＧＮＤ電極５とＧＮＤ電極６
間は導体線路１３で接続する。導体線路１２，１３，１
４はアンテナとして機能し、弾性表面波デバイス１の入
力間の電磁界結合を抑制し、高周波装置の高周波特性の
劣化を防止することができる。
体基板にバンプ実装した高周波装置の入出力間の電磁界
結合を抑制し、高周波特性の劣化を防止する。 【解決手段】誘電体基板２の弾性表面波デバイス１（高
周波デバイス）の実装面のＧＮＤ電極５を導体線路１４
で導体パターン１１に接続し、スルーホール９を介して
裏面ＧＮＤ７に接続する。ＧＮＤ電極６を導体線路１２
で導体パターン１０に接続し、スルーホール８を介して
裏面ＧＮＤ７に接続する。ＧＮＤ電極５とＧＮＤ電極６
間は導体線路１３で接続する。導体線路１２，１３，１
４はアンテナとして機能し、弾性表面波デバイス１の入
力間の電磁界結合を抑制し、高周波装置の高周波特性の
劣化を防止することができる。
Description
【０００１】
【発明の属する技術分野】本発明は高周波装置に関し、
特に高周波領域で使用され、複数の入出力端子およびグ
ランド端子を有する弾性表面波デバイスや半導体デバイ
ス等の高周波デバイスを誘電体基板上にバンプ実装した
高周波装置の入出力間の電磁界結合を抑制した誘電体基
板の配線パターン構造に関するものである。
特に高周波領域で使用され、複数の入出力端子およびグ
ランド端子を有する弾性表面波デバイスや半導体デバイ
ス等の高周波デバイスを誘電体基板上にバンプ実装した
高周波装置の入出力間の電磁界結合を抑制した誘電体基
板の配線パターン構造に関するものである。
【０００２】
【従来の技術】例えば、高周波デバイスである圧電体を
使用した弾性表面波デバイスは自動車電話や携帯電話等
に内蔵される高周波回路にフィルタとして使用されてい
る。
使用した弾性表面波デバイスは自動車電話や携帯電話等
に内蔵される高周波回路にフィルタとして使用されてい
る。
【０００３】従来、特許第２８９２９９３号公報に開示
されているように、弾性表面波デバイスをセラミックス
製の誘電体基板に搭載し、該基板上に形成された入力端
子および出力端子に弾性表面波デバイスをワイヤボンデ
ィングによって接続して高周波装置が構成されていた。
されているように、弾性表面波デバイスをセラミックス
製の誘電体基板に搭載し、該基板上に形成された入力端
子および出力端子に弾性表面波デバイスをワイヤボンデ
ィングによって接続して高周波装置が構成されていた。
【０００４】近年、携帯電話等に見られるように小型
化、高速化が進展し、高周波回路のフィルタにおいても
小型化、高速化が要求されている。
化、高速化が進展し、高周波回路のフィルタにおいても
小型化、高速化が要求されている。
【０００５】
【発明が解決しようとする課題】上記の高周波装置で
は、接続にワイヤを使用しているために小型化への対応
が難しく、また高周波帯域における利得損失が大きく、
所望の特性が得られない問題があった。
は、接続にワイヤを使用しているために小型化への対応
が難しく、また高周波帯域における利得損失が大きく、
所望の特性が得られない問題があった。
【０００６】このために、高周波装置の小型化および特
性の向上を目的に、弾性表面波デバイスを誘電体基板に
フリップチップ実装する技術が提案されている。図１４
および図１５は、その技術例を示す高周波装置の斜視図
である。
性の向上を目的に、弾性表面波デバイスを誘電体基板に
フリップチップ実装する技術が提案されている。図１４
および図１５は、その技術例を示す高周波装置の斜視図
である。
【０００７】図１４においては、誘電体基板２の表面導
体パターンとしては、入力用導体線路３および出力用導
体線路４とその周囲を除いた部分がグランド（以下、Ｇ
ＮＤと称す）のベタとなる表面ＧＮＤ１５がある。ま
た、図１５においては、誘電体基板２の表面導体パター
ンとしては、入力用導体線路３および出力用導体線路４
と弾性表面波デバイス１の実装エリア外まで引き出され
たＧＮＤ電極５，６がある。ＧＮＤ電極５，６は誘電体
基板２の裏面ＧＮＤ７とスルーホール８，９を介して接
続されている。しかし、図１４，図１５に示した技術の
いずれの場合も入出力導体線路間に直達波を阻止するよ
うなアンテナとなる導体が無いために、入出力間の電磁
界結合によって生ずる直達波の影響を軽減することがで
きない。その結果、図１４，図１５に示した技術では、
減衰帯域での減衰量が充分にとれないという課題があっ
た。また、高周波領域で使用される半導体を利用した高
周波デバイスにおいても入出力導体線路間の電磁界結合
によって高周波領域における電気的特性が劣化する課題
があった。
体パターンとしては、入力用導体線路３および出力用導
体線路４とその周囲を除いた部分がグランド（以下、Ｇ
ＮＤと称す）のベタとなる表面ＧＮＤ１５がある。ま
た、図１５においては、誘電体基板２の表面導体パター
ンとしては、入力用導体線路３および出力用導体線路４
と弾性表面波デバイス１の実装エリア外まで引き出され
たＧＮＤ電極５，６がある。ＧＮＤ電極５，６は誘電体
基板２の裏面ＧＮＤ７とスルーホール８，９を介して接
続されている。しかし、図１４，図１５に示した技術の
いずれの場合も入出力導体線路間に直達波を阻止するよ
うなアンテナとなる導体が無いために、入出力間の電磁
界結合によって生ずる直達波の影響を軽減することがで
きない。その結果、図１４，図１５に示した技術では、
減衰帯域での減衰量が充分にとれないという課題があっ
た。また、高周波領域で使用される半導体を利用した高
周波デバイスにおいても入出力導体線路間の電磁界結合
によって高周波領域における電気的特性が劣化する課題
があった。
【０００８】従って、本発明の目的は、高周波領域で使
用される圧電体あるいは半導体を利用した高周波デバイ
スを誘電体基板に実装した構造を備えた高周波装置の上
記の問題点を解決することにあり、特に入出力間の電磁
界結合が抑制した誘電体基板の配線パターン構造を提供
することにある。
用される圧電体あるいは半導体を利用した高周波デバイ
スを誘電体基板に実装した構造を備えた高周波装置の上
記の問題点を解決することにあり、特に入出力間の電磁
界結合が抑制した誘電体基板の配線パターン構造を提供
することにある。
【０００９】
【課題を解決するための手段】本発明の第１の構成は、
少なくとも１個の入力端子と、少なくとも１個の出力端
子と、２個以上の複数のＧＮＤ端子とを有する圧電体あ
るいは半導体を利用した高周波デバイスを誘電体基板の
表面に前記各端子を第1の導体バンプによって接続した
実装構造を備えた高周波装置において、前記誘電体基板
は、一端部が前記入力端子に接続され、前記高周波デバ
イスの実装面に配置された入力用導体線路と、一端部が
前記出力端子に接続され、前記高周波デバイスの実装面
に配置された出力用導体線路と、前記複数の前記ＧＮＤ
端子が接続され、前記高周波デバイスの実装エリア内に
配置された複数のＧＮＤ電極とを備え、前記高周波デバ
イスの前記誘電体基板の実装エリア内に配置され、前記
入力端子と前記出力端子間の電磁界結合を抑制する第１
の導体線路により前記複数のＧＮＤ電極の少なくとも一
組が接続されていることを特徴とする。
少なくとも１個の入力端子と、少なくとも１個の出力端
子と、２個以上の複数のＧＮＤ端子とを有する圧電体あ
るいは半導体を利用した高周波デバイスを誘電体基板の
表面に前記各端子を第1の導体バンプによって接続した
実装構造を備えた高周波装置において、前記誘電体基板
は、一端部が前記入力端子に接続され、前記高周波デバ
イスの実装面に配置された入力用導体線路と、一端部が
前記出力端子に接続され、前記高周波デバイスの実装面
に配置された出力用導体線路と、前記複数の前記ＧＮＤ
端子が接続され、前記高周波デバイスの実装エリア内に
配置された複数のＧＮＤ電極とを備え、前記高周波デバ
イスの前記誘電体基板の実装エリア内に配置され、前記
入力端子と前記出力端子間の電磁界結合を抑制する第１
の導体線路により前記複数のＧＮＤ電極の少なくとも一
組が接続されていることを特徴とする。
【００１０】前記複数の前記ＧＮＤ電極は、前記誘電体
基板に設けられ、前記ＧＮＤ電極に接続されたスルーホ
ールを介して前記誘電体基板の裏面に設けられたＧＮＤ
層（裏面ＧＮＤ）に接続することができる。
基板に設けられ、前記ＧＮＤ電極に接続されたスルーホ
ールを介して前記誘電体基板の裏面に設けられたＧＮＤ
層（裏面ＧＮＤ）に接続することができる。
【００１１】上記の本発明の第１の構成の高周波装置に
おいては、前記誘電体基板の前記ＧＮＤ電極と同じ面の
前記高周波デバイスの実装エリア外に、前記前記誘電体
基板の前記裏面ＧＮＤにスルーホール接続した導体パッ
ドとを備え、前記導体パッドと前記ＧＮＤ電極を、第２
の導体線路で接続することができる。
おいては、前記誘電体基板の前記ＧＮＤ電極と同じ面の
前記高周波デバイスの実装エリア外に、前記前記誘電体
基板の前記裏面ＧＮＤにスルーホール接続した導体パッ
ドとを備え、前記導体パッドと前記ＧＮＤ電極を、第２
の導体線路で接続することができる。
【００１２】本発明の第２の構成は、少なくとも１個の
入力端子と、少なくとも１個の出力端子と、２個以上の
複数のＧＮＤ端子とを有する圧電体あるいは半導体を利
用した高周波デバイスを誘電体基板の表面に前記各端子
を導体バンプによって接続した実装構造を備えた高周波
装置において、前記誘電体基板は、一端部が前記入力端
子に接続され、前記高周波デバイスの実装面に配置され
た入力用導体線路と、一端部が前記出力端子に接続さ
れ、前記高周波デバイスの実装面に配置された出力用導
体線路と、前記複数の前記ＧＮＤ端子が接続され、前記
高周波デバイスの実装エリア内に配置された複数のＧＮ
Ｄ電極と、前記高周波デバイスの実装エリア外に配置さ
れ、前記誘電体基板の裏面ＧＮＤにスルーホール接続し
た複数の導体パッドとを備え、前記ＧＮＤ電極は、前記
誘電体基板の前記実装面に配置され、前記入力端子と前
記出力端子間の電磁界結合を抑制する第３の導体線路に
より前記導体パッドに接続されていることを特徴とす
る。
入力端子と、少なくとも１個の出力端子と、２個以上の
複数のＧＮＤ端子とを有する圧電体あるいは半導体を利
用した高周波デバイスを誘電体基板の表面に前記各端子
を導体バンプによって接続した実装構造を備えた高周波
装置において、前記誘電体基板は、一端部が前記入力端
子に接続され、前記高周波デバイスの実装面に配置され
た入力用導体線路と、一端部が前記出力端子に接続さ
れ、前記高周波デバイスの実装面に配置された出力用導
体線路と、前記複数の前記ＧＮＤ端子が接続され、前記
高周波デバイスの実装エリア内に配置された複数のＧＮ
Ｄ電極と、前記高周波デバイスの実装エリア外に配置さ
れ、前記誘電体基板の裏面ＧＮＤにスルーホール接続し
た複数の導体パッドとを備え、前記ＧＮＤ電極は、前記
誘電体基板の前記実装面に配置され、前記入力端子と前
記出力端子間の電磁界結合を抑制する第３の導体線路に
より前記導体パッドに接続されていることを特徴とす
る。
【００１３】上記の第１および第２の構成の高周波装置
において、前記誘電体基板に設けられた前記入力用導体
線路および前記出力用導体線路は、前記誘電体基板の側
面に設けた導体を介して前記誘電体基板の裏面端子に接
続するか、または前記入力用導体線路および前記出力用
導体線路の他端部をスルーホールを介して裏面端子に接
続することができる。該裏面端子にはバンプを設け、外
部接続用電極とすることができる。
において、前記誘電体基板に設けられた前記入力用導体
線路および前記出力用導体線路は、前記誘電体基板の側
面に設けた導体を介して前記誘電体基板の裏面端子に接
続するか、または前記入力用導体線路および前記出力用
導体線路の他端部をスルーホールを介して裏面端子に接
続することができる。該裏面端子にはバンプを設け、外
部接続用電極とすることができる。
【００１４】本発明の高周波装置では、高周波デバイス
が誘電体基板にバンプ実装（フリップチップ実装）され
る表面に入出力導体線路とは接触せず、誘電体基板の裏
面ＧＮＤにスルーホールを介して接続する導体線路（上
記の第１の導体線路〜第３の導体線路）を設け、該導体
線路がアンテナとして働くことによって高周波デバイス
の入出力間の電磁界結合を抑制し、高周波装置の高周波
特性を防止できる。
が誘電体基板にバンプ実装（フリップチップ実装）され
る表面に入出力導体線路とは接触せず、誘電体基板の裏
面ＧＮＤにスルーホールを介して接続する導体線路（上
記の第１の導体線路〜第３の導体線路）を設け、該導体
線路がアンテナとして働くことによって高周波デバイス
の入出力間の電磁界結合を抑制し、高周波装置の高周波
特性を防止できる。
【００１５】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。なお、本実施の形態で
は、高周波デバイスとして圧電体を使用した弾性表面波
デバイスの場合について説明する。
図面を参照して詳細に説明する。なお、本実施の形態で
は、高周波デバイスとして圧電体を使用した弾性表面波
デバイスの場合について説明する。
【００１６】図１は本発明の第１の実施の形態の高周波
装置の構造を示す図であり、（ａ）は斜視図、（ｂ）は
（ａ）のＡ―Ａ'線に沿った断面図、（ｃ）は誘電体基
板の裏面導体パターンを示す平面図である。図１のよう
に、本発明の第１の実施の形態の高周波装置は、入力端
子，出力端子（表示していない）およびＧＮＤ端子３
０，３０ａを持つ弾性表面波デバイス１が機能端子面を
対面させた状態で誘電体基板２に導体バンプ２０によっ
てフリップチップ実装されて構成される。
装置の構造を示す図であり、（ａ）は斜視図、（ｂ）は
（ａ）のＡ―Ａ'線に沿った断面図、（ｃ）は誘電体基
板の裏面導体パターンを示す平面図である。図１のよう
に、本発明の第１の実施の形態の高周波装置は、入力端
子，出力端子（表示していない）およびＧＮＤ端子３
０，３０ａを持つ弾性表面波デバイス１が機能端子面を
対面させた状態で誘電体基板２に導体バンプ２０によっ
てフリップチップ実装されて構成される。
【００１７】誘電体基板２の表面には弾性表面波デバイ
ス１が機能端子に対応する入力用導体線路３，出力用導
体線路４およびＧＮＤ電極５，６を備え、その裏面に
は、裏面ＧＮＤ７と、誘電体基板２の側面の導体を介し
てそれぞれ入力用導体線路３および出力用導体線路４に
接続されている入力用導体線路導出端子３ａおよび出力
用導体線路導出端子４ａとを備えている。なお、入力用
導体線路３と入力用導体線路導出端子３ａの接続および
出力用導体線路４と出力用導体線路導出端子４ａの接続
は、スルーホール接続によって行ってもよい。また、入
力用導体線路導出端子３ａおよび出力用導体線路導出端
子４ａの表面には金バンプまたは半田バンプを設け、外
部接続用電極とすることができる。
ス１が機能端子に対応する入力用導体線路３，出力用導
体線路４およびＧＮＤ電極５，６を備え、その裏面に
は、裏面ＧＮＤ７と、誘電体基板２の側面の導体を介し
てそれぞれ入力用導体線路３および出力用導体線路４に
接続されている入力用導体線路導出端子３ａおよび出力
用導体線路導出端子４ａとを備えている。なお、入力用
導体線路３と入力用導体線路導出端子３ａの接続および
出力用導体線路４と出力用導体線路導出端子４ａの接続
は、スルーホール接続によって行ってもよい。また、入
力用導体線路導出端子３ａおよび出力用導体線路導出端
子４ａの表面には金バンプまたは半田バンプを設け、外
部接続用電極とすることができる。
【００１８】弾性表面波デバイス１の入力端子，出力端
子（表示していない）およびＧＮＤ端子３０，３０ａは
誘電体基板２の入力用導体線路３，出力用導体線路４お
よびＧＮＤ電極６，５にそれぞれ導体バンプ２０を介し
て接続されている。
子（表示していない）およびＧＮＤ端子３０，３０ａは
誘電体基板２の入力用導体線路３，出力用導体線路４お
よびＧＮＤ電極６，５にそれぞれ導体バンプ２０を介し
て接続されている。
【００１９】誘電体基板２の表面のＧＮＤ電極５と導体
パターン１０は、導体線路１２，導体線路１３で接続さ
れている。また、ＧＮＤ電極６と導体パターン１１は、
導体線路１３，導体線路１４で接続されている。導体線
路１２，１３，１４の幅は同じでも異なっていてもよい
が、これらの導体線路の幅は、入力用導体線路３および
出力用導体線路４の幅よりは小さくする。導体線路１３
は入力用導体線路３および出力用導体線路４とは接触し
ないように実装エリア内でＧＮＤ電極５とＧＮＤ電極６
を接続する導体線路であり、通常１００〜２００μｍの
幅である。導体パターン１０および導体パターン１１
（パッド）は、それぞれスルーホール８およびスルーホ
ール９を経由して裏面ＧＮＤ７に接続されている。
パターン１０は、導体線路１２，導体線路１３で接続さ
れている。また、ＧＮＤ電極６と導体パターン１１は、
導体線路１３，導体線路１４で接続されている。導体線
路１２，１３，１４の幅は同じでも異なっていてもよい
が、これらの導体線路の幅は、入力用導体線路３および
出力用導体線路４の幅よりは小さくする。導体線路１３
は入力用導体線路３および出力用導体線路４とは接触し
ないように実装エリア内でＧＮＤ電極５とＧＮＤ電極６
を接続する導体線路であり、通常１００〜２００μｍの
幅である。導体パターン１０および導体パターン１１
（パッド）は、それぞれスルーホール８およびスルーホ
ール９を経由して裏面ＧＮＤ７に接続されている。
【００２０】導体バンプ２０の材料には金（Ａｕ）が使
用される。誘電体基板２の材料としては、エポキシ樹
脂．ポリイミド樹脂等の有機樹脂基板やセラミック基板
が使用できる。各電極パターン、各導体線路および各導
体パターンの材料は、誘電体基板２の材料によって選択
される。例えば、誘電体基板２が有機樹脂基板の場合に
は、Ｃｕ／Ｎｉ／Ａｕ等の材料がめっき技術とエッチン
グ技術によって配線される。誘電体基板２がセラミック
基板の場合には、Ｗ／Ｎｉ／Ａｕ等の材料が厚膜技術や
薄膜技術等によって配線される。弾性表面波デバイス１
の入力端子，出力端子（表示していない）およびＧＮＤ
端子３０，３０ａの表面材料には、例えば金やＡｌ等が
使用されている。
用される。誘電体基板２の材料としては、エポキシ樹
脂．ポリイミド樹脂等の有機樹脂基板やセラミック基板
が使用できる。各電極パターン、各導体線路および各導
体パターンの材料は、誘電体基板２の材料によって選択
される。例えば、誘電体基板２が有機樹脂基板の場合に
は、Ｃｕ／Ｎｉ／Ａｕ等の材料がめっき技術とエッチン
グ技術によって配線される。誘電体基板２がセラミック
基板の場合には、Ｗ／Ｎｉ／Ａｕ等の材料が厚膜技術や
薄膜技術等によって配線される。弾性表面波デバイス１
の入力端子，出力端子（表示していない）およびＧＮＤ
端子３０，３０ａの表面材料には、例えば金やＡｌ等が
使用されている。
【００２１】このように誘電体基板２の表面の入出力用
導体線路間にはスルーホール８，９を介して裏面ＧＮＤ
に接続されているアンテナとして働く導体線路１２，１
３，１４が設けられていることに大きな特徴がある。
導体線路間にはスルーホール８，９を介して裏面ＧＮＤ
に接続されているアンテナとして働く導体線路１２，１
３，１４が設けられていることに大きな特徴がある。
【００２２】次に上記の本発明の高周波装置の動作につ
いて図１を参照して説明する。入力用導体線路３から入
力された電気信号は弾性表面波デバイス１に入力すると
弾性表面波に変換される。ある周波数帯のみ励振して、
弾性表面波デバイス１の出力側に到達した弾性表面波は
出力側にて再び電気信号に変換され出力用導体線路４か
ら電気信号が出力される。この際、弾性表面波に変換さ
れない周波数の信号は弾性表面波デバイスの入力にて全
反射されるので出力にはあらわれない。しかるにある特
定の周波数の信号のみが出力され、周波数フィルタとし
て機能する。
いて図１を参照して説明する。入力用導体線路３から入
力された電気信号は弾性表面波デバイス１に入力すると
弾性表面波に変換される。ある周波数帯のみ励振して、
弾性表面波デバイス１の出力側に到達した弾性表面波は
出力側にて再び電気信号に変換され出力用導体線路４か
ら電気信号が出力される。この際、弾性表面波に変換さ
れない周波数の信号は弾性表面波デバイスの入力にて全
反射されるので出力にはあらわれない。しかるにある特
定の周波数の信号のみが出力され、周波数フィルタとし
て機能する。
【００２３】フィルタ特性として重要なのは通過帯域で
の信号のロスと減衰帯域での信号の減衰量であるが、入
力端子から出力端子へのフィードスルー（直達波）の影
響があると、弾性表面波に変換されずに直接入力端子か
ら出力端子へ電気信号が伝わるため減衰特性を劣化して
しまうために、フィードスルーの影響を小さくする事が
要求される。
の信号のロスと減衰帯域での信号の減衰量であるが、入
力端子から出力端子へのフィードスルー（直達波）の影
響があると、弾性表面波に変換されずに直接入力端子か
ら出力端子へ電気信号が伝わるため減衰特性を劣化して
しまうために、フィードスルーの影響を小さくする事が
要求される。
【００２４】本発明では、導体線路１２，導体線路１
３，導体線路１４がアンテナとして作用し、入力端子か
ら出力端子へのフィードスルー（直達波）の影響を抑制
し、減衰特性の劣化を防止することができる。
３，導体線路１４がアンテナとして作用し、入力端子か
ら出力端子へのフィードスルー（直達波）の影響を抑制
し、減衰特性の劣化を防止することができる。
【００２５】使用する弾性表面波デバイス及び周波数帯
は様々であり、それによってアンテナとして働く導体線
路の最適なパターンも異なる。特に誘電体基板の裏面Ｇ
ＮＤへどのようなインピーダンスで接続するかは重要で
ある。
は様々であり、それによってアンテナとして働く導体線
路の最適なパターンも異なる。特に誘電体基板の裏面Ｇ
ＮＤへどのようなインピーダンスで接続するかは重要で
ある。
【００２６】図２〜図４は、本実施の形態の高周波装置
の誘電体基板２の導体線路のその他の配置例を示す平面
図であり、図１と同様に導体線路１２，１３，１４によ
って各ＧＮＤ電極とスルーホールと接続する各導体パタ
ーンとが接続されている。
の誘電体基板２の導体線路のその他の配置例を示す平面
図であり、図１と同様に導体線路１２，１３，１４によ
って各ＧＮＤ電極とスルーホールと接続する各導体パタ
ーンとが接続されている。
【００２７】図２〜図４では、導体線路１３は各ＧＮＤ
電極を接続している場合であるが、導体線路１２，１４
の線幅、長さおよび角度あるいは方向が図によって異な
っている。導体線路１２，１４の線幅及び長さを変える
ことによって弾性表面波デバイス１のグランド端子が裏
面ＧＮＤに接続されるまでのインダクタンスが変化し、
阻止信号の周波数が異なってくる。また、導体線路１
２，１４の角度の角度が異なることで信号の通過を阻止
して減衰させたい減衰帯域の信号に対する感度が異なっ
てくる。
電極を接続している場合であるが、導体線路１２，１４
の線幅、長さおよび角度あるいは方向が図によって異な
っている。導体線路１２，１４の線幅及び長さを変える
ことによって弾性表面波デバイス１のグランド端子が裏
面ＧＮＤに接続されるまでのインダクタンスが変化し、
阻止信号の周波数が異なってくる。また、導体線路１
２，１４の角度の角度が異なることで信号の通過を阻止
して減衰させたい減衰帯域の信号に対する感度が異なっ
てくる。
【００２８】次に本発明の第２の実施の形態の高周波装
置について図面を参照して詳細に説明する。
置について図面を参照して詳細に説明する。
【００２９】図５〜図７は本発明の第２の実施の形態の
高周波装置の誘電体基板２の導体線路の配置例を示す平
面図である。図５〜図７は図２〜図４において、誘電体
基板２のスルーホールのある導体パターン１０，１１が
ＧＮＤ電極６，５と共通となった場合である。即ち、Ｇ
ＮＤ電極５と導体パターン１１が共通であり、ＧＮＤ電
極６と導体パターン１０が共通であり、導体線路は導体
線路１３のみなる。図５〜図７では導体線路１３の長さ
及び入出力用導体線路に対する角度を変化させている。
図５〜図７の配線レイアウトは弾性表面波デバイスの機
能素子部のレイアウトや回路構成によって電磁界的影響
が一番小さくなるように選択される。
高周波装置の誘電体基板２の導体線路の配置例を示す平
面図である。図５〜図７は図２〜図４において、誘電体
基板２のスルーホールのある導体パターン１０，１１が
ＧＮＤ電極６，５と共通となった場合である。即ち、Ｇ
ＮＤ電極５と導体パターン１１が共通であり、ＧＮＤ電
極６と導体パターン１０が共通であり、導体線路は導体
線路１３のみなる。図５〜図７では導体線路１３の長さ
及び入出力用導体線路に対する角度を変化させている。
図５〜図７の配線レイアウトは弾性表面波デバイスの機
能素子部のレイアウトや回路構成によって電磁界的影響
が一番小さくなるように選択される。
【００３０】次に本発明の第３の実施の形態の高周波装
置について図面を参照して詳細に説明する。図８〜図１
０は、本発明の第３の実施の形態の高周波装置の誘電体
基板２の導体線路の配置例を示す平面図である。
置について図面を参照して詳細に説明する。図８〜図１
０は、本発明の第３の実施の形態の高周波装置の誘電体
基板２の導体線路の配置例を示す平面図である。
【００３１】図８〜１０は、図１で導体線路１３がなく
なり、ＧＮＤ電極５と導体パターン１１が導体線路１４
のみで接続され、ＧＮＤ電極６と導体パターン１０が導
体線路１２のみで接続されている場合である。図８〜図
１０の各図では導体線路１２および導体線路１４の線
幅、長さ、および角度または方向が異なっている。
なり、ＧＮＤ電極５と導体パターン１１が導体線路１４
のみで接続され、ＧＮＤ電極６と導体パターン１０が導
体線路１２のみで接続されている場合である。図８〜図
１０の各図では導体線路１２および導体線路１４の線
幅、長さ、および角度または方向が異なっている。
【００３２】図２〜図１０のいずれも入力用導体線路３
および出力用導体線路４とは接触しないＧＮＤ電極５，
６から誘電体基板２の裏面ＧＮＤ７にスルーホール９，
８を介して接続するための導体線路があり、その導体線
路をアンテナとして働かせて減衰特性の向上を図ってい
る。このようなパターンを用いて９００ＭＨｚ帯の弾性
表面波フィルタを実際に評価した結果、従来パターンに
対して図１〜図４のパターンで６〜１０ｄＢ、図５〜図
７のパターンで６〜８ｄＢ、図８〜図１０のパターンで
１０ｄＢ以上の改善が確認された。
および出力用導体線路４とは接触しないＧＮＤ電極５，
６から誘電体基板２の裏面ＧＮＤ７にスルーホール９，
８を介して接続するための導体線路があり、その導体線
路をアンテナとして働かせて減衰特性の向上を図ってい
る。このようなパターンを用いて９００ＭＨｚ帯の弾性
表面波フィルタを実際に評価した結果、従来パターンに
対して図１〜図４のパターンで６〜１０ｄＢ、図５〜図
７のパターンで６〜８ｄＢ、図８〜図１０のパターンで
１０ｄＢ以上の改善が確認された。
【００３３】上記の本発明の実施の形態の説明では、実
装する面側に入力端子，出力端子の一組と２個のＧＮＤ
端子の一組を対角線上に有する弾性表面波デバイスが３
０，３０ａを持つ弾性表面波デバイスを誘電体基板に実
装した構造の高周波装置について説明したが、本発明
は、実装する面側に入力端子，出力端子の一組と２個の
ＧＮＤ端子の一組を十字線上に有する弾性表面波デバイ
スを誘電体基板に実装する場合や、３個以上の入出力端
子と３個以上のＧＮＤ端子を備えた弾性表面波デバイス
を誘電体基板に実装する場合についても適用できる。
装する面側に入力端子，出力端子の一組と２個のＧＮＤ
端子の一組を対角線上に有する弾性表面波デバイスが３
０，３０ａを持つ弾性表面波デバイスを誘電体基板に実
装した構造の高周波装置について説明したが、本発明
は、実装する面側に入力端子，出力端子の一組と２個の
ＧＮＤ端子の一組を十字線上に有する弾性表面波デバイ
スを誘電体基板に実装する場合や、３個以上の入出力端
子と３個以上のＧＮＤ端子を備えた弾性表面波デバイス
を誘電体基板に実装する場合についても適用できる。
【００３４】図１１は、入力端子，出力端子の一組と２
個のＧＮＤ端子の一組を十字線上に有する弾性表面波デ
バイスを誘電体基板の導体線路の配置例を示す平面図で
あり、上記の第２の実施の形態におけるその他の例であ
る。図１１を参照すると、ＧＮＤ電極５とＧＮＤ電極６
は導体線路１３で接続され、また、各ＧＮＤ電極はスル
ーホール８，９を介して誘電体基板２の裏面ＧＮＤ（表
示していない）に接続されている。導体線路１３は弾性
表面波デバイス１の入力端子間の電磁界結合を抑制する
アンテナとして作用する。本端子構造の弾性表面波デバ
イスを誘電体基板に実装する場合の誘電体基板の導体線
路の配置方法については、上記の第１および第３の実施
の形態も適用できることはいうまでもない。
個のＧＮＤ端子の一組を十字線上に有する弾性表面波デ
バイスを誘電体基板の導体線路の配置例を示す平面図で
あり、上記の第２の実施の形態におけるその他の例であ
る。図１１を参照すると、ＧＮＤ電極５とＧＮＤ電極６
は導体線路１３で接続され、また、各ＧＮＤ電極はスル
ーホール８，９を介して誘電体基板２の裏面ＧＮＤ（表
示していない）に接続されている。導体線路１３は弾性
表面波デバイス１の入力端子間の電磁界結合を抑制する
アンテナとして作用する。本端子構造の弾性表面波デバ
イスを誘電体基板に実装する場合の誘電体基板の導体線
路の配置方法については、上記の第１および第３の実施
の形態も適用できることはいうまでもない。
【００３５】図１２は、１個の入力端子、２個の出力端
子および４個ＧＮＤ端子を備えた弾性表面波デバイスを
誘電体基板に実装する場合の誘電体基板の導体線路の配
置例を示す平面図であり、上記の第２の実施の形態にお
けるその他の例である。図１２（ａ）〜図１２（ｄ）で
は、誘電体基板２の弾性表面波デバイス１の実装面に
は、十字線の一つの線上に２個の出力用導体線路４の一
組と、十字線の他の線上に入力用導体線路３の１個が誘
電体基板の実装面端部にまで延出され設けられており、
また各電極間には４個のＧＮＤ電極５，６，１５，１６
が対角線上に設けられ、それぞれスルーホール９，８，
９ａ，８ａによって裏面ＧＮＤ７（表示していない）に
接続されている。図１２（ａ）では、ＧＮＤ電極５，１
５とＧＮＤ電極６，１６はそれぞれ導体線路１３ａ，１
３ｂによって接続されている。図１２（ｂ）では、各Ｇ
ＮＤ電極は交差線状の導体線路１３ｃによって接続され
ている。同様に、図１２（ｃ）では、ＧＮＤ電極５，
６，１５は、導体線路１３ｅ，１３ｄ，１３ｆによって
ＧＮＤ電極１６に接続されている。図１２（ｄ）では、
各ＧＮＤ電極はＨ字状の導体線路１３ｇによって接続さ
れている。各ＧＮＤ電極間の配線方法は、その他種々が
考えられるが、弾性表面波デバイスの種類、誘電体基板
の裏面ＧＮＤへどのようなインピーダンスで接続するか
によって決定される。
子および４個ＧＮＤ端子を備えた弾性表面波デバイスを
誘電体基板に実装する場合の誘電体基板の導体線路の配
置例を示す平面図であり、上記の第２の実施の形態にお
けるその他の例である。図１２（ａ）〜図１２（ｄ）で
は、誘電体基板２の弾性表面波デバイス１の実装面に
は、十字線の一つの線上に２個の出力用導体線路４の一
組と、十字線の他の線上に入力用導体線路３の１個が誘
電体基板の実装面端部にまで延出され設けられており、
また各電極間には４個のＧＮＤ電極５，６，１５，１６
が対角線上に設けられ、それぞれスルーホール９，８，
９ａ，８ａによって裏面ＧＮＤ７（表示していない）に
接続されている。図１２（ａ）では、ＧＮＤ電極５，１
５とＧＮＤ電極６，１６はそれぞれ導体線路１３ａ，１
３ｂによって接続されている。図１２（ｂ）では、各Ｇ
ＮＤ電極は交差線状の導体線路１３ｃによって接続され
ている。同様に、図１２（ｃ）では、ＧＮＤ電極５，
６，１５は、導体線路１３ｅ，１３ｄ，１３ｆによって
ＧＮＤ電極１６に接続されている。図１２（ｄ）では、
各ＧＮＤ電極はＨ字状の導体線路１３ｇによって接続さ
れている。各ＧＮＤ電極間の配線方法は、その他種々が
考えられるが、弾性表面波デバイスの種類、誘電体基板
の裏面ＧＮＤへどのようなインピーダンスで接続するか
によって決定される。
【００３６】図１３は、２個の出力端子、１個の入力端
子および４個ＧＮＤ端子を備えた弾性表面波デバイスを
誘電体基板に実装する場合の誘電体基板の導体線路の配
置例を示す平面図であり、上記の第２の実施の形態にお
けるその他の例である。図１３（ａ）〜図１３（ｄ）で
は、誘電体基板２の弾性表面波デバイス１の実装面に
は、対角線の一つの線上に２個の出力用導体線路４の一
組と、対角線の他の線上に入力用導体線路３の１個が誘
電体基板の実装面端部にまで延出され設けられており、
また各電極間には４個のＧＮＤ電極５，６，１５，１６
が十字線上に設けられ、それぞれスルーホール９，８，
９ａ，８ａによって裏面ＧＮＤ７（表示していない）に
接続されている。図１３（ａ）では、ＧＮＤ電極５，１
６とＧＮＤ電極６，１５はそれぞれ導体線路１３ｈ，１
３ｉによって接続されている。図１３（ｂ）では、各Ｇ
ＮＤ電極は十字状に交差する導体線路１３ｊによって接
続されている。同様に、図１３（ｃ）では、ＧＮＤ電極
５，１６，６，１５の各ＧＮＤ間は導体線路１３ｋ，１
３ｈ，１３ｍ，１３ｊによって矩形状に接続されてい
る。図１３（ｄ）では、ＧＮＤ電極５，１６，６は、導
体線路１３ｋ，１３ｑ，１３ｉによってＧＮＤ電極１５
に接続されている。各ＧＮＤ電極間の配線方法は、その
他種々が考えられるが、弾性表面波デバイスの種類、誘
電体基板の裏面ＧＮＤへどのようなインピーダンスで接
続するかによって決定される。
子および４個ＧＮＤ端子を備えた弾性表面波デバイスを
誘電体基板に実装する場合の誘電体基板の導体線路の配
置例を示す平面図であり、上記の第２の実施の形態にお
けるその他の例である。図１３（ａ）〜図１３（ｄ）で
は、誘電体基板２の弾性表面波デバイス１の実装面に
は、対角線の一つの線上に２個の出力用導体線路４の一
組と、対角線の他の線上に入力用導体線路３の１個が誘
電体基板の実装面端部にまで延出され設けられており、
また各電極間には４個のＧＮＤ電極５，６，１５，１６
が十字線上に設けられ、それぞれスルーホール９，８，
９ａ，８ａによって裏面ＧＮＤ７（表示していない）に
接続されている。図１３（ａ）では、ＧＮＤ電極５，１
６とＧＮＤ電極６，１５はそれぞれ導体線路１３ｈ，１
３ｉによって接続されている。図１３（ｂ）では、各Ｇ
ＮＤ電極は十字状に交差する導体線路１３ｊによって接
続されている。同様に、図１３（ｃ）では、ＧＮＤ電極
５，１６，６，１５の各ＧＮＤ間は導体線路１３ｋ，１
３ｈ，１３ｍ，１３ｊによって矩形状に接続されてい
る。図１３（ｄ）では、ＧＮＤ電極５，１６，６は、導
体線路１３ｋ，１３ｑ，１３ｉによってＧＮＤ電極１５
に接続されている。各ＧＮＤ電極間の配線方法は、その
他種々が考えられるが、弾性表面波デバイスの種類、誘
電体基板の裏面ＧＮＤへどのようなインピーダンスで接
続するかによって決定される。
【００３７】本発明は高周波デバイスの実装用誘電体基
板の実装パターンに関するものであるから、弾性表面波
デバイスまたは半導体デバイスの高周波デバイスと、さ
らに集積回路装置、トランジスタ等の能動部品と、チッ
プ抵抗、チップコンデンサ、チップインダクタ等の受動
部品のいずれかまたは両方を誘電体基板に実装して全体
としてモジュールを構成した高周波装置に対しても適用
する事ができる。
板の実装パターンに関するものであるから、弾性表面波
デバイスまたは半導体デバイスの高周波デバイスと、さ
らに集積回路装置、トランジスタ等の能動部品と、チッ
プ抵抗、チップコンデンサ、チップインダクタ等の受動
部品のいずれかまたは両方を誘電体基板に実装して全体
としてモジュールを構成した高周波装置に対しても適用
する事ができる。
【００３８】上記の本発明の実施の形態では、高周波デ
バイスとして圧電体を使用した弾性表面波デバイスを誘
電体基板に実装した場合について説明したが、本発明は
半導体を使用した高周波デバイスを誘電体基板に実装し
た場合の高周波装置についても適用できることはいうま
でもない。
バイスとして圧電体を使用した弾性表面波デバイスを誘
電体基板に実装した場合について説明したが、本発明は
半導体を使用した高周波デバイスを誘電体基板に実装し
た場合の高周波装置についても適用できることはいうま
でもない。
【００３９】
【発明の効果】以上説明したように、本発明の高周波装
置では高周波デバイスが誘電体基板にフリップチップ実
装される表面に入出力導体線路とは接触せず、誘電体基
板の裏面ＧＮＤにスルーホールを介して接続する導体線
路を設け、該導体線路がアンテナとして働くことによっ
て高周波デバイスの入出力間の電磁界結合を抑制でき
る。この結果、高周波装置の高周波特性の劣化が防止で
きる効果が得られる。
置では高周波デバイスが誘電体基板にフリップチップ実
装される表面に入出力導体線路とは接触せず、誘電体基
板の裏面ＧＮＤにスルーホールを介して接続する導体線
路を設け、該導体線路がアンテナとして働くことによっ
て高周波デバイスの入出力間の電磁界結合を抑制でき
る。この結果、高周波装置の高周波特性の劣化が防止で
きる効果が得られる。
【図１】本発明の第１の実施の形態の高周波装置の構造
を示す図であり、（ａ）は斜視図、（ｂ）は（ａ）のＡ
―Ａ'線に沿った断面図、（ｃ）は誘電体基板の裏面導
体パターンを示す平面図である。
を示す図であり、（ａ）は斜視図、（ｂ）は（ａ）のＡ
―Ａ'線に沿った断面図、（ｃ）は誘電体基板の裏面導
体パターンを示す平面図である。
【図２】本発明の第１の実施の形態の高周波装置の他の
第１の例を示す誘電体基板の表面導体パターンの平面図
である。
第１の例を示す誘電体基板の表面導体パターンの平面図
である。
【図３】本発明の第１の実施の形態の高周波装置の他の
第２の例を示す誘電体基板の表面導体パターンの平面図
である。
第２の例を示す誘電体基板の表面導体パターンの平面図
である。
【図４】本発明の第１の実施の形態の高周波装置の他の
第３の例を示す誘電体基板の表面導体パターンの平面図
である。
第３の例を示す誘電体基板の表面導体パターンの平面図
である。
【図５】本発明の第２の実施の形態の高周波装置の誘電
体基板の導体線路の第１の例を示す平面図である。
体基板の導体線路の第１の例を示す平面図である。
【図６】本発明の第２の実施の形態の高周波装置の誘電
体基板の導体線路の第２の例を示す平面図である。
体基板の導体線路の第２の例を示す平面図である。
【図７】本発明の第２の実施の形態の高周波装置の誘電
体基板の導体線路の第３の例を示す平面図である。
体基板の導体線路の第３の例を示す平面図である。
【図８】本発明の第３実施の形態の高周波装置の誘電体
基板の導体線路の第１の例を示す平面図である。
基板の導体線路の第１の例を示す平面図である。
【図９】本発明の第３実施の形態の高周波装置の誘電体
基板の導体線路の第２の例を示す平面図である。
基板の導体線路の第２の例を示す平面図である。
【図１０】本発明の第３実施の形態の高周波装置の誘電
体基板の導体線路の第３の例を示す平面図である。
体基板の導体線路の第３の例を示す平面図である。
【図１１】本発明の第２実施の形態の高周波装置の誘電
体基板の導体線路の第４の例を示す平面図である。
体基板の導体線路の第４の例を示す平面図である。
【図１２】本発明の第２実施の形態の高周波装置の誘電
体基板の導体線路の第５〜第８の例を示す平面図であ
る。
体基板の導体線路の第５〜第８の例を示す平面図であ
る。
【図１３】本発明の第２実施の形態の高周波装置の誘電
体基板の導体線路の第９〜第１２の例を示す平面図であ
る。
体基板の導体線路の第９〜第１２の例を示す平面図であ
る。
【図１４】従来の高周波装置の第１の構造例を示す図で
あり、（ａ）は斜視図、（ｂ）は誘電体基板の裏面導体
パターンの平面図である。
あり、（ａ）は斜視図、（ｂ）は誘電体基板の裏面導体
パターンの平面図である。
【図１５】従来の高周波装置の第２の構造例を示す図で
あり、（ａ）は斜視図、（ｂ）は誘電体基板の裏面導体
パターンの平面図である。
あり、（ａ）は斜視図、（ｂ）は誘電体基板の裏面導体
パターンの平面図である。
１ 弾性表面波デバイス ２ 誘電体基板 ３ 入力用導体線路 ３ａ 入力用導体線路導出端子導体 ４ 出力用導体線路 ４ａ 出力用導体線路導出端子 ５，６，１５，１６ ＧＮＤ電極 ７ 裏面ＧＮＤ ８，９，８ａ，９ａ スルーホール １０，１１ 導体パターン １２，１３，１４ 導体線路 １３ａ〜１３ｋ，１３ｍ，１３ｑ 導体線路 １５ 表面ＧＮＤ ２０ 導体バンプ ３０，３０ａ ＧＮＤ端子
フロントページの続き (72)発明者 中島 貴史 東京都世田谷区太子堂４丁目３番１号 城 南ビル８Ｆ 中央電子工業株式会社内 Ｆターム(参考） 5J097 AA17 AA30 JJ01 JJ06 JJ07 KK10 LL08
Claims (17)
- 【請求項１】 少なくとも１個の入力端子と、少なくと
も１個の出力端子と、２個以上の複数のグランド端子と
を有し、圧電体あるいは半導体を利用した高周波デバイ
スを誘電体基板の表面に前記各端子を第1の導体バンプ
によって接続した実装構造を備えた高周波装置におい
て、前記誘電体基板は、一端部が前記入力端子に接続さ
れ、前記高周波デバイスの実装面に配置された入力用導
体線路と、一端部が前記出力端子に接続され、前記高周
波デバイスの実装面に配置された出力用導体線路と、前
記複数の前記グランド端子が接続され、前記高周波デバ
イスの実装エリア内に配置された複数のグランド電極と
を備え、前記高周波デバイスの前記誘電体基板の実装エ
リア内に配置され、前記入力端子と前記出力端子間の電
磁界結合を抑制する第１の導体線路により前記複数のグ
ランド電極の少なくとも一組が接続されていることを特
徴とする高周波装置。 - 【請求項２】 前記複数の前記グランド電極は、前記誘
電体基板に設けられ、前記グランド電極に接続された第
1のスルーホールを介して前記誘電体基板の裏面に設け
られたグランド層に接続されていることを特徴とする請
求項１記載の高周波装置。 - 【請求項３】 前記誘電体基板の前記グランド電極と同
じ面の前記弾性表面波デバイスの実装エリア外に、前記
前記誘電体基板の裏面に設けられたグランド層に第２の
スルーホールを介して接続された導体パッドとを備え、
前記導体パッドと前記グランド電極は、第２の導体線路
で接続されていることを特徴とする請求項１記載の高周
波装置。 - 【請求項４】 少なくとも１個の入力端子と、少なくと
も１個の出力端子と、２個以上の複数のグランド端子と
を有し、圧電体あるいは半導体を利用した高周波デバイ
スを誘電体基板の表面に前記各端子を導体バンプによっ
て接続した実装構造を備えた高周波装置において、前記
誘電体基板は、一端部が前記入力端子に接続され、前記
高周波デバイスの実装面に配置された入力用導体線路
と、一端部が前記出力端子に接続され、前記高周波デバ
イスの実装面に配置された出力用導体線路と、前記複数
の前記グランド端子が接続され、前記高周波デバイスの
実装エリア内に配置された複数のグランド電極と、前記
高周波デバイスの実装エリア外に配置され、前記誘電体
基板の裏面のグランド層に第３のスルーホールを介して
接続された複数の導体パッドとを備え、前記グランド電
極は、前記誘電体基板の前記実装面に配置され、前記入
力端子と前記出力端子間の電磁界結合を抑制する第３の
導体線路により前記導体パッドに接続されていることを
特徴とする高周波装置。 - 【請求項５】 前記グランド電極の数が３個以上であ
り、該グランド電極の少なくとも２個が前記第１の導体
線路で接続されていることを特徴とする請求項１〜３の
いずれかに記載の高周波装置。 - 【請求項６】 前記グランド電極の数が３個以上であ
り、該グランド電極が交差する前記第１の導体線路で接
続されていることを特徴とする請求項１〜３のいずれか
に記載の高周波装置。 - 【請求項７】 前記グランド電極の数が３個以上であ
り、該グランド電極のうちの一つのグランド電極と残り
のグランド電極が放射状に接続されていることを特徴と
する請求項１〜３のいずれかに記載の高周波装置。 - 【請求項８】 前記グランド電極の数が３個以上であ
り、該グランド電極が前記第１の導体線路でリング状に
接続されていることを特徴とする請求項１〜３のいずれ
かに記載の高周波装置。 - 【請求項９】 前記第１の導体線路の幅は前記入力用導
体線路および前記出力用導体線路の幅よりも小さいこと
を特徴とする請求項１〜３，５〜８のいずれかに記載の
高周波装置。 - 【請求項１０】 前記第１の導体線路と前記第２の導体
線路の幅は同じまたは異なり、かつこれらの導体線路の
幅は、前記入力用導体線路および前記出力用導体線路の
幅よりも小さいことを特徴とする請求項３記載の高周波
装置。 - 【請求項１１】 前記第３の導体線路の幅は前記入力用
導体線路および前記出力用導体線路の幅よりも小さいこ
とを特徴とする請求項４記載の高周波装置。 - 【請求項１２】 前記入力用導体線路および前記出力用
導体線路の他端部は、前記誘電体基板の側面に設けた導
体を介して前記誘電体基板の裏面に設けられた第1の裏
面端子および第２の裏面端子にそれぞれ接続されている
ことを特徴とする請求項１〜１１のいずれかに記載の高
周波装置。 - 【請求項１３】 前記入力用導体線路および前記出力用
導体線路の他端部は、第４のスルーホールを介して前記
誘電体基板の裏面に設けられた第1の裏面端子および第
２の裏面端子にそれぞれ接続されていることを特徴とす
る請求項１〜１１のいずれかに記載の高周波装置。 - 【請求項１４】 前記第1の裏面端子および前記第２の
裏面端子上に第２の導体バンプが設けられていることを
特徴とする請求項１３記載の高周波装置。 - 【請求項１５】 前記第1の導体バンプが金バンプであ
ることを特徴とする請求項１〜１４のいずれかに記載の
高周波装置。 - 【請求項１６】 前記第２の導体バンプが金バンプまた
は半田バンプであることを特徴とする請求項１４に記載
の高周波装置。 - 【請求項１７】 前記高周波デバイスが弾性表面波デバ
イスまたは半導体デバイスであり、前記誘電体基板に、
さらに集積回路装置、トランジスタ等の能動部品と、チ
ップ抵抗、チップコンデンサ、チップインダクタ等の受
動部品のいずれかまたは両方が実装されていることを特
徴とする請求項１〜１６のいずれかに記載の高周波装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001021726A JP2002231849A (ja) | 2001-01-30 | 2001-01-30 | 高周波装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001021726A JP2002231849A (ja) | 2001-01-30 | 2001-01-30 | 高周波装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002231849A true JP2002231849A (ja) | 2002-08-16 |
Family
ID=18887237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001021726A Pending JP2002231849A (ja) | 2001-01-30 | 2001-01-30 | 高周波装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002231849A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1659689A1 (en) * | 2003-08-25 | 2006-05-24 | Matsushita Electric Industrial Co., Ltd. | Surface acoustic wave filter |
| EP1783901A2 (en) | 2005-10-26 | 2007-05-09 | Fujitsu Media Devices Limited | Surface acoustic wave device |
| KR101380016B1 (ko) | 2012-07-25 | 2014-04-02 | 강병돈 | 마이크로스트립 라인 대역여파기의 제조방법 |
| JP7245947B1 (ja) | 2022-08-15 | 2023-03-24 | Ｆｃｎｔ株式会社 | 印刷配線基板及び無線通信端末 |
-
2001
- 2001-01-30 JP JP2001021726A patent/JP2002231849A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1659689A1 (en) * | 2003-08-25 | 2006-05-24 | Matsushita Electric Industrial Co., Ltd. | Surface acoustic wave filter |
| US7183878B2 (en) * | 2003-08-25 | 2007-02-27 | Matsushita Electric Industrial Co., Ltd. | Surface acoustic wave filter |
| EP1659689A4 (en) * | 2003-08-25 | 2011-09-14 | Panasonic Corp | SURFACE WAVE FILTER |
| EP1783901A2 (en) | 2005-10-26 | 2007-05-09 | Fujitsu Media Devices Limited | Surface acoustic wave device |
| EP1783901A3 (en) * | 2005-10-26 | 2008-01-23 | Fujitsu Media Devices Limited | Surface acoustic wave device |
| US7515017B2 (en) | 2005-10-26 | 2009-04-07 | Fujitsu Media Devices Limited | Surface acoustic wave device utilizing a terminal routing pattern |
| KR101380016B1 (ko) | 2012-07-25 | 2014-04-02 | 강병돈 | 마이크로스트립 라인 대역여파기의 제조방법 |
| JP7245947B1 (ja) | 2022-08-15 | 2023-03-24 | Ｆｃｎｔ株式会社 | 印刷配線基板及び無線通信端末 |
| US11778730B1 (en) | 2022-08-15 | 2023-10-03 | Fcnt Limited | Printed circuit board and wireless communication terminal |
| JP2024025972A (ja) * | 2022-08-15 | 2024-02-28 | 大和管財株式会社 | 印刷配線基板及び無線通信端末 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6888606B2 (ja) | 高周波モジュール | |
| KR100500006B1 (ko) | 탄성 표면파 필터 장치 | |
| JP3222072B2 (ja) | 分波器パッケージ | |
| EP1296454B1 (en) | SAW element and SAW device | |
| JPH04180401A (ja) | 高周波伝送線路 | |
| JP6643714B2 (ja) | 電子装置及び電子機器 | |
| JP3579000B2 (ja) | 半導体装置 | |
| JP2938344B2 (ja) | 半導体装置 | |
| US11127686B2 (en) | Radio-frequency module and communication device | |
| JP4015746B2 (ja) | 半導体装置 | |
| JP2002231849A (ja) | 高周波装置 | |
| JP4646969B2 (ja) | 半導体装置 | |
| EP1475890A1 (en) | Elastic surface wave apparatus | |
| JPH11330298A (ja) | 信号端子付パッケージおよびそれを用いた電子装置 | |
| JP2019169504A (ja) | ワイヤボンディング構造 | |
| JP2004296719A (ja) | 半導体装置 | |
| JPH11195731A (ja) | 半導体装置 | |
| JP5720261B2 (ja) | 電子回路及び送受信システム | |
| JP4969193B2 (ja) | 分波器 | |
| JP2003101382A (ja) | 弾性表面波装置 | |
| JP2001284490A (ja) | 高周波接地構造 | |
| JP4799150B2 (ja) | 回路基板装置 | |
| JP2002184898A (ja) | 高周波モジュール | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPH11243306A (ja) | 高周波モジュールおよびそれを用いた通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060424 |