TWI227040B

TWI227040B - Semiconductor apparatus of which reliability of interconnections is improved and manufacturing method of the same

Info

Publication number: TWI227040B
Application number: TW092117594A
Authority: TW
Inventors: Yoshihisa Matsubara; Masahiro Komuro; Manabu Iguchi; Takahiro Onodera; Norio Okada
Original assignee: Nec Electronics Corp
Priority date: 2002-06-28
Filing date: 2003-06-27
Publication date: 2005-01-21
Also published as: US6861759B2; JP2004031847A; JP3623491B2; US20040000719A1; TW200401375A

Description

1227040

五、發明說明（1) 一、【發明所屬之技術領域】

本發明與一半導體裝置及其製造方法有關；更特別地’具有可靠性提升之互連線的半導體裝置及其製造方法’該互連線係以鑲嵌程序形成。二、【先前技術】近年來，互連線之微小化及多層互連線係根據半導體裝置之高度積體化及半導體晶片之微小化而製成；該程序’即所謂的鑲嵌法（程序），通常用以形成該互連線結構。此形成互連線及通孔之鑲嵌程序包含三步驟：第一步，在一絕緣薄膜上形成一通孔或渠溝；第二步為在該絕緣薄膜表面、該通孔或渠溝之上内面形成一導電薄膜；第三步則為利用化學機械拋光法（CMp ··化學機械拋光）以拋光在該絕緣薄膜表面及該通孔或渠溝上方之該導電薄膜。即使難以對銅進行蝕刻，此方法仍適合形成由含銅之導電材料所製成之該多層互連線。傳統鑲嵌程序將參照附圖說明如後。圖丨A至丨C係表該傳統鑲嵌程序之部分截面圖。首先，如圖1A所示，如SiN之一第一蝕刻停止膜1〇2及 > 如Si〇2之第一層間介電質1〇3係依此序形成於一基板丨〇ι 上’該基板101上則有M〇s電晶體等形成；其次，將一光阻圖案形成於該第一層間介電質丨〇3上，以作為傳統乾蝕刻法之光罩；接著，利用該傳統乾蝕刻法，以蝕刻該第一層 · 間介電質1 0 3及該第一蝕刻停止膜丨〇 2而形成一第一渠溝 ·

第10頁 1227040 五、發明說明（2) 103a ;接著，將一TiN之第一屏蔽金屬薄膜1〇4形成於該第一層間介電質103及該第一渠溝1〇3 a。

wV 在圖1A所示之情況中，以濺鍍法將一銅之種金屬層 (未顯示）形成於該第一屏蔽金屬薄膜丨〇4上，該第一屏蔽金屬薄膜104可避免該互連線材料擴散，而該種金屬則可促進用於互連線之銅的電鍍生長；接著，以電解電鍍法將一銅1 0 5形成於該種金屬上，此狀況表示於圖丨B。在此狀況下，以CMP法將該第一層間介電質1 〇3上之該銅105及該第一屏蔽金屬薄膜1〇4移除，故即可在該第一渠溝1 0 3 a上形成一第一銅互連線，此狀況表示於圖1 c。

其後’重複相同上述程序，即可得一具令人滿意之多層互連線的半導體裝置。該銅之多層互連線可以上述鑲嵌去形成，然而，在此方法中，」乍為該互連線材料的銅與作、為該屏蔽金屬薄膜的li.N遇並直存在良好黏著性，故將ϋ耐電遷移性方面之劣Γ問‘題。— —一 ••….... ........ ·» •，•，‘、•^、.，，.•‘八.'·-々—., ν ^ 與此問題每關之一半導體裝置之技術及其製造方法已 ^表於日本公開專利申請案（jp — A，2〇〇〇一7741 3 )令。在 _ ^專利申請案中，提出了在銅與T i Ν間***由鋁組成之屏暖金屬結肖，可解決此問題。「上以下’將具體說明上述傳統專利申請案（以下稱為程4專利申請案」）之技術。圖2A至2C為表示該傳統鑲嵌〜序之部分截面圖。如圖2A所示，第一，由TiN所組成之第下層屏蔽金屬薄膜H8a形成於一第一層間介電質1〇3及 —渠溝103a上，而該第一渠溝103&則形成於該第一層間

第11頁 1227040

案號 92117594 五、發明說明（4) 另外，隨著該互連線微小化的發展，除了被埋入之互連線性質劣化之外，亦產生該互連線可靠性之另一問題；換吕^，因為在形成該互連線後產生空隙缺陷，互連線之可靠性。 — 通常，銅之粒徑與該互連線寬度及該通孔直徑有關。在Ϊ的二連線中，其粒徑易變大；反 <，在微細的互連線及礒小直徑的通孔中，其粒徑易變小；粒徑大小之差異即為，之差異；《著，當對各具不同粒徑大小之該互連線及熱處理’材料將產生移動以平衡熵，因此將發施：Ϊ ί I亦即在微細互連線及微小通孔中之鋼將被低熵值之寬互連線吸入。一該輸送現象將參照圖3Β說明之。就通孔中之粒徑大小 :二：，其粒徑尺寸小’故其熵值大；反之，京尤互連線中 m'而言’因其粒徑尺寸大，故其熵值小。因此在連線後進行熱處理，該通孔令之銅原子將移動至該以平杈熵值，故在該通孔内將產生空隙缺陷1 1 9，且该互連線之連接可靠性降低。綠_在Γ用法形成銅互連線之鑲嵌法中，冑形成互連节*隙Ϊ ϋ伴隨埋入渠溝中之互連線性質之劣化而產生的』：j =便極重要。在上述該專利申請案中，並未獲得解決。三實施内容】

1227040 曰案號 92117594 五、發明說明（5) 因此，本發明一目的為提供一半導銅原子之輸送現象所引起如該空隙缺置，以抑制由提供可抑制埋入於該渠溝或爷通孔之f狀况的發生，·並之半導體裝置之製造;亥通孔之互連線性質產生劣化置及目的為提供-具有可靠性提升之半導體裝 =:本，目的’本發明提供一半 3 下層、一第一絕緣層、及一第一道带如、形成於-基板上；該第一絕緣層形成於該；丨：該下層導電部分則形成於穿越該第一絕緣層至=:,該第一形部分上。該第一導電部分包含一第一^^第凹一金屬部分；該第一屏蔽金屬層形成第:第 ::壁及-底自上；肖第一金屬部分形成於該第一屏蔽金 =^使2,該第一凹！：分為該第一金屬部分所填滿，该第一金屬部分包含一含有鋼及鋁之第一合金。在本發明之該半導體裝置中，第一合金之為〇. 1至10原子％。 a刀千本發明之該半導體裝置更包含〜第二絕緣層及一第二導電部分，該第二絕緣層形成於該第一絕緣層及該第一導電部分上；該第二導電部分形成於〜通過該第絕緣層至該第一導電部分之一第二凹形部分上。該第二導電部分包含一第二屏^金屬層及一第二金屬部分；該第二屏蔽金屬層形成於該第，凹形部分之一側壁及〜底面上；該第二金屬部分形成於該第二屏蔽金屬層上，以使其餘之該第二凹形篦14頁 1227040

部分為該第二金屬部分所填有銅及鋁之第二合金。該第孔其中之一；該第二導電部中之一，該第二合金之含鋁在本發明之該半導體裳二導電部分中較大者之面積於20 〇滿；該第二金屬部分包含一含導電部分為一互連線及一通分為一互連線及一通孔兩者其百分率為0.1至10原子％。置中’該第一導電部分及該第與另一者之面積比係大於或等在本發明低於當該第一在本發明比係大於或等在本發明小於或等於〇. 3 /zm ;該第一該第為金屬部達本發一半導體襞置埋入形成於一該第一導電部理以於薄膜中上之材其中之該第一製造鋁料，以之該半導體裝置中，該第一導電部分之電阻金屬部分含鋁時之該第一導電部分者。之。亥半導體裝置中，該第一凹形部分之深寬於2。之該半導體裝置中，該第一導電部分之寬度 18 f1";該第一導電部分之深度大於或等於〇. 屏蔽金屬層之厚度大於或等於0.01//m，以使为形成於該第一凹形部分上。明之另一目的’本發明提供包含以下步驟之之一製造方法：（a)將含銅之一第一導電部分基板上之一下層上之一第一絕緣層中；在分形成一含麵之額外金屬薄膜；（(})進行熱處導電部分中製造一銅合金，並於該額外金屬，及（d)移除該第一絕緣層與該第一導電部分使該第一導電部分為一互連線及一通孔兩者在本發明之該半導體裝置之該製造方…肖步驟⑷

第15頁 1227040 __案號 92117594_ 年月曰_修正_ 一五、發明說明（7) 包含：（a 1)形成通過該第一絕緣層而至該第一絕緣層之該下層之一第一凹形部分；（a2)在該第一絕緣層及該第一凹形部分之一側壁及一底面上形成一第一屏蔽金屬薄膜； (a3)在該第一屏蔽金屬薄膜上形成一第一金屬薄膜，以使其餘之該第一凹形部分為該第一金屬薄膜所填滿。在本發明之該半導體裝置之該製造方法中，該步驟（b) 包含：（bl)在該第一金屬薄膜上形成該額外金屬薄膜；該步驟（d)包含：（dl)移除於該第一絕緣層及該第一導電部分上已經過熱處理之該第一屏蔽金屬薄膜、該第一金屬薄膜、及該額外金屬薄膜。在本發明之該半導體裝置之該製造方法中，該合金之含銘百分率為〇 . 1至丨〇原子％。在本發明之該半導體裝置之該製造方法中，該步驟（C) 中進行熱處理之溫度範圍為2〇〇 °c至270。(：。在本發明之該半導體裝置之該製造方法中，該合金之電阻係低於當該合金含紹時之電阻。 ^ 在本發明之該半導體裝置之該製造方法中，該第一凹形部分之深寬比係大於或等於2。立在本發明之該半導體裝置之該製造方法中，該第一導電°卩刀之寬度小於或等於〇·18//ιη ;該第一導電部分之深度大於或等於〇·3//ιη ;該第一屏蔽金屬薄膜之厚度大於或等X 於0· 〇1 ，以使該第一金屬薄膜形成於該第一凹形部分在本發明之該半導體裝置之該製造方法中，該步驟（a)

第16頁 1227040 92117594 ____案號五、發明說明（8) 包含：U4)形成通過該第一絕緣層而至該第一絕緣層之該下層之一第一凹形部分；（a5)在該第一絕緣層及該第一凹形部分之一側壁及一底面上形成一第一屏蔽金屬薄膜； (a6)在該第一屏蔽金屬薄膜上形成一第一金屬薄膜，以使其餘之該第一凹形部分為該第一金屬薄膜所填滿。（&7)移除在該第一屏蔽金屬薄膜及一導電部分之該第一金屬薄膜；該導電部分包含該第一屏蔽金屬薄膜及該第一金屬薄膜。在本發明之該半導體裝置之該製造方法中，該步驟（b) 包含：（b2j在該第一金屬薄膜及該第一導電部分上形成該額外金屬薄膜；該步驟（d )包含：（d2 )移除在該第一絕緣層及該第一導電部分上已經過熱處理之該屏蔽金屬薄膜及該額外金屬薄膜。在本發明之該半導體裝置之該製造方法中，該合金之含紹百分率為0·1至10原子％。 ^本發明之該半導體裝置之該製造方法中，該步驟（c) 中進行熱處理之溫度範圍為20(TC至270 °C。，本發明之該半導體裝置之該製造方法中，該合金之電阻係低於當該合金含銅時之電阻。在本發明之該半導體裝置之該製造方法中，該第一形部分之深寬比係大於或等於2。凹泣^本發明之該半導體裝置之該製造方法中，該第一導電F刀，寬度小於或等於〇.18//m ;該第一導電部分之深度大於或等於;該第一屏蔽金屬薄膜之厚度大於或等

第17頁皇號92117_ 1227040 修正曰五、發明說明（9) Γ:01…以使該第-金屬薄膜形成於該第一凹形部分 *，=生Lt進:二T嵌/法之該半導⑽ 料；其次，在預定严声推—勒\，氣成鋁或銅上含鋁之材成全固體溶液之合：：因：，使銘可擴散入銅以製金）之擴散係數、抑制一互低H線材料（合 -含紹材料』；===:通孔缺陷之產生… 入該渠溝或該通孔該通孔上’而是形成於埋寬比增加，亦可抑制因銅原子===;該通孔之深陷等之產±。幻原子輸送現象所引起如該通孔缺四、【實施方式】根據本發明t一半導體裝置及其製造方法之實施例將參照附圖說明於下。圖4A至5D為表示本發明該實施例之截面圖，各圖均說明本發明料㈣裝置之^法部分程彳；㈣㈣為表示本發明之效應圖，·圖10為表示在銅互連線内之鋁濃度與熱處理溫度間之關係圖。如「先前技術」部分所述，提高鋼與該屏蔽金屬間之黏著性、及形成該微細的銅互連線時所需之耐電遷移性極為重要；因此，有在下層屏蔽金屬薄膜i 8a如TiN上形成該上層屏蔽金屬薄膜18b如銅之方法，其已發表於上述專利申第18頁 1227040 修正曰案號 92117M4 五、發明說明（10) 请案。藉由此法可提高銅與一屏蔽金屬間之黏著性；另一方面可增加該渠溝及該通孔之深寬比，故即產生如前述銅難以埋入該渠溝及該通孔中之問題。具體說明於下。圖^及⑽為表示深寬比變化之示音圖。如圖6A所示，該深寬比為γ/χ，此處χ表在形成之該屏蔽金屬（4，14,其並未標示於圖6人中）後，鋼可被埋入之該渠溝及該通孔之面積寬度；而¥表在形成TiN之該屏蔽金屬後，鋼可被埋入之該渠溝及該通孔之面積深度。然 ^如圖所示：在該屏蔽金屬⑴8a，其並未標示於圖 6B中）上形成厚度B之該鋁製屏蔽金屬（U8b)後該深寬比即增加至Y/(X-2B)，此處銅（105)可被埋入之面積深度並未改變，然而其寬度減少至x — 2b。 ^丨通Λ梦銅可被埋入之深寬比約為2。假設該互連線寬度 (X)小於或荨於〇. 18以出且該互連線厚度（γ)大於或等於〇 3 ，该上層屏蔽金屬薄膜丨丨扑之厚度並不大於或等於 Γ於Λ上於ΐ，專利申請案之技術無法應用於製造最小寬度小於或4於〇 · 1 8 # m之該微細互連線。、鱼始ΐί 1即使銅可被埋入，基於銅在寬互連線與微細互性之差異’將發生網差；因此，為平衡熵值，連線後進行熱處⑨，銅原子即自該微細互連 ϊ = 孔移動至該寬互連線（輸送現象），故在該试、、、田互連線或該微小通孔即產生空隙丨9。為抑制輸送現象問題，須使該互連線小；因此’本發明者測試可使互連線材料合：之=數第19頁 1227040 ------ 92117594__年月曰條正_____ 五、發明說明（11) 變小之方法。若連接至合金銅之互連線材料含有其他金屬材料，則較具優勢；然而，提供至銅之該材料須為於一低溫下形成之銅合金材料。藉於低溫下形成該合金，可避免由低於包含該互連線之該層所形成之M0S電晶體因該合金形成程序而產生熱損害；另外，若該材料在合金形成程序期間產生沉積’將降低該互連線之可靠性，故該材料應與銅以任何比例形成合金，換言之，該材料須與銅以任一比例形成固態 =液；再者，當該金屬與其他金屬形成合金時，其強度通 ^會提升但導電度卻下降，因此，在不影響銅導電度下提鬲LSI所需之機械強度極為重要。吾人發現鋁為適合與銅鑄成合金之材料，因其可與銅於低溫下形成合金，且其可與鋼以任一比例形成固態溶液。若以上述該專利申請案中所採用之結構作為提供含鋁之銅的方法’以於該屏蔽金屬如T i N上形成鋁薄膜，則如上述即4渠溝與該通孔之深寬比將增加且變得難以埋入銅；另外’當進行製成合金所用之熱處理時，通孔部分的銅將自具有大互連線面積（或大互連線區域之體積）之該互連線部分被拉出。因此，吾人發現利用上述該專利申請案中之方法無法獲致具性質均勻之銅銘合金。故在本發明中’在提供銘至銅之方法中，銘既非形成於該渠溝亦非形成於該通孔上，而是形成於埋入於該渠溝或該通孔之銅上；接著，藉進行熱處理，可同時達到製成銅紹合金並避免被埋入銅之性質劣化的兩目的，如圖4A至

第20頁 1227040 _—案號 92117594 _年月日_修正__ 五、發明說明（12) 5D中所示。其後，吾人將參照該附圖詳細說明之。圖4為表示在本發明該半導體裝置之製造方法之該實施例中’於形成合金後進rCMP之方法的截面圖。首先，如圖4A所示，將該第一蝕刻停止薄膜2及該第一層間介電質3依序形成於該基板i上；此處就該基板1而言，半導體裝置如M0S電晶體係形成於該半導體基板及一可能形成於該半導體裝置與該基板上之一絕緣層上，具有半導體裝置之該層及/或其上之該絕緣層即稱為一下層。該第一蝕刻停止薄膜2為一如SiN的薄膜，其可在形成一渠溝時令蝕刻停止；該第一層間介電質3為一如Si〇2的薄膜其具備進行CMP之機械強度。該第一餘刻停止薄膜2及該第一層間介電質3即稱為一第一絕緣層。其次’將該光阻圖案形成於該第一層間介電質3上，以作為傳統乾蝕刻之光罩；蝕刻該第一層間介電質3及該第一蝕刻停止薄膜2，以形成該第一渠溝3a。該第一渠溝3a即稱為一第一凹形部分。其次’以濺鍍法將該第一屏蔽金屬薄膜4及該種金屬 (未顯示）形成於該第一層間介電質3上及該第一渠溝3& 内；此處，該第一屏蔽金屬薄膜4為一可防止該互連線材料擴散之屏蔽金屬薄膜，如Ta/TaN及TiN。該種金屬（未顯示 )為一促進成為互連線材料之銅的電鍍生長之薄膜。其次，以該電解電鍍法在該種金屬上形成該銅5 ;接著，將該鋁6或含鋁之該材料（例如含銅約〇 · 5 %之銅化鋁等）形於該銅5上。

第21頁 1227040 修正曰案號 92117594 五、發明說明（13) 就圖4 A之情形而言，該熱處理係在預定溫度下進行，故該銅5與該鋁6可完全形成合金，以成為如銅一紹合金7之固態溶液，此情形示於圖4B。接著，以CM P法移除該銅一紹合金7及在該第一層間介電質3上之該第一屏蔽金屬薄膜4，故該第一銅一鋁】連^ 7a形成於該第一渠溝3a内。該第一銅一鋁互連線7&即稱為一第一導電部分；而無該第一屏蔽金屬薄膜4之該第一銅'一鋁互連線7a部分稱為一第一金屬部分，此情形示於圖代。之後，重複相同程序，即可形成所欲之具多層互連線結構之一半導體裝置。 " 圖5為表示在本發明該半導體裝置之製造方法之該實施例中，於進行CMP後形成合金之該方法截面圖。首先，如圖5A所示，將該第一蝕刻停止薄膜2 wSiN及該第一層間介電質3如Si〇2依序形成於該基板1上；其次，將該光阻圖案形成於該第一層間介電質3上，以作為乾蝕刻之,:，對該第一層間介電質3及該第一银刻停止薄膜2進 =Ιΐϊ屈以形成該第一渠溝3a;接著，以濺鍍法將上及薄Λ4及該種金屬（未顯示）形成於該第-上：二渠溝33内；接著，以該電㈣以該接言著在在該第-屏蔽金屬薄膜4上之銅係鬼h除，接者，在預定溫度進行熱處理，結果該之固之 =該銘6可完全形成合金，以成為如銅 ' 固L /谷液，此情形示於圖5C。第22頁 1227040 銮號 92117594 ±_Ά 曰修正五、發明說明（14) 接著，以C Μ P法移除該銅一銘合金7及在該第一層間介電質3上之該第一屏蔽金屬薄膜4，故該第一銅_鋁互連線 7a形成於該第一渠溝3a内，此情形示於圖μ。之後，重複相同程序，即可形成所欲之具多層互連線結構之一半導體裝置。藉由此些方法，在不使被埋入之銅性質劣化的情況下’可簡易且確實地形成該銅鋁合金；而該銅鋁合金可避免由該空隙缺陷所引起之可靠性降低。然而，與該鋁6之厚度或包含形成於該銅5上之鋁的該 $枓有關之合金中鋁含量、及該熱處理條件，均將影響本，，效應。因此，吾人將進行下列測試以設定所欲之鋁 S置與熱處理條件。少並ίίϊ鋁含量比例，當該鋁含量太低時，擴散係數減制效庫Ϊ，故此例中並未能得到對該輸送現象充分的抑之電之，當該銘含量過高時，其電阻實質上即為銘 ’故此例中使用銅互連線之價值將消失。係圖。此為，表:„主含量、該產率及該熱處理時間之間的關趣品質ΪΪ =表；含量互異之各樣品，而縱軸代表-示之熱處』時門納Ϊ f圖對應如該圖右侧方塊中所標與銘形成小==度為7°〇⑽。如圖7所示：當銅不造成im2面：銘薄膜厚度之合金時，對產率並薄膜厚声當鋼與銘形成大於或等於4〇⑽銘的鋼（；7之中、金時铭，夂使產率提高。在此例中，含4。⑽銘圖7中銅-銘（紹：40 nm))之含銘百

IH

第23頁翻

案號92117RQ」 1227040 五、發明說明（15) 子％，故合金中之含銘百分於此外，當製造鋁合+拄原子/ v 金時’機械強度增加，曰莫雷许隊低；因此，由抑制該互遠二刀^導電度降更進一步遠到LST路/線4在縱方向上導電度降低及含量。 *之機械強度的觀點，吾人必須規定鋁為測試該鋁含量，Μ 丁糾士、+ _ I w 來考槐α 。f春以下列方法製備樣品（編號1至7及膜考：：）：先’以電解電鍍法形成該0 膜鑄成人金，以成A婵…處將其與60至100 nm的鋁薄及薄板電阻，其結果如圖8A、8BA18所示。係數 ’為表示鋁薄膜厚度、電阻係數及熱處理條件間之 j糸圖。此處’該橫軸為鋁薄膜厚度，而縱軸電阻係數；空心圓形砉蟑I去掸σ ^ 门々分银。口之 # Λ °γ ί μ ^ ^ 考樣σπ，實心圓形表熱處理條件為在350 C (攝氏度數）進行3〇分鐘之樣品，實心熱處理條件為在350 t進行}小時之樣品，實心三曼*表處理條件為在3 3 5 °C進行1小時之樣品，實心方彡: 條件為在3G(TC進行H、時之樣品。f Μ表熱處理圖8Β為表示鋁薄膜厚度、薄板電阻係數及熱處理條間之關係圖，圖8Β中之符號意義與圖8Α中者相同。圖18為說明圖8Α及8Β中各樣品之熱處理條件及特性表0 _ 通常，較高的熱處理溫度有助於製造合金；然而，卷該熱處理温度過高時，可預期如此將對形成於該互連線; 下之裝置如M0S電晶體造成不良影響；此外，如圖8Α、、及

五、發明說明（16) 18所示，吾人發現當熱處理溫度高阻此，該熱處理溫度須限制於低溫。 P日加。因在圖8A、8B及18中，, 办 °C。 u ”、、外理溫度係小於或等於3 〇0 再者’若該銅一 I呂合合$ 電阻之1 5仵，則兮鈉4 ^電阻因該熱處理而變成純銅之薄膜厚呂度合其⑵=…薄板或等於1〇〇“，而由導電；之觀VA人Λ厚度係小於公査* 藏又之觀點來看，合金中的含|呂百原子％’因為在合金（互連線）中1_Α: 4膜厚度相當於1〇原子％含鋁百分率。送規ί者’在溫度高於或等於270。。下’銅將軟化且出現運、 ’故合意之熱處理溫度小於或等於2 7 0 °C。。圖1 0為表示熱處理溫度與銅互連線内之鋁濃度間的關扃刼i橫軸表該熱處理溫度，而縱轴表鋁濃度。吾人發現原=广理溫度高於或等於2〇〇〇c下，銅互連線含有大於〇· ι 27η。％之鋁濃度，如圖1〇所示。因此，溫度範圍200 °c至 C為適當之熱處理溫度。 f# 1為貫在上述實驗中銅與鋁確形成合金，將該樣品編、、2、5中之銅鋁深度曲線以SIMS測量之。此處樣品編號 1227040 案號 92117594 五、發明說明（17) 曰修正、處理條件在35〇t持續6〇分鐘者；熱處理條件在350 °C持續60 熱處理條件在350

1為鋁薄膜厚度600A 樣品編5虎2為紹薄膜厚度人分鐘者；樣品編號5為鋁薄膜厚度8〇〇 A : °C持續30分鐘者’其結果示於圖9。圖9A、9B及9C為表示分別矣—笨刀別表不樣品編號1、2、5 Φ夕钮 t：及銅的深度曲線圖，橫轴表自各樣品該表中之銘而縱軸表各元件之濃度。#瞻至9(:所示，各樣品2銘係均勻分佈於該深度方向，故吾人發現：以本發明之該方法，不僅可在該表面將合金製成該互連線，亦可在整個互連線及整個通孔内進行。藉由對銅及鋁（或含鋁之材料）進行熱處理，銅可於低溫下與鋁鑄成合金，此處，鋼係以電鍍法形成於該渠溝或該通孔；而链則以濺鍍法形成於銅上。因此，可藉降低该互連線材料之擴散係數以抑制材料移動，如此可避免於進行形成該互連線後之熱處理時，伴隨熵平衡而產生之空隙缺陷，故可提升該互連線之可靠性。此外，未於該銅互連線下反而於其上形成鋁或含鋁之材料，可增加該渠溝或該通孔之深寬比；換言之，被埋入之銅的性質將永不劣化，且可避免因被埋入銅之損耗所產生之空隙缺陷。再者，因鋁或含鋁之材料係形成於銅上，其乃位於鋁所形成之層之較低層中，故吾人不需使用具有良好性質埋入銅之設備；繼之，本發明此法即可應用於製造尺寸小於或等於 0.2/zm之該互連線或該通孔方面。圖19為表示當進行如圖4B或5C之銅一鋁合金製造程序第26頁 1227040

案號 92117501 五、發明說明（18) 中，在該銅一銘合金内熱處理時間與㉟反應厚度間之關係，命橫軸表熱處s時p曰1，而縱軸表該銅互連線内之銘反庳 =。此處，該「純叙」曲線（空心圓形者）顯示如祕及5B之該銅鋁合金内之鋁6類的鋁源為純鋁；而該「銅—〇 =」曲線（空心方形者）顯示該銅鋁合金内之鋁源為含 0.5%鋁之銅。如圖19所示：當使用為含〇 5%鋁之銅而非圖4A及5B中所示之純鋼時，含0.5 %紹之銅之銘反應厚度較純鋁者為薄；因此，當鋁中含鋁以外之金屬時，其在銅互連線内對銅的反應將較純鋁緩慢，且令該銅一鋁合金均句陡變差。因此，权合意的鋁源為純鋁而非鋁與其他金屬之合金。、上述實施例之範例將參照附圖詳細說明之。【第一範例】圖11至1 4為上述實施例中第一範例之截面圖。在此例中’本發明之合金製造程序將應用於該單一鑲嵌程序。 ^ 首先，如圖11A所示，以該CVD程序將該第一蝕刻停止薄膜2及該第一層間介電質3依序形成於該基板丨，此處， M^S電晶體等形成於該基板1上；其次，將抑制暴露反射之抗^射薄膜及化學增強阻劑塗佈於該第一層間介電質3上；接著’利用KrF光钱刻進行曝光及顯影，以形成該第一渠溝 3a之光阻圖案（未顯示）；接著，（乾）蝕刻該第一渠溝 3a及該第一蝕刻停止薄膜2以形成該第一層間介電質3，該第一渠溝3a穿過該第一蝕刻停止薄膜2及該第一層間介電質 3，之後，以氧氣電漿灰化法及使用有機移除劑以期消弭該

第27頁 1227040 --Ά, 92117594 年曰日铬心五、發瓶明（19) ' _ ' -- 乾蝕刻殘留物之溼處理法，以移除該光阻圖案及該抗反射薄膜。順道一提，該第一蝕刻停止薄膜2及該第一層間介電質3之材料並未限定於特殊材料，其可選自對乾蝕刻具有充分選擇比例之材料組合，這些材料係選自s i 〇2、s丨Ν、 S i ON、S i C及該低介電性薄膜等。對於圖11 A之情況，該第一屏蔽金屬薄膜4係以濺鍍法而形成於該第一層間介電質3上及該第一渠溝仏内；該第一屏蔽金屬薄膜4係由Ti、TiN、Ta、TaN、WN等之該單一層薄膜或結合此些之雙層或多層薄膜所組成，例如··該第一屏蔽金屬薄膜4為薄膜厚度約20 nm/20 nm之Ta/TaN ;其次，將100 nm之種金屬以濺鍍法形成於該第一屏蔽金屬薄膜4 上，接著’以電解電鑛法形成6〇〇 nm之銅5以將銅埋入該第一渠溝3a内。此情況示於圖11B。其次，進行製造合金程序；如上所述，鋁為適合與銅禱成合金之材料’此處’該紹6或該含6 0 n in紹之材料係形成於該銅5上，此情況示於圖11 c。之後’進行該熱處理以形成合金。如前所述，較佳熱處理溫度為自200 °C至270 °C，若在250 t至270 °C更佳，故該銅5可與該鋁6完全鑄成合金，而成為該銅一鋁合金7形式之固態溶液，此情況示於圖11D。接著，以CMP法移除該銅一鋁合金7及該第一層間介電質3上之該第一屏蔽金屬薄膜4，因此，即在該第一渠溝3a 内形成該第一銅一鋁互連線7a，此情況示於圖11E。

順便一提，進行CMP後之合金形成方法亦可用於如圖5A

第28頁 1227040 _ 案號92117594_年月日修正 > 五、發明說明（20) 至5D中。首先，關於圖11B之情況，以該CMP法移除該第，屏蔽金屬薄膜4上之銅5 ;其次，將該鋁6或該含鋁材料形成於該第一屏蔽金屬薄膜4上；接著，進行該熱處理以形成合金，故在該第一渠溝3a内之該銅5可與該鋁6完全鑄成合金，而成為一銅一鋁合金7形式之固態溶液；之後，以該 CMP法移除該鋁6及該第一層間介電質3上之該第一屏蔽金屬薄膜4，因此，即在該第一渠溝3a内形成該第一銅一鋁互連線7a。此情況亦同於圖11E所示者。如圖11E所示，利用該CVD法將該第二蝕刻停止薄膜8及該第二層間介電質9依序形成於該第一層間介電質3及該第一銅一紹互連線7a上；其次，將該抗反射薄膜及該化學增強阻劑塗佈於該第二層間介電質9 ;接著，進行藉該KrF光餘刻法之顯影及曝光’以形成該通孔9a之該光阻圖案（未顯示）；接著，（乾）蝕刻該第二層間介電質g及該第二蝕刻停止薄膜8，以形成該通孔9a，該通孔9a穿越該第二層間介電質9及該第二蝕刻停止薄膜8 ;之後，以氧氣電漿灰化法及使用有機移除劑以期消弭該乾餘刻殘留物之溼處理法’以移除該光阻圖案及該抗反射薄膜。順便一提，該第一蝕刻停止薄膜2及該第一層間介電質3之材料並未限^於特殊材料，其可選自對乾蝕刻具有充分選擇比例之材料组合，這些材料係選自s%、SiN、Si0N、Sic及該低介電性薄膜等。此情況示於圖12A。關於圖1 2 A之情況，該第二屏蔽金屬薄膜丨〇係以濺铲法形成於該第二層間介電質9上與該通孔9&内，而該第二^蔽

第29頁 1227040 修正案號 92117594 五、發明說明（21) 金屬薄膜10係由Ti、TiN、Ta、TaN、WN等之該單一層薄膜或結合此些之雙層或多層薄膜所組成，例如：該第二屏蔽金屬薄膜10為薄膜厚度約2〇 nm/2〇 nm iTa/TaN，此情況示於圖12B。 /其次’以該濺鑛法將厚度1〇〇 nm之該種金屬（未顯示 )形成於該第二屏蔽金屬薄膜丨〇上；接著，以電解電鍍法形成600 nm之銅U以期將鋼埋入該通孔仏内。此情況示於之後，可如圖11所說明之方式進行該合金製造程序； d而，為抑制互連線間之材料運輸，將任一彼此相鄰之該 j線鑄成口金即已足夠；此匕外，為抑制該互連線與該通 Λ i ί材料運輸’將任一該互連線及與其相鄰之該通孔鑄口即已足夠。故將所有互連線與通孔製成合金並非必例或更大銅鑄成為 2 0 : 1 該通孔然之材料係數增形成該計及其如：當 )彼此合金；或更大中所包而，當運輸極加時，互連線更可取该寬互連線與該細互連線（連接時此外， )彼此含之鋼該互連不易發並不希合金。之特性，希望當該寬連接時鱗成合線間之生。在望形成因此，等，接如面積比為2 0 : 1 能將至少一互連線中所包含之通孔（如面積比少該互連線及至互連線與該細，希望能將至金。面積比例不夠此例中，當吾該合金；故吾最好考慮整個著再決定哪些大時，該互連線人應避免該電阻人並非一直希望半導體裝置之設互連線或通孔須

第30頁 1227040 _案號__9jl 17594_年月日你不_ 五、發明說明（22) 鱗成合金。關於圖1 2C之情況，利用CMP法將該銅11及該第二層間介電質9上之該第二屏蔽金屬薄膜1〇移除；接著，將連接至該第一銅一鋁合金互連線7 a之該通孔11 a形成於該第二層間介電質9上，此情況示於圖12D。其次’利用該CVD法將該第三餘刻停止薄膜1 2及該第三層間介電質13依序形成於該第二層間介電質9及該通孔na 上；接著，將該抗反射薄膜及該化學增強阻劑塗佈於該第三層間介電質1 3 ;之後，進行藉該KrF光蝕刻法之顯影及曝光’以形成該第二渠溝1 3a之該光阻圖案（未顯示）；接著，（乾）蝕刻該第三層間介電質1 3及該第三蝕刻停止薄膜12，以形成該第二渠溝13a，該第二渠溝13a穿越該第三層間介電質1 3及該第三蝕刻停止薄膜1 2 ;之後，以氧氣電槳灰化法及使用有機移除劑以期消弭該乾蝕刻殘留物之澄處理法，以移除該光阻圖案及該抗反射薄膜。順便一提，該第三餘刻停止薄膜丨2及該第三層間介電質丨3之材料並未限疋於特殊材料，其可選自對乾蝕刻具有充分選擇比例之材料組合，這些材料係選自s i〇2、si N、si 0N、s i C及該低介電性薄膜等。此情況示於圖1 3 A。一其次，以濺鍍法將該第三屏蔽金屬薄膜14形成於該第二層間介電質13上與該第二渠溝i3a内，而該第三屏蔽金屬薄膜14係由Ti、TiN、Ta、TaN、WN等之該單一層薄膜或結合此些之雙層或多層薄膜所組成，例如：該第三屏蔽金屬薄膜14為薄膜厚度約20 nm/20 nm之Ta/TaN ;其次，將1〇〇

第31頁 1227040 五、發明說明（23) 咖之種金屬（未顯示）以賤錢法形成於該第三膜14上。此情況示於圖13B。一 wm獨符之後進行合金製造程序。將該鋁16或含6〇㈣鋁之該材料形成於該銅1 5上，此情況示於圖1 3 C。其次則進行熱處理以形成合金。如圖丨丨所說明者，較佳熱處理溫度為自20(TC至27(TC，若在25(rc至27〇^更故該銅15可與該紹16完全鑄成合金，而成為該銅一鋁合金17形式之該固態溶液，此情況示於圖14八。接著，以該CMP法移除該銅一鋁合金17及該第三層間介電質13上之該第三屏蔽金屬薄膜14，因此，溝13a内形成該第二銅一鋁互連線17a，此情況示^圖其後，藉重複相同程序，即可形成一具令人滿意之多層互連線結構的半導體裝置。如此’根據本發明該半導體裝置之製造方法，該銅一 ^合金係於形成該鋁或在銅埋入之該渠溝或該通孔内包含、呂t之熱處，而形成；因此，抑制傳統技術中該空隙缺陷 =1生及可靠性之降低，可由抑制互連線彼此間及該互連命i ί通孔間之移動而達成。鋁或一含鋁材料並非形成於 :乂溝或該通孔内，而是形成於埋入該渠溝或該通孔内之二；f ’因此’可抑制被埋入銅性質之劣化；此外，亦可抑二0由鋼原子之輸送現象所引起的該空隙缺陷之發生。【第二範例】 ^ 1 5至1 7為表示該上述實施例之第二範例的部分截面此例中’本發明之合金製造程序係應用於該通第一

麵第32頁 1227040 修正案號 92117594 五、發明說明（24) 雙重鑲嵌程序圖15A至15E中程序之說明將省略，因圖15A至15E中之程序與圖11A至11E中者相同。如圖15E所示，利用該CVD法將該第二蝕刻停止膜8、該第二層間介電質9、該第三蝕刻停止膜丨2、該第三層間介電質13依序形成於該第一層間介電質3及該第一銅—鋁互連線 7a上’該第三餘刻停止膜12係用以停止該第二渠溝13a之乾姓巧；其次’（乾）蝕刻該第三層間介電質13 ;該第三蝕刻停止薄膜1 2及該第二層間介電質9，以形成該通孔9 a，該通孔9a穿越該第三層間介電質13、該第三蝕刻停止薄膜12 及該第二層間介電質9。此情況示於圖丨6A。順便一提’該第二餘刻停止薄膜8、該第二層間介電質 9、該第三敍刻停止薄膜丨2及該第三層間介電質丨3之材料並未限定於特殊材料，其可選自對乾蝕刻具有充分選擇比例之材料組合，這些材料係選自Si〇2、SiN、Si〇N、siC及該低介電性薄膜等。 ,關於圖1 6A之情形，將光阻圖案（未顯示）形成於用以形成該第二渠溝1 3a之該第三層間介電質1 3上；其次，（乾 )餘刻該第三層間介電質1 3至作為蝕刻停止器之及該第三 #刻停止薄膜12，以形成該第二渠溝丨3a ;其後，除去已經過曝光之該第三蝕刻停止薄膜丨2及該第二蝕刻停止薄膜8。此情況示於圖1 6B。、接著，以濺鍍法將該第三屏蔽金屬薄膜14形成於該第二層間介電質13上與該通孔9a内，而該第三屏蔽金屬薄膜第33頁 1227040

案號 92117594 五、發明說明（25) 2係ri二iN:Ja、TaN、WN等之該單一層薄膜或結合此些之j層或多層薄膜所組成，例如：該第三屏蔽金屬薄膜 14為薄膜厚度約20 nm/20 nm<Ta/TaN ;其後，將1〇〇 nm之種金屬（^顯示）以該㈣法形成於該第三屏蔽金屬薄膜 14上，接者，以電解電鍍法形成6〇〇 nm之銅15以期將銅埋入該第=渠溝13a與該通孔9a内。此情況示於圖16C。接著’可如圖11C所說明之方式進行該合金製造程序。將该鋁16或含60 nm鋁之該材料形成於該銅15上，此情況示於圖16D ;其後，進行熱處理以形成合金，較佳熱處理溫度為自20 至27 0 °C，若在2 50 t至2 70 °C更佳，故該銅15可與該鋁16完全鑄成合金，而成為該銅一鋁合金17形式之該固態溶液，此情況示於圖1 7A。接著’以該CMP法移除該銅一鋁合金17及該第三層間介電質13上之該第三屏蔽金屬薄膜14，因此，該第二銅一鋁互連線1 7a與連接至該第一銅_鋁互連線7a之該通孔即分別形成於該第二渠溝13a與該通孔9a内，此情況示於圖17B。其後，藉重複相同程序，即可形成一具令人滿意之多層互連線結構的半導體裝置。如此，根據本發明該半導體裝置之製造方法，該銅一紹合金係於形成該鋁或在銅埋入之該渠溝或該通孔内包含鋁後之熱處理而形成；因此，抑制傳統技術中該空隙缺陷之發生及可靠性之降低，可由抑制互連線彼此間及該互連線與該通孔間之移動而達成；特別地，該第二範例之該結構、a亥互連線及該通孔係同時形成，故前熱處理易使銅原

第34頁 1227040 顧92117遍曰修正五、發明說明（26) __ 子之該運輸（移動）發生’在此陷。然而，因該通孔與該互連線兩^ 2易產生空隙缺可確實抑制該材料移動（運輪）；二由合金所製成，故埋入銅前所用之形成鋁薄膜的方法三在圖2A至3B所示及該互連線埋人極為困冑H =要同時將該通孔僅可抑制被埋入鋼性質之劣化，發明之方法中，不生。買之劣化亦可抑制該空隙缺陷之產該通：二例係基於雙重金屬鑲嵌程序之-的冑重金屬鑲嵌程序而說明之；然而，吾人可將關方法^硬光罩程序及其餘雙重金屬鎮嵌程序者應用於相同本發明可避免因形成互連線後之熱處理而產生銅原子移動所引起之缺陷，故可提高該互連線之可靠性。理由如下。藉銘或於銅的電鑛生長或銅的CMP程序後所形成之含紹金屬材料之熱處理，銅與鋁之合金可於低溫下形成；因此即使於形成4互連線後進行該熱處理，亦可避免伴隨熵平衡而發生之銅移動，故可抑制空隙缺陷之產生。此外，本發明可避免被埋入銅性質之劣化。理由如下。用以形成合金之鋁或含鋁材料係形成於埋入該渠溝或该通孔之銅上，而非在該渠溝或該通孔内，因此決不會增加該渠溝或該通孔之深寬比；此外，吾人在將銘或含銘材料形成於銅上時，並不需要使用具有良妤性質埋入銅之設

第35頁 1227040 案號 92117594 Λ_η 曰修正五、發明說明（27) // m之該微細互備；其次，本發明可應用於小於或等於0 連線及該通孔上。 iiii 第36頁 1227040

圖7為表示鋁含量、產率及熱處理時間之間的關係圖8 A為表示鋁薄膜厚度、電阻係數及熱處理條件間之關係圖；圖8B為表示鋁薄膜厚度、薄板電阻係數及熱處理條件間之關係圖；圖9A、9B及9C為表示分別表示樣品編號1、2、5中之 I呂及銅之深度曲線圖；圖1 0為表示熱處理溫度與銅互連線内之鋁濃度間的關係圖； % 圖11 A至11E為表示該實施例之第一範例的部分截面圖1 2 A至1 2 D為表示該實施例之弟一乾例的部分截面圖；圖1 3 A至1 3 C為表示該實施例之第一範例的部分截面圖；

1227040 圖式簡單說明圖1 4A至1 4B為表示該實施例之第一範例的部分截面圖，圖15A至15E為表示該實施例之第二範例的部分截面圖，圖1 6A至1 6D為表示該實施例之第二範例的部分截面圖，圖1 7A至1 7B為表示該實施例之第二範例的部分截面圖；圖18為說明圖8A及8B中各樣品之熱處理條件及特性 Ο表圖1 9為表示在銅互連線内之熱處理時間與鋁反應厚度間之關係圖。元件符號說明： 1〜基板 2〜第一钱刻停止薄膜 3〜第一層間介電質 3a〜第一渠溝

第38頁

Claims

1227040 六、申請專利範圍 1. 一種半導體裝置，包含：一下層，其形成於一基板之上；一第一絕緣層，其形成於該下層上；及一第一導電部分，其形成於穿越該第一絕緣層而至該下層之一第一凹形部分；其中該第一導電部分包含：一第一屏蔽金屬層，其形成於該第一凹形部分之一側壁及一底面上；及一第一金屬部分，其係形成於該第一屏蔽金屬層上，使得其餘之該第一凹形部分為該第一金屬’部分所填滿；且該第一金屬部分包含由銅及铭所組成之一第一合金。 2. 根據本發明申請專利範圍第1項之半導體裝置，其中該第一合金中之含鋁百分率為0.1至10原子％。 3. 根據本發明申請專利範圍第2項之半導體裝置，更包含：一第二絕緣層，其形成於該第一絕緣層及該第一導電部分上；及

一第二導電部分，其形成於穿越該第二絕緣層而至該第一導電部分之一第二凹形部分；其中該第二導電部分包含：一第二屏蔽金屬層，其形成於該第二凹形部分之一侧壁及一底面上；及一第二金屬部分，其係形成於該第二屏蔽金屬層上，使得其餘之該第二凹形部分為該第二金屬部分所填滿；且

第39頁 1227040 六、申請專利範圍該第二金屬部分包含由銅及鋁所組成之一第二合金；該第二導電部分為一互連線及一通孔其中之一；且該第二合金中之含鋁百分率為0.1至10原子％。 4 · 根據本發明申請專利範圍第3項之半導體裝置，其中該第一導電部分及該第二導電部分中較大者與另一者之面積比係大於或等於20。 5. 根據本發明申請專利範圍第2項之半導體裝置，其中該第一導電部分之電阻係低於當該第一金屬部分含鋁時之該第一導電部分者。 6. 根據本發明申請專利範圍第5項之半導體裝置，其中該第一凹形部分之深寬比大於或等於2。 7· 根據本發明申請專利範圍第6項之半導體裝置，其中該第一導電部分之寬度小於或等於0.18/zm，該第一導電部分之深度大於或等於0.3/zm，該第一屏蔽金屬層之厚度大於或等於0.01 //in，以期使該第一金屬部分形成於該第一凹形部分内。 8. 一種半導體裝置之製造方法，包含步驟：

(a) 將含銅之一第一導電部分埋入形成於一基板上方之一下層上之一第一絕緣層； (b) 在該第一導電部分形成一含銅之額外金屬薄膜； (c) 進行熱處理，以製造該第一導電部分上之銅及該額外金屬薄膜上之鋁兩者之合金；以及 (d )移除該第一絕緣層及該第一導電部分上之材料，使得該第一部分為一互連線及一通孔其中之一。

第40頁 1227040 六、申請專利範圍 9·根據本發明申請專利範圍第8項之半導體裝置之製造方法，其中該步驟（a )包含步驟： (al)形成一第一凹形部分，其穿越該第一絕緣層而至該第一絕緣層上之該下層； (a2) 在該第一絕緣層及該第一凹形部分之一側壁及一底面上形成一第一屏蔽金屬薄膜；以及 (a3)在該第一屏蔽金屬薄膜上形成一第一金屬薄膜，以使其餘之該第一凹形部分為該第一金屬薄膜所填滿。 10· 根據本發明申請專利範圍第9項之半導體裝置之製造方法，其中該步驟（b)包含步驟： (b 1)在該第一金屬薄膜上形成該額外金屬薄膜；該步驟（d )包含： (dl)移除該第一屏蔽金屬薄膜、該第一金屬薄膜、及該額外金屬薄膜，其均於該第一絕緣層及該第一導電部分上經過熱處理。 11. 根據本發明申請專利範圍第9項之半導體裝置之製造方法，其中該合金之含鋁百分率為0. 1至1 0原子％。 12. 根據本發明申請專利範圍第11項之半導體裝置之製造方法，其中該步驟（c)中之該熱處理係於20 0 °C至270 °C溫度範圍内進行。 13. 根據本發明申請專利範圍第1 2項之半導體裝置之製造方法，其中該合金之電阻係低於當該合金含鋁時之該合金者。

第41頁 1227040 六、申請專利範圍 14· 根據本發明申請專利範圍第1 3項之半導體裝置之製造方法，其中該第一凹形部分之深寬比係大於或等於 15. 製造方法 μ m，該第該第期使該第 16. 製造方法 (a4) 至該第一 (a5) 一底面上 (a6) 膜，以使滿；以及 (a7) 之該第一 17. 製造方法 (b2) 額外金屬根據本發明申請專利範圍第1 4項之半導體裝置之，其中該第一導電部分之寬度係小於或等於〇. 1 8 一導電部分之深度大於或等於0.3#m，一屏蔽金屬薄膜之厚度大於或等於0.01 /zm，以一金屬部分形成於該第一凹形部分内。根據本發明申請專利範圍第8項之半導體裝置之，其中該步驟（a )包含步驟：形成一第一凹形部分，其穿越該第一絕緣層而絕緣層上之該下層；在該第一絕緣層及該第一凹形部分之一側壁及形成一第一屏蔽金屬薄膜；在該第一屏蔽金屬薄膜上形成一第一金屬薄其餘之該第一凹形部分為該第一金屬薄膜所填移除在該第一屏蔽金屬薄膜及該一導電部分上金屬薄膜。根據本發明申請專利範圍第1 6項之半導體裝置之，其中該步驟（b )包含步驟：在該第一金屬薄膜及該第一導電部分上形成該薄膜；

第42頁 1227040

六、申請專利範圍該步驟（d)包含： (d2)移除該第一屏蔽全屬望 a^^^^ 專膜及該額外金屬薄膜，八Θ於该弟一絕緣層及該第一導 1n 禾等冤部分上經過埶處理。製、Λ:ί ί μ w11 ^16項之半導體裝置之 u方法，其中該合金之含鋁百分率為〇1至1〇原子％。，19·根據本發明申請專利範圍第18項之半導體裝置之製造方法，其中該步驟（c)中之該熱處理係於2〇(rc至270 °C溫度範圍内進行。、2 0 ·根據本發明申請專利範圍第1 9項之半導體裝置之製造方法’其中該合金之電阻係低於當該合金含鋁時之該合金者。 21 ·根據本發明申請專利範圍第2 〇項之半導體裝置之製造方法，其中該第一凹形部分之深寬比係大於或等於 2 〇 22·根據本發明申請專利範圍第21項之半導體裝置之製造方法，其中該第一導電部分之寬度係小於或等於〇 · 1 8 u m ^ 該第一導電部分之深度大於或等於〇,3//m，該第一屏蔽金屬薄膜之厚度大於或等於0.01 /zm，以期使該第一金屬薄膜形成於該第一凹形部分内。

第43頁