JPH07122639A - 多層配線構造の形成方法 - Google Patents

多層配線構造の形成方法

Info

Publication number
JPH07122639A
JPH07122639A JP27073593A JP27073593A JPH07122639A JP H07122639 A JPH07122639 A JP H07122639A JP 27073593 A JP27073593 A JP 27073593A JP 27073593 A JP27073593 A JP 27073593A JP H07122639 A JPH07122639 A JP H07122639A
Authority
JP
Japan
Prior art keywords
forming
film
wiring structure
deposited
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27073593A
Other languages
English (en)
Inventor
Yumiko Kouno
有美子 河野
Nobuyuki Takeyasu
伸行 竹安
Hidekazu Kondo
英一 近藤
Hiroshi Yamamoto
浩 山本
Tomohiro Oota
与洋 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JFE Steel Corp
Original Assignee
Kawasaki Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Steel Corp filed Critical Kawasaki Steel Corp
Priority to JP27073593A priority Critical patent/JPH07122639A/ja
Publication of JPH07122639A publication Critical patent/JPH07122639A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 ヴィアプラグに対する上層Al配線のカバレ
ッジを向上させる多層配線構造の形成方法を提供するこ
とにある。 【構成】 下層Al配線10上の酸化シリコン膜11に
穿設されたヴィア孔内に、化学気相成長によってAlを
堆積させ、ヴィアプラグ13を形成する。次に、酸化シ
リコン膜11びヴィアプラグ13の表面に下地金属15
を連続的に、或いは島状に堆積させる。これによって、
ヴィアプラグ13の外縁部とヴィア孔の側壁との間に形
成される空隙部14に、この下地金属15を充填する。
次に、この表面に対し、Al或いはAl合金を堆積さ
せ、溶融・再固化させることにより、酸化シリコン膜1
1の上層に上層Al配線を形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ヴィア孔に金属を埋め
込むことにより、各層間を接続して多層構造を形成する
多層配線構造の形成方法に関する。
【0002】
【従来の技術】近年、半導体素子の高密度化、高集積化
にともない多層配線技術が注目されている。この多層配
線構造において、異なる層の金属配線間を接続する技術
に、埋め込みヴィア構造を用いたものがある。この構造
は、層間絶縁膜にヴィア孔を設け、このヴィア孔内に金
属を埋め込み、ヴィアプラグを形成するものであり、こ
のヴィアプラグによって、上層配線層と下層配線層とを
接続する。
【0003】このヴィアプラグを形成する方法として
は、化学気相成長法による選択CVD(Chemical Vapor
Deposition)法によって、ヴィア孔内にAlもしくはA
l合金を埋め込む方法が提案されている(特開平3−2
91920)。
【0004】また、上下層のAl合金配線間を、選択A
l−CVDで形成したAlプラグで、異種金属界面が存
在しないように接続した多層配線構造が提案されている
(特開平5−198685)。
【0005】
【発明が解決しようとする課題】図8(a)に、CVD
法によってヴィア孔内にヴィアプラグを形成した状態を
示す。このように、ヴィア孔50の内部にヴィアプラグ
51の頭部が位置する場合には、上方に突出する山型に
形成されたヴィアプラグ51頭部の裾野の部分と、ヴィ
ア孔50の側壁との間に、空隙部52が形成されること
になる。このように、空隙部52が形成された状態で、
層間絶縁層53上に上層配線54を形成すると、図8
(b)に示すように、上層配線54のカバレッジがこの
空隙部52の近傍で低下し、EM(エレクトロマイグレ
ーション)耐性が悪化するなどの問題点があった。
【0006】本発明は、このような課題を解決すべくな
されたものであり、その目的は、ヴィアプラグに対する
上層配線のカバレッジを向上させる多層配線構造の形成
方法を提供することにある。
【0007】
【課題を解決するための手段】そこで、本発明の一方の
主な多層配線構造の形成方法は、半導体基板の表面に形
成された下層金属配線上の層間絶縁膜に穿設されたヴィ
ア孔内に、化学気相成長によって選択的にAl若しくは
Al合金を堆積させ、ヴィアプラグを形成する第1の工
程と、この層間絶縁膜およびヴィアプラグ上に、直接に
又は他の層を介して、300℃以上の基板温度でAl若
しくはAl合金を堆積させて、上層金属配線を形成する
第2の工程とを含んで構成する。
【0008】また、この他の層は、層間絶縁膜およびヴ
ィアプラグの表面に堆積させた下地金属であることが好
ましい。なお、この下地金属は、50mm以下さらに好
ましくは25mm以下の膜厚に形成することが望まし
い。
【0009】本発明の他方の主な多層配線構造の形成方
法は、半導体基板の表面に形成された下層金属配線上の
層間絶縁膜に設させたヴィア孔内に、化学気相成長によ
って選択的にAl若しくはAl合金を堆積させ、ヴィア
プラグを形成する第1の工程と、この層間絶縁膜および
ヴィアプラグ上に、直接に又は他の層を介して、Al若
しくはAl合金を堆積させる第2の工程と、第2の工程
で堆積させたAl若しくはAl合金を400℃以上の温
度に加熱して流動化させて、上層金属配線を形成する第
3の工程とを備えて構成する。
【0010】また、この場合も前述した他の層は、層間
絶縁膜及びヴィアプラグの表面に堆積させた下地金属で
あることが好ましい。なお、この下地金属は、50mm
以下さらに好ましくは25mm以下の膜厚に形成するこ
とが望ましい。
【0011】いずれの方法においても、この下地金属
は、 (a)Si,Ge,Sn,P及びAsのいずれかの元素 (b)4A族元素から選ばれた元素 (c)3A,5A,6A,7A及び8族元素から選ばれ
た元素 (d)Cu,Ag及びAuのいずれかの元素 のうち、一種で形成するか、或いは(a)〜(d)を複
数種含んで形成することが望ましい。
【0012】また、これらの各工程は、半導体基板の表
面を大気雰囲気中に曝すことなく連続して行うことが望
ましい。
【0013】
【作用】ヴィア孔内にヴィアプラグを形成した場合、こ
のヴィアプラグは山型に形成されることとなり、このヴ
ィアプラグ頭部の裾野の部分となる外縁部とヴィア孔の
側壁との間に空隙部が形成されてしまう。そこで、この
上に上層金属配線を堆積させる際、基板温度を高くして
堆積させるか、或いは堆積後に基板を加熱することで、
堆積させたAl等の流動性・ぬれ性が高まるように作用
する。したがって、上層金属配線のカバレッジが向上す
ることとなり、この空隙部にも上層金属配線が埋まるよ
うになる。
【0014】また、下地金属として、以下の元素のうち
一種あるいは複数種を含んで形成することにより、各々
の効果を期待できる。
【0015】すなわち、下地金属としてSi,Ge,S
n,P及びAsを用いた場合には、Alと反応してAl
の融点を低下させ、400〜600℃の範囲におけるA
lの流動性を向上させることができる。
【0016】4A族元素を用いた場合には、Alと反応
してAl表面に形成される酸化物を還元して、ヴィアプ
ラグ頭部並びにヴィア孔側壁及び層間絶縁膜表面に対す
るAlのぬれ性を向上させることができる。このよう
な、Alの流動性・ぬれ性の向上は、上層Al配線のカ
バレッジの向上に寄与する。
【0017】3A,5A,6A,7A及び8族元素を用
いた場合には、Alと合金化して機械的強度を向上させ
ることができる。
【0018】Cu,Ag及びAuは、Alよりさらに比
抵抗の低い元素であり、ヴィアプラグ近傍の上層金属配
線のカバレッジが不良でも、これらの下地金属だけで導
電性を担うことができる。また、Alと合金化しても比
抵抗の上昇率は、高々20%程度以下であり、低くおさ
えられる。
【0019】なお、ヴィアプラグ形成後、このプラグ表
面を大気にさらすことなく下地金属の堆積を行えば、A
l或いはAl合金の堆積の際の温度でプラグの頭部でも
流動が起き、良好な埋め込みが達成できる。
【0020】
【実施例】以下、本発明にかかる多層配線構造の形成方
法の各実施例を、添付図面を基に工程順に説明する。
【0021】<実施例1>まず、形成された下層Al配
線10上に、層間絶縁膜としての酸化シリコン膜11を
形成する。次に、フォトリソグラフィーを用いて、レジ
ストをパターン形成し、フッ素系の混合ガスを用いたド
ライエッチングにより、ヴィア孔12を穿設し、この
後、レジストパターンを除去する(図1(a))。次い
で、塩素系の混合ガス雰囲気中で、下層Al配線10上
の自然酸化膜をプラズマエッチングし除去する。
【0022】次に、大気に晒すことなくCVD室内に移
送し、アルミ原料ガスとして、たとえば、DMAH(ジ
メチルアルミニウムハイドライド)を用い、化学気相成
長によって、ヴィア孔12内にAlを選択的に堆積さ
せ、ヴィアプラグ13を形成する(図1(b))。この
時、形成されるヴィアプラグ13は、上方に向かって突
出した、いわゆる山型を呈しており、その裾野の部分と
ヴィア孔12の側壁との間には、空隙部14が形成され
ている。
【0023】次に、この酸化シリコン膜11及びヴィア
プラグ13の表面に、コリメートスパッタ或いはCVD
によって、厚さ50nm以下の下地金属15を堆積させ
る。この場合、堆積させる膜厚の程度によって、図1
(c)のような連続膜、或いは図2(d)のような島状
膜が形成されることになるが、いずれの場合も、空隙部
14に下地金属15が充填される。この場合、膜厚を5
0nmよりも厚く形成すると、抵抗値が著しく増大する
こととるため、50nm以下の膜厚に形成することが望
ましい。
【0024】ここで、この下地金属として用いる各元素
を下記に示す。
【0025】(a)Alと反応してAlの融点を低下さ
せ、400〜600℃の範囲におけるAlの流動性を向
上させる作用を有するSi,Ge,Sn,P及びAsの
各元素 (b)Alと反応してAl表面に形成される酸化物を還
元して、ヴィア孔底部の側壁及ぶ層間絶縁膜表面に対す
るAlのぬれ性を向上させる作用を有する4A族元素 (c)Alと合金化して機械的強度を向上させる作用を
有する3A,5A,6A,7A及び8族元素 (d)下地だけでも導電性を担うことができ、Alと合
金化した場合に、比抵抗の上昇率が20%以下となるC
u,Ag及びAu 上記した(a)〜(d)のうち、1種或いは複数種によ
って下地金属を形成する。
【0026】次に、このように下地金属15を形成した
後、基板温度400℃〜600℃の範囲に設定し、チャ
ンバー内の雰囲気を残留ガス圧<10-4Pa、Ar分圧
0.2〜1Paの真空状態として、Al或いはAl合金
をリフロースパッタし、上層Al配線16を形成する
(図2(e))。このリフロースパッタにより、流動性
の高まったAl或いはAl合金が下地金属15の表面に
行きわたり、放熱後固化した際には、下地金属15と上
層Al配線16が全面で密着した状態となる。また、下
地金属15に上記したいずれかの元素、例えばSiと4
A族元素としてのTiが含まれていれば、このリフロー
の際、Alの流動性及びぬれ性が向上し、微細な空隙ま
で埋め込むことができる。また、3Aの元素(例えば、
Sc、Yなど)とCuとが含まれていれば、成膜後の機
械的強度を向上させ微細な空隙まで埋めることができる
と共に、比抵抗の上昇率を20%以下に抑えることがで
きることとなる。 本発明は、上記した実施例に限定す
るものではなく、例えば、下層Al配線の代わりに積層
配線や、Al配線上に反射防止膜を形成している配線等
を用いた場合であっても、適用可能である。
【0027】また、深さ、径が異なる多種のヴィア孔が
存在する場合、全てのヴィア孔を埋め込むことができる
が否かについて、上層Al配線の厚さとの関係で考察し
た。
【0028】ここで、i番目のヴィア孔径をDi 、i番
目のヴィア孔深さをVi 、上層Al配線の厚さをtとす
ると、次式が成立する。
【0029】 h≦MIN(Vi :i=1,2,・・)+0.5t …(1) MAX((Vi −h)/Di :i=1,2,・・)≦1 …(2) 上記(1)式、(2)式の連立方程式を満たす“h”が
存在すれば、径及び深さが異なるヴィア孔を埋め込むこ
とができること分かった。一例として、埋め込み可能な
3種のヴィア孔を図3に示しておく。
【0030】<実施例2A>図4(a)に示すように、
層間絶縁膜34に、直径0.5μmで、深さが0.8μ
mのヴィア孔Aと1.2μmのヴィア孔Bの2種のヴィ
ア孔を形成する。そして、このような2種のヴィア孔を
形成したSi基板31を、図示しない成膜装置のロード
ロック室を介してCVD室に挿入し、選択Al−CVD
でプラグを形成した(図4(b))。なお図では省略し
たが、下層金属配線33は、下からTiN膜(膜厚0.
1μm)、AlCu膜(Cu濃度0.5重量%、膜厚
0.5μm)、TiN膜(膜厚30nm)を積層した構
造を持ち、上層のTiN膜はヴィア孔底部において除去
されている。Alプラグ35は中央部が盛り上がった形
状になった。また、各プラグは、深さ0.8μmのヴィ
ア孔Aを最適に埋め込めるように形成したため、深さ
1.2μmのヴィア孔Bではヴィア孔最上部は埋め込ま
れなかった。
【0031】次に、このSi基板31を,図示しない真
空搬送室を介してスパッタ室に移送し、後述する各種の
基板温度で0.5wt%のCuを含むAl膜(以下Al
Cu膜36と略記する)を0.8μmの厚さに堆積し
た。
【0032】この時、例えば基板温度400℃において
は図4(c)のようにいずれの深さのヴィア孔A,B
も、AlCu膜36が完全に埋め込み、ほぼ平坦な表面
を得ることができた。AlCn膜36の堆積速度は、
0.5μm/minであり、CVD室、真空搬送室、ス
パッタ室の残留ガス(水蒸気が主体であった)圧力はい
ずれも1×10-5Pa以下であった。次にAlCu膜3
6を所要のパターンに加工し(図4(d))、400
℃、30minの熱処理を窒素中で行った。この後、S
EMによる断面形状観測及びヴィア抵抗の測定を行っ
た。なおAlCu堆積時の基板温度によっては、図5、
図6のように形状が変化した。
【0033】この評価結果は後出する表1に示した。こ
こでヴィア抵抗は、深さ0.8μmのヴィアを1000
個直列に接続したヴィアチェーンで測定された抵抗をヴ
ィア1個当りに換算した値を示す。
【0034】表1から明かなように、基板温度300℃
以上でAlCu膜36の堆積を行った場合には、深さ
0.8μmのヴィア孔Aを埋め込むことができ、良好な
ヴィア抵抗を得ることができた。さらに400℃以上で
堆積を行った場合には、1.2μmのヴイア孔Bも完全
に埋め込むことができた。一方、基板温度500℃以上
では、線幅0.5μmの下層金属配線33において、2
0%の頻度で10%以上の抵抗上昇が観察されたが、4
75℃以下では1%以下の頻度であった。
【0035】従って適切な基板温度範囲は、平坦化工程
の改善によってヴィア孔の深さを完全に揃えた場合に
は、300〜475℃であり、175℃のプロセスウイ
ンドウが確保できる。一方、平坦化工程を簡略化して、
最大0.4μmのヴィア孔深さのばらつきを許容した場
合には、400〜475℃であり、75℃のプロセスウ
インドウが確保できる。
【0036】 <実施例2B>(図4参照)実施例2Aと同様の工程に
おいて、Alプラグ35を形成後のSi基板31を成膜
装置から取り出し、10分間大気中に暴露した。その
後、大気暴露中にAlプラグ35表面に形成されたアル
ミナ層を除去するため、暴露後の基板をまず逆スパッタ
室に挿入し、Arガス雰囲気中で逆スパッタを行ってか
ら、真空搬送室を介してスパッタ室に移送し、AlCu
膜36の堆積を行った(図4参照)。
【0037】この場合、表1から明らかなように、適切
な基板温度範囲は、ヴィア孔深さを完全に揃えた場合に
も400〜475℃であり、プロセスウインドウが75
℃に狭まる。さらに最大0.4μmのヴィア孔深さのば
らつきを許容した場合には、425〜475℃であり、
プロセスウインドウが50℃に狭まる。
【0038】 <実施例3A>(図4参照)実施例2と同一の基板に同
一の方法でヴィアプラグの形成を行った。次に、上記に
基板を真空搬送室を介してスパッタ室に移送し、基板温
度100℃以下でAlCu膜を0.8μmの厚さに堆積
した。続いてスパッタ室内で基板を各種の温度で2分間
加熱した。堆積速度、残留ガスはいずれも実施例10と
同一であった。次にAlCu膜36を所要のパターンに
加工し、400℃、30minの熱処理を窒素中で行っ
た後に、SEMによる断面形状観察及びヴィア抵抗の測
定を行った。
【0039】表1から明らかなように、400℃以上で
加熱した場合に、深さ0.8μmのヴィア孔Aを埋め込
むことができ、良好なヴィア抵抗を得ることができた。
さらに450℃以上で加熱を行った場合に、深さ1.2
μmのヴィア孔Bも完全に埋め込むことができた。一
方、加熱温度500℃以上では、線幅0.5μmの下層
金属配線33において、25%の頻度で10%以上の抵
抗上昇が観察されたが、475℃以下では1%以下の頻
度であった。従って、適切な加熱温度の範囲は、ヴィア
孔の深さを完全に揃えた場合に、400〜475%であ
り、75℃のプロセスウィンドウが得られる。さらに最
大0.4μmのヴィア孔深さのばらつきを許容した場合
には450〜475℃であり、25℃のプロセスウィン
ドウが得られる。
【0040】 <実施例3B>(図4参照)実施例3Aと同様の工程
で、ヴィアプラグの形成を行っ後、Si基板31を成膜
装置から取りだし、10分間大気中に暴露した。その
後、大気暴露中にプラグ表面に形成されたアルミナ層を
除去するため、暴露後の基板をまず逆スパッタ室に挿入
してArガス雰囲気中で逆スパッタを行った後、真空搬
送室を介してスパッタ室に移送し、AlCu膜36の堆
積を行った。
【0041】この場合、表1から明らかなように、適切
な基板温度範囲はヴィア孔の深さを完全に揃えた場合に
も、450〜475℃であり、プロセスウインドウが2
5℃に狭まる。さらに最大0.4μmのヴィア孔深さの
ばらつきを許容した場合には、475℃のみであり、プ
ロセスウインドウは得られない。
【0042】<実施例4A>図7(a)に示すように、
実施例2と同一のSi基板31を用いて、同一の方法で
ヴィアプラグを形成した(図7(b))。次に、このS
i基板31を真空搬送室を介して第1のスパッタ室に移
送し、基板温度100℃以下でTi膜37を20nmの
膜厚に、コリメートスパッタによって堆積させた(図7
(c))。続いて、真空搬送室を介して第2のスパッタ
室に移送し、後述する各種の基板温度で、このTi膜3
7上に、AlCu膜を0.8μmの厚さに堆積させた。
この時、例えば基板温度400℃においては、図7
(d)に示すように、いずれの深さのヴイア孔A、Bに
も、AlCu膜36が完全に埋め込まれ、ほぼ平坦な表
面を得ることができた。AlCu膜36の堆積速度、残
留ガスは、いずれも実施例2と同一であった。
【0043】次にAlCu膜36を所要のパターンに加
工し(図7(e))、400℃、30minの熱処理を
窒素中で行い、この後、SEMによる断面形状観察及
び、ヴィア抵抗の測定を行った。なおAlCu堆積時の
基板温度によっては、図5、図6のように形状が変化し
た(図では省略されているが、AlCu膜36によって
形成された上層金属配線36´と、Alプラグ35及び
層間絶縁膜との間にはTiを含む層が形成される)。
【0044】表1から明らかなように、基板温度300
℃以上でAlCu膜36の堆積を行った場合に、深さ
0.8μmのヴィア孔Aを埋め込むことができた。しか
し、325℃以下では良好なヴィア抵抗を得ることはで
きなかった。これは、上層金属配線36´とAlプラグ
35との間に、Ti膜37が存在するために、異種金属
間の接触に起因する抵抗が発生したためであると考えら
れる。これに対して350℃以上で堆積を行った場合
は、深さ1.2μmのヴィア孔Bにも完全に埋め込むこ
とができるとともに、良好なヴィア抵抗を得ることがで
きた。これは、AlCu膜堆積の際に、AlCu膜36
とTi膜37およびAlプラグ35との界面で合金化反
応が起り、Ti膜37がAlを主体とする合金膜に変換
されたために、異種金属間の接触に起因する抵抗が低減
されたためであると考えられる。実際、基板温度400
℃で作製した資料のX線回析測定によって、Al3 Ti
合金層の形成が確認された。また、この合金化反応の発
生によって堆積中のAlCu膜の流動性が高まり、実施
例2Aの場合に比較して、より低温で埋め込むことが可
能になったものと推定できる。
【0045】従って、適切な基板温度範囲は、ヴィア孔
の深さを完全に揃えた場合、最大0.4μmのヴィア孔
深さのばらつきを許容した場合のいずれにおいても、3
50〜475℃であり、125℃のプロセスウインドウ
が確保できる。
【0046】なおTi膜厚は、厚すぎるとAl3 Ti合
金層が厚くなって上層金属配線36´の抵抗が上昇し、
薄すぎると、特にAlプラグ35がヴィア孔最上部まで
形成されていない場合に、Alブラグ35とヴィア孔側
壁の凹部でAlCu膜の流動性を向上させる効果が低下
する。許容される範囲は試料構造によっても、Ti膜成
膜条件によっても、AlCu膜堆積条件によっても変化
するが、通常は10〜50nm、この抵抗上昇と流動性
向上効果の低下を勘案して、より好ましくは15〜30
nmの範囲で選ばれる。
【0047】またTi以外にはZr、Hf等の4A属金
属が同様の効果を持つ。
【0048】 <実施例4B>(図7参照)実施例4Aと同様の工程に
おいて、Alプラグ35を形成した後に、Si基板31
を成膜装置から取りだし、10分間大気中に暴露した。
その後、大気暴露中にAlプラグ35表面に形成された
アルミナ層を除去するため、暴露後のSi基板31をま
ず逆スパッタ室に挿入し、Arガス雰囲気中で逆スパッ
タを行った。この後、真空搬送室を介して第1のスパッ
タ室に移送し、Ti膜37の堆積を行い、続いて第2の
スパッタ室でAlCu膜36の堆積を行った。
【0049】この場合、表1から明らかなように、適切
な基板温度範囲はヴィア孔深さを完全に揃え場合に、3
50〜475℃であり、125℃のプロセスウインドウ
が得られる。一方、最大0.4μmのヴィア孔深さのば
らつきを許容した場合には、400〜475℃であり、
プロセスウインドウが75℃に狭まる。
【0050】 <実施例5A>(図7参照)実施例2と同一のSi基板
31を用いて、同一の方法でAlプラグ35を形成し
た。次に、上記のSi基板31を真空搬送室を介して第
1のスパッタ室に移送し、基板温度100℃以下でTi
膜37を20nmの膜厚に堆積した。続いて、第2のス
パッタ室に移送し、基板温度100℃以下でAlCu膜
36を0.8μmの厚さに堆積し、さらに続いてスパッ
タ室内でこのSi基板31を後述する各種の温度で2分
間加熱した。AlCu膜36の堆積速度、残留ガスはい
ずれも実施例2と同一であった。
【0051】次に、AlCu膜36を所要のパターンに
加工し、400℃、30minの熱処理を窒素中で行っ
た後、SEMによる断面形状観察及び、ヴィア抵抗の測
定を行った。
【0052】表1から明らかなように、400℃以上で
加熱した場合に、深さ0.8μmのヴィア孔Aを埋め込
むことができ、425℃以上で加熱した場合に深さ1.
2μmのヴィア孔Bを埋め込むことができ、良好なヴィ
ア抵抗を得ることができた。従って,適切な加熱温度範
囲は、ヴィア孔深さを完全に揃えた場合は75℃、最大
0.4μmのヴィア孔深さのばらつきを許容した場合は
50℃のプロセスウインドウが得られる。この場合にも
合金化反応の発生によって加熱中のAlCu膜36の流
動性が高まり、実施例3Aの場合に比較してより低温で
埋め込むことが可能であった。
【0053】 <実施例5B>(図7参照)実施例5Aと同様の工程に
おいて、Alプラグ35を形成した後、Si基板31を
成膜装置から取りだし、10分間大気中に暴露した。そ
の後、大気暴露中にプラグ表面に形成されたアルミナ層
を除去するため、暴露後の基板をまず逆スパッタ室に挿
入し、Arガス雰囲気中で逆スパッタを行った。この
後、真空搬送室を介して第1のスパッタ室に移送し、T
i膜37の堆積を行い、続いて第2のスパッタ室でAl
Cu膜36の堆積を行った。
【0054】この場合、表1から明らかなように、40
0℃以上で加熱した場合に、深さ0.8μmのヴィア孔
Aを埋め込むことができ、良好なヴィア抵抗を得ること
ができた。さらに450℃以上で加熱を行った場合に、
深さ1.2μmのヴィア孔Bも完全に埋め込むことがで
きた。従って,適切な加熱温度範囲は、ヴィア孔深さを
完全に揃えた場合に、75℃のプロセスウインドウが得
られる。最大0.4μmのヴィア孔深さのばらつきを許
容した場合には、僅か25℃のプロセスウインドウしか
得られない。
【0055】 <実施例6>(図7参照)実施例4Aにおいて、膜厚2
0nmのTi膜37の上に、さらに膜厚50nmのTi
N膜を、第1のスパッタ室内で反応性スパッタ堆積して
から、後述する各種の基板温度でAlCu膜36を、
0.8μmの厚さに堆積した。AlCu膜の堆積速度、
残留ガスはいずれも実施例2と同一であった。
【0056】次に、AlCu膜36を所要のパターンに
加工し、400℃、30minの熱処理を窒素中で行っ
た。この後、SEMによる断面形状観察及び、ヴィア抵
抗の測定を行った。
【0057】表1から明らかなように、基板温度350
℃以上でAlCu膜36の堆積を行った場合に、深さ
0.8μmのヴィア孔Aを埋め込むことができ、基板温
度450℃以上で堆積させた場合に、深さ1.2μmの
ヴィア孔Bも埋め込むことができた。実施例4Aの場合
に比較して、AlCuとTiNとは合金反応を起こさな
いため、流動性の向上効果が小さく、ヴィア孔を埋め込
むために必要な基板温度が高くなった。また、ヴィア抵
抗は、実験した全基板温度範囲で0.5Ω/via以上
であった。これは、上層金属配線とAlプラグとの間
に、TiN膜が存在するために、異種金属間の接触に起
因する抵抗が発生したためであると考えられる。
【0058】従って、良好な埋め込み性を得ることがで
きるプロセスウインドウは、ヴィア孔深さを完全に揃え
た場合に125℃、最大0.4μmのヴィア孔深さのば
らつきを許容した場合に25℃である。ただしヴィア抵
抗が高いため、高速動作が要求されるデバイスでの使用
には注意が必要である。また、TiN膜の存在によって
電流ストレスによるAlおよびCu原子の移動が不連続
になるため、大きな直流電流が流れるヴィアは寸法を大
きくするなどの注意が必要である。
【0059】なお実施例5Aと同様に、低温でAlCu
膜を堆積した後に熱処理することによって、ある温度範
囲でヴィア孔の埋め込みを実現することも可能である。
しかしヴィア抵抗は高い基本温度で堆積した場合と同様
に高い。
【0060】 <実施例7>(図7参照)実施例4Aにおいて、膜厚2
0nmのTi膜37の上に、膜厚50nmのTiN膜を
第1のスパッタ室内で反応性スパッタ堆積し、さらに膜
厚20nmのTi膜を第1のスパッタ室内でスパッタ堆
積してから、各種の基板温度でAlCu膜を0.8μm
の厚さに堆積した。AlCu膜36の堆積速度、残留ガ
スはいずれも実施例2と同一であった。
【0061】次に、AlCu膜36を所定のパターンに
加工し、400℃、30minの熱処理を窒素中で行っ
た後に、SEMによる断面形状観察及び、ヴィア抵抗の
測定を行った。
【0062】表1から明かなように、基板温度350℃
以上でAlCu膜36の堆積を行った場合に、深さ0.
8μmのヴィア孔Aを埋め込むことができ、基板温度4
25℃以上で深さ1.2μmのヴィア孔Bを埋め込むこ
とができた。実施例4Aの場合と同様に、AlCu膜3
6とTi膜37との界面で合金化反応が起り、堆積中の
AlCu膜36の流動性が高まるが、ヴィア孔側壁の下
地金属(Ti膜)の膜厚が厚くなり、AlCu膜36で
埋め込む部分のアスペクト比が増加するため、実施例4
Aの場合に比較して、埋め込むために必要な基板温度が
高くなったものと考えられる。またヴィア抵抗は、実施
例6の場合と同様の理由で高かった。
【0063】なお実施例5Aと同様に、低温でAlCu
膜を堆積した後に熱処理することによって、ある温度範
囲でヴィア孔の埋め込みを実現することも可能である。
しかしヴィア抵抗は高い基板温度で堆積した場合と同様
に高い。
【0064】
【表1】
【0065】
【発明の効果】以上説明したように、本発明にかかる一
方の主な多層配線構造の形成方法によれば、層間絶縁膜
およびヴィアプラグの上にAl等を堆積させて上層金属
配線を形成する際、300℃以上の基板温度で堆積させ
る方法を採用したので、このAl等の流動性・ぬれ性が
高まり、形成する上層金属配線のカバレッジを向上させ
ることができる。
【0066】また、本発明にかかる他方の多層配線構造
の形成方法によれば、この上層金属配線を形成する際、
層間絶縁膜およびヴィアプラグ上にAl等を堆積させた
後、このAl等を400℃以上に加熱して流動化させて
る方法を採用したので、この場合にも、このAl等の流
動性・ぬれ性が高まり、形成する上層金属配線のカバレ
ッジを向上させることができる。
【0067】防止することが可能となる。
【0068】また、いずれの発明においても、下地金属
を前述した所定の金属或いは合金で形成することによ
り、Alの流動性、ヴィア孔底部の側壁及び層間絶縁膜
表面に対するAlのぬれ性、或いは機械的強度をさらに
向上させることができ、また、比抵抗の上昇率を抑制す
るなどの優れた効果を奏するものである。
【0069】また、各工程では、製造途中の半導体基板
を大気雰囲気中に曝すことなく連続して実施すること
で、加熱した際の温度において、堆積したAl等が、ヴ
ィアプラグ頭部でも流動化され、良好な埋め込み性を得
ることができる。
【図面の簡単な説明】
【図1】(a)〜(c)は、実施例1にかかる多層化工
程を順に示す工程図である。
【図2】(d)、(e)は、図1に続き、多層化工程を
順に示す工程図である。
【図3】深さ、径が異なる多種のヴィア孔が形成された
状態を示す説明図である。
【図4】(a)〜(d)は実施例2などに示す多層化工
程を順に示す工程図である。
【図5】多層化工程終了後の状態例を示す図である。
【図6】多層化工程終了後の状態例を示す図である。
【図7】(a)〜(e)は実施例4などに示す多層化工
程を順に示す工程図である。
【図8】(a),(b)は従来のヴィア孔の埋め込み状
態を示す説明図である。
【符号の説明】
10…下層Al配線、11…酸化シリコン膜(層間絶縁
膜)、12…ヴィア孔 13…ヴィアプラグ、14…空隙部、15…下地金属、
16…上層Al配線。31…Si基板、32…下地絶縁
膜、33…下層金属配線、34…層間絶縁膜、35…A
lプラグ、36…AlCu膜、36´…上層金属配線、
37…Ti膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 近藤 英一 千葉県千葉市中央区川崎町1番地 川崎製 鉄株式会社技術研究本部内 (72)発明者 山本 浩 千葉県千葉市中央区川崎町1番地 川崎製 鉄株式会社技術研究本部内 (72)発明者 太田 与洋 千葉県千葉市中央区川崎町1番地 川崎製 鉄株式会社技術研究本部内

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 半導体装置における多層配線構造の形成
    方法であって、 半導体基板の表面に形成された下層金属配線上の層間絶
    縁膜に穿設されたヴィア孔内に、化学気相成長によって
    選択的にAl若しくはAl合金を堆積させ、ヴィアプラ
    グを形成する第1の工程と、 前記層間絶縁膜および前記ヴィアプラグ上に、直接に又
    は他の層を介して、300℃以上の基板温度でAl若し
    くはAl合金を堆積させて、上層金属配線を形成する第
    2の工程と、 を含むことを特徴とする多層配線構造の形成方法。
  2. 【請求項2】 前記他の層は、前記層間絶縁膜及び前記
    ヴィアプラグの表面に堆積させた下地金属であることを
    特徴とする請求項1記載の多層配線構造の形成方法。
  3. 【請求項3】 前記第1の工程から前記第2の工程まで
    を、前記半導体基板の表面を大気雰囲気中に曝すことな
    く連続して実施することを特徴とする、請求項1又は2
    記載の多層配線構造の形成方法。
  4. 【請求項4】 前記下地金属は、Si、Ge、Sn、P
    及びAsのうち、いずれかの元素を含むものであること
    を特徴とする請求項2記載の多層配線構造の形成方法。
  5. 【請求項5】 前記下地金属は、4A族元素を含むもの
    であることを特徴とする請求項2記載の多層配線構造の
    形成方法。
  6. 【請求項6】 前記下地金属は、3A、5A、6A、7
    A及び8族元素のうち、いずれかの元素を含むものであ
    ることを特徴とする請求項2記載の多層配線構造の形成
    方法。
  7. 【請求項7】 前記下地金属は、Cu、Ag及びAuの
    うち、いずれかの元素を含むものであることを特徴とす
    る請求項2記載の多層配線構造の形成方法。
  8. 【請求項8】 前記下地金属は、化学気相成長法によっ
    て堆積させることを特徴とする請求項3〜7のいずれか
    一つに記載の多層配線構造の形成方法。
  9. 【請求項9】 半導体装置における多層配線構造の形成
    方法であって、 半導体基板の表面に形成された下層金属配線上の層間絶
    縁膜に設させたヴィア孔内に、化学気相成長によって選
    択的にAl若しくはAl合金を堆積させ、ヴィアプラグ
    を形成する第1の工程と、 前記層間絶縁膜および前記ヴィアプラグ上に、直接に又
    は他の層を介して、Al若しくはAl合金を堆積させる
    第2の工程と、 前記堆積させたAl若しくはAl合金を400℃以上の
    温度に加熱して流動化させることにより、上層金属配線
    を形成する第3の工程と、 を備えることを特徴とする多層配線構造の形成方法。
  10. 【請求項10】 前記他の層は、前記層間絶縁膜及び前
    記ヴィアプラグの表面に堆積させた下地金属であること
    を特徴とする、請求項9記載の多層配線構造の形成方
    法。
  11. 【請求項11】 前記第1の工程から前記第3の工程ま
    でを、前記半導体基板の表面を大気雰囲気中に曝すこと
    なく連続して行うことを特徴とする、請求項9又は10
    記載の多層配線構造の形成方法。
  12. 【請求項12】 前記下地金属は、Si、Ge、Sn、
    P及びAsのうち、いずれかの元素を含むものであるこ
    とを特徴とする請求項10記載の多層配線構造の形成方
    法。
  13. 【請求項13】 前記下地金属は、4A族元素を含むも
    のであることを特徴とする請求項10記載の多層配線構
    造の形成方法。
  14. 【請求項14】 前記下地金属は、3A、5A、6A、
    7A及び8族元素のうち、いずれかの元素を含むもので
    あることを特徴とする請求項10記載の多層配線構造の
    形成方法。
  15. 【請求項15】 前記下地金属は、Cu、Ag及びAu
    のうち、いずれかの元素を含むものであることを特徴と
    する請求項10記載の多層配線構造の形成方法。
  16. 【請求項16】 前記下地金属は、化学気相成長法によ
    って堆積させることを特徴とする請求項11〜15のい
    ずれか一つに記載の多層配線構造の形成方法。
JP27073593A 1993-10-28 1993-10-28 多層配線構造の形成方法 Pending JPH07122639A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27073593A JPH07122639A (ja) 1993-10-28 1993-10-28 多層配線構造の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27073593A JPH07122639A (ja) 1993-10-28 1993-10-28 多層配線構造の形成方法

Publications (1)

Publication Number Publication Date
JPH07122639A true JPH07122639A (ja) 1995-05-12

Family

ID=17490241

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27073593A Pending JPH07122639A (ja) 1993-10-28 1993-10-28 多層配線構造の形成方法

Country Status (1)

Country Link
JP (1) JPH07122639A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265972B1 (ko) * 1997-12-31 2000-09-15 김영환 반도체장치의다층배선형성방법
KR100339433B1 (ko) * 1999-12-30 2002-05-31 박종섭 반도체소자의 금속층 및 그 형성방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265972B1 (ko) * 1997-12-31 2000-09-15 김영환 반도체장치의다층배선형성방법
KR100339433B1 (ko) * 1999-12-30 2002-05-31 박종섭 반도체소자의 금속층 및 그 형성방법

Similar Documents

Publication Publication Date Title
US8222146B2 (en) Semiconductor device with a line and method of fabrication thereof
US6555471B2 (en) Method of making a void-free aluminum film
JP3729882B2 (ja) アルミニウムコンタクト形成方法
US8749064B2 (en) Semiconductor device with a line and method of fabrication thereof
TW448538B (en) Interconnect structure of semiconductor device and method for manufacturing same
JP2004063556A (ja) 半導体装置の製造方法
US8021974B2 (en) Structure and method for back end of the line integration
JPH0936230A (ja) 半導体装置の製造方法
US20040224500A1 (en) Method of forming metal line of semiconductor device
US6569756B1 (en) Method for manufacturing a semiconductor device
JPH0917785A (ja) 半導体装置のアルミニウム系金属配線
JP3201321B2 (ja) 配線用アルミニウム膜の形成方法
US6383929B1 (en) Copper vias in low-k technology
JP2616402B2 (ja) 半導体装置の製造方法
JP2005038999A (ja) 半導体装置の製造方法
JPH07122639A (ja) 多層配線構造の形成方法
JPH0536627A (ja) 配線形成方法
TWI322471B (en) A semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
US6509649B1 (en) Semiconductor device and fabricating method thereof
JPH11330236A (ja) 多層配線を有する電子装置及びその製造方法
JPH1041386A (ja) 半導体装置の製造方法
US6445070B1 (en) Coherent carbide diffusion barrier for integrated circuit interconnects
JP3269490B2 (ja) 半導体集積回路装置およびその製造方法
JP2004235620A (ja) 半導体装置
JPH0669205A (ja) 半導体装置の製造方法