TW594995B - Semiconductor device and method for manufacture of the same - Google Patents
Semiconductor device and method for manufacture of the same Download PDFInfo
- Publication number
- TW594995B TW594995B TW092115499A TW92115499A TW594995B TW 594995 B TW594995 B TW 594995B TW 092115499 A TW092115499 A TW 092115499A TW 92115499 A TW92115499 A TW 92115499A TW 594995 B TW594995 B TW 594995B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- forming
- type
- electrode
- drain layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 35
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000005468 ion implantation Methods 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims 2
- 229910052770 Uranium Inorganic materials 0.000 claims 1
- 230000017105 transposition Effects 0.000 claims 1
- JFALSRSLKYAFGM-UHFFFAOYSA-N uranium(0) Chemical compound [U] JFALSRSLKYAFGM-UHFFFAOYSA-N 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 96
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 9
- 230000006378 damage Effects 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- MQMHJMFHCMWGNS-UHFFFAOYSA-N phosphanylidynemanganese Chemical compound [Mn]#P MQMHJMFHCMWGNS-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 241001272720 Medialuna californiensis Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 241001674048 Phthiraptera Species 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 210000000078 claw Anatomy 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- WSFSSNUMVMOOMR-NJFSPNSNSA-N methanone Chemical compound O=[14CH2] WSFSSNUMVMOOMR-NJFSPNSNSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-O phosphonium Chemical compound [PH4+] XYFCBTPGUUZFHI-UHFFFAOYSA-O 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
594995 玖、發明說明： 【發明所屬之技術領域] 本發明係有關於半導體裝置，尤有關於一種内建在半 ^月豆積體電路之耐咼壓M〇S(metal oxide semiconductor) 電晶體。 【先前技術】 耐高壓MOS電晶體係具有較高之源極汲極耐壓 (BVDS)、或是較高之閘極耐壓，而多應用在LCD(liquid crystal display)驅動器、EL(electr〇luminescence)驅動器及 電源電路等。 第9圖係為顯示與習知例有關之N通道型之高壓m〇s 電晶體之構造之剖面圖。在p型之矽基板1〇〇之表面形成 有閘極氧化膜1〇卜厚的場氧化（fieid〇xide)膜1〇2。然後， 並形成有由閘極氧化膜101延伸至相鄰接之場氧化膜ι〇2 之一部分上之閘極電極1〇3 p在與此閘極電極1〇3之其中 而相郝接之矽基板1 00之表面區域上形成有型源極 層104。此外，並與閘極電極103之另一端相互隔離，而 於半V體基板100之表面形成N+型汲極層1〇5。 在此N+型汲極層1〇5與閘極電極1〇3之另一端之間 且在矽基板1之表面區域（偏移區域）上，係形成有…型 極層106。^型汲極層1〇6係較N+型汲極層ι〇5擴散更 深，且從場氧化膜102之下方遍及至閘極電極1〇3’之端 之區域。 依據上述之耐高壓M0S電晶體構造所示，藉由設置 314757 6 594995 N-型汲極層ι〇6對汲極層1〇6施加高電壓時，由於空乏層 擴及至N-型汲極層1 〇6之中而使汲極電場趨於緩和，故可 獲得較尚之源極;:及極对壓。此外，由於閘極電極1 係從 閘極氧化膜1 0 1延伸至相鄰接之場氧化膜1 〇2之一部分 上’故具有堅強之能抗閘極氧化膜1 〇丨破壞之強度。 【發明内容】 [發明欲解決之問題] · 仁疋，依據本發明者之貫驗，在上述習知之電晶體構籲_ 造’具有抗靜電破壞強度（以下稱ESD : eiectrostatic discharge強度）較低荨問題。例如，由根據人體模型之一 般性靜電破壞實驗（電容1〇〇pF、電阻ι·5ΚΩ)即可得知為 5 00V程度之ESD強度，此係為不充分之值。 [解決問題之方法] 於是，本發明者在檢討習知之電晶體之靜電破壞之原 因後發現，突波電流（surge Current)會集中到閘極電極1〇3 下方之N-型汲極層106(第9圖中之a之部分），使此部份 受到熱破壞。 於疋，本發明如第3(a)圖所示，係使N+型汲極層9 之下方不形成N-型汲極層2，且在n+型汲極層$之;方 之區域形成p+型埋入I n。藉此，即於N+型汲極層9斑 Ρ「+型埋入層11之間形成™接合。並局部性的形成接合而寸 壓較小之區域。因&，突波電流係在閘極電極6之下方之 I型沒極層2受到熱破壞之前，從N +型及極層向 矽基板1。其結果，可提高ESD強度。 314757 7 594995 【實施方式] 、.·其次，兹參照圖式以說明本發明之第i實施型態之丰 導體裝置及其製造方法。 首先，如第1 (a)圖戶斤+ ’、 精由離子植入及熱擴散在p 型矽基板1之表面形成N刑 攻N-型汲極層2A、2B。N-型汲極屑 2A、2B之間係相互隔離。 曰 供〇之，由於係採用預定之遮 罩’且不對此相互隔離區域 子植入，故不會形成沁 …層。在此，ρ型石夕基板1之雜質濃度係約為lxl〇15/ ⑽此外，離子植入係例如以d〇se(劑）量1Χ 1013/咖2之 ,.j P型石夕基板1。此外，熱擴散之條 件係為例如；I i 00〇c、氧俨俨+立廿k 2虱肢娘境。其結果，N-型汲極声 2A、2B擴散成約12 # m之深度。 曰 其次，如第叩）圖所示，係採用LOC〇s(i_ai n 〇f SlhC°n .局部氧化石夕製程）法，在N-型汲極層 之表面’分別形成厚的場氧化膜4A、4B。場氧化 =广一般雖係形成為元件分離用，但在此半導體裝 :係利用在提昇耐高壓電晶體之财壓。該膜厚雖因目 才示耐壓而異，但約在3〇〇 的…η 〇nm左右。更於不包括厚 的％虱化膜4A、4B之矽美柘〗+生 土板之表面區域上形成閘極氧 化Μ 3。該膜厚雖亦因電 田 日日月丑之閘極耐壓之目標耐壓而 兴’但約在15nm至1 〇〇nm产士 后匕 , 工右。厗的％氧化膜4A、4B， 係具有返較閘極氧化膜3更厚之膜厚。 其次，如第1(c)圖所示，菸由 稭由 LPCVD(Low pressure cnemical Vap〇r d si 低&化學氣相沈積）法全面堆積 314757 8 594995 多晶石^5,且更擴散鱗等之雜質而使之低電阻化。 其-人’如第2(a)圖所示，採用 地姓刻多晶石夕層5,以开^心千圖不之光阻而選擇性 以形成閘極電極6。閘極電極 刻成從閘極氧化膜3上太拙 係钱 一部分上方之狀態方延伸至相鄰接之場氧化… 其次，如第2(b)圖所示，形成N+ 型汲極層9。此製程係在Ν·型沒極層2〜二=^^^ 有開口之先阻層7’且以此光阻層7作為遮罩進植 此離子植人係例如以劑（d叫量4xiQi5/em2、加速能 里40KeV之條件打入坤75 、 1〇15/ 2 ΛAs )之後，再以劑量4χ 型源Γ/〜能量4GKev之條件打人磷（3】ρ+)。亦即，ν+ 源極層8以及型汲極層9係由砷(75As+)與磷⑺之2 (所Γ成。在之後的熱處理，由於碟（3ιρ+)較坤 s擴放更冰’故具有提昇源極汲極耐壓之功效。 ώ 如第2⑷圖所示，在去除光阻層7之後，更辟 I :曝光以及顯影來形成另外的光阻…光阻層。 9 ]之開口。亦即，係將較N+型汲極層 ^子植人區域更為内側之區域設定成離子植入區域。 i以光阻層1G為遮罩，以例如劑量4x 1G12/Cm2、 口逮能量160KeV之條件打入硼（llB+)。 猎此’即在較⑽型沒極層9更深之區域形成P+型埋 曰11。由於如上述所示設定離子植入區域，故P +型埋 入層：1難以與N’汲極層2A、2B間產生重疊。因此， ㈢又到N-型汲極層2A、2B之雜質濃度影響，而可高精 3)4757 9 且易於控制ESD強 密度控制P+型埋入層i i之雜質濃度 度。 、隹，、次’如第3⑷圖所示，去除光阻層1〇,且以80(rc 進仃N+型源極層8以及n+型汲極層9之退火。 再者，如第3(b)圖所示，藉由CVD法堆積抑犯膜 (b㈣-phospho siiicate glass film)12 以作為層間絕緣膜。' ^後，並在N+型源極層8以及㈣汲極層9上形成接觸 ’且在N+型源極層8上形成源極電極13，在n +型汲極 層9上形成汲極電極1 4。 9依據如此方式所完成之半導體裝置，係使N+型汲極層 9之下方不形成N-型汲極層2,且在n+型汲極層9之下方 之區域形成P +型埋入層n。在N+型汲極層9與p +型埋入 1 '之間形成濃度較高之PN接合。亦即，形成局部性接 。耐壓較小之區域。因&，突波電流係在閘極電極6之下 方之N-型汲極層2A於熱破壞之前，透過此1^接合而逃 至矽基板1。其結果，可提高ESD強度。 第4圖係顯示在用以形成p +型埋入層丨丨之上述離子 楂入製程中之硼（uB + )之劑量與最小源極汲極耐壓 min間之關係圖。在此，最小源極汲極耐壓b ，係 /黾日日肢包δ動作中之情況而為最低之源極沒極耐壓。一 言，Ν通道型MOS電晶體之源極汲極耐壓係顯示閘極 ^ 依存f生’且對應電流在源極沒極間流動之狀態，而在 :1極黾&日寸成為最小。如第4圖所示，在硼（11 b +)之劑量 二至4χ】0 /cm2之範圍下，最小源極汲極電壓b VDSmin 314757 10 幾乎固定為36V。 第5圖係顯示在用以形成p +型埋入層u之上述離子 植入製程K1B + )之劑量與ESD強度之關係圖。ESD 強度在硼("B + )之劑量為「〇」時係為8〇〇v。在此情況下鱼 習=例相較ESD強度雖亦提高，但硼（llB + )之劑量在叭 cm日守，業已經貫驗證貫提高為η⑻v。 人，纽筝照圖不以說明本發明之第2實施形態之半 導體1置及其製造方法。另夕卜，與第i實施形態之第i圖 至第3圖相同之構成部分茲賦予相同符號。 首先，如第6(a)圖所示，在P型矽基板1之表面形成 N-型汲極層2。與帛i實施形態不同的是，汲極層2 亚不具有相互隔離區域。其他製程條件則與第1實施形態 完全相同。 其次，如第6(b)圖所示，形成閘極氧化膜3、場氧化 膜4A、4B。再者，如第6(c)圖所示，全面形成多晶矽層5。 至此為止之製程亦與第1實施形態完全相同。 其次，如第7(a)圖所示，在N-型汲極層2上形成光阻 層20，且以例如劑量4x 10iVcm2、加速能量4〇KeV之條 件打入神（7 5 A s +)，形成N +型源極層2 1。 其次’如第7(b)圖所示’在去除光阻層2〇之後，形成 另一光阻層22，且於預定形成N+型汲極層23之區域設置 開口部。然後，從此開口部，以例如劑量4χ 1〇】5/cm2、加 速能量40KeV之條件打入砷（75As + )，之後，再以劑量4x 1〇15 /cm2、加速能量40KeV之條件打入磷+ )。亦即， 314757 11 N+型及極層23係以砰（75As + )與鱗（31p + )之：種n型雜質所 形成。由於在之後的熱處理，碟（3]p。較珅（75As + )擴散更 深，故具有提高源極沒極耐屡之功效。 〃 旦接下來，藉由從相同的光阻層22之開口部，以加速能 里16〇KeV之條件打入蝴（ΠΒ + )之方式，在N+型沒極層23 之下方之區域形成Ρ+型埋入層24。 在本實施形態中，由於队型汲極層2遍及ν+型汲極 :Μ之一下方之區域’故為了將Ρ +型埋入層24之濃度設成 ”弟1貝施形恶之濃度相同，必須將上述硼之劑量更予以 增加。 。”人’如第7(c)圖所示，去除光阻層22,且例如以8〇〇 :進行退火：藉此，Ν+型汲極層23、ρ +型埋入層Μ即擴 =°在此’為了將突波電流迅速釋放料基板1，係以使 +型埋，層24,經擴散’且使其與ρ型石夕基板i接觸為佳。 、 後如第8圖所7F，藉由CVD法堆積BpSG膜12 以作為層間絕緣膜。之後’於N+型源極層21以及N+型汲< =層23上形成接觸孔，且在N+型源極層21上形成源極電 ° 13、在N+型汲極層23上形成汲極電極14。 如此，依據本實施形態，由於在N+型汲極層Μ之下 方之區域形成P +型埋入層24，故在N+型汲極層2…+ 型埋，層24之間即形成濃度較高之PN接合。亦即，局部 恭、形成接σ耐壓較小之區域。因此，突波電流係在閘極 :極二之下方之Ν-型汲極層2熱破壞之前，透過此叫接 机'爪向石夕基板1。其結果與第1實施形態一樣，將可 3J4757 ]2 594995 期待提高ESD強度。 另外’在上述實施形態中，雖針對N通道型MOS電 曰曰月丑進行了說明，但本發明亦同樣可適用在p通道型M〇s 電晶體上。 [發明效果] 依據本發明所示，係使M〇s電晶體之N+型汲極層9 下方不形成N-型汲極層2，且在n+型汲極層9之下方 區域形成p+型埋入層i!。藉此，可提㊣ESD強度。此 方，、藉由適當設定用以形成p +型埋入層n之硼植入量之 弋可使電Βθ體之最小源極汲極耐壓不會降低，而將ESD 隶度至少提高到2700V。 【圖式簡單說明】 壯第1(a)至（c)圖係顯示本發明之第丄實施形態之半導體 衣置及其製造方法之剖面圖。 第2(a)至（c)圖係顯示本發明之第工實施形態之 衣置及其製造方法之剖面圖。 ¥ 第3(a)及(b)圖係顯示本發明之第工實施形態之半 破置及其製造方法之剖面圖。 第4圖係顯示在用以形天 植入製程中之硼（ιιΒ + )之劑量 min間之關係圖。
P +型埋入層11之上述離子 最小源極汲極耐壓BVDS 第5圖係顯示在用 枯 用以形成p +型埋入層11之上述離 植入製程中之硼（uB + — )之別1與ESD強度之關係圖。 第6(a)至（c)圖係屋 竹'頌不本發明之第2實施形態之半導 314757 13 594995 裝置及其製造方法之剖面圖。 第7(a)至（c)圖係顯示本發明之第2實施形態之半導體 裝置及其製造方法之剖面圖。 第8圖係顯示本發明之第2實施形態之半導體裝置及 其製造方法之剖面圖。 第9圖係顯示與習知例有關之半導體裝置之剖面圖。 1 P型矽基板 2、 2A、2B、106 N-型汲極層 3 閘極氧化膜 4A 、4B場氧化膜 5 多晶石夕層 6 閘極電極 7 光阻層 8、 21、104 N+型源極層 9、23、 105 N+型汲極層 10 光阻層 11、24 P +型埋入層 12 BPSG 膜 13 源極電極 14 沒極電極 20、22 光阻層 100 $夕基板 101 閘極氧化膜 102 場氧化膜 103 問極電極 BVDSmin最小源極汲極耐壓 314757
Claims (1)
- 594995 拾、申請專利範圍： !•-種半導體裝置，其特徵為具備：第β電型之半導體 基板，配置在此半導許其士 月反 千¥版基板之表面之閘極絕緣膜；配 在此間極絕緣膜上之閘極電極；與此閘極電極之 端相鄰接，且配置在前料導體基板之表面之/2導+ 型之源極層；與前述閘極電 屯 w ^ A 鳊相互隔離，而配 、、 ¥肢基板之表面之第2導電型之高濃度之 二：層配置在此回浪度之汲極層與前述閘極電極之另 —端之間’且在前述半導體基板之表面之第2導電型之 :濃度之沒極層；以及配置在較前述高濃度之汲極層更 /衣之區域且將此高遣声夕 導電型之埋人層 ⑽層與PN接合所成之第1 2·::::專利範圍第〗項之半導體裝置，其中，係在前述 辰度之沒極層之表面配置較前述閘極絕緣膜更厚之 ::膜’且前述閘極電極係延伸至此厚的氧化膜之一部 3. ~種'導體裝置之製造方法，其特徵為具備： 在#1導電型之半導體基板之表面形成第2導電型 低；辰度沒極層之製程； 〇在β述半導體基板之表面形成閘極絕緣膜之製 程； 在此閘極絕緣膜上，且與前述低濃度汲極層相鄰接 形成閘極電極之製程； 與别述低濃度汲極層相鄰接，且在遠離前述閘極電 J5 314757 極之鈾述半導體基板之表面形成 ®心成乐2導電型之高濃度 汲極層之製程；以及 在車父别述高濃度之沒極声更 位層更/衣之位置，形成與此高 濃度没極層成PN接合之第i導電型之埋入層之製程。 -種半=體裝置之製造方法，其特徵為具備： 在第1導電型之半導髀其士 、 ¥to基板之表面形成第2導電型 之低濃度〉及極層之製程； 在此低濃度汲極層之表面形成 、， 心衣曲φ成％氧化膜之製程； 在爾述半導體基板之表面形相極絕緣膜之 程； 、、 形成從此閘極絕緣膜上延伸 Τ主月丨J述場氧化膜之一 部分上之閘極電極之製程； 在與前述低濃度；及極層相鄰接 +技a a、+、+1 儿仕遂離刖述閘極 电極之…導體基板之表面形成第2導電型之言曲 度汲極層之製程；以及 河槪 在較前述高濃度之汲極層更深 濃度汲極層成PN接合之第！導電 ’形成與此高 之埋入層之制紹 一種半導體裝置之製造方法，其特徵為具備. 在第1導電型之半導體基板之表 之低濃度汲極層之製程； V電型 在：低濃度汲極層之表面形成場氧化膜 。在雨述半導體基板之表面上形成閘極絕緣：：制 程，與形成從此閘極絕緣膜上延彳φ I 、衣 部分上之間極電極之製程； Μ述場羊 '化膜之一 314757 ]6 進仃第1離子植入，用以與前述低濃度汲極層接 觸二且在遠離前述閘極電極之前述半導體基板之表面形 成第2導電型之高濃度汲極層之製程，·以及 y 離子^行第2離子植人，用以在㈣述高濃度汲極層之 声之離=域更為内側之區域，且較前述高濃度之波極 曰之離子植入區域更深之區域形成第1導命 層之製程。 、免5L之埋入 314757 17
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002188283A JP4131647B2 (ja) | 2002-06-27 | 2002-06-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200401452A TW200401452A (en) | 2004-01-16 |
| TW594995B true TW594995B (en) | 2004-06-21 |
Family
ID=31183082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW092115499A TW594995B (en) | 2002-06-27 | 2003-06-09 | Semiconductor device and method for manufacture of the same |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6844593B2 (zh) |
| JP (1) | JP4131647B2 (zh) |
| KR (1) | KR100535854B1 (zh) |
| CN (1) | CN1240139C (zh) |
| TW (1) | TW594995B (zh) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI262545B (en) * | 2005-08-30 | 2006-09-21 | Powerchip Semiconductor Corp | Semiconductor device and fabricating method thereof |
| TW200814320A (en) * | 2006-09-15 | 2008-03-16 | Sanyo Electric Co | Semiconductor device and method for making same |
| US8541848B2 (en) * | 2011-10-12 | 2013-09-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | High-voltage MOSFETs having current diversion region in substrate near fieldplate |
| US8907432B2 (en) * | 2012-02-10 | 2014-12-09 | Richtek Technology Corporation | Isolated device and manufacturing method thereof |
| US9559170B2 (en) * | 2012-03-01 | 2017-01-31 | X-Fab Semiconductor Foundries Ag | Electrostatic discharge protection devices |
| US9177953B2 (en) * | 2013-10-31 | 2015-11-03 | Taiwan Semiconductor Manufacturing Company Limited | Circular semiconductor device with electrostatic discharge (ESD) device and functional device |
| CN106158921B (zh) * | 2015-04-10 | 2019-07-23 | 无锡华润上华科技有限公司 | 具resurf结构的横向扩散金属氧化物半导体场效应管 |
| JP2017092297A (ja) * | 2015-11-12 | 2017-05-25 | ソニー株式会社 | 電界効果トランジスタ、および半導体装置 |
| KR102513081B1 (ko) | 2016-07-08 | 2023-03-24 | 삼성전자주식회사 | 반도체 장치 |
| JP6775369B2 (ja) | 2016-09-28 | 2020-10-28 | エイブリック株式会社 | 半導体装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3186405B2 (ja) * | 1994-03-08 | 2001-07-11 | 富士電機株式会社 | 横型ｍｏｓｆｅｔ |
| US6534829B2 (en) * | 1998-06-25 | 2003-03-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
-
2002
- 2002-06-27 JP JP2002188283A patent/JP4131647B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-09 TW TW092115499A patent/TW594995B/zh not_active IP Right Cessation
- 2003-06-25 CN CNB031478492A patent/CN1240139C/zh not_active Expired - Fee Related
- 2003-06-25 US US10/603,091 patent/US6844593B2/en not_active Expired - Lifetime
- 2003-06-26 KR KR10-2003-0041872A patent/KR100535854B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6844593B2 (en) | 2005-01-18 |
| TW200401452A (en) | 2004-01-16 |
| KR100535854B1 (ko) | 2005-12-12 |
| KR20040002733A (ko) | 2004-01-07 |
| US20040051158A1 (en) | 2004-03-18 |
| CN1479383A (zh) | 2004-03-03 |
| CN1240139C (zh) | 2006-02-01 |
| JP4131647B2 (ja) | 2008-08-13 |
| JP2004031805A (ja) | 2004-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW477067B (en) | Semiconductor device, method of manufacturing the same and method of arranging dummy region | |
| KR100994436B1 (ko) | 정전 방전 보호 장치, 반도체 장치 및 정전 방전 보호장치의 제조 방법 | |
| TW569426B (en) | Semiconductor device and method of manufacturing same | |
| TW405229B (en) | Reliable diffusion resistor and diffusion capacitor | |
| TW200401424A (en) | ESD protection circuit | |
| JPS59148369A (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPH0982814A (ja) | 半導体集積回路装置及びその製造方法 | |
| US7964457B2 (en) | Semiconductor integrated circuit device and a manufacturing method for the same | |
| TW594995B (en) | Semiconductor device and method for manufacture of the same | |
| TWI334219B (en) | Manufacturing method of semiconductor device | |
| TW200814320A (en) | Semiconductor device and method for making same | |
| KR100698096B1 (ko) | 이에스디(ｅｓｄ) 보호 회로 및 그 제조 방법 | |
| KR100550173B1 (ko) | Ｅｓｄ 방지 디바이스 및 그 제조 방법 | |
| JP4009331B2 (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JP2003168797A (ja) | 半導体装置及びその製造方法 | |
| US5221635A (en) | Method of making a field-effect transistor | |
| JP2009130021A (ja) | 横型ｍｏｓトランジスタ及びその製造方法 | |
| JP4677166B2 (ja) | 半導体装置及びその製造方法 | |
| TW503558B (en) | Low-noise silicon controlled rectifier for electrostatic discharge protection | |
| JP2882309B2 (ja) | 入力保護回路及び半導体集積回路装置の製造方法 | |
| JPH11204786A (ja) | 高耐圧絶縁ゲート型電界効果トランジスタを有する半導体装置およびその製造方法 | |
| JP2004165648A (ja) | 半導体装置およびその製造方法 | |
| JPH06132489A (ja) | Ｍｏｓ型トランジスタおよびこれを利用した集積回路、ならびにｍｏｓ型トランジスタの製造方法 | |
| JPH06151742A (ja) | 半導体装置およびその製造方法 | |
| TW548819B (en) | Drain-doped electrostatic discharge protection circuit structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |