TW591128B - Single crystalline silicon wafer, ingot, and producing method thereof - Google Patents

Single crystalline silicon wafer, ingot, and producing method thereof Download PDF

Info

Publication number
TW591128B
TW591128B TW090121795A TW90121795A TW591128B TW 591128 B TW591128 B TW 591128B TW 090121795 A TW090121795 A TW 090121795A TW 90121795 A TW90121795 A TW 90121795A TW 591128 B TW591128 B TW 591128B
Authority
TW
Taiwan
Prior art keywords
ingot
micro
defect
wafer
crystal
Prior art date
Application number
TW090121795A
Other languages
English (en)
Inventor
Hong-Woo Lee
Joon-Young Choi
Hyon-Jong Cho
Hak-Do Yoo
Original Assignee
Siltron Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltron Inc filed Critical Siltron Inc
Application granted granted Critical
Publication of TW591128B publication Critical patent/TW591128B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/206Controlling or regulating the thermal history of growing the ingot
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/21Circular sheet or circular blank

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

591128 A7 --------B7__ 五、發明説明(1 ) 發明之 發明之技術4舊域. 本發明論及一單結晶矽晶碇、一單結晶晶圓以及一種 根據切克勞斯基(Czochralski)方法(在下文中被縮寫為“Cz 方法”)的製造方法,更特別地為一單結晶矽晶碇、一晶圓 以及一種製造一單結晶矽晶碇的方法,該方法係藉由提供 石夕晶錠生長以及冷卻的均勻條件以及藉由調節用於生長一 晶錠的拉晶速度,在增加於凝聚性空位點缺陷區域中之微 缺陷區域的同時能使大型缺陷區域被減小,該凝聚性空位 點缺陷區域係介於一中心軸以及一氧化感應疊層缺陷環之 間的區域。因此,該氧化感應疊層缺陷環只存在於該晶錠 半徑的邊緣。 相關技藝之討给 一用以製造電子元件(諸如半導體元件等等)之矽晶圓 係藉由’專切割一早結晶碎晶碳所提供。一用於被使用於電 子元件(諸如半導體元件)之晶圓的製造單結晶矽晶碇之熟 知的方法為Cz方法。該Cz方法藉由浸潰一單結晶籽晶至熔 融矽中且然後緩慢地拉起該籽晶而使晶體生長;這個過程 係被詳細地被解釋於“用於超大型積體電路年代的矽加工 處理(1986),Sunset Beach,CA,by S. Wolf and R.N· Tauber 中。一種藉由該Cz方法用於製造一單結晶矽晶碇之通用的 方法將根據所附加的圖式被解釋於下列敘述中。 首先,一出自一籽晶生長一細且長的晶體之頸部步驟 係被進行,接著一被執行用以徑向地生長該晶體的肩部步 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) (請先閱讀背命之注意事项再填寫本頁} ·、^τ— i -------4 . ^^1128 A7 ---—--— B7 _ 五、發明說明(2 ) "" — (請先閲讀背斯之注意*事項再填窝本頁) 以…達到一私的直徑。然後,一直軀部生長步驟係被實行 乂侍到一具有一預定的直徑之晶體。藉由該直軀部生長步 驟所生長的-部份成為一晶圓。在該直躺部生長步驟已經 被進仃以提供一具有一預定之長度的晶圓後,該直軀部生 長v驟係被終止,接著一使該直躯部與溶融石夕分開的尾部 步驟,藉由該步驟直徑係被減小。 、所有這些步驟係在一晶體生長裝置之生長器中被稱之 為一“加熱區域,,的空間中被進行,其中熔融矽生長以轉化 為單、、、口日日日日石疋。该生長器包括一熔化石夕儀器、一加熱器、 一隔熱體以及一晶錠拉晶裝置。 當在一晶錠内部的缺陷特徵取決於該晶體之生長以及 冷卻條件的靈敏度之時,盡力藉由控制靠近一晶體生長界 面之熱環境以控制晶體生長缺陷之種類以及分佈。該等晶 體生長缺陷主要地係被分成為一凝聚性空位型缺陷以及一 晶袼間型缺陷。若存在之空位型缺陷或晶格間型缺陷的量 多過平衡濃度時,凝聚作用係被開始且然後在該晶體中的 系統性缺陷可被逐漸形成。在“在矽中旋渦紋缺陷形成的機 構,59, 625 (1982),by V.V· Voronkov中所提出的伕綸可夫 (Voronkov)理論教示此缺陷形成係緊密地與V/G值有關,其 中V為一晶錠的拉晶速度且g為靠近該晶體生長界面的溫 度梯度。基於伕綸可夫理論,一凝聚性空位型缺陷發生於 當V/G值超過臨界值時’而一凝聚性晶格間型缺陷發生於 當V/G值低於該臨界值時。因此,當一晶體係根據所給予 的環境被生長時,拉晶速度在存在於晶體中之缺陷的種 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 591128 A7 B7 五、發明説明(3 ) — 類、大小以及密度上具有影響力。 (請先閲讀背命之注意事項再填寫本頁) 第1圖及第2圖顯示藉由一相關技藝所生長之一晶錠的 缺陷特徵。第1圖顯示一藉由變換拉晶速度被生成且延著一 晶鍵的長度方向被生長之缺陷區域。該晶錠係首先藉由以 高速拉起該圖式的上部分且然後藉由逐漸減慢該拉晶速度 以生長下部分而被生長。換言之,該下部分係藉由一低的 拉晶速度所生長且該上部分係藉由加速拉晶速度所生長。 參照第1圖,一晶格間點缺陷區域丨丨係自一以低速被生 長的部分所生成而一空位點缺陷區域12存在於一以一高拉 晶速度所生成之區域。一氧化感應疊層缺陷區域丨3、一無 凝聚性空位點缺陷之區域丨4以及一無凝聚性晶格間點缺陷 之區域15係自該凝聚性空位點缺陷區域12介於該凝聚性空 位點缺陷區域12以及該晶格間點缺陷區域丨丨之間被連續地 排列。5亥氧化感應疊層缺陷區域係藉由增加該拉晶速度超 過一預定的位準而被推回至外緣邊緣,藉此將該凝聚性空 位點缺陷分佈遍佈於整個橫截面。 反之,當拉晶速度係被減低時,氧化感應疊層缺陷區 域係被縮小到該橫截面的中心且至終被消除,藉此生成該 無凝聚性空位點缺陷之區域。當拉晶速度進一步被減低 時,一無凝聚性晶格間點缺陷之區域係被產生。當該拉晶 速度再進一步被減低時,該無凝聚性晶格間點缺陷區域j j 遍及整個橫截面而存在。 然而,根據相關技藝製造晶錠的方法由於於晶體生長 期間之加熱區域的脆弱是不能用以提供在該晶錠之徑向方 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 五、發明説明(4 ) 向之軸向溫度梯度G的均勻冷卻條件。特別是,在晶錠中 。的熱係經由冑導及然後從中的幸昌射被傳送到晶錠的邊 緣,而在晶錠邊緣的熱係直接地藉由輻射而被散逸。因此, 在溫度梯度上的不同發生在晶錠徑向方向上。 通常,G值從晶錠中心到邊緣徑向地增加。因此,當 在中心的拉晶速度相同於環繞該邊緣者時,在中心的V/G 值增加造成凝聚性空位點缺陷的顯著性增加。在此中心區 中,粗略凝聚性空位點缺陷(諸如晶體起因之微粒(“CQP”) 或流體圖案缺陷(“FPD”))佔優勢。 第2圖顯示一沿在第i圖中之切線π被對切開以表示缺 陷分佈之晶錠的水平橫截面。 一氧化感應疊層缺陷環(“〇iSF”)13a·係位於一以在第i 圖中被表示II之拉晶速度被拉起之晶錠的邊緣。該圖式顯 示一藉由Cz方法經由調節該拉晶速度至一高位準之單晶 體的水平橫截面之典型的缺陷分佈。 如在第2圖中所顯示者,一具有粗略凝聚性空位點缺陷 的粗略凝聚性空位點缺陷區域12存在於晶錠1〇的中心部 分。一氧化感應疊層缺陷環13a存在於一圍繞該粗略凝聚性 空位點缺陷區域12的位置。再者,一凝聚性空位點缺陷區 域之區域(空位佔主要的)15圍繞該氧化感應疊層缺陷環 13a。根據相關的技藝,當該氧化感應疊層缺陷環Ua係位 於晶錠的圓周部分時,粗略凝聚性空位點缺陷區域(諸如 COP以及FDP)存在於晶旋的中心部分。因此,該晶鍵不可 被使用為一用於微臨界尺寸(“CD”)之高度整合積集的半導 591128 A7 ____B7 _ 五、發明説明(5 ) 體之製造的物質。 (請先閲讀背歃之注意•事項再填寫本頁) 因此,根據相關的技藝由於當拉晶速度係用於晶錠生 長而被增加時粗略凝聚性空位點缺陷生成,該晶錠係不適 用於一於上形成有微電子電路的晶圓。此外,當拉晶速度 被減低時,為減少大型缺陷,相關的技藝的生產力係被減 小。再者,相關的技藝在一晶圓的橫載面上可生成大於該 等凝聚性空位點缺陷的大型缺陷(諸如大型轉換位置坑 (“LDP”))之晶格間缺陷。 發明之概要説明 因此,本發明的目的在於一單結晶矽晶錠、一單結晶 晶圓以及一種根據Cz方法用於其等之生產的方法,其中該 Cz方法實質上避免一或多個由於相關技藝之限制及缺點 的問題。 本發明之目標係用以提供一藉由增加晶錠的拉晶速度 能使生產力被增加的晶圓,該晶旋可被使用於微CD之高度 整合積集元件的製造。 本發明另外的特徵及優點將被述於下列的敘述中且部 份地將明顯地自該敘述看出或可藉由實施本發明而從中學 習到。本發明之目的及其他優點將藉由特別地在文字的敘 述中所指出的結構以及所附之圖式被實行且被達到。 為達成這些以及其他優點且根據本發明之目的,如被 具體化且廣泛地被描述者,本發明包括一單結晶矽晶圓, 5亥單結晶石夕晶圓具有垂直於一中心軸之一正面以及一背面 且提供一以被延伸之正及背面所形成的圓周部分以及自該 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公楚) -8 - 591128 A7 __B7 五、發明説明(6 ) 中心軸起的半徑。該晶圓為一小於該從晶圓圓周到該中心 軸之半徑10%的具一無凝聚性空位點缺陷之區域的圓盤 型、一緊鄰該無凝聚性空位點缺陷之區域的氧化感應疊層 缺陷環以及從該氧化感應疊層缺陷環的内緣到該中心軸之 一不具有像FPD —樣大的缺陷但具有直接表面氧化缺陷 (“DSOD”)之微空位缺陷區域。 較佳地,該微空位缺陷區域具有一大於該半徑之1 〇、 20或30%之寬度且佔據一從該氧化感應疊層缺陷環至該中 心軸的區域。亦較佳地,該微空位缺陷區域以及該氧化感 應疊層缺陷$衣只存在於該晶圓上,一大型的缺陷區域存在 於該微空位缺陷區域中且包括超過0·08 μιη具數目等於或 小於20的COP缺陷以及該晶圓的起始氧氣濃度係低於12 ppma 〇 在另一方面,本發明包括具有自一中心軸起之一預定 的半徑之一早結晶石夕晶鍵、包括一具有一沿該中心轴之預 定的長度的直軀部之該晶錠、包括在一相對於該中心軸之 圓周部分作為一共軸型環之一氧化感應疊層缺陷環的該晶 錠以及於一朝向該中心軸的方向僅於該氧化感應疊層缺陷 環内部之一不具有FPD缺陷的微空位缺陷區域。 較佳地,該微空位缺陷區域具有一大於該半徑之1〇、 20或30%之寬度且該微空位缺陷區域佔據一從該氧化感應 疊層缺陷環至該中心軸的區域。亦較佳地,只有該微空位 缺陷區域以及該氧化感應疊層缺陷環存在於該晶圓上,該 微空位缺陷區域係等於或長於該直軀部長度的1〇、2〇、3〇 9 (請先閲讀背蛉之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 591128 A7 _______B7____ 五、發明説明(7 ) 或40%且該晶錠的起始氧氣濃度係低於12卯。 在-進-步方面,本發明包括一種藉由。方法製造一 單結晶矽晶碇的方法,其中該晶碇具有一從一中心軸起之 預定的半徑且包括-具有-沿該中心軸之一預定長度的直 4區部。該方法包含步驟如下:藉由裝設一熱遮蔽以避免從 一熔化矽所生長之該晶錠的直軀部被突然地冷卻下來且藉 由調節一介於該熱遮蔽之下部分與該熔化矽之表面之間的 熔融間隙而降低該直軀部圓周部分的軸向溫度梯度;藉由 控制一生長速率以及藉由經藉由降低該晶錠與該熱遮蔽之 上部分的溫度而增加中心部分的軸向溫度梯度使中心部分 的軸向溫度梯度類似於圓周部分者來維持一整體均勻軸向 溫度梯度以形成一在距該中心軸最遠處之圓周部分呈一共 軸型環之一氧化感應疊層缺陷環;以及形成於一朝向該中 心軸的方向僅於該氧化感應疊層缺陷環内部不具有FPD缺 陷但具有DSOD缺陷之一微空間缺陷區域。 較佳地’該微空位缺陷區域具有一大於該半徑之1 〇、 20或30%之寬度且該晶旋的起始氧氣濃度係低於12 ppma。 可了解到上述一般性的敘述以及以下詳細的敘述二者 為例示性及說明性且是用來提供本發明所主張者的進一步 解釋。 圖式之簡要說明 所包括以提供對本發明之進一步理解且被併入且組成 本發明之一部份的所附之圖式描述本發明的具體實施例且 連同該敘述用來解釋本發明的原理。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 10 (請先閲讀背ig之注袁事項再填寫本頁) •、\吞· 591128 A7 ------B7 ______ 五、發明説明(8 ) 圖式: 第1圖顯示根據相關技藝藉由變換拉晶速度沿一晶錠 的長度方向被生成且生長之一缺陷區域; 第2圖顯示根據相關技藝一沿在第1圖中之切線II被對 切開以表示缺陷分佈之晶錠的水平橫截面,其中該晶錠係 藉由調節拉晶速度以具有位於在一加熱區域中之結晶晶旋 的圓周部分之一氧化感應疊層缺陷環而被製造; 第3圖為一顯示一晶錠之垂直橫截面的XRT(X射線形 貌學)圖像,該晶錠根據相關技藝在一一般加熱區域中承受 保持試驗; 第4圖顯不根據本發明一被徑向對切開晶錠的垂直橫 截面,其中該晶錠係藉由調節拉晶速度以具有位於在冷卻 條件為均勻之一加熱區域中結晶晶錠之圓周部分的一氧化 感應疊層缺陷環而被製造; 第5圖用示意圖顯示一靠近一生長界面的加熱區域; 第6圖顯示在一加熱區域中承受保持試驗之一晶錠的 一XRT垂直橫截面,其中徑向生長以及冷卻條件為均勻; 第7圖顯示一被垂直對切開之一晶錠的示意圖,其中該 晶錠係藉由降低在一加熱區域中之拉晶速度被生長,其中 徑向熱條件為均勻; 第8及第9圖顯示在8吋單晶體中在第7圖中分別地被表 示為VIII以及IX之FPD以及DSOD區域的徑向分佈; 弟10圖用示意圖顯示被施加在一晶錠之一熱處理週 期,該晶錠係用於一 256M DRAM元件; 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 'I一"^ -
-訂· (請先閲讀背®Γ之注意•事項再填寫本頁) 591128 A7 B7 五、發明説明(9 第11圖顯示在第7圖中被表示為VIII以及IX之一晶圓 的一深度曲線圖; 第12圖顯示在第7圖中被表示為VIII以及IX之一晶圓 的一 BMD密度曲線圖; 第13圖為在一說明一晶錠之徑向生長以及冷卻條件的 加熱區域中之軸向溫度梯度的曲線圖; 第14圖顯示一被垂直對切開之晶錠的一示意圖,其中 遠晶鍵係藉由降低在一加熱區域中之拉晶速度被生長,其 中徑向熱條件為均勻; 第15圖為藉由第16圖的熱處理週期於熱處理一晶圓之 後在第14圖中於橫截面XV被測量之一FDP缺陷分佈的曲 線圖;以及 第16圖為根據本發明之一熱處理週期的一曲線圖。 較佳具體實施例之詳細銳昍 現在說明書將對本發明的較佳具體實施例進行詳細的 敘述’其等之實施例將被描述於所附之圖式中。 在本說明書所使用專有名詞以及縮寫如下。 徵空位缺陷區撼.:一半導體晶圓需要無顯著的缺陷以 確保用以在其上形成不同電子電路的製程以及所設計之該 等電路的操作。為檢測造成在半導體晶圓本身上電子電路 失靈的大型缺陷,有數種以發現者命名及發展的方法(諸如 COP、FPD、LSTD、OiSF、OSOD等等)被界定如下。微空 位缺陷區域為DSOD可被發現但無操作性失靈發生於超過 64MDRAM之電子電路上且COP、FPD以及LSTD未被發現 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 12 (請先閲讀背®r之注意•事項再填寫本頁) •訂— 591128 A7 _B7_ 五、發明説明(l〇 ) 之處的一區域。換言之,一可包括DSOD的晶圓只要無 COP、FPD以及LSTD則係適用於製造超過64M DRAM的 1C。 MCLT :少數載流子壽命 COP :晶體起因之微粒 FPD :流體圖案缺陷 LSTD :光散射形貌學缺陷 OiSF :氧化感應疊層缺陷環 DSOD :直接表面氧化缺陷 BMD :表體微缺陷 DZ :無缺陷領域 XRT : X射線形貌學 通常,在一晶錠中心的熱係經由傳導及然後從中的輻 射被傳送至該晶錠的圓周部分,而在該圓周部分的熱係直 接地藉由輻射而被散逸。因此,在軸向溫度梯度上的不同 發生在該晶錠的徑向方向上。為減小此一溫度梯度的不 同,在該晶錠圓周之該軸向溫度梯度可被減少或在該晶錠 中心的該軸向溫度梯度可被增加。 為了減小該溫度梯度的不同,一介於熱遮蔽底部與熔 化矽之間的區間,即一熔融間隙,係被調節以控制自一加 熱器至該晶錠圓周所輻射之熱的量,藉此,該晶錠中心部 分之軸向溫度梯度係藉由將該晶錠以及該熱遮蔽上部分冷 卻下來而被增加。 第5圖用示意圖顯示一靠近一生長界面的加熱區域。參 13 (請先閲讀背面之注意•事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 591128 A7 ____B7 _ 五、發明説明(11 ) 照第5圖,在個別徑向位置於冷卻速率上之不同係藉由經控 制來自於被熔融於由一坩堝支架57所支持的一石英坩堝56 中之一溶化石夕52的輪射熱或以使用一熱遮蔽54的一加熱器 51來降低該晶錄:圓周的冷卻速率而被減少。在此情況中, 熱遮蔽54係由一隔熱物質所製成以致於不自熔化矽52傳送 熱至晶錠53的上部分。 靠近該界面之晶錠圓周的冷卻速率係藉由使熱不致於 輕易地經由溶融間隙被漏洩而被降低,該溶融間隙即一介 於熱遮叙5 4底部與炼化石夕5 2表面之間的空間5 5。再者,該 冷卻條件係藉由變換晶錠53的表面大小以及來自加熱器51 之輻射熱所控制,該輻射熱係藉由調節熔融間隙55的高度 所變換。
在該晶錠徑向方向中之冷卻條件的均勻性可為一保持 試驗所驗證,該保持試驗係被描述於描述出現於承受該保 持試驗之一晶錠晶體中的特定氧氣析出圖之“在切克勞斯 基矽中之所增加的微缺陷、殘留空隙以及氧氣析出條帶,,, Journal of Crystal Growth 204? 462 (1999), by V.V
Voroonkov and R. Falster 中。 在一一般中承受保持試驗之一結晶晶錠之垂直橫截面 的XRT圖像係被顯示於第3圖中。《區31為一氧氣析出增強 區且一空隙晶核生成區33存在於該氧氣析出增強區31之上 方。此區出現於於該保持試驗期間該晶錠其上的溫度達到 約1070°C的部份。 第6圖顯示在一加熱區域中承受保持試驗之一晶錠之 G張尺度“巾關辦(⑽)娜⑵⑽糊----- (請先閱讀背面之注意•事項再填寫本頁) .、可| 591128 A7 —--——__ ___ 五、發明綱(12 ) ^ - XRT垂直橫截面,其中徑向生長以及冷卻條件為均勾。 與在第3圖中之該垂直橫截面相比較,第6圖顯示介於氧氣 析出區61·與空隙晶核生成區63之間的邊界係被形成與晶錠 的徑向方向平行,藉此間接地表示在晶體中之點缺陷濃度 以及冷卻速率為徑向地均勻。 第4圖顯示在一加熱區域中所生長的一晶錠之一徑向 缺陷分佈示意圖,其中晶體生長以及冷卻條件為徑向均 勻。一旦藉由切割一於加熱區域條件之下被生長之單結晶 晶錠所成之一晶圓之缺陷分佈被檢驗到,其中該等加熱區 域條件使得對一晶錠的徑向方向之熱史的不同減至最低程 度且使得一空位區域存在遍及整個晶錠。如在第4圖中所 示’粗略凝聚性空位點缺陷(諸如C〇p或FPD)以低密度存在 於中心部分41上且一微空位缺陷區域42將其圍繞。接下 來,一氧化感應疊層缺陷環43以及一無凝聚性空位點缺陷 之區域44提供圍繞該微空位缺陷區域42之薄層。在這個實 施例中,無凝聚性空位點缺陷之區域44係被形成至一窄於 該半徑的10%之寬度。 使用本發明的方法與如在第2圖中所顯示的根據相關 技藝所生長之晶錠的橫截面之顯著的不同為大型缺陷(諸 如COP以及FPD)係被限制於由微空位缺陷區域42所圍繞 之中心部分的範圍之内。 根據本發明,微空位缺陷區域不具有FPD但可具有 DS0D而粗略凝聚性空位點缺陷表示FpD係被分佈於其 上。如已經被界定的,靠近晶圓表面之DS0D缺陷的大小 本紙張尺度適用中國國家標準(CNS) A4規格(21〇><297公釐) 15
(請先閲讀背面之注意事項再填窝本頁) 591128 A7 B7 五、發明説明(l3 ) 實質上係小於FPE)。當一晶片的整合積集度增加時,一元 件的CD突然地增加。已知被使用於一超過64*128MBi VLSI元件的晶圓不容許ρρο但可容忍ds〇d。 具體實施你丨1 在一晶體中被設計以提供徑向地環繞生長界面的均勻 冷卻條件之一熱遮蔽隔開來自熔化石夕的熱且允許晶體易於 冷卻下來’同時亦慢化在介於熱遮蔽與熔化矽表面之間晶 體表面之溫度的冷卻,藉此最後同時地減少介於晶體表面 與内部之間冷卻速率的不同。 垂直冷卻速率之徑向均勻性係藉由調節熔融間隙而被 改良且如在第6圖中所顯示的被履行以驗證該均勻性之保 持試驗的結果已被描述。 當均勻地控制在徑向方向中之垂直冷卻速率時,一晶 鍵的拉晶速度起初係採取快速且然後採取緩慢以完成該晶 旋。在此情況中,根據周圍氣體以及石英坩堝的旋轉速率, 氧氣濃度係被調節介於8及12 ppma之間。 第7圖表示藉由上述方法所生長且被垂直對切開之一 8 吋單結晶矽晶錠之缺陷分佈的結果。沿切線ΥΠΙ以及IX之 缺陷分佈係分別地被顯示於第8及第9圖中。 如在第7圖中所示,一凝聚性空位點缺陷區域71在該晶 錠以高拉晶速度被生長處之一部分佔優勢。又,當該拉晶 速度被減小時,一微空位缺陷區域72增加。若該拉晶速度 係被減小至低於一預定的位準,當該凝聚性空位點缺陷區 域71減小時,一氧化感應疊層缺陷區域73立即增加。當該 16 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 591128 A7 ______B7 五、發明説明(Η ) 拉晶速度係進一步被減小時,該氧化感應疊層缺陷區域開 始從晶鍵的圓周移到中心軸以在圓周形成一無凝聚性空位 點缺陷之區域74使得無凝聚性固有點缺陷區域的寬度增 加。無凝聚性固有點缺陷區域可被區分成一無凝聚性空位 點缺陷之區域74以及一無晶格間點缺陷之區域75。當拉晶 速度係更進一步被減小時,一晶格間點缺陷區域76係被生 成。 第8及9圖描述缺陷分佈。如在圖式中所示,一微空缺 陷區域介於氧化感應疊層缺陷區域7 3與在該空位點缺陷區 域中之如在第7圖中所示虛線之間存在。第8及9圖進一步包 括分別地沿線VIII以及IX切開之使用化學性蝕刻之晶圓的 FPD缺陷分佈之試驗結果。 如在圖式中所示,一寬度係小於半徑的1 〇〇/〇之無凝聚 性空位點缺陷之區域44(參照第4圖)係位於從晶圓的圓周 至中心軸且靠近該區域44之一氧化感應疊層缺陷環43係接 續著存在。在第8圖中被分佈於晶圓圓周之氧化感應疊層缺 陷區域因為拉晶速度的不同佔據一為在第9圖中為寬的 區。一具有微空位缺陷之DSOD區從中心至一氧化感應疊 層缺陷環存在,而一具有大型缺陷之FPD區域只存在於中 心部分,藉此提供微空位缺陷區域確實存在於其上的證明。 當熱史均勻性在徑向方向中被增加之時,該微空位缺 陷區域係成比例地被延伸至晶圓的中心,藉此至終消除大 型缺陷區域。因此,該氧化感應疊層缺陷環的内部變成微 空位缺陷區域。 本紙張尺度適用中國國家標準(CNS) A4規格(21〇Χ297公楚) 17 (請先閲讀背面之注意-事項再填寫本頁)
591128 A7 _____ B7 五、發明説明(l5 ) 第10圖描述於一 256M DRAM元件製造期間被使用的 熱處理週期。該曲線圖顯示藉由加熱至多1 它共3〇分鐘 之熱處理週期’然後增加该溫度至多115 0 °C共6 0分鐘, 冷卻下來至780°C,接著加熱至多i〇〇(TC共3〇分鐘且冷卻下 來。 · 對於一良好品質的晶圓,於晶圓的表面下一預定深度 之鬲密度的表體微缺陷(“BMD”)為在晶圓上之電路的製造 所需,其能做金屬污染物的移除。第11圖顯示在第7圖中被 表示為VIII以及IX之一晶圓的無缺陷領域(“dz”)深度之曲 線圖。該DZ為一自晶圓表面到BMD區域的距離。第12圖顯 不在第7圖中被表示為VIII以及IX之一晶圓的BMD密度之 曲線圖。 參照第11圖及第12圖,一 BMD密度以及一DZ深度在徑 向方向中係被達到相當地均勻。在第1〇圖中之熱處理週期 已經被施加之後,發現該氧化感應疊層缺陷區域確實地不 具有氧化感應疊層缺陷。被使用之晶圓的一起始氧氣濃度 係低於12 ppma。一旦整個晶錠直軀部於圍繞條件之下以及 使用如在第7圖中所示的切線VIII以及IX之拉晶速度被生 長且具上述結果的用途,一具有如在第8圖及第9圖中所示 之缺陷分佈的晶旋可被獲得。 此外’若該軸向溫度的均勻性係被適度調節,則可能 用以生長一能夠形成晶圓的晶錠,該晶錠不具有COP亦無 FPD且具有僅被分佈於從氧化感應疊層缺陷環的内部直徑 到該晶錠中心軸之微空位缺陷。 本紙張尺度適用中國國家標準(CNS) A4規格(21〇X29^aV^) 18 (請先閲讀背面之注意-事項再填寫本頁)
五、發明説明(!6 為達成徑向地均句晶體生長 ::::向溫度梯度係藉由以介於熱遮蔽底部與二: 破㈣以及心與熱遮蔽上部被冷卻下來的方式控 加熱益至晶錠圓周所輻射之熱而被減小,藉此增水 =日日錠中心部分之轴向溫度梯度。因此,-㈣Gr/G< 變成如在第13圖中所子夕〇 溫度圖式被生長。下之曲線且—晶鍵係根據表1的轴向
Gie(K/cm) 11.25 43.55 G2,c(K/cm) 10.94 23.81 G2,e(K/cm) 9.94 26.14 如在第13圖中所示,於本發明之具體實施例的周圍條 件下’從蟲錠中心到圓周的一轴向溫度梯度132係比相關技 藝的慣用溫度梯度更均勻。 表1顯示如在第13圖中所示之熱條件的軸向溫度梯度 數子,其中AG-Ge-Gc(K/cm)(AG為緊鄰熔化矽界面之介於 晶錠圓周以及晶錠中心之間之軸向溫度梯度上的不同)。 G1為COP係介於1120°C及1070。(3之間被生成之一區間的 平均值,G2為OiSF晶核係介於107(rc&8〇{rc之間被生成 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) (請先閲讀背面之注意-事項再填寫本頁)
19 591128 A7 _ B7_ 五、發明説明(Π ) 之一區間的平均值以及下標‘c’、‘e’及‘r’(如在第13圖中所 示)分別為一晶錠的中心部分、圓周以及任意半徑。AG應 等於或少於3 K/cm。 如在表1中所示,相關技藝之AG為16.49 K/cm,而本 發明之AG為2.87 K/cm。在本發明之具體實施例中,AG係 被維持於低於3 K/cm。大於相關技藝者之介於COP主要地 被生成處之區間1120°C至1070°C間的晶錠中心以及晶錠圓 周之軸向溫度梯度的平均值分別為32.31 K/cm以及43.55 K/cm。且大於相關技藝者之介於OiSF晶核主要地被生成處 之區間1070°C至800°C間的晶錠中心以及晶錠圓周之軸向 溫度梯度的平均值分別為23.81 K/cm以及26.14 K/cm。因 此,於期間缺陷係被生成之溫度區間如此快速的經過以致 於缺陷具有較低的可能性來被生成。 第14圖顯示被垂直對切開之晶錠的橫截面示意圖,其 中該晶錠係藉由降低在徑向熱條件為均句的一加熱區域中 的拉晶速度而被生長,其中該拉晶速度從0.65 mm/min.被 降至0.48 mm/min.且該橫截面係被位於自該晶錠的肩部起 360 mm處。此外,在第14圖顯示根據本發明的具體實施例 與一拉晶速度對照之一單結晶石夕晶旋的垂直橫截面,其中 一圖像係藉由在藉由將拉晶速度從0.65 mm/min·降至0.48 mm/min.所生長之晶鍵的橫截面上沿在第16圖中之週期進 行熱處理且然後藉由以少數載流子壽命(“MCLT”)之少數 載流子掃瞄掃瞄該橫截面而被獲得。如在第14圖中所示, 最好是設該拉晶速度高於0.5 mm/min.。 20 (請先閲讀背釙之注意'事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 591128 A7 __B7 五、發明説明(18 ) 如在第15圖中所示,當沿切線χν被對切開之晶圓係在 一熱處理(諸如在第16圖中之熱處理週期)之後被檢驗以發 現缺陷’低於250 ea./cm2以下之FPD係被發現於在中心部 分具大部分缺陷的一部份。在此情況中,該晶圓係藉由從 該肩部切除該直軀部240 mm所獲得。 第16圖為一熱處理週期的曲線圖,該熱處理週期係藉 由於5°C/min·的速度加熱至多800°C ;維持此狀態共4小 時,加熱至多iooo°c ;維持此狀態一段時間,較佳地為16 至20小時;以及於3°C /min·的速度冷卻下來所進行。因此, 與根據相關技藝所生長的晶錠相比較,一藉由上述所提及 的方法所製造之單結晶晶鍵能使拉晶速度連同結晶缺陷的 大小及密度被降低而被增加,藉此改良生產力以及晶圓的 品質而不增加產品成本。 明顯地對熟悉此項技藝者,可於本發明之單結晶石夕晶 旋、晶圓以及製造單結晶矽晶錄:的方法進行各種修飾以及 變化而不脫離本發明的精神或範疇。因此,本發明涵蓋起 於所附申請專利範圍之範疇内以及其等之均等物所提供之 本發明之修飾以及變化。 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 21 (請先閲讀背¾之注意事項再填窝本頁}
591128 A7 B7 五、發明説明(l9 ) 元件標號對照 12.. .空位點缺陷區域 13.. .氧化感應疊層缺陷區域 13a...氧化感應疊層缺陷環 14·.·無凝聚性空位點缺陷區域之區域 15…無凝聚性晶格間點缺陷區域 31.. .氧氣析出增強區 33…空隙晶核生成區 41.. .粗略凝聚性空位點缺陷區域 42…微空位點缺陷區域 43 ...氧化感應疊層缺陷環 44.. .無凝聚性空位點缺陷之區域 51.. .加熱器 52.. .熔融矽 55…熔化間隙 56…石英坩堝 57…坩堝支架 61.. .氧氣析出區 63.. .空隙晶核生成區 71.. .凝聚性空位點缺陷區域 72.. .微空位點缺陷區域 73.. .氧化感應疊層缺陷區域 74.. .無凝聚性空位點缺陷之區域 75.. .無凝聚性晶格間點缺陷區域 76.. .凝聚性晶格間點缺陷區域 131…慣用的溫度梯度 132.. .軸向溫度梯度 22 (請先閱讀背面之注意•事項再填窝本頁) 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)

Claims (1)

  1. ^1128 ^1128
    經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 A、申請專利範圍 1 · 一種單結晶矽晶圓,該晶圓具有垂直於一中心軸之一正 面以及一背面且提供一以被延伸之正及背面所形成的 圓周部分以及自該中心軸起的半徑,該晶圓呈一圓盤 型’其中該晶圓具有一小於該從晶圓圓周到該中心軸之 半徑10%的無凝聚性空位點缺陷之區域、一緊鄰該無凝 聚性空位點缺陷之區域的氧化感應疊層缺陷環以及從 該氧化感應疊層缺陷環的内緣到該中心軸之一不具有 像FPD—樣大的缺陷但具有DSOD之微空位缺陷區域。 2·如申請專利範圍第1項之晶圓,其中該微空位缺陷區域 具有一大於該晶圓半徑之1〇〇/0的寬度。 3 ·如申請專利範圍第1項之晶圓,其中該微空位缺陷區域 具有一大於該晶圓半徑之20%的寬度。 4.如申請專利範圍第1項之晶圓,其中該微空位缺陷區域 具有一大於該晶圓半徑之30%的寬度。 5·如申請專利範圍第丨項之晶圓,其中該微空位缺陷區域 佔據一從该氧化感應疊層缺陷環至該中心轴的區域。 6·如申請專利範圍第丨項之晶圓,其中一大型的缺陷區域 存在於該微空位缺陷區域之中心部分中且包括超過 0.08 μηι具數目等於或小於20的COP缺陷。 7·如申請專利範圍第1項之晶圓,其中該晶圓的起始氧氣 濃度係少於12 ppma。 8. 如申請專利範圍第1項之晶圓,其中該晶圓的起始氧氣 濃度係少於8 ppma。 9. 一種單結晶石夕晶旋’該晶鍵具有一自一中心軸起之一預
    23 591128 A8B8C8D8 經濟部智慧財產局員Η消費合作社印製 、申請專利範圍 定的半徑,該晶錠包括一具有一沿該中心軸之預定的長 度的直軀部,該晶錠包括: 在一相對於該中心軸之圓周部分作為一共軸型環 之一氧化感應疊層缺陷環;以及 一朝向該中心軸的方向僅於該氧化感應疊層缺陷 環内部之微空位缺陷區域,該微空位缺陷區域不具有 FPD缺陷。 10·如申請專利範圍第9項之晶錠,其中該微空位缺陷區域 具有一大於該半徑之10%的寬度。 11 ·如申請專利範圍第9項之晶錠,其中該微空位缺陷區域 具有一大於該半徑之20%的寬度。 12.如申請專利範圍第9項之晶錠,其中該微空位缺陷區域 具有一大於該半徑之30%的寬度。 13·如申請專利範圍第9項之晶錠,其中該微空位缺陷區域 佔據一從该氧化感應疊層缺陷環至該中心軸的區域。 Μ.如申請專利範圍第9項之晶錠,其中該微空位缺陷區域 係等於或長於該直軀部長度的1〇0/〇。 15·如申請專利範圍第9項之晶錠,其中該微空位缺陷區域 係等於或長於該直軀部長度的2〇0/〇。 如:請專利範圍第9項之晶鍵,其中該微空位缺陷區域 係等於或長於該直軀部長度的3〇〇/〇。 17.如^請專利範圍第9項之駿,其中該微空位缺陷區域 係等於或長於該直軀部長度的40%。 士申明專利圍第9項之晶錠’其中該晶錠的起始氧氣 1 x 297公釐) (請先閲讀背&之注&事項再填寫本頁) — — — — — — — ^ 11111111 24 591128 六、申請專利範圍 A8 B8 C8 D8 濃度係低於12 ppma。 19. 如申請專利範圍第9項之晶錠,其中該㈣的起始氧氣 濃度係低於8 ppma。 20. -種製造一單結晶矽晶碇的方法,該方法乃是藉由切克 勞斯基方法,其中該晶碗具有_從_中心軸起之預定的 半徑且包括-具有-沿該中心轴之一預定長度的直躺 部’該方法包含步驟如下: 藉由裝設一熱遮蔽以避免從一熔化矽所生長之該 晶錠的直軀部被突然地冷卻下來且藉由調節一介於該 熱遮蔽之下部分與該熔化矽之表面之間的熔融間隙而/ 降低該直軀部圓周部分的軸向溫度梯度; 藉由控制一生長速率以及藉由經藉由降低該晶錠 與4熱遮蔽之上部分的溫度而增加中心部分的軸向溫 度梯度使中心部分的軸向溫度梯度類似於圓周部分者 來維持一整體均勻軸向溫度梯度以形成一在距該中心 軸最遠處之圓周部分呈一共軸型環之一氧化感應疊層 缺陷環;以及 形成於一朝向該中心軸的方向僅於該氧化感應疊 層缺陷環内部不具有FPD缺陷之一微空間缺陷區域。 21. 如申請專利範圍第20項之方法,其中該微空間缺陷區域 具有一大於該半徑之10%的寬度。 22. 如申請專利範圍第2〇項之方法,其中該微空間缺陷區域 具有一大於該半徑之20%的寬度。 23. 如申請專利範圍第20項之方法,其中該微空間缺陷區域 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背®.之注t.事項再填寫本頁)
    經濟部智慧財產局員工消費合作社印製 25
    、申請專利範 圍 具有一大於該半徑之30%的寬度。 /Ν Λ •如申請專利範圍第20項之方法,其中該微空間缺陷區域 佔據一從該氧化感應疊層缺陷環至該中心軸的區域。 25·如申請專利範圍第2〇項之方法,其中該微空間缺陷區域 係等於或長於該直軀部長度的10〇/〇。 26·如申請專利範圍第2〇項之方法,其中該微空間缺陷區域 係等於或長於該直軀部長度的2〇〇/0。 27.如申請專利範圍第20項之方法,其中該微空間缺陷區域 係等於或長於該直軀部長度的30〇/〇。 28·如申請專利範圍第2〇項之方法,其中該微空間缺陷區域 係等於或長於該直軀部長度的4〇%。 29·如申請專利範圍第20項之方法,其中該晶錠的起始氧氣 》辰度係低於12 ppma。 30.如申請專利範圍第2〇項之方法,其中該晶錠的起始氧氣 >辰度係低於8 ppma。 3 1 ·如申請專利範圍第2〇項之方法,其中當該晶錠的溫度範 圍係介於1120t至1070T:之間時,在中心部分之軸向溫 度梯度的平均值係等於或大於30艮“爪且在圓周部分之 車由向溫度梯度的平均值係等於或大於4〇 K/cm。 32.如申請專利範圍第2〇項之方法,其中當該晶錠的溫度範 圍係介於1070X:至800。(:之間時,在中心部分之軸向溫 度梯度的平均值係等於或大於2〇 κ/cm且在圓周部分之 軸向溫度梯度的平均值係等於或大於23 κ/cm。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公整 (請先閱讀背面之注*.事項再填寫本頁) --------訂--------緣▲ 經濟部智慧財產局員Η消費合作社印製 26
TW090121795A 2000-09-04 2001-09-03 Single crystalline silicon wafer, ingot, and producing method thereof TW591128B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0052205A KR100374703B1 (ko) 2000-09-04 2000-09-04 단결정 실리콘 웨이퍼,잉곳 및 그 제조방법

Publications (1)

Publication Number Publication Date
TW591128B true TW591128B (en) 2004-06-11

Family

ID=19687284

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090121795A TW591128B (en) 2000-09-04 2001-09-03 Single crystalline silicon wafer, ingot, and producing method thereof

Country Status (5)

Country Link
US (2) US6521316B2 (zh)
JP (1) JP2002145697A (zh)
KR (1) KR100374703B1 (zh)
DE (1) DE10143231A1 (zh)
TW (1) TW591128B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100374703B1 (ko) * 2000-09-04 2003-03-04 주식회사 실트론 단결정 실리콘 웨이퍼,잉곳 및 그 제조방법
JP2004172391A (ja) * 2002-11-20 2004-06-17 Sumitomo Mitsubishi Silicon Corp シリコンウェーハおよびその製造方法
US7229495B2 (en) 2002-12-23 2007-06-12 Siltron Inc. Silicon wafer and method for producing silicon single crystal
US7371283B2 (en) * 2004-11-23 2008-05-13 Siltron Inc. Method and apparatus of growing silicon single crystal and silicon wafer fabricated thereby
KR100840751B1 (ko) * 2005-07-26 2008-06-24 주식회사 실트론 고품질 실리콘 단결정 잉곳 제조 방법, 성장 장치 및그로부터 제조된 잉곳 , 웨이퍼
KR100831044B1 (ko) * 2005-09-21 2008-05-21 주식회사 실트론 고품질 실리콘 단결정 잉곳의 성장장치, 그 장치를 이용한성장방법
US7427325B2 (en) 2005-12-30 2008-09-23 Siltron, Inc. Method for producing high quality silicon single crystal ingot and silicon single crystal wafer made thereby
CN101460665A (zh) 2006-06-07 2009-06-17 上睦可株式会社 单晶硅片的cop产生原因的判定方法
US8173449B2 (en) 2006-06-09 2012-05-08 Sumco Corporation Method for making COP evaluation on single-crystal silicon wafer
KR101275418B1 (ko) * 2010-03-16 2013-06-14 주식회사 엘지실트론 단결정 잉곳 제조방법 및 이에 의해 제조된 웨이퍼
KR20110108876A (ko) * 2010-03-30 2011-10-06 주식회사 엘지실트론 웨이퍼
CN109459417A (zh) * 2018-11-01 2019-03-12 福建晶安光电有限公司 一种用于检测图形衬底的方法和装置
CN111781204A (zh) * 2020-06-16 2020-10-16 天津中环领先材料技术有限公司 一种半导体圆硅片环状层错的测试方法
CN115360115A (zh) * 2022-10-19 2022-11-18 西安奕斯伟材料科技有限公司 一种测量晶圆表面损伤层深度的方法及***

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1280041B1 (it) * 1993-12-16 1997-12-29 Wacker Chemitronic Procedimento per il tiraggio di un monocristallo di silicio
JP3085146B2 (ja) * 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JPH09208377A (ja) * 1996-01-26 1997-08-12 Sumitomo Sitix Corp 単結晶引き上げ方法
EP1202128B1 (en) 1996-06-18 2005-08-10 Ricoh Company, Ltd. Image forming apparatus with toner supplying device
KR19980070037A (ko) * 1997-02-13 1998-10-26 윤종용 반도체 잉곳 성장시 시드결정의 인상속도 최적화방법, 이를 적용한 반도체 잉곳 성장방법, 그에 따라 성장된 반도체 잉곳과반도체 웨이퍼 및 반도체장치
CN1280455C (zh) 1997-04-09 2006-10-18 Memc电子材料有限公司 低缺陷浓度的硅
JPH1179889A (ja) * 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
US5942032A (en) * 1997-08-01 1999-08-24 Memc Electronic Materials, Inc. Heat shield assembly and method of growing vacancy rich single crystal silicon
JP3596257B2 (ja) * 1997-11-19 2004-12-02 三菱住友シリコン株式会社 シリコン単結晶ウェーハの製造方法
JP3747123B2 (ja) * 1997-11-21 2006-02-22 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP3407629B2 (ja) * 1997-12-17 2003-05-19 信越半導体株式会社 シリコン単結晶ウエーハの熱処理方法ならびにシリコン単結晶ウエーハ
US6315827B1 (en) * 1998-10-02 2001-11-13 Komatsu Electronics Metals Co., Ltd. Apparatus for producing single crystal
JP3065076B1 (ja) * 1999-05-13 2000-07-12 住友金属工業株式会社 単結晶引き上げ方法及び単結晶引き上げ装置
KR100374703B1 (ko) * 2000-09-04 2003-03-04 주식회사 실트론 단결정 실리콘 웨이퍼,잉곳 및 그 제조방법

Also Published As

Publication number Publication date
KR100374703B1 (ko) 2003-03-04
US20030068501A1 (en) 2003-04-10
US6858077B2 (en) 2005-02-22
KR20020018904A (ko) 2002-03-09
US6521316B2 (en) 2003-02-18
DE10143231A1 (de) 2002-07-04
US20020046694A1 (en) 2002-04-25
JP2002145697A (ja) 2002-05-22

Similar Documents

Publication Publication Date Title
US6893499B2 (en) Silicon single crystal wafer and method for manufacturing the same
JP4644729B2 (ja) 酸化誘起積層欠陥を実質的に有さない空孔優勢コアを有する低欠陥密度シリコン
JP3782387B2 (ja) 低欠陥密度の自己格子間物優勢シリコンを製造する方法
TWI233455B (en) Silicon single crystal wafer and a method for producing it
TWI243217B (en) Heat shield assembly for crystal puller
TW591128B (en) Single crystalline silicon wafer, ingot, and producing method thereof
JP3624827B2 (ja) シリコン単結晶の製造方法
JP3919308B2 (ja) 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ
JP3904832B2 (ja) 結晶成長導入欠陥を実質的に有さないエピタキシャルシリコンウエハ
US20130323153A1 (en) Silicon single crystal wafer
JP5283543B2 (ja) シリコン単結晶の育成方法
US7125608B2 (en) Single-crystal silicon ingot and wafer having homogeneous vacancy defects, and method and apparatus for making same
JP4700874B2 (ja) 均一熱履歴を有する単結晶シリコンの製造法
TW591129B (en) Single crystalline silicon wafer, ingot and producing method thereof
JPH11180800A (ja) 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP4107628B2 (ja) シリコンウェーハにig効果を付与するための前熱処理方法
KR100445190B1 (ko) 단결정 실리콘 잉곳 제조 방법
EP1346086A2 (en) Process for controlling thermal history of vacancy-dominated, single crystal silicon
JP3855531B2 (ja) ポリシリコン層付きシリコンウェーハ及びその製造方法
KR100544965B1 (ko) 균일한 베이컨시 결함을 갖는 실리콘 단결정의 제조방법및 웨이퍼
KR100544966B1 (ko) 실리콘 단결정 잉곳의 제조 장치
JP2003209115A (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent