TW561303B - Thin-film transistor array and its manufacture - Google Patents

Thin-film transistor array and its manufacture Download PDF

Info

Publication number
TW561303B
TW561303B TW089102883A TW89102883A TW561303B TW 561303 B TW561303 B TW 561303B TW 089102883 A TW089102883 A TW 089102883A TW 89102883 A TW89102883 A TW 89102883A TW 561303 B TW561303 B TW 561303B
Authority
TW
Taiwan
Prior art keywords
layer
line
signal
signal lines
signal line
Prior art date
Application number
TW089102883A
Other languages
English (en)
Inventor
Seiichi Matsumoto
Original Assignee
Nec Lcd Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Lcd Technologies Ltd filed Critical Nec Lcd Technologies Ltd
Application granted granted Critical
Publication of TW561303B publication Critical patent/TW561303B/zh

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

561303 五、發明說明(1) 本發明係有關於一種薄膜電晶體陣列及其製造方法, 特別是用以施行正確的中斷信號金屬線(an interruption in signal roetaiizati〇n line)。 提高良率為製造薄膜電晶體陣列之相當重要的課題之 特別是僅需一處中斷發生即會造成薄膜電晶體陣列發 生生瑕疵,所以降低中斷的發生是非常重要的。 再者,比較掃瞄線與信號線,因為掃瞄線初始形成於 、明絶緣之基底上,其相對地較少產生中斷之情形。相反 =號Ϊ下方間極絕緣層係採用如電漿化學氣相沈積 Γ=Γ式:形成’形成過程中外在微粒會被捕捉至 j和、、、巴緣層,且捕捉一次的微粒 =程中加以移除。因此會在閘極也 地,成頻繁地信號線中斷現象發: ,降低k號線之中斷為提升良 題。 代π良丁之相當重要的課 為達此目的,在習知技術中 correction wirings)的方法 =佈線 上矩陣中所裸露之像素電極區域。用乂封閉溥膜電極陣列 然而,根據此類習知拮# 域的外部位於像素電極之位置:▲線所封閉之—區 線長再:過另長二:::?隨有高阻抗的掃晦線與信號 之;數個中斷時,;號傳正發生於'線 果導致中斷發生。 得^至該些中斷點之間,結
IIH 561303 五、發明說明(2) 例如,日本早期公開專利第Hei—2 —25441 9號揭示利用 光遮層以校正佈線中之中斷。第1圖顯示上述論述中一矩 陣顯示裝置之平面圖。 請參考第1圖,此處提供傳導光遮層21覆蓋於基底的 整個表面,而像素電極26之中央區域除外。傳導光遮層21 經由一絕緣層覆蓋於像素電極26、信號線24、以及掃瞄線 2 5之周邊區域。所以,當掃瞄線或信號線發生中斷時,必 須對橫跨中斷點上佈線與傳導光遮層2丨間之部分覆蓋施以 雷射光束照射,使得佈線與傳導光遮層2 1電性連接,藉以 元成此中斷之校正。
但疋根據此類習知技術,在製程中會增加額外的負 擔,且由製造薄膜電晶體(TFT)的觀點而言會降低其顯 示品質。 ,、 籴喷LV ΐ先必須提供一額外的步驟1以形成此傳導 巧2。傳導光遮層21的形成需要一連串 ,= J率顯影以及微影等,增加了製程以及成本負,並影響 21、 於其 向 , 信號 地寫 再 信 間 兩 之 因 入 Ψ 彳固問題是大區域地覆盈於得導光遮層 產°生窬在Ϊ瞄線25、以及像素電極26之周邊部分易 者。掃瞎線25與信號線24之間電容值越 傳遞 吊數越大’會延遲拖緩掃瞎信號或是資料
對顯示造成不良影響,店和無法有效 -中’或是揭接至相同佈線夂像素電極26
第6頁 561303 -— 五、發明說明(3) 之寫入條件改 其他問題 間之電容耦合 “號線2 5或掃 之總量使之益 此外,在 種以雷射光束 積電容電極, 因此,本 其製造方法, 擔或對顯示效 本發明提 緣基底如破璃 於該透明絕緣 成;複數像素 近複數掃瞄線 晶體,耦接至 該第一傳導層 覆蓋複數對應 中,該光遮層 等信號線,位 設區域係向該 其中當一 晶體障列,使 變,需依據輸 還包括於像素 會誘發像素電 瞄線24時,隨 法同步,繼而 曰本早期公開 熔接以校正中 跳過掃瞄線中 發明之一目的 用以校正信號 能造成不良影 供之一種薄膜 ;複數掃瞄線 基底上;複數 電極,形成於 與鄰近複數信 該等像素電極 之複數光遮覆 像素電極之該 形成複數校正 於該等信號線 等信號線突出 中斷發生於該 位於該光遮層 入信號之距離而定。 電極26與信號線24或掃瞄線25 立4 ^,當信蜆通過 極26產生一電位,W信蜆通過 之變動的電位會影響維持電荷 影響顯示之品質。 專利第Hei-9~325354號揭示一 斷之方法,利用此法經由一累 之中斷點而連接掃貓線。 係提供一種薄膜電晶體陣列及 線之中斷’而不需增加製矛王負 響。 電晶體陣列,包括:一透明絕 ’由一第一傳導層構成,形成 信號線’由一第二傳導層構 一閘極絕緣層上,位於包圍鄰 號線之一區域中;複數薄膜電 ;以及複數光遮層,形成包含 盒部分’並經由該閘極絕緣層 等信號線之複數周邊部分;其 部分經由該閘極絕緣層覆蓋該 之兩端之該等光遮層之複數預 〇 等#號線中時,調整該薄膜電 與遠彳S號線間之V該校正覆蓋部
第7頁 ^61303 五、發明說明(4) =斷繞越該信號線之該中斷部分達成電性連接’以校 之方加製程負擔,利用修復中斷 遮層以形成掃晦線^用由第-傳導層構成之光 本發明第二;用需額外的製程步驟。 駐一 ^ 放用^可避免因佈線時間常數拎知而道站 顯不品質下降,因對中磨ώ 了丨J吊数增加而導致 覆蓋部分,此類位於作味二Τ二/可权正平方微米區域之 小,庐號線盥像紊Φ Γ ^線^光遮層間之校正覆蓋區域較 低。號、像素電極之間的寄生電容效應亦可得以降
^ _本發明第三效用係可降低信號線與像辛電Η μ & 生電容效應,使得隨資 的寄 以降低,穩定像素電極之 ^合值幅度可得 本表月第四效用係無須額外製程步驟即 極絕ί層與保護層堆疊置於像素電極與光: "距可付以縮減。此會降低像素電 了逨;:’ 仏號;之間的寄生電容效應,以加強顯示品ΐ層、以及 ,、讓本發明之上述和其他目的、特徵、和# K At ”懂,下文特舉一較佳實施例,並配合所:m明 細說明如下: 口 ^附圖式,作詳 圖式簡單說明: 圖係顯示習知薄膜電晶體陣列特徵之 第2圖係顯示本發明第一實施例之镇 圖, 徵平面圖; %月第“也例之溽膜電晶體陣列特
第8頁 561303 五、發明說明(5) 第3圖所示為沿第2圖中A-A’切線之剖面圖; 第4圖係顯示本發明第一實施例中修復中斷之狀態; 第5圖係顯示為沿第4圖中B-B’切線之剖面圖; 第6圖所示為本發明第二實施例之薄膜電晶體陣列特 徵平面圖; 第7圖係顯示沿第6圖中C-C’切線之剖面圖; 第8圖所示為本發明第一實施例之製造方法示意圖; 第9圖所示為本發明第一實施例接續第8圖之製造方法 示意圖;
第1 0圖所示為本發明第一實施例接續第9圖之製造方 法示意圖; 第11圖所示為本發明第一實施例接續第1 0圖之製造方 法示意圖; 第1 2圖所示為本發明第一實施例接續第11圖之製造方 法不意圖, 第13圖所示為光遮層之扮演角色之示意圖; 第14圖所示為光遮層之扮演角色之示意圖;
第1 5圖所示為光遮層之扮演角色之剖面圖;以及 第1 6圖所示為光遮層之扮演角色之剖面圖。 符號說明: 3、21〜光遮層;4、26〜像素電極;2、24〜信號 線;1、2 5〜掃瞄線;9〜基底;1 0〜閘極絕緣層;8〜薄膜 電晶體;27〜周邊部分;28〜校正覆蓋部分;1 7〜彩色濾 光器;a 1 8、b 1 9、c2 0〜彩色層;11〜保護層/ 1 2〜雷射< 照
第9頁 561303 五、發明說明(6) — 射部分;1 3〜中斷點;1 4〜s拓陆,r 00 覆蓋部分,· 5〜閘極。’Ί 15〜開口 ; 28〜校正 實施例: 第2圖係顯示本發明第一實 徵平面圖;第3圖所示為沿第2圖中A-A,切線之剖面圖以 所槿;參考//圖與第3圖,-透明絕緣基底9,可由破璃 2成;複數’由-第―傳導層構成,形成於該透 數俊:ί底4上9 ’複數信號線2,由-第二傳導層構成;複 ίΐί ί 於一閉極絕緣層10上,位於包圍鄰近 與二近^信號線2之-區域…數薄膜電 3二,、勹入 #至該寻像素電極4 ;以及複數光遮層 3,形成包含該第一傳導層之複數光遮 = 該閘極絕緣層10覆蓋複數對應像素 ^ = 複數=部每-像素電極4由第一傳導層寻^線之 再者,在第一實施例中,由第一傳導層構成之該 層3 =成複數校正部分,經由該閘極絕緣層丨〇覆蓋面x ’、、、 等信,之部分像素電極4 ;圖中,接近光遮層3之上g 與下部端點朝信號線2突出,故形成校正覆蓋部分 1 經由閘極絕緣層1 〇覆蓋信號線2。 在此結構下,若在信號線2中發生一中斷, 層3Λ1ί線2,之校正€蓋部分施以雷射光束照射使t 仏號線2 /、光遮層3得以電性連接。 r 若在信號線2中發生一中斷,即對光遮層3盥俨 間之杈正覆蓋部分施以雷射光束照射,使得狺號乙;光
第10頁 %13〇3 五、發明說明(7) ---- - 遮層3得以雷、击 越中斷, 一連接,使得傳送至信號線2之資料信號可跨 ,’使得此中斷得以校正。 改進詳述光遮層3之角色。光遮層3扮演兩種角色·· 鲈妗9'々1晶體之開口率(〇Pening rati〇 )以及校正信 猊琛Z之中斷。 角色百釋開口率之改進。第13圖所示為光遮層之扮演 圖· Ί Μ圖’第1 4圖所示為光遮層之扮演角色之示意 图祕_、.圖所示為光遮層之扮演角色之剖面圖;以及第1 6 窗不馬先遮層之扮演角色之剖面圖。 緣美5圖所示,形成一典型薄膜電晶體陣列於透明絕 成ΐ,用以在彩色濾光器17對應透明絕緣基底9上形 '上有彩色層al8、bl9、C20、以及黑矩陣14形 ’亚透明絕緣基底9與彩色濾光器17之間填滿液晶 、1 iquid crystal )。 之開Γί增ΐ黑矩陣14之開口率才可增加薄膜電晶體陣列 之開口率。在理想的狀況下,黑矩陣之 至傻去带技t M J 1 ΰ 了取佳延伸 主像=兒極4之邊緣,而與黑矩陣之開口 15相吻合。铁 而,實際上,在透明絕緣基底9與彩色滹 ζ : $矛寺,開口會發生位移。針對第15圖所示之位 里 陣之開口 1 5需朝像素電極4之内緣 … 率具有不Μ影響。 ㈣5幻心。對於開口 < 者’像素電極4並需盡量擴大以改進開口鈇 :“象素電極4與信號線2形成在相同閑極 〇、上 相同平面上時,像素電極1 4與信號線9 …s上 L U太接近…會因為f
、發明說明(8) ::Z或疋像素電極4或信號線2之外部導電物質而增加彼 空會。在實際考量上,兩者之間約需4鄭之 間’此舉同時會降低開〇率。 層,:2 :綠9考慮形成光遮層3之例子,包括第-導通 血# ^ i線一預定距離隔開,並經由閘極絕緣層1〇 位=電,之邊緣重疊,籍此,如第15圖所示,重疊之 々。〜艮據自光遮層3之信號線2 一側之邊緣的距離而決 ^此外,光遮層3所形成之平面與信號線2不同,故兩者 二距可縮小到丨至2 v m。因此,比對有無光遮層3之實例 0 x現:黑矩陣之開口 1 5之開口率可得以增加。 ^妾著將描述以信號線2之中斷作為本發明之實施例。 第\圖顯不於信號線2上發生一中斷點1 3,並以雷射光 知、射杈正覆蓋部分28以校正此中斷。第5圖係顯示為沿 第4圖中B-B,切線之剖面圖。 "先先檢查^號線2上有無中斷。如果有中斷發生, 確疋,正確位置。此項瑕疵檢測係在薄膜電晶體陣列完成 後進行。此檢侧目地是希望盡可能的檢測並修正瑕疵,並 於後續製程步驟中得到防護。 接著’假若在檢測中測得信號線2上有中斷發生,以 雷射光束照射跨越中斷點1 3上之校正覆蓋部分28,執行校 正動作。 再者’在此實施例中,中斷的校正僅在中斷點1 3位於 校正覆蓋區2 8之間的部分執行。 如此類中斷發生時,雷射光束會沿信號鎳2照射!接
第12頁 561303 五、發明說明(9) 層2兩端之校正覆蓋層 部分12上後,坌_、兹 第4圖所+ 間極絕緣層1 〇 I遭=會被炼解,第-第1 =射照射 成電性連接。…破壤。接著,第—與層間之 、因此,信號線2上之資料信… 、層可達 二抓至光遮層3,而跳跨中斷點if::雷射照射部分12 正。 所从此中斷得以校 再者’在本實施例中, 進—步縮小信號線2與光:思重製程負擔。 刀〜面積。亦即,以雷射光遞層3間校正覆蓋部 幾平方微米的校正覆蓋部分即^,、交正中斷的方法僅需 素但及4之間的寄生電容。 可減小信號線2與向 ♦習知技術中佈線間之電容辦 而獲得解決。可大幅改善因佈^ 士 σ題亦可利用本發明 示品質的問題。 " τ間常數增加而影響顯 此外’相同地,降次 號線2與像素電極4之間所誘發::位變化,而於信 4的效能使顯示品質不會衰減' 可生电谷,穩定像素電極 例。第8圖至第12圖係顯示製造薄膜電晶體陣列之一實施 濺錢Π8法圖形所成示第’二如二玻璃之透明絕緣基底9上,以如 閘極5、光遮層3等預設圖^。’亚以微影形成如掃晦線1、 麵 第13頁 r5613〇3
五、發明說明(10) 接著’如第9圖所示,依序形成閘極絕緣層i 〇 (參閱 第3、5、7圖)與薄膜電晶體8,接著以微影方式將半導體 層8形成於如TFT之預設圖案中。 肢 然後’以微影方式形成接觸洞(未示於圖中),作為 第一與第二導通層電性連接之用。 ' 如第1 0圖所示,形成第二導通層,並以微影方法形 預定圖案如信號線2。
再者’如第11圖所示,形成如ITO之透明導通層,並 以微影方式形成像素電極4。 W
最後,如第1 2圖所示,形成保護層11,並將預定區域 如像素電極4上之保護層1 ][以微影方式移除,完成薄膜 晶體之製造。 、电 ^ 第6圖所示為本發明第二實施例之薄膜電晶體陣列特 徵平面圖;第7圖係顯示沿第6圖中C-C,切線之剖面圖。、 在前述第一實施例中所述之薄膜電晶體陣列中,像素 電極4係形成於閘極絕緣層丨〇上。然而在本實施例中/像、 素陣列係形成於保護層11上。
請參考第6與7圖,一種薄膜電晶體陣列,包括一透明 絕緣基底9 ;複數掃瞄線1,由一第一傳導層構成,形成於 。玄透明絕緣基底9上;複數信號線2,由一第二傳導層構 成’複數像素電極4,形成於一保護層11上,位於包圍鄰 近複數掃瞄線1與鄰近複數信號線2之一區域中;複數薄膜 電晶體8,耦接至該等像素電極4 ;以及複數光遮層3,形 成包含該第一傳導層之複數光遮覆蓋部分2 7」並經由該< 閘
第14頁 61303 五、發明說明(11) 極絕緣層1 〇與該保護層1〗覆蓋複數 信號線2之複數周邊部分; 對應像素電極4之該等 in逾f者’光遮層3形成光遮覆蓋部分,經由閘極絕緣層 護層11覆蓋住像素間極4面對信號2的部分 尤遮層3上下兩端部分向信號線2突φ ^ ^ ^ ^ 蓋部分28經閘極絕緣層1 0覆蓋信號線2。 形 又正覆 如第-實施例所述之特徵,如果在信號線2上發生中 ’將雷束照射於光遮層3與信號線2間之校正覆蓋部 刀2 8,使得信號線2與光遮層3產生電性連接。 因此’ >既使#號線2上發生中斷,將雷射光束照射於 ,層3與信號線2間之校正覆蓋部分28,可使信號線2盥 =遮層3產生電性連接,信號線2上之資料信號可而跳跨中 新點而傳送。所以此中斷得以校正。 再者,如第一實施例所述,光遮層3扮演兩種角色: 進薄膜電晶體之開口率(opening rati〇 )以及 唬線2之中斷。 再者,在本貫施例中,像素電極4與信號線2位於不同 面上,藉以降低因為圖案形變或是像素電極4或信號 外部導電物質而增加彼此短路之機會。 再者,目閘極絕緣層10與保護層^堆疊置於像 =光遮層3二間1間距可得以縮減。此會降低像素電極 光遮層 以及仏號線2之間的寄生電容效應, ^顯示品質。 如上所述,本發明之第二實施例與第一實施例相同,,
561303 五、發明說明(12) 無須額外製程步驟即可校正中斷,亦不會影響顯示品質。 再者,本發明當然可應用於正常交錯式(normai 11 y staggered ) TFT 或反相交錯式TFT( inversely staggered) 上0 雖然本發明已以較佳實施例揭露如上,铁盆 限定本發明,任何熟習此技藝者,在二 和範圍内’當可作更動與潤_, :離本發明之精神 視後附之申請專利範圍所界定者為準本知明之保護範圍當
第16頁

Claims (1)

  1. 561303
    ^ 六、申請專利範圍 1 ·、種薄膜電晶體陣列,包括: 一透明絕緣基底· 複數掃瞄綠 —’ 、 緣基底上; ' ,由一第一傳導層構成,形成於該透明絕 ί ί化號線,由一第二傳導層構成; 近複數掃:: ’形成於一閘極絕緣層1,位於包圍鄰 > 線與郴近複數信號線之一區域中; 晶體’耗接至該等像素電極:以及 部分,並經由成包含該第一傳導層之複數光遮覆蓋 k旒線之複數周邊部分; 鑤像〜、冤極之该等 覆蓋遮層形成複數校正部分經由該間極絕緣層 複數預設區,向該等信號線突出。…寺先遽層之 • 種缚膜電晶體陣列,包括: 一透明絕緣基底; 形成於該透明絕 硬數掃猫、線U —傳導層構成 緣基底上; 位於包圍鄰近複 複數信號線,由一第二傳導層構成 複數像素電極,形成於一保護層上 數掃瞒線與鄰近複數信號線之一區^中; 複數薄膜電晶體,耦接至該等像素電極; 複數光遮層’形成包含該第一傳導芦丄 部分,並經由該開極絕緣層與該保護; 现歿數對應像▼素
    苐17頁 561303
    電極之該等信號線之複數周邊部分; 之 其中,該光遮層形成複數校正部分經由該閘極 覆蓋該等信號線,位於該等信號線之兩端之該等光遮、2層 複數預設區域係向該等信號線突出。 Λ _ 3 · —種薄膜電晶體陣列,包括: 複數掃瞄線與複數信號線,相互交叉置於一基底 · 複數薄膜電晶體,置於該等掃瞄線與該點信號線^丄 又部分上,其中每一薄膜電晶體插於該信號線與一= 極與一閘極之間,每一薄膜電晶體耦接至每一該等^ 線;以及 田 複數傳導層’每一傳導層 由一絕緣層覆蓋對應每一該等 邊部分,且每一傳導層有複數 次突出,複數部分沿該信號 荨信號線之該側之一邊緣; 形成一光遮覆蓋部分,其經 k號線之該像素電極之一周 延伸部分朝每一該信號線之 線相互隔離,並超出每一該 之該等延伸部分經由該 以形成一校正覆蓋部 其中,每一該等光遮覆蓋部 絕緣層覆蓋部分每一該等信號線 分; 中斷發生於該等信號線中時 陣列,使位於該光遮層與;整該薄膜電晶體 路,繞越該信號線之該^ ^二.杈正覆蓋部分短 中斷。 该中斷部分達成電性連接,以校正該 4. 一種製造薄膜電晶 透明絕緣基底;複數晶體包括- 得导廣^構成,形成
    561303 、申請專利範1 於該透明 成;複數 近複數掃 晶體,_ 遠第一傳 覆蓋複數 中,該光 等信號線 設區域係 絕緣基底上 像素電極, 瞄線與鄰近 接至該等像 導層之複數 對應像素電 遮層形成複 ’位於該等 向該等信號 ,·複數信號線,由一第二傳導 形成於 複數信號 素電極; 光遮覆蓋 極之該等 數校正部 信號線之 線突出 閘極絕緣層上,位於 線之一區域中;複數 以及複數光遮層,形 部分’並經由該閘極 & 5虎線之複數周邊部 分經由該閘極絕緣層 兩端之該等光遮層之 其步驟包括: 層構 包圍鄰 薄膜電 成包含 絕緣層 分;其 覆蓋該 複數預 當於該等信號線發生一中斷部分時,以_命 射跨越該中斷部分之兩校正部分,使該光遮層:該 電,連接,藉以跨越該中斷部分使一資料信號得以‘送ϋ 1 該信號線,以校正該信號線之該中斷。 5· —種製造薄膜電晶體的方法,該薄膜電晶體陣列, 包括:一透明絕緣基底;複數掃瞄線,由一第一傳導層構 成’形成於該透明絕緣基底上;複數信號線,由一第曰二傳 導層構成;複數像素電極,形成於一保護層上,位於包圍 鄰近複數掃瞄線與鄰近複數信號線之一區域中;複數薄膜 電晶體,耦接至該等像素電極·,以及複數光遮層,形成包 含該第-傳導層之複數光遮覆蓋部分,並經由‘閘極絕緣 層與該保護層覆蓋複數對應像素電極之該等信 周邊部分;其中,$光遮層形成複數校正部分‘由該閘極 絕緣層覆蓋該等信號線’位於該等信號線之兩端之該等光 遮層之複數預設區域係向該等信號線突出,其步驟包括
    561303 六、申請專利範圍 當於該等信號線發生一中斷部分時,以一雷射光束照 射跨越該中斷部分之兩校正部分,使該光遮層與該信號線 電性連接,藉以跨越該中斷部分使一資料信號得以傳送至 該信號線,以校正該信號線之該中斷。
    第20頁
TW089102883A 1999-02-26 2000-02-19 Thin-film transistor array and its manufacture TW561303B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11050140A JP2000250436A (ja) 1999-02-26 1999-02-26 薄膜トランジスタアレイ及びその製造方法

Publications (1)

Publication Number Publication Date
TW561303B true TW561303B (en) 2003-11-11

Family

ID=12850856

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089102883A TW561303B (en) 1999-02-26 2000-02-19 Thin-film transistor array and its manufacture

Country Status (4)

Country Link
US (2) US6249011B1 (zh)
JP (1) JP2000250436A (zh)
KR (1) KR100399256B1 (zh)
TW (1) TW561303B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI405013B (zh) * 2005-06-09 2013-08-11 Sharp Kk 液晶顯示裝置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100695299B1 (ko) * 2000-05-12 2007-03-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JP2002162644A (ja) * 2000-11-27 2002-06-07 Hitachi Ltd 液晶表示装置
JP4954395B2 (ja) * 2001-07-31 2012-06-13 三菱電機株式会社 表示装置の断線修復方法
KR100391157B1 (ko) 2001-10-25 2003-07-16 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JP4551049B2 (ja) * 2002-03-19 2010-09-22 三菱電機株式会社 表示装置
KR100456151B1 (ko) * 2002-04-17 2004-11-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2004054069A (ja) 2002-07-23 2004-02-19 Advanced Display Inc 表示装置及び表示装置の断線修復方法
KR100930496B1 (ko) * 2002-10-22 2009-12-09 삼성전자주식회사 어레이 기판 및 이의 제조 방법
TWI240135B (en) * 2003-06-05 2005-09-21 Au Optronics Corp Method of stabilizing parasitic capacitance in an LCD device
JP4491205B2 (ja) * 2003-07-22 2010-06-30 Nec液晶テクノロジー株式会社 スイッチング素子アレイ基板の修復方法
JP2005070569A (ja) * 2003-08-27 2005-03-17 Nec Corp 移動体通信機及びそれに用いるlcdモジュール実装方法
US7973871B2 (en) 2004-05-27 2011-07-05 Sharp Kabushiki Kaisha Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof
TWI240087B (en) * 2004-11-11 2005-09-21 Chunghwa Picture Tubes Ltd Method of aligning a TFT plate and a color filter plate
JP4543013B2 (ja) * 2005-06-29 2010-09-15 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置及びその製造方法
KR101234215B1 (ko) * 2005-06-29 2013-02-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5036354B2 (ja) * 2006-04-04 2012-09-26 東京エレクトロン株式会社 成膜装置の排気系構造、成膜装置、および排ガスの処理方法
CN101416105B (zh) 2006-04-04 2011-04-13 夏普株式会社 液晶显示装置
EP2012179B1 (en) * 2006-04-24 2011-06-15 Sharp Kabushiki Kaisha Liquid crystal display device
KR101233729B1 (ko) 2006-06-21 2013-02-18 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
WO2008007583A1 (fr) * 2006-07-14 2008-01-17 Sharp Kabushiki Kaisha Dispositif d'affichage à cristaux liquides
US7855757B2 (en) 2006-07-28 2010-12-21 Samsung Electronics Co., Ltd. Liquid crystal display, method of manufacturing the same, and method of repairing the same
US8319926B2 (en) 2006-12-05 2012-11-27 Sharp Kabushiki Kaisha Liquid crystal display device
JP2008152156A (ja) 2006-12-20 2008-07-03 Sony Corp 表示装置およびその製造方法
US20110304809A1 (en) * 2009-03-18 2011-12-15 Sharp Kabushiki Kaisha Active matrix substrate and display device
JP5302101B2 (ja) * 2009-05-25 2013-10-02 パナソニック液晶ディスプレイ株式会社 表示装置
WO2013175926A1 (ja) * 2012-05-24 2013-11-28 シャープ株式会社 回路基板及び表示装置
KR102147520B1 (ko) 2013-07-29 2020-08-25 삼성디스플레이 주식회사 곡면표시장치
KR102117614B1 (ko) * 2013-10-18 2020-06-02 삼성디스플레이 주식회사 박막트랜지스터 기판 및 기판의 신호선 리페어 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60140926A (ja) 1983-12-27 1985-07-25 Nec Corp 論理回路
DE3514807C2 (de) * 1984-04-25 1994-12-22 Canon Kk Vorrichtung mit einer Flüssigkristallzelle, zum Ansteuern einer Transistoranordnung
JPH01134344A (ja) 1987-11-19 1989-05-26 Sharp Corp アクティブマトリクス基板
JPH0273233A (ja) 1988-09-08 1990-03-13 Sharp Corp 画像表示装置
JPH0792573B2 (ja) * 1988-12-06 1995-10-09 シャープ株式会社 表示装置
JPH02157828A (ja) 1988-12-12 1990-06-18 Hosiden Electron Co Ltd 液晶表示素子
JPH0823643B2 (ja) 1989-03-28 1996-03-06 シャープ株式会社 アクティブマトリクス表示装置
JPH02262125A (ja) 1989-03-31 1990-10-24 Sony Corp アクティブマトリクス型液晶表示装置
JPH03148636A (ja) * 1989-11-06 1991-06-25 Toshiba Corp アクティブマトリクス型液晶表示素子の製造方法
JP2502400B2 (ja) 1990-06-05 1996-05-29 シャープ株式会社 アクティブマトリクス表示装置
EP0530972B1 (en) * 1991-08-02 1997-11-05 Canon Kabushiki Kaisha Liquid crystal image display unit
JPH0713197A (ja) * 1993-06-22 1995-01-17 Asahi Glass Co Ltd マトリックス型配線基板およびそれを用いた液晶表示装置
JP2500666B2 (ja) * 1994-03-14 1996-05-29 旭硝子株式会社 薄膜能動素子基板
JPH08313933A (ja) 1995-05-19 1996-11-29 Sanyo Electric Co Ltd 液晶表示装置
JPH0961852A (ja) 1995-08-29 1997-03-07 Matsushita Electric Ind Co Ltd 液晶画像表示装置およびその断線不良救済方法
TW317643B (zh) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JPH09325354A (ja) 1996-06-03 1997-12-16 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法及び液晶表示装置
JP3491079B2 (ja) 1996-06-05 2004-01-26 株式会社アドバンスト・ディスプレイ 液晶表示装置の修復方法
JP3097829B2 (ja) 1996-07-11 2000-10-10 日本電気株式会社 液晶表示パネルおよびその補修方法
JPH10123563A (ja) 1996-10-17 1998-05-15 Sharp Corp 液晶表示装置およびその欠陥修正方法
JP4401448B2 (ja) * 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3642546B2 (ja) * 1997-08-12 2005-04-27 株式会社東芝 多結晶半導体薄膜の製造方法
US6195196B1 (en) * 1998-03-13 2001-02-27 Fuji Photo Film Co., Ltd. Array-type exposing device and flat type display incorporating light modulator and driving method thereof
KR100603840B1 (ko) * 1999-12-27 2006-07-24 엘지.필립스 엘시디 주식회사 리페어배선을 포함하는 액정표시장치용 어레이기판 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI405013B (zh) * 2005-06-09 2013-08-11 Sharp Kk 液晶顯示裝置

Also Published As

Publication number Publication date
KR100399256B1 (ko) 2003-09-26
KR20000062629A (ko) 2000-10-25
JP2000250436A (ja) 2000-09-14
US6249011B1 (en) 2001-06-19
US6352911B1 (en) 2002-03-05

Similar Documents

Publication Publication Date Title
TW561303B (en) Thin-film transistor array and its manufacture
TWI285930B (en) Display apparatus
TWI663586B (zh) 顯示裝置基板、顯示裝置基板的製造方法及使用其之顯示裝置
US8659710B2 (en) Liquid crystal display device and method of fabricating the same
TWI288899B (en) Liquid crystal display device
WO2013155830A1 (zh) 阵列基板的制造方法、阵列基板及显示装置
WO2017008472A1 (zh) Ads阵列基板及其制作方法、显示器件
US9543324B2 (en) Array substrate, display device and manufacturing method of the array substrate
US20050205866A1 (en) Thin film transistor array panel for liquid crystal display and method of manufacturing the same
US8179490B2 (en) Pixel designs of improving the aperture ratio in an LCD
EP3214486A1 (en) Coa substrate and manufacturing method thereof, and display device
JP2003043513A (ja) 液晶表示装置用アレー基板及びその製造方法
WO2013155845A1 (zh) 阵列基板的制造方法、阵列基板及显示装置
JP2006191016A (ja) 薄膜トランジスタアレイ基板およびその製造方法
KR100314345B1 (ko) 전극배선기판과이를이용한표시장치및액티브매트릭스형액정표시장치의제조방법
KR102410616B1 (ko) 박막트랜지스터, 이의 제조 방법, 및 박막트랜지스터를 포함하는 표시장치
CN101615594A (zh) 薄膜晶体管阵列基板的制造方法
KR101849569B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2002116712A (ja) 表示装置および表示装置の製造方法
KR20140142064A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조 방법
KR102494509B1 (ko) 표시장치 및 이의 제조방법
KR20020056000A (ko) 엑스-선 검출소자 및 그 제조방법
CN102236190A (zh) 触摸式液晶面板及其制造方法和液晶显示器
CN111290658A (zh) 阵列基板及其制备方法和触控显示面板
CN104216190A (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees