TW544941B - Manufacturing process and structure of thin film transistor - Google Patents

Manufacturing process and structure of thin film transistor Download PDF

Info

Publication number
TW544941B
TW544941B TW091115101A TW91115101A TW544941B TW 544941 B TW544941 B TW 544941B TW 091115101 A TW091115101 A TW 091115101A TW 91115101 A TW91115101 A TW 91115101A TW 544941 B TW544941 B TW 544941B
Authority
TW
Taiwan
Prior art keywords
ion
patent application
film transistor
thin film
scope
Prior art date
Application number
TW091115101A
Other languages
English (en)
Inventor
An Shih
Original Assignee
Toppoly Optoelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppoly Optoelectronics Corp filed Critical Toppoly Optoelectronics Corp
Priority to TW091115101A priority Critical patent/TW544941B/zh
Priority to US10/263,077 priority patent/US6747325B2/en
Priority to JP2003270766A priority patent/JP2004040108A/ja
Application granted granted Critical
Publication of TW544941B publication Critical patent/TW544941B/zh
Priority to US10/835,651 priority patent/US20040201067A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Thin Film Transistor (AREA)

Description

544941 五、發明說明G) 發明領域 本案係關於一種薄膜電晶體之製造方法及結構，尤 曰應用於液晶顯示器之薄膜電晶體製造方法及結構。 發明背景 為降低積體電路的製作成本，其上之電晶體元件皆 做越小且密集，以致於通道寬度（c h a n n e 1 1 e n g t h，係 曰=極與汲極在半導體表面所相隔之距離）越來越短，進 ，&成了短通道效應（Sh〇rt Channel Effects)。短通道 夕文應不但會使得當閘極電壓為零的時候，半導體就已接 近或呈’’開（〇 η )π的狀態，而失去閘極對半導體進行開關 控制的意義，並且亦會使得通道内的橫向電場增加，而 使位於汲極附近的熱電子的能量比半導體的能隙還高， 進而發生撞擊而產生電子-電洞對，就是所謂的”熱電子 效應（hot electron effect)”。 同樣地’為了改善熱電子效應（hot electron ef feet) ’目前在製作薄膜電晶體液晶顯示器中之關鍵元 件^低溫多晶矽薄膜電晶體時，大多使用”輕摻雜汲 極（LDD ， Lightly doped drain)結構，尤其以閘極一 ί極重豐式輕摻雜沒極（Gate — Drain Overlapped LDD， 簡稱GO-LDD)為其大宗，用以增加元件的穩定度。 請參閱第一圖，其係為目前低溫多晶矽薄膜電晶體 (L T P S - T F T )常見的”輕摻雜汲極"結構及製程圖。如第一 圖（a )所示’其中係於玻璃基板丨〇上形成一緩衝層i )
544941 差號~^JUi5l〇l 五、發明說明（2) (buffer layer ，诵赍产 晶矽（i-a-Si)層。以用处二氧化矽完成）以及一本質非 的製程將該本質非a Γ， 晶（USer CryStaUizati〇n (i-poly-Si )層！ 2。曰1广Sl)層轉變為一本質多晶石夕 本質多晶石夕（i〜P〇lv—t感0一 影#刻製程，將該 之第一本質多曰 丄）曰2定義形成如第一圖（b)所示 及第三本質多晶矽I 第二本貝多晶矽構造122以 電晶體、Ρ通道薄膜雷^曰’再分別提供後續Ν通道薄膜 用。 、電0θ體以及儲存電容之製作過程來使 請參見第一圖（），盆 第一本質多晶石夕構造121 ;==用一光罩微影製程而於該 方形成一光阻罝莖 μ第一本質多晶石夕構造1 2 2上 万I成尤I罩幕結構1 3。Α斟兮错 士新々 露出部分與該第三本=a 亥第一本質多晶石夕121之 二π Λ、M、苦3 —本貝夕日日矽1 2 3，植入一 N型摻雜。進 而形成N通道薄膜雷曰辨 ^ 玄之下雷極1^/ Γ 源汲極構造1211以及儲存電 2除該光阻罩幕結構13後，再於整個 基板上f覆盍—層絕緣材質（通常為二氧切），用以 形成如第一圖（d)所示之一閘極絕緣層丨4。 再明#閱第圖（e )’其係於該閘極絕緣層1 4上滅鍵 (sputtering) —層閘極導體層後，以另一光罩微影蝕刻 製程來形成所需之閘極導體構造丨51與儲存電容之上電極 1 5 2 ’然後利用该閘極導體1 5 1作為罩幕，進行一微量n级 摻質之植入製程，進而於N通道薄膜電晶體中形成一輕摻 雜汲極構造1212(LDD，Lightly doped drain)。接著再 利用另一光罩微影製程所形成之光阻罩幕結構丨6將該第 一本質多晶矽構造1 2 1與該第三本質多晶矽構造丨2 3予以
544941 --~,—t 號 91115101_年月曰__ 五、發明說明（i 一 ' 覆蓋（如第一圖（f )所示），進而對該第二本質多晶矽構造 122進行一p型摻質之植入，以形成p通道薄膜電晶體之 源/汲極構造1 2 2 1。 而上述構造再經後續製程後，便形成如第一圖（g) (h )所示之構造，其中係於整個基板上方形成一内層介電 材料層（inter-layer dielectrics layer)17 後，於適當 位置定義出所需之接觸孔（contact hole)18，最後再以 濺鍍（sputtering)方式形成一層金屬導體層並定義出所 需之閘極接線構造1 9 〇、源/汲極接線構造1 9 1以及儲存電 容上下電極之接線構造1 9 2。 然而，此種結構雖可降低汲極附近的電場以改善熱 ，子效應，但當低溫多晶矽液晶顯示器的解析度越來越 焉’整合進來的電路越來越多，且源極與汲極間之通道 越來越短’使得輕摻雜汲極（LDD )的寬度加上原有的空乏 區會讓沒極空乏區接近或是碰到源極附近的空乏區，造 成兀件漏電流上升甚或是產生擊穿現象（punch through)。而當隨著低溫多晶矽薄膜電晶體（LTps_TFT) 的載子移動率（mobility)越來越高，可完成的電路就會 越來越多’半導體的尺寸勢必越來越小，如此將更容易 產生疋件漏電流上升甚或是產生擊穿的現象。因此，如 何在半導體越做越小的趨勢下，改善因通道縮短而造成 之元件漏電流上升或是產生擊穿（Punch through)的現 象，乃為當前之課題。 發明概述
第8頁 544941 _案號91115101_年月日 修正_ 五、發明說明（4) 本案之主要目的係為提供一種薄膜電晶體的製造方 法，其可改善及預防目前及將來之低溫多晶矽薄膜電晶 體因電路越來越多，半導體尺寸越來越小，所造成之通 道縮短而容易發生之元件漏電流上升及擊穿（P u n c h through)現象的情形。為達上述目的，本案所提供之一 種薄膜電晶體的製造方法，其方法包含下列步驟：提供一 半導體層；形成一罩幕結構於該半導體層上；於該半導 體層上進行一第一離子植入製程，以定義出一通道、一 初始源/汲極結構；移除該罩幕結構，並形成一閘極絕緣 層於該半導體層上；形成一閘極導體結構於該閘極絕緣 層上，且置於該通道之上方，並僅露出與該初始汲極結 構接觸之一部分通道；利用該閘極導體結構作為罩幕， 進行一第二離子植入製程，用以將該部分通道形成為一 輕摻雜汲極結構，並同時使該初始源/汲極結構形成為一 重摻雜源/汲極結構。 本案之另一目的係為提供一種薄膜電晶體的製造方 法，其方法包含下列步驟：提供一半導體層；於該半導體 層上形成一閘極絕緣層；於該閘極絕緣層上形成一閘極 導體結構；於該閘極導體結構側形成一側壁結構；進行 一第一離子植入製程，以於該半導體層上定義出一通道 以及一初始源/汲極結構；僅移除該通道與該初始汲極結 構間之該側壁結構，並進行一第二離子植入製程，用以 使該通道與該初始汲極結構間形成為一輕摻雜汲極結 構，並同時使該初始源/汲極結構形成一重摻雜源/汲極
544941 _案號 91115101_年月日__ 五、發明說明（5) 結構。 本案之又一目的係為提供一種薄膜電晶體之結構， 其包含：一半導體層，其係包含一通道以及一重摻雜源/ 汲極結構；一閘極絕緣層，其係形成於該半導體層上； 以及一閘極導體結構，其係形成於該閘極絕緣層上；其 特徵在於，該半導體層更包含僅一輕摻雜汲極結構，其 係介於該通道與該重摻雜汲極結構之間。 本案之另一主要目的係為提供一種薄膜電晶體之製 造方法，其方法包含下列步驟：提供一半導體層；形成一 罩幕結構於該半導體層上；以一第一電性之摻質進行一 第一離子植入製程於該半導體層上，以定義出一通道、 一第一電性之初始源/汲極結構；移除該罩幕結構，並形 成一閘極絕緣層於該半導體層上；形成一閘極導體結構 於該閘極絕緣層上；利用該閘極導體結構作為罩幕，再 以該第一電性之摻質進行一第二離子植入製程，以於該 第一電性之初始源/汲極結構與該通道之間，定義出一第 一電性之輕摻雜源/汲極結構，並同時使該第一電性之初 始源/汲極結構形成為一第一電性之重摻雜源/汲極結 構；再利用該閘極導體結構作為罩幕，以一第二電性之 摻質進行一第三離子植入製程，以於該第一電性之輕摻 雜源/汲極結構與該通道接近之處，定義出一第二電性之 輕摻雜源/沒極結構。 本案之又一目的係為提供一種薄膜電晶體的製造方 法，其方法包含下列步驟：提供一半導體層；於該半導體 層上形成一閘極絕緣層；於該閘極絕緣層上形成一閘極
第10頁 544941 案號 91115101 年 月 曰 修正 構 明才 說結剌體 、-導 五 以 構 結 壁 側一 成 形 側 構 結 體 導 極 閘 該 於 導 半 玄 =口於/ ，始 程初 製之 入性 植電 子一 離第 -一 第及 一以 行道 進通 質一 摻出 之義 性定 電上 一層 第體 結 極 汲 —與結 第 構極 f結沒 彳極/ 進彳原 汲丨 質/雜 摻源摻 之始輕 性初 電之 一性 第電 該一 以第 並該 ，於義 構以定 結，， 壁程處 側製之 該入近 除植接 移子道 ;離通 構二該 之 性 ^6-一 第一 出 之摻 性輕 電之 二性 第電 一 一 以第 •，該 構於 一結以 第極， 該汲程 使雜製 並摻入 ，重植 構之子 構 結 極 汲 始 初 之 性 電 性離 電三 一第 第一 一行 為進 / 成質源 形摻雜 該 與 構 結 極 汲 結 極 汲 / 源 雜 摻 輕 之 性 電二 第 1 出 義 定 處 之 近 接 道。 通構 另 之 案·一· 本含 包 其 構 結 之 體 晶 電 膜 薄 種一 供 提 為 係 的 包 其 層 體 導 半 含 通 源第 雜一 構 結 極 汲 第 源 雜 摻 輕 43— 之 性 電 第/';該 1源中 、雜其 道摻， 輕樓 J3IJ/· 之結 性極 電沒 摻 • Ft 之 性 電 之 ft 構一 結 極 第 及 />該 源與 雜構 摻結 輕極 43— * ^/1 該 於 介 係 構 結 極 AF 摻 輕 J5I 之 性二 第 /第 源該 雜且 摻， 重間 之構 性結 電極 一汲 第p>/ 層上 體層 導緣 /半絕 I該極 雜於閘 摻置該 輕係於 之其成 性，形 電層係 觸 接 道 通 該 與 係 構 結 極 汲 緣 絕 極 閘 其 構 結 體 導 極 閘一 及 以 以成 ;形 板層 基體 光導 透半 一該 供使 提並 含， 包上 更板 中基 其光 ，透 想該 構於 之層。 案衝上 本緩層 據一衝 根成緩 形該 及於 〇氧 板、 基矽 璃化 玻氮 一自 為選 係係 板層 基衝 光緩 透該 中中 其其 想想 構構 之之 案案 本本 據據 根根
第11頁 544941 _案號91115101_年月曰 修正_ 五、發明說明（7) 化矽或是其組合所完成。 根據本案之構想，其中更包含形成一介電層覆蓋於 該閘極導體結構與該絕緣層上；於該介電層上定義出一 接觸孔；以及提供一源/汲極接線，其係貫穿該閘極絕緣 層與該介電層並與該重摻雜源/汲極結構接觸。 根據本案之構想，其中該半導體層係為一多晶矽 層。 根據本案之構想，其中該閘極導體結構係以選自 鉻、錮化嫣、钽、銘或銅等材質之一來完成。
根據本案之構想，其中該閘極絕緣層係由氧化矽來 完成。 根據本案之構想，其中該第一離子植入製程與該第 二離子植入製程係為一離子佈植程序，而所用之離子係 選自一磷（P)離子、一砷（As)離子、一氫化磷（PHX)離子與 一氫化砷（As Ηχ)離子等中之一或是其組合。 根據本案之構想，其中該第一離子植入製程與該第 二離子植入製程係為一離子淋浴程序，且所用之離子係 選自一磷（Ρ)離子、一砷（As)離子、一氫化磷（ΡΗΧ)離子與 一氫化砷（As Ηχ)離子等中之一或是其組合。
根據本案之構想，其中該第一電性之摻質係指一 Ν型 摻質，該第二電性之摻質係指一 Ρ型摻質。 根據本案之構想，其中該第三離子植入製程係以一 第一入射角來將該至少一離子摻雜於該半導體層内部。 根據本案之構想，其中以第二電性摻質進行之該第三離 子植入製程可為離子植佈程序，且所用之離子係選自硼
第12頁 544941 _案號91115101_年月曰 修正_ 五、發明說明（8) (B)離子、硼氫化物（BHX) 離子或二硼氫化物（B2Hx) 離子 等中之一或是其組合。 根據本案之構想，其中以第二電性摻質進行之該第三離 子植入製程可為離子淋浴程序，且所用之離子係選自硼 (B)離子、硼氫化物（BHX) 離子或二硼氫化物（B2Hx) 離子 等中之一或是其組合。 根據本案之構想，其中更包含一第四離子植入製 程，其係進行於該半導體層上，並以一第二入射角來將 該至少一離子摻雜於該半導體層内。 根據本案之構想，其中該第四離子植入製程可為離 子植佈程序，且所用之離子係選自硼（B)離子、硼氫化物 (BHX) 離子或二硼氫化物（B2HX) 離子等中之一或是其組 合。 根據本案之構想，其中該第四離子植入製程可為離 子淋浴程序，且所用之離子係選自硼（B)離子、硼氫化物 (BHX) 離子或二棚氫化物（B2HX) 離子等中之一或是其組 合。 根據本案之構想，其中其中該第二電性之輕摻雜源/汲極 結構係為濃度呈漸層分佈之一月暈結構。 圖示簡單說明 第一圖（a ) ( b ) ( c ) ( d ) ( e ) ( f ) ( g ) (h ):其係目前低溫多晶 矽薄膜電晶體（LTPS-TFT)常見的π輕摻雜汲極”結構及製 程流程不意圖。
第13頁 544941 案號 91115101 Λ_η 曰 修正 五、發明說明（9) 第二圖（a)(b)(c)(d)(e)(f)(g):其係本案之第一較佳實 施例之製程流程示意圖。 第三圖（a)(b)(c)(d)(e)(f):其係為本案之第二較佳實 施例之製造流程示意圖。 第四圖（a)(b)(c)(d)(e)(f)(g)(h):其係為本案之第三 較佳實施例之製造流程示意圖。 第五圖（a)(b)(c)(d)(e)(f)(g)(h):其係為本案之第四 較佳實施例之製造流程示意圖。 圖不 10 12 122 1211 1212 1211 13 151 16 18 19 1 192 20 22 24 符號說明 緩衝層 第一本質多晶矽 第三本質多晶石夕 玻璃基板 11 本質多晶矽 121 第二本質多晶矽 123 N通道薄膜電晶體之源/汲極構造 輕摻雜汲極結構 1 2 3 1儲存電容之下電極 P 通道薄膜電晶體之源/汲極構造 光阻罩幕結構 14 閘極絕緣潛 儲存電容之上電極 内層介電材料層 閘極接線結構 閘極導體結構 152 光阻罩幕結構 17 接觸孔 190 源/汲極接線結構 儲存電容上下電極之接線結構 透光基板 21 緩衝層 半導體層 23 光阻罩幕結構 第一離子植入製程221 通道
第14頁 544941 _案號91115101_年月日_修正 五、發明說明（10) 222 N 型 換 質 之 初 始 源/ 汲; 極結構 25 閘 極 絕 緣 層 26 閘極導 體 結 構 27 第 二 離 子 植 入 製 程 2211 N 型 摻 質 之 - 輕 摻雜汲 .極結構 2 2 2 1 N 型 摻 質 之 重 摻 雜之源/汲極結 構 28 介 電 層 29 接觸孔 30 透 光 基 板 31 緩衝層 32 半 導 體 層 33 閘極絕緣 層 34 閘 極 導 體 結 構 35 側壁 36 第 一 離 子 植 入 製 程 321 通道 322 N 型 換 質 之 初 始 源/ 汲； f亟結構 37 N 型 摻 質 之 第 二 離子植 .入製程 3211 N 型 摻 質 輕 摻 雜 汲極結 構 3 2 2 1 N 型 摻 質 之 重 摻 雜之源/汲極結 構 40 透 光 基 板 41 緩衝層 42 半 導 體 層 43 光阻罩 幕 結 構 44 第 _丨一 離 子 植 入 製 程 421 通道 422 N 型 摻 質 之 初 始 源/ 汲' 極結構 45 閘 極 絕 緣 層 46 閘極導 體 結 構 47 第 二 離 子 植 入 製 程 48 第三離子 植 入 製程 4211 N 型 摻 質 之 輕 摻 雜源/ ; 及極結構 4 2 2 1 N 型 摻 質 之 重 摻 雜源/ : 及極結構 4212 P 型 摻 質 之 輕 摻 雜源/ ; 及極結構 50 透 光 基 板 51 緩衝層 52 半 導 體 層 53 閘極絕緣 層
第15頁
544941 _案號91115101_年月日__ 五、發明說明（11) 54 閘極導體結構 55 側壁 56 第一離子植入製程521 通道 5 2 2 N型掺質之初始源/汲極結構 5 7 第二離子植入製程58第三離子植入製程 5 2 1 1 N型摻質輕摻雜汲極結構 5 2 2 1 N型摻質之重摻雜之源/汲極結構 5 2 1 2 P型摻質之輕摻雜源/汲極結構 較佳實施例說明 請參閱第二圖，其係為本案之第一較佳實施例之製 造流程圖。如第二圖（a )所示，首先係於一透光基板2 0 (通常為玻璃基板）上形成一緩衝層21(通常選自氮化矽、 氧化矽或其組合所完成）。接著，形成一本質非晶矽層 (i - a - S i )於該緩衝層2 1上，並利用雷射結晶（1 a s e r crystallization)之製程將該本質非晶石夕轉變為一本質 多晶石夕層（i - ρ ο 1 y - S i )，以做為半導體層2 2。之後，再利 用一光罩微影蝕刻製程，於該半導體層2 2上方形成一光 阻罩幕結構23，請參見第二圖（b)，並於該半導體層22上 進行N型摻質之一第一離子植入製程24，以定義出如第二 圖（c)所示之一通道221及一N型摻質之初始源/汲極結構 2 2 2。去除該罩幕結構2 3後，再於該半導體層2 2上形成如 第二圖（d )所示之一閘極絕緣層2 5 (通常為氧化矽），接 著，於該閘極絕緣層2 5上形成一閘極導體結構2 6 (如第二 圖（e)所示），並使該閘極導體結構26設於該通道221之上
544941 修正 五、發明說明（12) 方，而且僅僅暴露出兮、、 結構2 2 2接觸之間之」^通道22 1與該N型摻質之初始汲極 2 6做為罩幕，對該丰、/卩分通道。再利用該閘極導體結構 植入製程27，以便使層22進行N型摻質之一第二離子 之N型換質之一輕換雜，4刀通道形成為如第二圖（f)所示 汲極結構2 2 2亦因此形及極結構2 2 11，同時使該初始源/ 結構2 2 2 1。接著，如> 成為一N型摻質之重摻雜之源/汲極 完全覆蓋於該閘極道° f二圖（g)所示，形成一介電層28以 於適當位置定義ψ、>» _、纟°構2 6與该閘極絕緣層2 5上，並
並與該N型摻質之番貝穿該閘極絕緣層25與該介電層28 由於，該輕摻雜雜源/沒極結構2 2 2 1相接。 與該Ν型摻質之重雜及極結構221 1係僅形成於該通道221 值&夕W故垔摻雜汲極結構2 2 2 1所接觸之一側邊，與 極製程（LDD)比較起來，空出了該通道 ”"型摻質之重摻雜源極結構2 2 2 1間之一距離，進 而便了 $得；及極空乏區不那麼接近也較不容易碰到源極 附近的二之區。如此一來，便可防止元件漏電流的上升 亦可大大降低發生擊穿（punch thr〇ugh)的現象，而達到 本案之主要目的。
、^ =參閱第三圖，其係為本案之第二較佳實施例之 製造#流程圖。如第三圖（a )所示，首先係於一透光基板3 〇 t通常為破璃基板）上形成一緩衝層3 1 (通常選自氮化矽、 氧化矽或其組合所完成）。接著，形成一本質非晶矽層 (1 一 a_Sl)於該緩衝層31上，並利用雷射結晶（laser crystal 1 iZati〇n)之製程將該本質非晶矽轉變為一本質
第17頁 544941 _案號91115101_年月日__ 五、發明說明（13) 多晶矽層（i - ρ ο 1 y - S i )，以做為半導體層3 2。之後，如第 三圖（b )所示，形成一閘極絕緣層3 3 (通常為氧化矽）於該 半導體層3 2上，接著再於該閘極絕緣層3 3上形成一閘極 導體結構3 4。接下來，覆蓋一介電材料（未圖示）於該閘 極導體結構3 4及該閘極絕緣層3 3上，並進行蝕刻製程以 形成如第三圖（c )所示之該閘極導體結構3 4兩旁之側壁 35，接著，於該半導體層32上進行N型摻質之第一離子植 入製程36，以定義出如第三圖（d)所示之一通道321及一 N 型摻質之初始源/汲極結構3 2 2。如第三圖（e )所示，僅僅 移除該通道321與該初始汲極結構32 2之間之該側壁3 5 後，對該半導體層3 2進行N型摻質之第二離子植入製程 3 7，以便使該通道3 2 1與該初始汲極結構3 2 2間形成為如 第三圖（f )所示之N型摻質輕摻雜汲極結構32 1 1 ，同時並 使該初始源/汲極結構3 2 2亦因此形成為N型摻質之一重摻 雜之源/汲極結構3 2 2 1。接著，重複如第一較佳實施例中 所述與第二圖（g )所示之後續製程。 由於，本較佳實施例亦可空出該通道321與該N型摻 質之重摻雜之源極結構3 2 2 1間之一距離，因此如同第一 較佳實施例，也可達成防止元件漏電流的上升與大大降 低發生擊穿（Punch through)的現象的效果。但上述方式 僅適用於驅動電路及其他應用電路，而不能應用於像素單 元中，因為像素單元中薄膜電晶體的操作模式，使得源/ 汲極結構之定義並不固定，無法只形成單邊之輕摻雜汲極 結構，為解決此一問題，本案係發展出下列之較佳實施 例0
第18頁 544941 _案號91115101_年月曰 修正_ 五、發明說明（14) 請參閱第四圖，其係為本案之第三較佳實施例之製 造流程圖。如第四圖（a )所示，首先係於一透光基板4 0 (通常為玻璃基板）上形成一緩衝層4 1 (通常選自氮化矽、 氧化矽或其組合所完成）。接著，形成一本質非晶矽層 (i - a - S i )於該緩衝層4 1上，並利用雷射結晶（1 a s e r crystallization)之製程將該本質非晶石夕轉變為一本質 多晶矽層（i - ρ ο 1 y - S i )，以做為半導體層4 2。之後，再利 用一光罩微影蝕刻製程於該半導體層4 2上方形成一光阻 罩幕結構43，請參見第四圖（b)，並於該半導體層42上進 行N型摻質之一第一離子植入製程44，以定義出如第四圖 (c )所示之一通道4 2 1及一 N型摻質之初始源/汲極結構 4 2 2。去除該罩幕結構4 3後，再於該半導體層4 2上形成如 第四圖（d )所示之一閘極絕緣層4 5 (通常為氧化矽），接著 於該閘極絕緣層4 5上形成一閘極導體結構4 6 (如第四圖 (e )所示），並將該閘極導體結構4 6設於該通道4 2 1之上 方。再利用該閘極導體結構4 6做為罩幕，對該半導體層 42進行N型摻質之一第二離子植入製程47，以於該通道 4 2 1及該N型摻質之初始源/汲極結構4 2 2之間，定義出一 N 型摻質之輕摻雜源/汲極結構4 2 1 1 (第四圖（f )所示），並 同時使該N型摻質之初始源/汲極結構4 2 2轉變為N型摻質 之重摻雜源/汲極結構4 2 2 1。如第四圖（g )所示，再次利 用該閘極導體結構4 6做為罩幕，對該半導體層4 2以一第 一入射角來進行P型摻質之一第三離子植入製程48，以於 該通道42 1與該N型摻質之輕摻雜源/汲極結構42 1 1間形成 P型摻質之輕摻雜源/汲極結構4 2 1 2。當然，也可以如第
第19頁 544941 曰 修正 案號 91115101 玉、發明説明（15) 四圖（h )所示’以第二入射角對該半導體層進行p型摻質 之一第四離子植入製程。接著，重複如第一較佳實施例 中所述與第二圖（g)所示之後續製程。 如此一來’由^該P型摻質之第三離子植入製程48係 以該第一入射角進行，是以該P型摻質之輕摻雜源/汲極 詰構4 2 1 2便會开> 成農度呈漸層分佈之月暈結構。，如此 便可降低通道與源/沒極介面間空乏區之寬度，也可以防 止元件漏電流上升以及降低擊穿（Punc h t h r 〇 ugh )的現 象，相同的’亦可達成本發明之改善目的。而上述入射 角（係入射方向與基板法線間之角度）之範圍係為大於〇度 而小於約3 0度。 再請參閱第五圖，其係為本案之第四較佳實施例之 製造流程圖。如第五圖（a)所示，首先係於一透光基板5 〇 (通常為玻璃基板）上形成一緩衝層5H通常選自氮化矽、 氧化矽或其組合所完成）。接著’形成一本質非晶矽層 (i-a- Si)於該緩衝層51上’並利用雷射結晶（laser crystallization)之製程將該本質非晶石夕轉變為一本質 多晶石夕層（i_poly-Si)，以做為半導體層52。之後，如第 五圖（b)所示，形成一閘極絕緣層5 3 (通常為氧化石夕）於該 半導體層5 2上，接著再於該閘極絕緣層5 3上形成一閘極 導體結構5 4。再覆蓋一介電材料（未圖示）於該閘極導體 結構5 4及該閘極絕緣層5 3上，並進行蝕刻製程以形成如 第五圖（c )所示之該閘極導電結構5 4兩旁之側壁5 5，接下 來，於該半導體層52上進行N型摻質之一第一離子植入製 程56，以定義出如第五圖（d)所示之一通道521及一n型^
544941
L二Γ原’Λ極結構5 2 2。移除該閘極導電結構54兩旁 做為ΐ幕，對ί 所示，再利用該閘極導電結構54 亥丰導體層52進行ν型摻質之-第二離子植 構I之門Λ於Λ通—道521及該Ν型換質之初始源/汲極結 (第五圖彳：η 出—Ν型摻質之輕摻雜源/汲極結構5211 /並同時使該ν型摻質之初始源/沒極結 f 2:轉k為Ν型摻質之重摻雜源/汲極結構5 2 2 1。如第五
"^所示再认利用該閘極導電結構5 4做為罩幕，對★玄 半導體層52以一第一入射角來進行p型摻質之一：三= 植入製程58，以於該通道521與該N型摻質之輕摻雜源/汲 f結構5211間形成P型摻質之輕摻雜源/汲極結構5212。 當然、，也可以如第五圖（h)所示，以第二入射角對該半導 體層進行P型摻質之一第四離子植入製程。接著，重複如 第一較佳實施例中所述與第二圖（g)所示之後續製程。如 ^ 一來’該p型摻質之輕摻雜源/汲極結構5212亦會形成 濃度呈漸層分佈之一月暈結構，進而可降低通道與源/汲 極介面間空乏區之寬度，所以也可防止元件漏電流的上 升以及降低擊穿（Punch through)的現象。而上述入射角 (係入射方向與基板法線間之角度）之範圍係為大於0度而 小於約3 0度。 而上述各較佳實施例中之透光基板係可用透光玻璃 所完成’而閘極導體結構（厚度約1 〇 〇 ηιη )可使用濺鍍方 式形成’其係選自鉻、I目化編、钽、I呂或銅等材質中之 一來完成。緩衝層（厚度約6 0 Q n m )係用電漿化學氣相沉 積法（P E C V D )形成，可以選自氮化矽、氧化矽或是兩者之
第21頁 544941 __案號 91115101__年 月__g_修正_ 五、發明說明（17) 組合所完成。其中非晶矽層（厚度約1 〇 〇 ηιη )於使用雷射 退火結晶製程來以電漿化學氣相沉積法（PECVD)形成多晶 矽之前，需先使用高溫爐於4 0 0度退火去氫30分鐘，且雷 射結晶製程的能量需在3 5 0 m J / c m2之條件下進行1 〇 〇次射擊 (shots)。並且上述之離子植入製程係可為離子植佈程序 (Ion Implant)或離子淋浴程序（i〇n Shower)，而所用之 離子係選自一磷（P )離子、一砷（A s )離子、一氫化磷（p hx ) 離子與一氫化砷（AS Hx)離子等中之一或是其組合，而進行 摻質之摻雜濃度約為1〜5 X 1 015 cm-2。另外，上述之第三 及第四離子植入製程可為離子植佈程序（I〇n Implant)或 離子淋浴程序（I 〇 n S h 〇 w e r )，但所用之摻質係為p型摻 質’而所用之離子係選自硼（B)離子、硼氫化物（ΒΗχ)離 子或二侧氫化物（Β2Ηχ)離子等中之一或是其組合，且濃 度為1 X 1011 cnr2。至於閘極絕緣層（厚度約1〇〇11111 )係用 電t化學氣相沉積法（PECVD)形成，通常係以氧化矽所完 成。而介電層亦由電漿化學氣相沉積法（pECVD)形成，厚 度約為6 0 0 nm，且大多亦由氧化矽所完成。而接觸孔係利 用反應式離子蝕刻（reactive i〇n etching)於介電層上 定義出來。 綜合以上所述，根據本案之構想所衍生出之四個較 佳實施例’不但可使得通道變得不那麼接近，同時也可 使通道較不容易碰到源極附近的空乏區，並降低通道與 源/沒極介面間空乏區之寬度，以防止元件漏電流上升， 另外亦可大大降低發生擊穿（Punch through)的現象，完 全可以預防及改善將來因元件越做越小而發生之問題，
第22頁 544941 _案號91115101_年月日__ 五、發明說明（18) 對於目前之薄膜電晶體製程技術來說可謂一大發明。並 且對產業界來說，如能於製造產品前就能先在預期發生 缺失之部分予以改進，更是可以大量減少瑕疵品的產 生，又可大大降低製造成本。 本案發明得由熟習此技藝之人士任施匠思而為諸般 修飾，然皆不脫如附申請專利範圍所欲保護者。
第23頁 544941 _案號 91115101_年月日__ 圖式簡單說明 ^ 圖示簡單說明 第一圖（a ) ( b ) ( c ) ( d ) ( e ) ( f ) ( g ) ( h ):其係目前低溫多晶 矽薄膜電晶體（LTPS-TFT)常見的”輕摻雜汲極π結構及製 程流程示意圖。 * 第二圖（a)(b)(c)(d)(e)(f)(g):其係本案之第一較佳實 施例之製程流程示意圖。 ~ 第三圖（a)(b)(c)(d)(e)(f):其係為本案之第二較佳實 施例之製造流程示意圖。 第四圖（a)(b)(c)(d)(e)(f)(g)(h):其係為本案之第三 較佳實施例之製造流程示意圖。 籲 第五圖（a)(b)(c)(d)(e)(f)(g)(h):其係為本案之第四 較佳實施例之製造流程示意圖。
第24頁

Claims (1)

  1. 544941 _案號91115101_年月日_iTL·_ 六、申請專利範圍 5 ·如申請專利範圍第1項所述之薄膜電晶體之製造方法， 其中更包含下列步驟： 形成一介電層覆蓋於該閘極導體結構與該絕緣層上； 於該介電層上定義出一接觸孔；以及 提供一源/汲極接線，其係貫穿該閘極絕緣層與該介 電層並與該重摻雜源/汲極結構接觸。 6 .如申請專利範圍第1項所述之薄膜電晶體之製造方法， 其中該半導體層係為一多晶矽層。
    7 ·如申請專利範圍第1項所述之薄膜電晶體之製造方法， 其中該閘極導體結構係以選自鉻、鉬化鎢、钽、鋁或銅 等材質之一來完成。 8. 如申請專利範圍第1項所述之薄膜電晶體之製造方法， 其中該閘極絕緣層係由氧化矽來完成。 9. 如申請專利範圍第1項所述之薄膜電晶體之製造方法， 其中該第一離子植入製程與該第二離子植入製程係為一 離子佈植程序，而所用之離子係選自一磷（P)離子、一砷 (As)離子、一氫化磷（PHX)離子與一氫化砷（AsHx)離子等 中之一或是其組合。
    1 0 ·如申請專利範圍第1項所述之薄膜電晶體之製造方 法，其中該第一離子植入製程與該第二離子植入製程係 為一離子淋浴程序，且所用之離子係選自一磷（P)離子、 一砷（As)離子、一氫化磷（PHX)離子與一氫化砷（AsHx)離 子等中之一或是其組合。 1 1. 一種薄膜電晶體之製造方法，其方法包含下列步驟：
    第26頁 544941 _案號 91115101_± 六、申請專利範圍 月 曰 修正 提供一半導體層； 於該半導體層上形成一閘極絕緣層； 於該閘極絕緣層上形成一閘極導體結構； 於該閘極導體結構側形成一側壁結構； 進行一第一離子植入製程，以於該半導體層上定義 出一通道以及一初始源/汲極結構； 僅移除該通道與該初始汲極結構間之該側壁結構， 並進行一第二離子植入製程，用以使該通道與該初始汲 極結構間形成為一輕摻雜汲極結構，並同時使該初始源/ 汲極結構形成一重摻雜源/汲極結構。
    1 2 ·如申請專利範圍第1 1項所述之薄膜電晶體之製造方 法，其中更包含下列步驟： 提供一透光基板；以及 形成一緩衝層於該透光基板上，並使該半導體層形 成於該緩衝層上。 1 3.如申請專利範圍第1 2項所述之薄膜電晶體之製造方 法，其中該透光基板係為一玻璃基板。 1 4.如申請專利範圍第1 2項所述之薄膜電晶體之製造方 法，其中該緩衝層係選自氮化矽、氧化矽或是其組合所 完成。
    1 5 ·如申請專利範圍第1 1項所述之薄膜電晶體之製造方 法，其中更包含下列步驟： 形成一介電層覆蓋於該閘極導體結構與該絕緣層
    第27頁 544941 _案號91115101_年月日__ 六、申請專利範圍 於該介電層上定義出一接觸孔；以及 提供一源/汲極接線，其係貫穿該閘極絕緣層與該介 電層並與該重摻雜源/汲極結構接觸。 1 6 ·如申請專利範圍第1 1項所述之薄膜電晶體之製造方 法，其中該半導體層係為一多晶矽層。 1 7 ·如申請專利範圍第1 1項所述之薄膜電晶體之製造方 法，其中該閘極導體結構係以選自鉻、鉬化鎢、钽、鋁 或銅等材質之一來完成。 1 8 .如申請專利範圍第1 1項所述之薄膜電晶體之製造方 法，其中該閘極絕緣層係由氧化矽來完成。 1 9.如申請專利範圍第1 1項所述之薄膜電晶體之製造方 法，其中該第一離子植入製程與該第二離子植入製程係 為一離子佈植程序，且由一磷（P)離子、一砷（As)離子、 一氫化磷（PHX)離子與一氫化砷（As Hx)離子等中之一或是 其組合。 2 0 .如申請專利範圍第1 1項所述之薄膜電晶體之製造方 法，其中該第一離子植入製程與該第二離子植入製程係 為一離子淋浴程序，且所用之離子係選自一磷（P )離子、 一砷（As)離子、一氫化磷（PHX)離子與一氫化砷（AsHx)離 子等中之一或是其組合。 2 I —種薄膜電晶體之結構，其包含： 一半導體層，其係包含一通道以及一重摻雜源/汲 極結構； 一閘極絕緣層，其係形成於該半導體層上；以及
    544941 _案號9Π15101_年月日_iMz_ 六、申請專利範圍 一閘極導體結構，其係形成於該閘極絕緣層上； 其特徵在於，該半導體層更包含僅一輕摻雜汲極結 構，其係介於該通道與該重摻雜汲極結構之間。 2 2 .如申請專利範圍第2 1項所述之薄膜電晶體之結構，其 中更包含： 一透光基板；以及 一緩衝層，其係形成於該透光基板上，且該半導體 層係形成於該緩衝層上。 2 3.如申請專利範圍第2 2項所述之薄膜電晶體之結構，其 中該透光基板係為一玻璃基板。 2 4.如申請專利範圍第2 2項所述之薄膜電晶體之結構，其 中該緩衝層係選自氮化矽、氧化矽或是其組合所完成。 2 5.如申請專利範圍第2 1項所述之薄膜電晶體之結構，其 中更包含： 一介電層，其係覆蓋於該閘極導體結構與該絕緣層 上； 一接觸孔，其係於該介電層上；以及 一源/汲極接線，其係貫穿該閘極絕緣層與該介電 層並與該重摻雜源/汲極結構接觸。 2 6.如申請專利範圍第2 1項所述之薄膜電晶體之結構，其 中該半導體層係為一多晶矽層。 2 7.如申請專利範圍第2 1項所述之薄膜電晶體之結構，其 中該閘極導體結構係以選自鉻、鉬化鎢、钽、鋁或銅等 材質之一來完成。
    第29頁 544941 _案號 91115101_年月日__ 六、申請專利範圍 2 8 ·如申請專利範圍第2 1項所述之薄膜電晶體之結構，其 中該閘極絕緣層係由氧化矽來完成。 2 9 ·如申請專利範圍第2 1項所述之薄膜電晶體之結構，其 中該第一離子植入製程與該第二離子植入製程係為一離 子佈植程序，且由一磷（P)離子、一砷（As)離子、一氫化 磷（PHX)離子與一氫化砷（AsHx)離子等中之一或是其組 合。 3 0.如申請專利範圍第2 1項所述之薄膜電晶體之結構，其 中該第一離子植入製程與該第二離子植入製程係為一離 子淋浴程序，且所用之離子係選自一磷（P)離子、一砷 (As)離子、一氫化磷（PHX)離子與一氫化砷（As Hx)離子等 中之一或是其組合。 3 1 . —種薄膜電晶體之製造方法，其方法包含下列步驟： 提供一半導體層； 形成一罩幕結構於該半導體層上； 以一第一電性之摻質進行一第一離子植入製程於該 半導體層上，以定義出一通道、一第一電性之初始源/汲 極結構； 移除該罩幕結構’並形成一閘極絕緣層於該半導體 層上； 形成一閘極導體結構於該閘極絕緣層上； 利用該閘極導體結構作為罩幕，再以該第一電性之 摻質進行一第二離子植入製程，以於該第一電性之初始 源/汲極結構與該通道之間，定義出一第一電性之輕摻雜
    第30頁 544941 _案號 91115101_年月日__ 六、申請專利範圍 源/汲極結構，並同時使該第一電性之初始源/汲極結構 形成為一第一電性之重摻雜源/汲極結構； 再利用該閘極導體結構作為罩幕，以一第二電性之 摻質進行一第三離子植入製程，以於該第一電性之輕摻 雜源/汲極結構與該通道接近之處，定義出一第二電性之 輕摻雜源/汲極結構。 3 2.如申請專利範圍第3 1項所述之薄膜電晶體之製造方 法，其中更包含下列步驟： 提供一透光基板；以及
    形成一緩衝層於該透光基板上，並使該半導體層形 成於該緩衝層上。 3 3.如申請專利範圍第3 2項所述之薄膜電晶體之製造方 法，其中該透光基板係為一玻璃基板。 3 4.如申請專利範圍第3 2項所述之薄膜電晶體之製造方 法，其中該緩衝層係選自氮化矽、氧化矽或是其組合所 完成。 3 5.如申請專利範圍第3 1項所述之薄膜電晶體之製造方 法，其中更包含下列步驟： 形成一介電層覆蓋於該閘極導體結構與該絕緣層 上；
    於該介電層上定義出一接觸孔；以及 提供一源/汲極接線，其係貫穿該閘極絕緣層與該 介電層並與該第一電性之重摻雜源/汲極結構接觸。 3 6.如申請專利範圍第3 1項所述之薄膜電晶體之製造方
    第31頁 544941 _案號91115101_年月日__ 六、申請專利範圍 法，其中該半導體層係為一多晶矽層。 3 7 .如申請專利範圍第3 1項所述之薄膜電晶體之製造方 法，其中該閘極導體結構係以選自鉻、铜化鐵、组、I呂 或銅等材質之一來完成。 3 8.如申請專利範圍第3 1項所述之薄膜電晶體之製造方 法，其中該閘極絕緣層係由氧化矽來完成。 3 9 .如申請專利範圍第3 1項所述之薄膜電晶體之製造方 法，其中該第一電性之摻質係指一 N型摻質，該第二電性 之摻質係指一 P型摻質。 4 0 .如申請專利範圍第3 1項所述之薄膜電晶體之製造方 法，其中以該第一電性摻質進行之該第一離子植入製程 與該第二離子植入製程係為一離子佈植程序，且由一磷 (P)離子、一砷（As)離子、一氫化磷（PHX)離子與一氫化砷 (As Ηχ)離子等中之一或是其組合。 4 1 .如申請專利範圍第3 1項所述之薄膜電晶體之製造方 法，其中以該第一電性摻質進行之該第一離子植入製程 與該第二離子植入製程係為一離子淋浴程序，且所用之 離子係選自一磷（Ρ )離子、一砷（A s )離子、一氫化磷（Ρ Ηχ) 離子與一氫化砷（As Ηχ)離子等中之一或是其組合。 4 2.如申請專利範圍第3 1項所述之薄膜電晶體之製造方 法，其中該第三離子植入製程係以一第一入射角來將該 至少一離子摻雜於該半導體層内部。 4 3.如申請專利範圍第3 1項所述之薄膜電晶體之製造方 法，其中以第二電性摻質進行之該第三離子植入製程可
    第32頁 544941 _案號91115101_年月日__ 六、申請專利範圍 為離子植佈程序，且所用之離子係選自硼（B)離子、硼氫 化物（BHX)離子或二硼氫化物（B2HX)離子等中之一或是其組 合。 4 4.如申請專利範圍第3 1項所述之薄膜電晶體之製造方 法，其中以第二電性摻質進行之該第三離子植入製程可 為離子淋浴程序，且所用之離子係選自硼（B)離子、硼氫 化物（BHX)離子或二硼氫化物（B2HX)離子等中之一或是其組 合。 4 5.如申請專利範圍第3 1項所述之薄膜電晶體之製造方 法，其中更包含一第四離子植入製程，其係進行於該半 導體層上，並以一第二入射角來將該至少一離子摻雜於 該半導體層内。 4 6.如申請專利範圍第4 5項所述之薄膜電晶體之製造方 法，其中該第四離子植入製程可為離子植佈程序，且所 用之離子係選自硼（B )離子、硼氫化物（B Hx)離子或二硼氫 化物（B2HX)離子等中之一或是其組合。 4 7.如申請專利範圍第4 5項所述之薄膜電晶體之製造方 法，其中該第四離子植入製程可為離子淋浴程序，且所 用之離子係選自棚（B)離子、棚氫化物（BHX)離子或二删氫 化物（Β2ΗΧ)離子等中之一或是其組合。 4 8.如申請專利範圍第3 1項所述之薄膜電晶體之製造方 法，其中該第二電性之輕摻雜源/汲極結構係為濃度呈漸 層分佈之一月暈結構。 4 9 . 一種薄膜電晶體之製造方法，其方法包含下列步驟：
    第33頁 544941 _案號 91115101_年月日_«_ 六、申請專利範圍 提供一半導體層； 於該半導體層上形成一閘極絕緣層； 於該閘極絕緣層上形成一閘極導體結構； 於該閘極導體結構側形成一側壁結構； 以一第一電性之摻質進行一第一離子植入製程，以 於該半導體層上定義出一通道以及一第一電性之初始源/ 汲極結構； 移除該側壁結構，並以該第一電性之摻質進行一第 二離子植入製程，以於該第一電性之初始源/汲極結構與 該通道接近之處，定義出一第一電性之輕摻雜源/沒極結 構，並使該第一電性之初始汲極結構形成為一第一電性 之重摻雜汲極結構； 以一第二電性之摻質進行一第三離子植入製程，以 於該第一電性之輕摻雜源/汲極結構與該通道接近之處， 定義出一第二電性之輕摻雜源/汲極結構。 5 0 .如申請專利範圍第4 9項所述之薄膜電晶體之製造方 法，其中更包含下列步驟： 提供一透光基板；以及 形成一緩衝層於該透光基板上，並使該半導體層形 成於該緩衝層上。 5 1 .如申請專利範圍第5 0項所述之薄膜電晶體之製造方 法，其中該透光基板係為一玻璃基板。 5 2.如申請專利範圍第5 0項所述之薄膜電晶體之製造方 法，其中該緩衝層係選自氮化矽、氧化矽或是其組合所
    544941 _案號91115101_年月日__ 六、申請專利範圍 完成。 5 3.如申請專利範圍第4 9項所述之薄膜電晶體之製造方 法，其中更包含下列步驟： 形成一介電層覆蓋於該閘極導體結構與該絕緣層 上； 於該介電層上定義出一接觸孔；以及 提供一源/汲極接線，其係貫穿該閘極絕緣層與該介 電層並與該第一電性之重摻雜源/汲極結構接觸。 5 4.如申請專利範圍第4 9項所述之薄膜電晶體之製造方 法，其中該半導體層係為一多晶矽層。 5 5.如申請專利範圍第4 9項所述之薄膜電晶體之製造方 法，其中該閘極導體結構係以選自鉻、鉬化鎢、鈕、鋁 或銅等材質之一來完成。 5 6.如申請專利範圍第4 9項所述之薄膜電晶體之製造方 法，其中該閘極絕緣層係由氧化矽來完成。 5 7.如申請專利範圍第4 9項所述之薄膜電晶體之製造方 法，其中該第一電性之摻質係指一 N型摻質，該第二電性 之摻質係指一 P型摻質。 5 8.如申請專利範圍第4 9項所述之薄膜電晶體之製造方 法，其中以該第一電性摻質進行之該第一離子植入製程 與該第二離子植入製程係為一離子佈植程序，且由一磷 (P )離子、一砷（A s )離子、一氫化磷（P Hx)離子與一氫化珅 (As Hx)離子等中之一或是其組合。 5 9.如申請專利範圍第4 9項所述之薄膜電晶體之製造方
    第35頁 544941 _案號91115101_年月日__ 六、申請專利範圍 法，其中以該第一電性摻質進行之該第一離子植入製程 與該第二離子植入製程係為一離子淋浴程序，且所用之 離子係選自一磷（P )離子、一砷（A s )離子、一氫化磷（P Hx) 離子與一氫化砷（As Hx)離子等中之一或是其組合。 6 0 .如申請專利範圍第4 9項所述之薄膜電晶體之製造方 法，其中該第三離子植入製程係以一第一入射角來將該 至少一離子摻雜於該半導體層内部。
    6 1 .如申請專利範圍第4 9項所述之薄膜電晶體之製造方 法，其中以第二電性摻質進行之該第三離子植入製程可 為離子植佈程序，且所用之離子係選自硼（B)離子、硼氫 化物（BHX)離子或二硼氫化物（B2HX)離子等中之一或是其組 合。 6 2 ·如申請專利範圍第4 9項所述之薄膜電晶體之製造方 法，其中以第二電性摻質進行之該第三離子植入製程可 為離子淋浴程序，且所用之離子係選自硼（B)離子、硼氫 化物（BHX)離子或二硼氫化物（B2HX)離子等中之一或是其組 合。
    6 3.如申請專利範圍第4 9項所述之薄膜電晶體之製造方 法，其中更包含一第四離子植入製程，其係進行於該半 導體層上，並以一第二入射角來將該至少一離子摻雜於 該半導體層内。 6 4.如申請專利範圍第6 3項所述之薄膜電晶體之製造方 法，其中該第四離子植入製程可為離子植佈程序，且所 用之離子係選自删（B)離子、侧氫化物（BHX)離子或二棚氫
    第36頁 544941 _案號91115101_年月日__ 六、申請專利範圍 化物（Β2ΗΧ)離子等中之一或是其組合。 6 5.如申請專利範圍第6 3項所述之薄膜電晶體之製造方 法，其中該第四離子植入製程可為離子淋浴程序，且所 用之離子係選自硼（Β )離子、硼氫化物（Β Ηχ)離子或二硼氫 化物（Β2ΗΧ)離子等中之一或是其組合。 6 6.如申請專利範圍第4 9項所述之薄膜電晶體之製造方 法，其中該第二電性之輕摻雜源/汲極結構係為濃度呈漸 層分佈之一月暈結構。 6 7. —種薄膜電晶體之結構，其包含： 一半導體層，其包含一通道、一第一電性之重摻雜 源/汲極結構、一第一電性之輕摻雜源/没極結構以及一 第二電性之輕摻雜源/汲極結構，其中該一第一電性之輕 摻雜源/汲極結構係介於該一第一電性之重摻雜源/汲極 結構與該第二電性之輕摻雜源/汲極結構間，且該第二電 性之輕摻雜源/汲極結構係與該通道接觸； 一閘極絕緣層，其係置於該半導體層上；以及 一閘極導體結構，其係形成於該閘極絕緣層上。 6 8.如申請專利範圍第6 7項所述之薄膜電晶體之結構，其 中更包含： 一透光基板；以及 一緩衝層，其係形成於該透光基板上，且該半導體 層係形成於該緩衝層上。 6 9.如申請專利範圍第6 8項所述之薄膜電晶體之結構，其 中該透光基板係為一玻璃基板。
    第37頁 544941 案號 91115101 年 月 曰 修正 六、申請專利範圍 7 0 ·如申請專利範圍第6 8項所述之薄膜電晶體之結構，其 中該緩衝層係選自氮化矽、氧化矽或是其組合所完成。 7 1 .如申請專利範圍第6 7項所述之薄膜電晶體之結構，其 中更包含： 一介電層，其係覆蓋於該閘極導體結構與該絕緣層 上； 一接觸孔，其係於該介電層上；以及 一源/汲極接線，其係貫穿該閘極絕緣層與該介電層 並與該重摻雜源/汲極結構接觸。
    7 2.如申請專利範圍第6 7項所述之薄膜電晶體之結構，其 中該半導體層係為一多晶矽層。 7 3.如申請專利範圍第6 7項所述之薄膜電晶體之結構，其 中該閘極導體結構係以選自鉻、鉬化鎢、鈕、鋁或銅等 材質之一來完成。 7 4.如申請專利範圍第6 7項所述之薄膜電晶體之結構，其 中該閘極絕緣層係由氧化矽來完成。 7 5.如申請專利範圍第6 7項所述之薄膜電晶體之結構，其 中該第一電性之摻質係指一 N型摻質，該第二電性之摻質 係指一 P型摻質。
    7 6.如申請專利範圍第6 7項所述之薄膜電晶體之結構，其 中以該第一電性摻質進行之該第一離子植入製程與該第 二離子植入製程係為一離子佈植程序，且由一磷（P)離 子、一砷（As)離子、一氫化磷（PHX)離子與一氫化砷 (As Ηχ)離子等中之一或是其組合。
    第38頁 544941 _案號 91115101_年月日__ 六、申請專利範圍 7 7.如申請專利範圍第6 7項所述之薄膜電晶體之結構，其 中以該第一電性摻質進行之該第一離子植入製程與該第 二離子植入製程係為一離子淋浴程序，且所用之離子係 選自一磷（P )離子、一砷（A s )離子、一氫化磷（P Hx)離子與 一氫化珅（AsHx)離子等中之一或是其組合。 7 8.如申請專利範圍第6 7項所述之薄膜電晶體之結構，其 中該第三離子植入製程係以一第一入射角來將該至少一 離子摻雜於該半導體層内部。 7 9 .如申請專利範圍第6 7項所述之薄膜電晶體之結構，其 中以第二電性摻質進行之該第三離子植入製程可為離子 植佈程序，且所用之離子係選自硼（B)離子、硼氫化物 (BHX)離子或二硼氫化物（B2HX)離子等中之一或是其組合。 8 0 .如申請專利範圍第6 7項所述之薄膜電晶體之結構，其 中以第二電性摻質進行之該第三離子植入製程可為離子 淋浴程序，且所用之離子係選自硼（B)離子、硼氫化物 (BHX)離子或二硼氫化物（B2HX)離子等中之一或是其組合。 8 1 ·如申請專利範圍第6 7項所述之薄膜電晶體之結構，其 中該更包含一第四離子植入製程，其係進行於該半導體 層上，並以一第二入射角來將該至少一離子摻雜於該半 導體層内。 8 2 ·如申請專利範圍第8 1項所述之薄膜電晶體之結構，其 中該第四離子植入製程可為離子植佈程序，且所用之離 子係選自硼（B)離子、硼氫化物（BHX)離子或二硼氫化物 (B2HX)離子等中之一或是其組合。
    第39頁 544941 _案號91115101_年月日 修正_ 六、申請專利範圍 8 3 ·如申請專利範圍第8 1項所述之薄膜電晶體之結構，其 中該第四離子植入製程可為離子淋浴程序，且所用之離 子係選自硼（B )離子、硼氫化物（B Hx)離子或二硼氫化物 (B2HX)離子等中之一或是其組合。 8 4 ·如申請專利範圍第6 7項所述之薄膜電晶體之結構，其 中該第二電性之輕摻雜源/汲極結構係為濃度呈漸層分佈 之一月暈結構。
    第40頁
TW091115101A 2002-07-08 2002-07-08 Manufacturing process and structure of thin film transistor TW544941B (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW091115101A TW544941B (en) 2002-07-08 2002-07-08 Manufacturing process and structure of thin film transistor
US10/263,077 US6747325B2 (en) 2002-07-08 2002-10-02 LDD structure of thin film transistor and process for producing same
JP2003270766A JP2004040108A (ja) 2002-07-08 2003-07-03 Ｌｄｄ構造を有する薄膜トランジスタとその製造方法
US10/835,651 US20040201067A1 (en) 2002-07-08 2004-04-30 LLD structure of thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW091115101A TW544941B (en) 2002-07-08 2002-07-08 Manufacturing process and structure of thin film transistor

Publications (1)

Publication Number Publication Date
TW544941B true TW544941B (en) 2003-08-01

Family

ID=29708498

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091115101A TW544941B (en) 2002-07-08 2002-07-08 Manufacturing process and structure of thin film transistor

Country Status (3)

Country Link
US (1) US6747325B2 (zh)
JP (1) JP2004040108A (zh)
TW (1) TW544941B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7176095B1 (en) * 2004-03-01 2007-02-13 Advanced Micro Devices, Inc. Bi-modal halo implantation
US7745293B2 (en) * 2004-06-14 2010-06-29 Semiconductor Energy Laboratory Co., Ltd Method for manufacturing a thin film transistor including forming impurity regions by diagonal doping
US7504327B2 (en) * 2004-06-14 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film semiconductor device
US7144782B1 (en) 2004-07-02 2006-12-05 Advanced Micro Devices, Inc. Simplified masking for asymmetric halo
US7211489B1 (en) * 2004-09-07 2007-05-01 Advanced Micro Devices, Inc. Localized halo implant region formed using tilt pre-amorphization implant and laser thermal anneal
US7210499B2 (en) * 2005-01-18 2007-05-01 Dale Carpenter Methods and apparatus for a direct connect on-off controller
TW200627643A (en) * 2005-01-19 2006-08-01 Quanta Display Inc A method for manufacturing a thin film transistor
US20060197088A1 (en) * 2005-03-07 2006-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP5121145B2 (ja) * 2005-03-07 2013-01-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101239889B1 (ko) * 2005-08-13 2013-03-06 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
US7495258B2 (en) * 2006-05-17 2009-02-24 Tpo Displays Corp. N-channel TFT and OLED display apparatus and electronic device using the same
CN103050410B (zh) * 2012-10-30 2015-09-16 昆山工研院新型平板显示技术中心有限公司 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管
CN104779167A (zh) * 2015-04-09 2015-07-15 京东方科技集团股份有限公司 多晶硅薄膜晶体管及其制备方法、阵列基板、显示面板
TWI759751B (zh) * 2020-05-29 2022-04-01 逢甲大學 短通道複晶矽薄膜電晶體及其方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52156576A (en) * 1976-06-23 1977-12-27 Hitachi Ltd Production of mis semiconductor device
JPS58204570A (ja) * 1982-05-24 1983-11-29 Seiko Epson Corp 半導体集積回路装置の製造方法
JPS61191070A (ja) * 1985-02-20 1986-08-25 Toshiba Corp 半導体装置の製造方法
US4949136A (en) * 1988-06-09 1990-08-14 University Of Connecticut Submicron lightly doped field effect transistors
JPH0414262A (ja) * 1990-05-07 1992-01-20 Fujitsu Ltd 半導体装置及びその製造方法
KR940004446B1 (ko) * 1990-11-05 1994-05-25 미쓰비시뎅끼 가부시끼가이샤 반도체장치의 제조방법
JP3191061B2 (ja) * 1992-01-31 2001-07-23 キヤノン株式会社 半導体装置及び液晶表示装置
JPH06232160A (ja) * 1993-02-01 1994-08-19 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JP3370806B2 (ja) 1994-11-25 2003-01-27 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
US6165876A (en) 1995-01-30 2000-12-26 Yamazaki; Shunpei Method of doping crystalline silicon film
US5936278A (en) * 1996-03-13 1999-08-10 Texas Instruments Incorporated Semiconductor on silicon (SOI) transistor with a halo implant
US5917199A (en) 1998-05-15 1999-06-29 Ois Optical Imaging Systems, Inc. Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same
US6071762A (en) 1998-11-16 2000-06-06 Industrial Technology Research Institute Process to manufacture LDD TFT
JP2000196091A (ja) * 1998-12-24 2000-07-14 Hitachi Ltd 半導体集積回路装置
US6281552B1 (en) 1999-03-23 2001-08-28 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having ldd regions
US6268640B1 (en) * 1999-08-12 2001-07-31 International Business Machines Corporation Forming steep lateral doping distribution at source/drain junctions
JP2001308337A (ja) * 2000-04-24 2001-11-02 Matsushita Electric Ind Co Ltd 低温ポリシリコンｔｆｔの製造方法
JP2002076361A (ja) * 2000-09-05 2002-03-15 Sharp Corp 半導体装置およびその製造方法および画像表示装置

Also Published As

Publication number Publication date
JP2004040108A (ja) 2004-02-05
US6747325B2 (en) 2004-06-08
US20040065924A1 (en) 2004-04-08

Similar Documents

Publication Publication Date Title
US10312271B2 (en) Array substrate, manufacturing method thereof and display device
TW503583B (en) Method of producing the transistor, thin film transistor array substrate, liquid crystal display device, and electroluminescent display device
TWI227565B (en) Low temperature poly-Si thin film transistor and method of manufacturing the same
US7419858B2 (en) Recessed-gate thin-film transistor with self-aligned lightly doped drain
CN105489552B (zh) Ltps阵列基板的制作方法
US7453107B1 (en) Method for applying a stress layer to a semiconductor device and device formed therefrom
TW544941B (en) Manufacturing process and structure of thin film transistor
US9437627B2 (en) Thin film transistor and manufacturing method thereof
US7670885B2 (en) Thin-film semiconductor device and method for manufacturing the same
CN107994066B (zh) Tft、制作方法、阵列基板、显示面板及装置
JP2009278115A (ja) トランジスタとこれを含む半導体素子及びそれらの製造方法
CN104882485A (zh) 薄膜晶体管及其制造方法
CN109920856B (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
CN103383989A (zh) 像素结构的制造方法及其结构
TW554538B (en) TFT planar display panel structure and process for producing same
CN105470312A (zh) 低温多晶硅薄膜晶体管及其制造方法
CN105679705A (zh) 阵列基板的制作方法
US8896065B2 (en) Top gate thin film transistor with independent field control for off-current suppression
US20120018718A1 (en) Self-aligned top-gate thin film transistors and method for fabricating same
US10957606B2 (en) Manufacturing method of complementary metal oxide semiconductor transistor and manufacturing method of array substrate
US20090224250A1 (en) Top Gate Thin Film Transistor with Enhanced Off Current Suppression
US6960809B2 (en) Polysilicon thin film transistor and method of forming the same
KR20150026322A (ko) 표시 기판 및 표시 기판의 제조 방법
CN109545689B (zh) 主动开关及其制作方法、显示装置
WO2020173205A1 (zh) Cmos薄膜晶体管及其制作方法和阵列基板

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees