JP2001308337A - 低温ポリシリコンｔｆｔの製造方法 - Google Patents
低温ポリシリコンｔｆｔの製造方法Info
- Publication number
- JP2001308337A JP2001308337A JP2000122738A JP2000122738A JP2001308337A JP 2001308337 A JP2001308337 A JP 2001308337A JP 2000122738 A JP2000122738 A JP 2000122738A JP 2000122738 A JP2000122738 A JP 2000122738A JP 2001308337 A JP2001308337 A JP 2001308337A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- temperature polysilicon
- low
- polysilicon tft
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】低温ポリシリコンＴＦＴ製造方法に使用される
ＬＤＤ構造の形成において、マスク工程の増加を解決
し、シンプルで優れた低温ポリシリコンＴＦＴの製造方
法を提供する。 【解決手段】トランジスタゲートパターニング後に等方
性エッチングにより、電極上にゲート電極よりも面積の
大きい金属膜を形成し、その上から注入するＢ，Ｐを注
入することにより１度の注入でＬＤＤ構造のトランジス
タを形成することができるシンプルで優れた低温ポリシ
リコンＴＦＴの製造方法が得られる。
ＬＤＤ構造の形成において、マスク工程の増加を解決
し、シンプルで優れた低温ポリシリコンＴＦＴの製造方
法を提供する。 【解決手段】トランジスタゲートパターニング後に等方
性エッチングにより、電極上にゲート電極よりも面積の
大きい金属膜を形成し、その上から注入するＢ，Ｐを注
入することにより１度の注入でＬＤＤ構造のトランジス
タを形成することができるシンプルで優れた低温ポリシ
リコンＴＦＴの製造方法が得られる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば液晶パネル
における液晶を駆動する画素部や周辺回路部等に用いら
れる低温ポリシリコンＴＦＴの製造方法に関する。
における液晶を駆動する画素部や周辺回路部等に用いら
れる低温ポリシリコンＴＦＴの製造方法に関する。
【０００２】
【従来の技術】以下に従来の低温ポリシリコンの製造方
法について説明する。
法について説明する。
【０００３】図２は従来の低温ポリシリコンＴＦＴの製
造方法を示すものである。図２（Ａ）において、１はガ
ラス、２はＳｉＯ2 、３はポリシリコン層である。
造方法を示すものである。図２（Ａ）において、１はガ
ラス、２はＳｉＯ2 、３はポリシリコン層である。
【０００４】まず、図２（Ｂ）において、上記ポリシリ
コン層３上にゲート絶縁膜４を堆積し、更にゲート絶縁
膜４上に金属酸化膜５を堆積し、金属酸化膜５上にゲー
ト電極として金属膜６を堆積する。さらに、図２（Ｃ）
において、パターニングしたレジスト７を用いて、金属
膜６をエッチングした後、図２（Ｄ）に示すようにレジ
ストマスクを用いて、金属酸化膜５を金属膜６より幅が
大きくなるようにエッチングする。図２（Ｅ）におい
て、その上からＰを注入することにより高濃度不純物層
８及び低濃度不純物層９を同時に形成し、ＬＤＤ構造
（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）を形成す
る。
コン層３上にゲート絶縁膜４を堆積し、更にゲート絶縁
膜４上に金属酸化膜５を堆積し、金属酸化膜５上にゲー
ト電極として金属膜６を堆積する。さらに、図２（Ｃ）
において、パターニングしたレジスト７を用いて、金属
膜６をエッチングした後、図２（Ｄ）に示すようにレジ
ストマスクを用いて、金属酸化膜５を金属膜６より幅が
大きくなるようにエッチングする。図２（Ｅ）におい
て、その上からＰを注入することにより高濃度不純物層
８及び低濃度不純物層９を同時に形成し、ＬＤＤ構造
（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）を形成す
る。
【０００５】
【発明が解決しようとする課題】しかしながら上記の従
来例の構成では、金属酸化膜５及び金属膜６を別マスク
にて形成するため、マスク工程が２度必要となりコスト
が増加する。その上、２度のマスク工程を必要とするた
めにマスクずれによるトランジスタ特性の劣化が生じる
という問題点を有していた。
来例の構成では、金属酸化膜５及び金属膜６を別マスク
にて形成するため、マスク工程が２度必要となりコスト
が増加する。その上、２度のマスク工程を必要とするた
めにマスクずれによるトランジスタ特性の劣化が生じる
という問題点を有していた。
【０００６】
【課題を解決するための手段】請求項１記載の低温ポリ
シリコンＴＦＴの製造方法は、基板の上面に形成したポ
リシリコン層上にゲート絶縁膜を堆積する工程と、前記
ゲート絶縁膜上に第一の金属膜を堆積する工程と、前記
第一の金属膜上に前記第一の金属膜と異なる材質の第二
の金属膜を堆積する工程と、パターニングしたレジスト
を用いて前記第二の金属膜をトランジスタゲートパター
ニングする工程と、前記前記第一の金属膜を前記第二の
金属膜より長さ・幅ともに小さくなるように等方性エッ
チングする工程と、前記第一の金属膜を前記第二の金属
膜より小さくした構造をマスクとしてソース・ドレイン
の不純物原子を注入してＬＤＤ構造のトランジスタを形
成する工程とを含むものである。
シリコンＴＦＴの製造方法は、基板の上面に形成したポ
リシリコン層上にゲート絶縁膜を堆積する工程と、前記
ゲート絶縁膜上に第一の金属膜を堆積する工程と、前記
第一の金属膜上に前記第一の金属膜と異なる材質の第二
の金属膜を堆積する工程と、パターニングしたレジスト
を用いて前記第二の金属膜をトランジスタゲートパター
ニングする工程と、前記前記第一の金属膜を前記第二の
金属膜より長さ・幅ともに小さくなるように等方性エッ
チングする工程と、前記第一の金属膜を前記第二の金属
膜より小さくした構造をマスクとしてソース・ドレイン
の不純物原子を注入してＬＤＤ構造のトランジスタを形
成する工程とを含むものである。
【０００７】請求項１記載の低温ポリシリコンＴＦＴの
製造方法によれば、ゲート電極上にゲート電極よりも長
さ・幅ともに大きい金属膜が載るような構造を形成し、
前記構造にソース・ドレイン形成のための不純物注入を
行い、ソース・ドレイン形成と同時に前記金属膜を通っ
て形成した低濃度不純物領域でＬＤＤ構造のＴＦＴを形
成する。このため、一回のマスク工程のみでＬＤＤ構造
を形成することができるのでマスク合わせズレによるＴ
ＦＴ特性の劣化を抑え、マスク削減を図ることが可能と
なる。また一度の注入でＬＤＤ構造のトランジスタを形
成することができるため、コストを削減できマスクずれ
によるトランジスタ特性の劣化の無い優れた低温ポリシ
リコンＴＦＴを実現できる。
製造方法によれば、ゲート電極上にゲート電極よりも長
さ・幅ともに大きい金属膜が載るような構造を形成し、
前記構造にソース・ドレイン形成のための不純物注入を
行い、ソース・ドレイン形成と同時に前記金属膜を通っ
て形成した低濃度不純物領域でＬＤＤ構造のＴＦＴを形
成する。このため、一回のマスク工程のみでＬＤＤ構造
を形成することができるのでマスク合わせズレによるＴ
ＦＴ特性の劣化を抑え、マスク削減を図ることが可能と
なる。また一度の注入でＬＤＤ構造のトランジスタを形
成することができるため、コストを削減できマスクずれ
によるトランジスタ特性の劣化の無い優れた低温ポリシ
リコンＴＦＴを実現できる。
【０００８】請求項２記載の低温ポリシリコンＴＦＴの
製造方法は、請求項１において、ソース・ドレインの不
純物原子を注入後に第二の金属膜を選択的にエッチング
除去する工程を含むものである。
製造方法は、請求項１において、ソース・ドレインの不
純物原子を注入後に第二の金属膜を選択的にエッチング
除去する工程を含むものである。
【０００９】請求項２記載の低温ポリシリコンＴＦＴの
製造方法によれば、請求項１と同様な効果がある。
製造方法によれば、請求項１と同様な効果がある。
【００１０】請求項３記載の低温ポリシリコンＴＦＴの
製造方法は、請求項１または請求項２において、不純物
原子がボロンまたは燐である。
製造方法は、請求項１または請求項２において、不純物
原子がボロンまたは燐である。
【００１１】請求項３記載の低温ポリシリコンＴＦＴの
製造方法によれば、請求項１または請求項２と同様な効
果がある。
製造方法によれば、請求項１または請求項２と同様な効
果がある。
【００１２】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図１を参照しながら説明する。
いて図１を参照しながら説明する。
【００１３】図１（Ａ）において、１１はガラス、１２
はＳｉＯ2 、１３はポリシリコン層で、基板となる。
はＳｉＯ2 、１３はポリシリコン層で、基板となる。
【００１４】まず、図１（Ｂ）において、上記のポリシ
リコン層１３上にゲート絶縁膜１４を堆積し、更にゲー
ト絶縁膜１４上にゲート電極として金属酸化膜を含む第
一の金属膜１５を堆積し、この第一の金属膜１５上にイ
オンドープのマスク材料として第一の金属膜１５と異な
る材質の第二の金属膜１６を堆積する。さらに、図１
（Ｃ）において、パターニングしたレジスト１７を用い
て、第二の金属膜１６をエッチングした後、図１（Ｄ）
において、第二の金属膜１６をマスクとして等方性エッ
チングすることにより、ゲート電極である第一の金属膜
１５を第二の金属膜１６より長さ・幅ともに小さくした
構造に形成する。図１（Ｅ）において、この構造を通し
て、ソース・ドレインの不純物原子であるＢ（ボロン）
またはＰ（燐）を注入することにより、高濃度不純物層
１８及び低濃度不純物層１９を同時に形成し、図１
（Ｆ）において、第二の金属膜１６を選択的にエッチン
グ除去することによりＬＤＤ構造を形成する。
リコン層１３上にゲート絶縁膜１４を堆積し、更にゲー
ト絶縁膜１４上にゲート電極として金属酸化膜を含む第
一の金属膜１５を堆積し、この第一の金属膜１５上にイ
オンドープのマスク材料として第一の金属膜１５と異な
る材質の第二の金属膜１６を堆積する。さらに、図１
（Ｃ）において、パターニングしたレジスト１７を用い
て、第二の金属膜１６をエッチングした後、図１（Ｄ）
において、第二の金属膜１６をマスクとして等方性エッ
チングすることにより、ゲート電極である第一の金属膜
１５を第二の金属膜１６より長さ・幅ともに小さくした
構造に形成する。図１（Ｅ）において、この構造を通し
て、ソース・ドレインの不純物原子であるＢ（ボロン）
またはＰ（燐）を注入することにより、高濃度不純物層
１８及び低濃度不純物層１９を同時に形成し、図１
（Ｆ）において、第二の金属膜１６を選択的にエッチン
グ除去することによりＬＤＤ構造を形成する。
【００１５】以上のように、この一実施の形態によれ
ば、等方性のエッチングにより形成されたゲート電極上
の第二の金属膜１６を通して不純物注入を行うことによ
り、一度の注入でＬＤＤ構造のトランジスタを形成する
ことができる。このことにより、セルフアラインでＬＤ
Ｄ構造のＴＦＴを作製できるため、マスク合わせずれの
無い良好なＴｒ特性を得られ、しかも工程削減が可能と
なる。また、ゲート電極には低濃度不純物層と同じ濃度
の不純物しか注入されないため、不純物導入による比抵
抗増加を抑えることが可能となる。
ば、等方性のエッチングにより形成されたゲート電極上
の第二の金属膜１６を通して不純物注入を行うことによ
り、一度の注入でＬＤＤ構造のトランジスタを形成する
ことができる。このことにより、セルフアラインでＬＤ
Ｄ構造のＴＦＴを作製できるため、マスク合わせずれの
無い良好なＴｒ特性を得られ、しかも工程削減が可能と
なる。また、ゲート電極には低濃度不純物層と同じ濃度
の不純物しか注入されないため、不純物導入による比抵
抗増加を抑えることが可能となる。
【００１６】
【発明の効果】請求項１記載の低温ポリシリコンＴＦＴ
の製造方法によれば、ゲート電極上にゲート電極よりも
長さ・幅ともに大きい金属膜が載るような構造を形成
し、前記構造にソース・ドレイン形成のための不純物注
入を行い、ソース・ドレイン形成と同時に前記金属膜を
通って形成した低濃度不純物領域でＬＤＤ構造のＴＦＴ
を形成する。このため、一回のマスク工程のみでＬＤＤ
構造を形成することができるのでマスク合わせズレによ
るＴＦＴ特性の劣化を抑え、マスク削減を図ることが可
能となる。また一度の注入でＬＤＤ構造のトランジスタ
を形成することができるため、コストを削減できマスク
ずれによるトランジスタ特性の劣化の無い優れた低温ポ
リシリコンＴＦＴを実現できる。
の製造方法によれば、ゲート電極上にゲート電極よりも
長さ・幅ともに大きい金属膜が載るような構造を形成
し、前記構造にソース・ドレイン形成のための不純物注
入を行い、ソース・ドレイン形成と同時に前記金属膜を
通って形成した低濃度不純物領域でＬＤＤ構造のＴＦＴ
を形成する。このため、一回のマスク工程のみでＬＤＤ
構造を形成することができるのでマスク合わせズレによ
るＴＦＴ特性の劣化を抑え、マスク削減を図ることが可
能となる。また一度の注入でＬＤＤ構造のトランジスタ
を形成することができるため、コストを削減できマスク
ずれによるトランジスタ特性の劣化の無い優れた低温ポ
リシリコンＴＦＴを実現できる。
【００１７】請求項２記載の低温ポリシリコンＴＦＴの
製造方法によれば、請求項１と同様な効果がある。
製造方法によれば、請求項１と同様な効果がある。
【００１８】請求項３記載の低温ポリシリコンＴＦＴの
製造方法によれば、請求項１または請求項２と同様な効
果がある。
製造方法によれば、請求項１または請求項２と同様な効
果がある。
【図１】本発明の一実施の形態における低温ポリシリコ
ンＴＦＴの製造方法の工程説明図
ンＴＦＴの製造方法の工程説明図
【図２】従来の低温ポリシリコンＴＦＴの製造方法の工
程説明図
程説明図
１１ ガラス １２ ＳｉＯ2 １３ ポリシリコン層 １４ ゲート絶縁膜 １５ 第一の金属膜 １６ 第二の金属膜 １７ レジスト １８ 高濃度不純物層 １９ 低濃度不純物層
Claims (3)
- 【請求項１】 基板の上面に形成したポリシリコン層上
にゲート絶縁膜を堆積する工程と、前記ゲート絶縁膜上
に第一の金属膜を堆積する工程と、前記第一の金属膜上
に前記第一の金属膜と異なる材質の第二の金属膜を堆積
する工程と、パターニングしたレジストを用いて前記第
二の金属膜をトランジスタゲートパターニングする工程
と、前記第一の金属膜を前記第二の金属膜より長さ・幅
ともに小さくなるように等方性エッチングする工程と、
前記第一の金属膜を前記第二の金属膜より小さくした構
造をマスクとしてソース・ドレインの不純物原子を注入
してＬＤＤ構造のトランジスタを形成する工程とを含む
低温ポリシリコンＴＦＴの製造方法。 - 【請求項２】 ソース・ドレインの不純物原子を注入後
に第二の金属膜を選択的にエッチング除去する工程を含
む請求項１記載の低温ポリシリコンＴＦＴの製造方法。 - 【請求項３】 不純物原子はボロンまたは燐である請求
項１または請求項２記載の低温ポリシリコンＴＦＴの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000122738A JP2001308337A (ja) | 2000-04-24 | 2000-04-24 | 低温ポリシリコンｔｆｔの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000122738A JP2001308337A (ja) | 2000-04-24 | 2000-04-24 | 低温ポリシリコンｔｆｔの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001308337A true JP2001308337A (ja) | 2001-11-02 |
Family
ID=18633183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000122738A Pending JP2001308337A (ja) | 2000-04-24 | 2000-04-24 | 低温ポリシリコンｔｆｔの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001308337A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004040108A (ja) * | 2002-07-08 | 2004-02-05 | Toppoly Optoelectronics Corp | Ｌｄｄ構造を有する薄膜トランジスタとその製造方法 |
| JP2006041265A (ja) * | 2004-07-28 | 2006-02-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US10388759B2 (en) | 2014-12-31 | 2019-08-20 | Shanghai Tianma AM-OLED Co., Ltd. | Method for fabricating lightly doped drain area, thin film transistor and array substrate |
-
2000
- 2000-04-24 JP JP2000122738A patent/JP2001308337A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004040108A (ja) * | 2002-07-08 | 2004-02-05 | Toppoly Optoelectronics Corp | Ｌｄｄ構造を有する薄膜トランジスタとその製造方法 |
| JP2006041265A (ja) * | 2004-07-28 | 2006-02-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP4628032B2 (ja) * | 2004-07-28 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| US10388759B2 (en) | 2014-12-31 | 2019-08-20 | Shanghai Tianma AM-OLED Co., Ltd. | Method for fabricating lightly doped drain area, thin film transistor and array substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4963252B2 (ja) | 自己整合型の低不純物濃度ドレインを備えたリセスゲート薄膜トランジスタ、および当該トランジスタの形成方法 | |
| KR0151195B1 (ko) | 박막 트랜지스터의 구조 및 제조방법 | |
| JP2905680B2 (ja) | 薄膜トランジスターの製造方法 | |
| JP3087031B2 (ja) | 薄膜トランジスタの構造及びその製造方法 | |
| KR100654022B1 (ko) | 금속유도측면결정화법을 이용한 박막 트랜지스터 제조방법 | |
| KR100307457B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| JP2733909B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2004040108A (ja) | Ｌｄｄ構造を有する薄膜トランジスタとその製造方法 | |
| JP2002124677A (ja) | 液晶表示用基板及びその製造方法 | |
| JP2007519251A (ja) | トランジスタの製造方法 | |
| US6677189B2 (en) | Method for forming polysilicon thin film transistor with a self-aligned LDD structure | |
| US20030197207A1 (en) | Method of fabricating CMOS thin film transistor | |
| JP2001308337A (ja) | 低温ポリシリコンｔｆｔの製造方法 | |
| JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100482462B1 (ko) | 액정표시장치의 폴리실리콘-박막트랜지스터의 제조방법 | |
| JP4510396B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20070000802A (ko) | 금속유도측면결정화를 이용한 ｌｄｄ 구조를 갖는 박막트랜지스터의 제조방법 | |
| JP3862692B2 (ja) | 低濃度ドレインを有する半導体装置の製造方法 | |
| KR100273250B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100308852B1 (ko) | 액정표시장치의트랜지스터제조방법 | |
| JP2000332255A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100697379B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
| KR20000021376A (ko) | 박막 트랜지스터의 제조 방법 | |
| KR100205521B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP2001274413A (ja) | 薄膜トランジスタの製造方法 |