JP2001308337A - 低温ポリシリコンtftの製造方法 - Google Patents
低温ポリシリコンtftの製造方法Info
- Publication number
- JP2001308337A JP2001308337A JP2000122738A JP2000122738A JP2001308337A JP 2001308337 A JP2001308337 A JP 2001308337A JP 2000122738 A JP2000122738 A JP 2000122738A JP 2000122738 A JP2000122738 A JP 2000122738A JP 2001308337 A JP2001308337 A JP 2001308337A
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- temperature polysilicon
- low
- polysilicon tft
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】低温ポリシリコンTFT製造方法に使用される
LDD構造の形成において、マスク工程の増加を解決
し、シンプルで優れた低温ポリシリコンTFTの製造方
法を提供する。 【解決手段】トランジスタゲートパターニング後に等方
性エッチングにより、電極上にゲート電極よりも面積の
大きい金属膜を形成し、その上から注入するB,Pを注
入することにより1度の注入でLDD構造のトランジス
タを形成することができるシンプルで優れた低温ポリシ
リコンTFTの製造方法が得られる。
LDD構造の形成において、マスク工程の増加を解決
し、シンプルで優れた低温ポリシリコンTFTの製造方
法を提供する。 【解決手段】トランジスタゲートパターニング後に等方
性エッチングにより、電極上にゲート電極よりも面積の
大きい金属膜を形成し、その上から注入するB,Pを注
入することにより1度の注入でLDD構造のトランジス
タを形成することができるシンプルで優れた低温ポリシ
リコンTFTの製造方法が得られる。
Description
【0001】
【発明の属する技術分野】本発明は、例えば液晶パネル
における液晶を駆動する画素部や周辺回路部等に用いら
れる低温ポリシリコンTFTの製造方法に関する。
における液晶を駆動する画素部や周辺回路部等に用いら
れる低温ポリシリコンTFTの製造方法に関する。
【0002】
【従来の技術】以下に従来の低温ポリシリコンの製造方
法について説明する。
法について説明する。
【0003】図2は従来の低温ポリシリコンTFTの製
造方法を示すものである。図2(A)において、1はガ
ラス、2はSiO2 、3はポリシリコン層である。
造方法を示すものである。図2(A)において、1はガ
ラス、2はSiO2 、3はポリシリコン層である。
【0004】まず、図2(B)において、上記ポリシリ
コン層3上にゲート絶縁膜4を堆積し、更にゲート絶縁
膜4上に金属酸化膜5を堆積し、金属酸化膜5上にゲー
ト電極として金属膜6を堆積する。さらに、図2(C)
において、パターニングしたレジスト7を用いて、金属
膜6をエッチングした後、図2(D)に示すようにレジ
ストマスクを用いて、金属酸化膜5を金属膜6より幅が
大きくなるようにエッチングする。図2(E)におい
て、その上からPを注入することにより高濃度不純物層
8及び低濃度不純物層9を同時に形成し、LDD構造
(LightlyDoped Drain)を形成す
る。
コン層3上にゲート絶縁膜4を堆積し、更にゲート絶縁
膜4上に金属酸化膜5を堆積し、金属酸化膜5上にゲー
ト電極として金属膜6を堆積する。さらに、図2(C)
において、パターニングしたレジスト7を用いて、金属
膜6をエッチングした後、図2(D)に示すようにレジ
ストマスクを用いて、金属酸化膜5を金属膜6より幅が
大きくなるようにエッチングする。図2(E)におい
て、その上からPを注入することにより高濃度不純物層
8及び低濃度不純物層9を同時に形成し、LDD構造
(LightlyDoped Drain)を形成す
る。
【0005】
【発明が解決しようとする課題】しかしながら上記の従
来例の構成では、金属酸化膜5及び金属膜6を別マスク
にて形成するため、マスク工程が2度必要となりコスト
が増加する。その上、2度のマスク工程を必要とするた
めにマスクずれによるトランジスタ特性の劣化が生じる
という問題点を有していた。
来例の構成では、金属酸化膜5及び金属膜6を別マスク
にて形成するため、マスク工程が2度必要となりコスト
が増加する。その上、2度のマスク工程を必要とするた
めにマスクずれによるトランジスタ特性の劣化が生じる
という問題点を有していた。
【0006】
【課題を解決するための手段】請求項1記載の低温ポリ
シリコンTFTの製造方法は、基板の上面に形成したポ
リシリコン層上にゲート絶縁膜を堆積する工程と、前記
ゲート絶縁膜上に第一の金属膜を堆積する工程と、前記
第一の金属膜上に前記第一の金属膜と異なる材質の第二
の金属膜を堆積する工程と、パターニングしたレジスト
を用いて前記第二の金属膜をトランジスタゲートパター
ニングする工程と、前記前記第一の金属膜を前記第二の
金属膜より長さ・幅ともに小さくなるように等方性エッ
チングする工程と、前記第一の金属膜を前記第二の金属
膜より小さくした構造をマスクとしてソース・ドレイン
の不純物原子を注入してLDD構造のトランジスタを形
成する工程とを含むものである。
シリコンTFTの製造方法は、基板の上面に形成したポ
リシリコン層上にゲート絶縁膜を堆積する工程と、前記
ゲート絶縁膜上に第一の金属膜を堆積する工程と、前記
第一の金属膜上に前記第一の金属膜と異なる材質の第二
の金属膜を堆積する工程と、パターニングしたレジスト
を用いて前記第二の金属膜をトランジスタゲートパター
ニングする工程と、前記前記第一の金属膜を前記第二の
金属膜より長さ・幅ともに小さくなるように等方性エッ
チングする工程と、前記第一の金属膜を前記第二の金属
膜より小さくした構造をマスクとしてソース・ドレイン
の不純物原子を注入してLDD構造のトランジスタを形
成する工程とを含むものである。
【0007】請求項1記載の低温ポリシリコンTFTの
製造方法によれば、ゲート電極上にゲート電極よりも長
さ・幅ともに大きい金属膜が載るような構造を形成し、
前記構造にソース・ドレイン形成のための不純物注入を
行い、ソース・ドレイン形成と同時に前記金属膜を通っ
て形成した低濃度不純物領域でLDD構造のTFTを形
成する。このため、一回のマスク工程のみでLDD構造
を形成することができるのでマスク合わせズレによるT
FT特性の劣化を抑え、マスク削減を図ることが可能と
なる。また一度の注入でLDD構造のトランジスタを形
成することができるため、コストを削減できマスクずれ
によるトランジスタ特性の劣化の無い優れた低温ポリシ
リコンTFTを実現できる。
製造方法によれば、ゲート電極上にゲート電極よりも長
さ・幅ともに大きい金属膜が載るような構造を形成し、
前記構造にソース・ドレイン形成のための不純物注入を
行い、ソース・ドレイン形成と同時に前記金属膜を通っ
て形成した低濃度不純物領域でLDD構造のTFTを形
成する。このため、一回のマスク工程のみでLDD構造
を形成することができるのでマスク合わせズレによるT
FT特性の劣化を抑え、マスク削減を図ることが可能と
なる。また一度の注入でLDD構造のトランジスタを形
成することができるため、コストを削減できマスクずれ
によるトランジスタ特性の劣化の無い優れた低温ポリシ
リコンTFTを実現できる。
【0008】請求項2記載の低温ポリシリコンTFTの
製造方法は、請求項1において、ソース・ドレインの不
純物原子を注入後に第二の金属膜を選択的にエッチング
除去する工程を含むものである。
製造方法は、請求項1において、ソース・ドレインの不
純物原子を注入後に第二の金属膜を選択的にエッチング
除去する工程を含むものである。
【0009】請求項2記載の低温ポリシリコンTFTの
製造方法によれば、請求項1と同様な効果がある。
製造方法によれば、請求項1と同様な効果がある。
【0010】請求項3記載の低温ポリシリコンTFTの
製造方法は、請求項1または請求項2において、不純物
原子がボロンまたは燐である。
製造方法は、請求項1または請求項2において、不純物
原子がボロンまたは燐である。
【0011】請求項3記載の低温ポリシリコンTFTの
製造方法によれば、請求項1または請求項2と同様な効
果がある。
製造方法によれば、請求項1または請求項2と同様な効
果がある。
【0012】
【発明の実施の形態】以下、本発明の一実施の形態につ
いて図1を参照しながら説明する。
いて図1を参照しながら説明する。
【0013】図1(A)において、11はガラス、12
はSiO2 、13はポリシリコン層で、基板となる。
はSiO2 、13はポリシリコン層で、基板となる。
【0014】まず、図1(B)において、上記のポリシ
リコン層13上にゲート絶縁膜14を堆積し、更にゲー
ト絶縁膜14上にゲート電極として金属酸化膜を含む第
一の金属膜15を堆積し、この第一の金属膜15上にイ
オンドープのマスク材料として第一の金属膜15と異な
る材質の第二の金属膜16を堆積する。さらに、図1
(C)において、パターニングしたレジスト17を用い
て、第二の金属膜16をエッチングした後、図1(D)
において、第二の金属膜16をマスクとして等方性エッ
チングすることにより、ゲート電極である第一の金属膜
15を第二の金属膜16より長さ・幅ともに小さくした
構造に形成する。図1(E)において、この構造を通し
て、ソース・ドレインの不純物原子であるB(ボロン)
またはP(燐)を注入することにより、高濃度不純物層
18及び低濃度不純物層19を同時に形成し、図1
(F)において、第二の金属膜16を選択的にエッチン
グ除去することによりLDD構造を形成する。
リコン層13上にゲート絶縁膜14を堆積し、更にゲー
ト絶縁膜14上にゲート電極として金属酸化膜を含む第
一の金属膜15を堆積し、この第一の金属膜15上にイ
オンドープのマスク材料として第一の金属膜15と異な
る材質の第二の金属膜16を堆積する。さらに、図1
(C)において、パターニングしたレジスト17を用い
て、第二の金属膜16をエッチングした後、図1(D)
において、第二の金属膜16をマスクとして等方性エッ
チングすることにより、ゲート電極である第一の金属膜
15を第二の金属膜16より長さ・幅ともに小さくした
構造に形成する。図1(E)において、この構造を通し
て、ソース・ドレインの不純物原子であるB(ボロン)
またはP(燐)を注入することにより、高濃度不純物層
18及び低濃度不純物層19を同時に形成し、図1
(F)において、第二の金属膜16を選択的にエッチン
グ除去することによりLDD構造を形成する。
【0015】以上のように、この一実施の形態によれ
ば、等方性のエッチングにより形成されたゲート電極上
の第二の金属膜16を通して不純物注入を行うことによ
り、一度の注入でLDD構造のトランジスタを形成する
ことができる。このことにより、セルフアラインでLD
D構造のTFTを作製できるため、マスク合わせずれの
無い良好なTr特性を得られ、しかも工程削減が可能と
なる。また、ゲート電極には低濃度不純物層と同じ濃度
の不純物しか注入されないため、不純物導入による比抵
抗増加を抑えることが可能となる。
ば、等方性のエッチングにより形成されたゲート電極上
の第二の金属膜16を通して不純物注入を行うことによ
り、一度の注入でLDD構造のトランジスタを形成する
ことができる。このことにより、セルフアラインでLD
D構造のTFTを作製できるため、マスク合わせずれの
無い良好なTr特性を得られ、しかも工程削減が可能と
なる。また、ゲート電極には低濃度不純物層と同じ濃度
の不純物しか注入されないため、不純物導入による比抵
抗増加を抑えることが可能となる。
【0016】
【発明の効果】請求項1記載の低温ポリシリコンTFT
の製造方法によれば、ゲート電極上にゲート電極よりも
長さ・幅ともに大きい金属膜が載るような構造を形成
し、前記構造にソース・ドレイン形成のための不純物注
入を行い、ソース・ドレイン形成と同時に前記金属膜を
通って形成した低濃度不純物領域でLDD構造のTFT
を形成する。このため、一回のマスク工程のみでLDD
構造を形成することができるのでマスク合わせズレによ
るTFT特性の劣化を抑え、マスク削減を図ることが可
能となる。また一度の注入でLDD構造のトランジスタ
を形成することができるため、コストを削減できマスク
ずれによるトランジスタ特性の劣化の無い優れた低温ポ
リシリコンTFTを実現できる。
の製造方法によれば、ゲート電極上にゲート電極よりも
長さ・幅ともに大きい金属膜が載るような構造を形成
し、前記構造にソース・ドレイン形成のための不純物注
入を行い、ソース・ドレイン形成と同時に前記金属膜を
通って形成した低濃度不純物領域でLDD構造のTFT
を形成する。このため、一回のマスク工程のみでLDD
構造を形成することができるのでマスク合わせズレによ
るTFT特性の劣化を抑え、マスク削減を図ることが可
能となる。また一度の注入でLDD構造のトランジスタ
を形成することができるため、コストを削減できマスク
ずれによるトランジスタ特性の劣化の無い優れた低温ポ
リシリコンTFTを実現できる。
【0017】請求項2記載の低温ポリシリコンTFTの
製造方法によれば、請求項1と同様な効果がある。
製造方法によれば、請求項1と同様な効果がある。
【0018】請求項3記載の低温ポリシリコンTFTの
製造方法によれば、請求項1または請求項2と同様な効
果がある。
製造方法によれば、請求項1または請求項2と同様な効
果がある。
【図1】本発明の一実施の形態における低温ポリシリコ
ンTFTの製造方法の工程説明図
ンTFTの製造方法の工程説明図
【図2】従来の低温ポリシリコンTFTの製造方法の工
程説明図
程説明図
11 ガラス 12 SiO2 13 ポリシリコン層 14 ゲート絶縁膜 15 第一の金属膜 16 第二の金属膜 17 レジスト 18 高濃度不純物層 19 低濃度不純物層
Claims (3)
- 【請求項1】 基板の上面に形成したポリシリコン層上
にゲート絶縁膜を堆積する工程と、前記ゲート絶縁膜上
に第一の金属膜を堆積する工程と、前記第一の金属膜上
に前記第一の金属膜と異なる材質の第二の金属膜を堆積
する工程と、パターニングしたレジストを用いて前記第
二の金属膜をトランジスタゲートパターニングする工程
と、前記第一の金属膜を前記第二の金属膜より長さ・幅
ともに小さくなるように等方性エッチングする工程と、
前記第一の金属膜を前記第二の金属膜より小さくした構
造をマスクとしてソース・ドレインの不純物原子を注入
してLDD構造のトランジスタを形成する工程とを含む
低温ポリシリコンTFTの製造方法。 - 【請求項2】 ソース・ドレインの不純物原子を注入後
に第二の金属膜を選択的にエッチング除去する工程を含
む請求項1記載の低温ポリシリコンTFTの製造方法。 - 【請求項3】 不純物原子はボロンまたは燐である請求
項1または請求項2記載の低温ポリシリコンTFTの製
造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000122738A JP2001308337A (ja) | 2000-04-24 | 2000-04-24 | 低温ポリシリコンtftの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000122738A JP2001308337A (ja) | 2000-04-24 | 2000-04-24 | 低温ポリシリコンtftの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001308337A true JP2001308337A (ja) | 2001-11-02 |
Family
ID=18633183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000122738A Pending JP2001308337A (ja) | 2000-04-24 | 2000-04-24 | 低温ポリシリコンtftの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001308337A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004040108A (ja) * | 2002-07-08 | 2004-02-05 | Toppoly Optoelectronics Corp | Ldd構造を有する薄膜トランジスタとその製造方法 |
JP2006041265A (ja) * | 2004-07-28 | 2006-02-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
US10388759B2 (en) | 2014-12-31 | 2019-08-20 | Shanghai Tianma AM-OLED Co., Ltd. | Method for fabricating lightly doped drain area, thin film transistor and array substrate |
-
2000
- 2000-04-24 JP JP2000122738A patent/JP2001308337A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004040108A (ja) * | 2002-07-08 | 2004-02-05 | Toppoly Optoelectronics Corp | Ldd構造を有する薄膜トランジスタとその製造方法 |
JP2006041265A (ja) * | 2004-07-28 | 2006-02-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP4628032B2 (ja) * | 2004-07-28 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
US10388759B2 (en) | 2014-12-31 | 2019-08-20 | Shanghai Tianma AM-OLED Co., Ltd. | Method for fabricating lightly doped drain area, thin film transistor and array substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4963252B2 (ja) | 自己整合型の低不純物濃度ドレインを備えたリセスゲート薄膜トランジスタ、および当該トランジスタの形成方法 | |
KR0151195B1 (ko) | 박막 트랜지스터의 구조 및 제조방법 | |
JP2905680B2 (ja) | 薄膜トランジスターの製造方法 | |
JP3087031B2 (ja) | 薄膜トランジスタの構造及びその製造方法 | |
KR100654022B1 (ko) | 금속유도측면결정화법을 이용한 박막 트랜지스터 제조방법 | |
KR100307457B1 (ko) | 박막 트랜지스터의 제조 방법 | |
JP2733909B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2004040108A (ja) | Ldd構造を有する薄膜トランジスタとその製造方法 | |
JP2002124677A (ja) | 液晶表示用基板及びその製造方法 | |
JP2007519251A (ja) | トランジスタの製造方法 | |
US6677189B2 (en) | Method for forming polysilicon thin film transistor with a self-aligned LDD structure | |
US20030197207A1 (en) | Method of fabricating CMOS thin film transistor | |
JP2001308337A (ja) | 低温ポリシリコンtftの製造方法 | |
JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
KR100482462B1 (ko) | 액정표시장치의 폴리실리콘-박막트랜지스터의 제조방법 | |
JP4510396B2 (ja) | 薄膜トランジスタの製造方法 | |
KR20070000802A (ko) | 금속유도측면결정화를 이용한 ldd 구조를 갖는 박막트랜지스터의 제조방법 | |
JP3862692B2 (ja) | 低濃度ドレインを有する半導体装置の製造方法 | |
KR100273250B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
KR100308852B1 (ko) | 액정표시장치의트랜지스터제조방법 | |
JP2000332255A (ja) | 薄膜トランジスタ及びその製造方法 | |
KR100697379B1 (ko) | 다결정실리콘 박막트랜지스터 제조방법 | |
KR20000021376A (ko) | 박막 트랜지스터의 제조 방법 | |
KR100205521B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
JP2001274413A (ja) | 薄膜トランジスタの製造方法 |