JPH0414262A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH0414262A JPH0414262A JP11742190A JP11742190A JPH0414262A JP H0414262 A JPH0414262 A JP H0414262A JP 11742190 A JP11742190 A JP 11742190A JP 11742190 A JP11742190 A JP 11742190A JP H0414262 A JPH0414262 A JP H0414262A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion layer
- conductivity type
- film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000009792 diffusion process Methods 0.000 claims abstract description 76
- 229910052751 metal Inorganic materials 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 61
- 150000001875 compounds Chemical class 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 abstract description 25
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 25
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 23
- 229910052710 silicon Inorganic materials 0.000 abstract description 23
- 239000010703 silicon Substances 0.000 abstract description 23
- 230000000694 effects Effects 0.000 abstract description 10
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 230000007423 decrease Effects 0.000 abstract description 6
- 230000005684 electric field Effects 0.000 abstract description 5
- 230000006866 deterioration Effects 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 78
- 239000000969 carrier Substances 0.000 description 15
- 238000000034 method Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 6
- 230000005669 field effect Effects 0.000 description 6
- 238000002844 melting Methods 0.000 description 4
- 230000008018 melting Effects 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- -1 arsenic ions Chemical class 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000908 ammonium hydroxide Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229940125898 compound 5 Drugs 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
MO3型電界効果トランジスタを有する半導体装置及び
その製造方法に関し、 Sol基板上層の半導体膜のフローティング領域におけ
る少数キャリアの蓄積を防止し・、ドレイン電流・電圧
特性におけるキンクの発注、或いは横型寄生バイポーラ
効果による耐圧の低下を抑制することを目的とし、 S○■基板の上層の一導電型半導体膜の上に絶縁膜を介
して形成されるゲート電極と、前記一導電型半導体膜の
うち前記ゲート電極の一側方に形成された第一の反対導
電型拡散層と、他側方に形成された導電性の金属半導体
化合物層と、前記ゲート電極下方に位置する前記一導電
型半導体膜と前記金属半導体化合物層の間に、前記第一
の反対導電型拡散層よりも狭く形成された第二の反対導
電型拡散層とを含み構成する。
その製造方法に関し、 Sol基板上層の半導体膜のフローティング領域におけ
る少数キャリアの蓄積を防止し・、ドレイン電流・電圧
特性におけるキンクの発注、或いは横型寄生バイポーラ
効果による耐圧の低下を抑制することを目的とし、 S○■基板の上層の一導電型半導体膜の上に絶縁膜を介
して形成されるゲート電極と、前記一導電型半導体膜の
うち前記ゲート電極の一側方に形成された第一の反対導
電型拡散層と、他側方に形成された導電性の金属半導体
化合物層と、前記ゲート電極下方に位置する前記一導電
型半導体膜と前記金属半導体化合物層の間に、前記第一
の反対導電型拡散層よりも狭く形成された第二の反対導
電型拡散層とを含み構成する。
本発明は、半導体装置及びその製造方法に関し、より詳
しくは、MO3型電界効果トランジスタを有する半導体
装置及びその製造方法に関する。
しくは、MO3型電界効果トランジスタを有する半導体
装置及びその製造方法に関する。
薄膜MO5型電界効果トランジスタ(MOSFET)は
、第5図に示すように、S○I (siliconon
−insulator)基板aの素子形成半導体層すの
上にゲート酸化膜Cを介してゲート電極dを形成すると
ともに、ゲート電極dの両脇にSo1基板の絶縁膜eに
達する゛か−スf、ドレインgを形成した構造を有して
いる。
、第5図に示すように、S○I (siliconon
−insulator)基板aの素子形成半導体層すの
上にゲート酸化膜Cを介してゲート電極dを形成すると
ともに、ゲート電極dの両脇にSo1基板の絶縁膜eに
達する゛か−スf、ドレインgを形成した構造を有して
いる。
二のような薄膜MO3型電界効果トランジスタによれば
、バルク中に形成した一般的なMOSFETに比べて、
闇値電圧の低下やバンチスルーといったショートチャネ
ル効果が小さく、垂直電界緩和による電界効果移動度が
増大したり、或いはピンチオフ電圧が上昇するためにド
レイン電流が増大し、また、その底面が絶縁膜eによっ
て遮られるために完全素子分離が可能であり、CMO5
FETにおけるラッチアップ現象を防くことも可能とな
って高集積化が図れるといった利点がある。
、バルク中に形成した一般的なMOSFETに比べて、
闇値電圧の低下やバンチスルーといったショートチャネ
ル効果が小さく、垂直電界緩和による電界効果移動度が
増大したり、或いはピンチオフ電圧が上昇するためにド
レイン電流が増大し、また、その底面が絶縁膜eによっ
て遮られるために完全素子分離が可能であり、CMO5
FETにおけるラッチアップ現象を防くことも可能とな
って高集積化が図れるといった利点がある。
〔発明が解決しようとする課題]
しかしながら、薄膜MO3FETにおいては、ドレイン
g近傍でインパクトイオン化によって発生する少数キャ
リアが素子形成半導体層すのフローティング領域に蓄積
されて、素子形成半導体層すの変動を引き起こすために
、ドレイン電流−電圧特性におけるキンクや横型寄生バ
イポーラ効果による耐圧低下環が生しるといった問題が
ある。
g近傍でインパクトイオン化によって発生する少数キャ
リアが素子形成半導体層すのフローティング領域に蓄積
されて、素子形成半導体層すの変動を引き起こすために
、ドレイン電流−電圧特性におけるキンクや横型寄生バ
イポーラ効果による耐圧低下環が生しるといった問題が
ある。
これに対しては、ソースf、ドレインgを第5図のよう
なLDD構造とすることによってインパクトイオン化に
よる少数キャリアの発生を小さくすることが行われてい
るが、このLDD構造によっても少数キャリアの蓄積を
完全になくすことはできず、素子形成半導体層すの電位
変動といった問題は依然として解消されていない。
なLDD構造とすることによってインパクトイオン化に
よる少数キャリアの発生を小さくすることが行われてい
るが、このLDD構造によっても少数キャリアの蓄積を
完全になくすことはできず、素子形成半導体層すの電位
変動といった問題は依然として解消されていない。
本発明はこのような問題に鑑みてなされたものであって
、半導体膜のフローティング領域における少数キャリア
の蓄積を防止し、ドレイン電流・電圧特性におけるキン
クの発生や横型寄生ノ\イポーラ効果による耐圧の低下
を抑制することができる半導体装置及びその製造方法を
提供することを目的とする。
、半導体膜のフローティング領域における少数キャリア
の蓄積を防止し、ドレイン電流・電圧特性におけるキン
クの発生や横型寄生ノ\イポーラ効果による耐圧の低下
を抑制することができる半導体装置及びその製造方法を
提供することを目的とする。
〔課題を解決するための手段]
上記した課題は、第1図に例示するように、SOI基板
1の上層の一導電型半導体膜ICの上に絶縁膜2を介し
て形成されるゲート電極3と、前記−ix電型半導体膜
ICのうち前記ゲート電極3の一側方に形成された第一
の反対導電型拡散層4と、他側方に形成された導電性の
金属半導体化合物層5と、前記ゲート電極3下方に位置
する前記一導電型半導体膜ICと前記金属半導体化合物
層5の間に、前記第一の反対導電型拡散層4よりも狭く
形成された第二の反対導電型拡散層6とによって構成さ
れるMOSトランジスタを備えたことを特徴とする半導
体装置、 または、第2図に例示するように、SOI基板1上層の
一導電型半導体膜ICの上に絶縁膜2を介してゲート電
極3を形成する工程と、前記一導電型半導体膜ICのう
ちゲート電極3の両側にイオンを注入して反対導電型拡
散層4.6を形成する工程と、ゲート電極3の少なくと
も一側に絶縁膜8を付着する工程と、該絶縁膜8の下方
にある前記反対導電型拡散層6の表面に金属を堆積し、
該金属とその下の前記反対導電型拡散層6とを加熱して
導電性の金属半導体化合物層5を形成する工程とを有す
ることを特徴とする半導体装置の製造方法によって達成
する。
1の上層の一導電型半導体膜ICの上に絶縁膜2を介し
て形成されるゲート電極3と、前記−ix電型半導体膜
ICのうち前記ゲート電極3の一側方に形成された第一
の反対導電型拡散層4と、他側方に形成された導電性の
金属半導体化合物層5と、前記ゲート電極3下方に位置
する前記一導電型半導体膜ICと前記金属半導体化合物
層5の間に、前記第一の反対導電型拡散層4よりも狭く
形成された第二の反対導電型拡散層6とによって構成さ
れるMOSトランジスタを備えたことを特徴とする半導
体装置、 または、第2図に例示するように、SOI基板1上層の
一導電型半導体膜ICの上に絶縁膜2を介してゲート電
極3を形成する工程と、前記一導電型半導体膜ICのう
ちゲート電極3の両側にイオンを注入して反対導電型拡
散層4.6を形成する工程と、ゲート電極3の少なくと
も一側に絶縁膜8を付着する工程と、該絶縁膜8の下方
にある前記反対導電型拡散層6の表面に金属を堆積し、
該金属とその下の前記反対導電型拡散層6とを加熱して
導電性の金属半導体化合物層5を形成する工程とを有す
ることを特徴とする半導体装置の製造方法によって達成
する。
(作 用]
本発明によれば、ゲート電極3の両側に設けた反対導電
型拡散層4.6のうち少なくとも一方の表面の一部領域
に金属を積層し、これらを加熱して化合物化することに
よって、反対導電型拡散層6の内部に金属半導体化合物
層5を形成するとともに、ゲート電極3下方に位置する
一導電型半導体膜1cと金属半導体化合物層5の間に狭
い反対導電型拡散層6が存在するようにしている。
型拡散層4.6のうち少なくとも一方の表面の一部領域
に金属を積層し、これらを加熱して化合物化することに
よって、反対導電型拡散層6の内部に金属半導体化合物
層5を形成するとともに、ゲート電極3下方に位置する
一導電型半導体膜1cと金属半導体化合物層5の間に狭
い反対導電型拡散層6が存在するようにしている。
したがって、狭い反対導電型拡散層6と一導電型半導体
膜ICとのPN接合が金属半導体化合物層5に接近する
ために、接合リーク電流が大きくなる。
膜ICとのPN接合が金属半導体化合物層5に接近する
ために、接合リーク電流が大きくなる。
このため、反対導電型拡散層4.6がn型不純物を含む
nチャ茅ル型のトランジスタの場合に、反対導電型拡散
層4から金属半導体化合物層5に電流を流すと、反対導
電型拡散層4の接合近傍でインパクトイオン化によって
少数キャリアが発生する。発生したキャリアは電界ドリ
フトと拡散によって一導電型半導体膜1cのフローティ
ング領域に流れ込んでいく。一導電半導体膜ICと反対
導電型拡散層6の間の接合リーク電流が大きいため、一
導電型半導体膜1cのフローティング領域に流れ込んだ
少数キャリアは、そのまま反対導電型拡散層6から金属
半導体化合物5へと流れて行く。
nチャ茅ル型のトランジスタの場合に、反対導電型拡散
層4から金属半導体化合物層5に電流を流すと、反対導
電型拡散層4の接合近傍でインパクトイオン化によって
少数キャリアが発生する。発生したキャリアは電界ドリ
フトと拡散によって一導電型半導体膜1cのフローティ
ング領域に流れ込んでいく。一導電半導体膜ICと反対
導電型拡散層6の間の接合リーク電流が大きいため、一
導電型半導体膜1cのフローティング領域に流れ込んだ
少数キャリアは、そのまま反対導電型拡散層6から金属
半導体化合物5へと流れて行く。
また、幅の広い反対導電型層4においては、トランジス
タ特性に有害な多数キャリアのリーク電流は増加しない
。
タ特性に有害な多数キャリアのリーク電流は増加しない
。
これにより、一導電型半導体膜1cのフローティング領
域における少数キャリアの蓄積が抑制され、ドレイン電
流−電圧特性におけるキンクや横型寄生バイポーラトラ
ンジスタ効果による耐圧低下が防止される。
域における少数キャリアの蓄積が抑制され、ドレイン電
流−電圧特性におけるキンクや横型寄生バイポーラトラ
ンジスタ効果による耐圧低下が防止される。
しかも、本発明では拡散層の内部に金属半導体化合物層
を形成しているために、その上に設けられる電極とのコ
ンタクト抵抗を低減することになる。
を形成しているために、その上に設けられる電極とのコ
ンタクト抵抗を低減することになる。
そこで、以下に本発明の詳細を図面に基づいて説明する
。
。
(a)本発明の第1実施例の説明
第1図は、本発明の第1実施例を示す製置の断面図であ
って、図中符号1は、支持基板1a、埋込絶縁膜1b、
膜厚500〜2,000人のP型シリコン膜1cからな
るSOI基板で、そのシリコン膜1cの上にほの絶縁膜
2を介してゲート電極3が設けられ、また、シリコン膜
ICのうちゲート電極3の一側にはドレインとなる第一
のN゛型型数散層4埋込絶縁膜1bに達するまで形成さ
れ、他側には金属シリサイド層5が埋込絶縁膜1bまで
形成され、さらに、ゲート電極3の直下のシリコン膜1
cと金属シリサイド層5と間には、ソースとなる幅0.
1μmの第二〇N゛型拡散拡散層6成されており、これ
によって、MOS)ランジスタが構成されている。この
場合、ゲート電極3下方のシリコン膜1cはチャネル形
成領域7となっている。
って、図中符号1は、支持基板1a、埋込絶縁膜1b、
膜厚500〜2,000人のP型シリコン膜1cからな
るSOI基板で、そのシリコン膜1cの上にほの絶縁膜
2を介してゲート電極3が設けられ、また、シリコン膜
ICのうちゲート電極3の一側にはドレインとなる第一
のN゛型型数散層4埋込絶縁膜1bに達するまで形成さ
れ、他側には金属シリサイド層5が埋込絶縁膜1bまで
形成され、さらに、ゲート電極3の直下のシリコン膜1
cと金属シリサイド層5と間には、ソースとなる幅0.
1μmの第二〇N゛型拡散拡散層6成されており、これ
によって、MOS)ランジスタが構成されている。この
場合、ゲート電極3下方のシリコン膜1cはチャネル形
成領域7となっている。
なお、図中符号8は、ゲート電極3の側部に形成された
SiO□よりなるサイドウオールを示している。
SiO□よりなるサイドウオールを示している。
次に、上記した実施例の作用について説明する。
上記実施例において、Sol基板1のシリコン膜1cに
形成された金属シリサイド層5を接地する一方、チャネ
ル形成領域7を挟んで金属シリサイド層5に対向する拡
散層4に電a電圧Vddを印加する。
形成された金属シリサイド層5を接地する一方、チャネ
ル形成領域7を挟んで金属シリサイド層5に対向する拡
散層4に電a電圧Vddを印加する。
そして、ゲート電極3に所定の電圧を印加すると、チャ
フル形成領域7のP型シリコン膜1cが反転してチャネ
ルとなり、ソースとなる拡散層6からドレインとなる他
方の拡散層6に電子が移動する。この場合、ドレインと
なる拡散層4の近傍でインパクトイオン化によって少数
キャリアの正孔が発生し、これが電界ドリフトと拡散に
よってチャネル形成領域7の下に存在するフローティン
グ領域に移動するが、ソースとなるN゛型型数散層6幅
が狭く形成されているために、拡散層6とシリコン層1
cのPN接合面が金属シリサイド層5に接近しており、
少数キャリアとなる正孔が金属シリサイド層5にリーク
電流として流れ込み易くなる。
フル形成領域7のP型シリコン膜1cが反転してチャネ
ルとなり、ソースとなる拡散層6からドレインとなる他
方の拡散層6に電子が移動する。この場合、ドレインと
なる拡散層4の近傍でインパクトイオン化によって少数
キャリアの正孔が発生し、これが電界ドリフトと拡散に
よってチャネル形成領域7の下に存在するフローティン
グ領域に移動するが、ソースとなるN゛型型数散層6幅
が狭く形成されているために、拡散層6とシリコン層1
cのPN接合面が金属シリサイド層5に接近しており、
少数キャリアとなる正孔が金属シリサイド層5にリーク
電流として流れ込み易くなる。
また、ドレインとなる拡散層4では、シリサイド層が存
在しないためにPN接合面が高導電層に接近しておらず
、トランジスタ特性に有害なドレイン側のリーク電流は
増加しない。
在しないためにPN接合面が高導電層に接近しておらず
、トランジスタ特性に有害なドレイン側のリーク電流は
増加しない。
これにより、フローティング領域では少数キャリアが減
少し、ドレイン電流−電圧特性におけるキンクや横型寄
生バイポーラトランジスタ効果による耐圧低下が小さく
なる。
少し、ドレイン電流−電圧特性におけるキンクや横型寄
生バイポーラトランジスタ効果による耐圧低下が小さく
なる。
さらに、本実施例ではソースとなる拡散層6に金属シリ
サイド層5を隣接しているために、超薄111SOIM
O5FETにおける拡散層6の抵抗が低減される。
サイド層5を隣接しているために、超薄111SOIM
O5FETにおける拡散層6の抵抗が低減される。
次に、上記した実施例の形成工程について第2図に基づ
いて説明する。
いて説明する。
まず、第2図(a)に示すように、SO■基板1の上層
にある膜厚500〜2,000人のP型シリコン膜1c
の表面にゲート絶縁膜2を100〜200人成長し、こ
の上にドープトポリシリコンよりなる膜厚数千人のゲー
ト電極3を形成する。
にある膜厚500〜2,000人のP型シリコン膜1c
の表面にゲート絶縁膜2を100〜200人成長し、こ
の上にドープトポリシリコンよりなる膜厚数千人のゲー
ト電極3を形成する。
そして、ゲート電極3をマスクにして砒素イオンを10
15〜10′6/cnTのドーズ量でシリコン膜ICに
注入し、これを拡散することによりゲート電極3雨脇の
シリコン膜ICに自己整合的に高濃度の拡散層4.6を
形成する。
15〜10′6/cnTのドーズ量でシリコン膜ICに
注入し、これを拡散することによりゲート電極3雨脇の
シリコン膜ICに自己整合的に高濃度の拡散層4.6を
形成する。
この後に、膜厚i、ooo〜:2,000人の第一のS
iO□膜11を全体に形成した後に、これをフォトリソ
グラフィー法によってバターニングしてゲート電極3の
上のみに残存させる。
iO□膜11を全体に形成した後に、これをフォトリソ
グラフィー法によってバターニングしてゲート電極3の
上のみに残存させる。
さらに、第二のSiO□膜12を全体に1,000〜2
000人積層した後に(第2図(b))、一方の拡散層
4からゲート電極3の中央に到る領域をフォトレジスト
13により覆い、それから反応性イオンエンチング法に
よって第二のSiO□膜12をエツチングして第一のS
iO2膜11を露出させると、フォトレジスト13に覆
われないゲート電極3の側部には第二のSiO□膜12
が残存して幅0.1μmのサイドウオール14が形成さ
れる(第2図(C))。
000人積層した後に(第2図(b))、一方の拡散層
4からゲート電極3の中央に到る領域をフォトレジスト
13により覆い、それから反応性イオンエンチング法に
よって第二のSiO□膜12をエツチングして第一のS
iO2膜11を露出させると、フォトレジスト13に覆
われないゲート電極3の側部には第二のSiO□膜12
が残存して幅0.1μmのサイドウオール14が形成さ
れる(第2図(C))。
次に、フォトレジスト13を灰化してから、シリコン膜
ICとほぼ同し厚さになるようにチタン、タングステン
等の高融点金属膜15を積層する(第2図(d))。
ICとほぼ同し厚さになるようにチタン、タングステン
等の高融点金属膜15を積層する(第2図(d))。
この後に、P TA (rapid thermal
anne’al)法等によりSOI基板を加熱して、S
iO□膜12から露出した拡散層6をシリサイド化して
金属シリサイド層5を形成する。この場合、拡散層6の
一部がゲート電極3やサイドウオール14によって覆わ
れるために、ゲート電極3に近い領域ではシリサイド化
されない状態となり、幅0.1μm程度の拡散層6が残
存する(第2図(e))。
anne’al)法等によりSOI基板を加熱して、S
iO□膜12から露出した拡散層6をシリサイド化して
金属シリサイド層5を形成する。この場合、拡散層6の
一部がゲート電極3やサイドウオール14によって覆わ
れるために、ゲート電極3に近い領域ではシリサイド化
されない状態となり、幅0.1μm程度の拡散層6が残
存する(第2図(e))。
ついで、二酸化水素と水酸化アンモニウムの混合液によ
って未反応の高融点金属膜15を除去する。
って未反応の高融点金属膜15を除去する。
この後に、図示しない眉間絶縁膜を積層してこれにコン
タクトホールを形成し、電極を形成することになる。
タクトホールを形成し、電極を形成することになる。
(b)本発明の第2の実施例の説明
上記した実施例では、一方のN゛型型数散層6隣接させ
て金属シリサイド層5を形成したが、他方のN゛型型数
散層4コンタクト抵抗を低減するために、第3図に示す
ように、他方の拡散層4に隣接して第二の金属シリサイ
ド層18を設けることもできる。
て金属シリサイド層5を形成したが、他方のN゛型型数
散層4コンタクト抵抗を低減するために、第3図に示す
ように、他方の拡散層4に隣接して第二の金属シリサイ
ド層18を設けることもできる。
この場合、第二の金属シリサイド層18に隣接する拡散
層4はドレインとして機能するために、接合リークの発
生を防止する必要があり、その拡散層4の幅を例えば0
.3〜0.5μmとなるように大きくする。
層4はドレインとして機能するために、接合リークの発
生を防止する必要があり、その拡散層4の幅を例えば0
.3〜0.5μmとなるように大きくする。
そこで次に、この装置を形成する工程について簡単に説
明する。
明する。
第2図(b)に示す状態で全体にフォトレジスト16を
塗布した後、これを現像、露光することによって、一方
の拡散層4上のSiO□膜12を露出するとともに、他
方の拡散層6のうちゲート電極3側部から0.3〜0.
5μm離れた領域にある5iOz膜12を覆うような形
状にパターニングする。
塗布した後、これを現像、露光することによって、一方
の拡散層4上のSiO□膜12を露出するとともに、他
方の拡散層6のうちゲート電極3側部から0.3〜0.
5μm離れた領域にある5iOz膜12を覆うような形
状にパターニングする。
そして、フォトレジスト16をマスクにしてRIE法に
よってSiO2膜12をパターニングすると、第3図(
a)に示すように、一方の拡散層4の上方に位置するゲ
ート電極3の側部にサイドウオール17が形成されると
ともに、別の側部の外周領域に0.3〜0.5 p m
幅の5in2膜12が残存するつこの後に、全体にチタ
ン等の金属膜を積層し、金属膜とシリコン層1ことをR
TA法によって加熱すると、拡散層4.6のうち5in
2膜12から露出した部分に金属シリサイド層5.18
が形成されることになる(第3図(b))。
よってSiO2膜12をパターニングすると、第3図(
a)に示すように、一方の拡散層4の上方に位置するゲ
ート電極3の側部にサイドウオール17が形成されると
ともに、別の側部の外周領域に0.3〜0.5 p m
幅の5in2膜12が残存するつこの後に、全体にチタ
ン等の金属膜を積層し、金属膜とシリコン層1ことをR
TA法によって加熱すると、拡散層4.6のうち5in
2膜12から露出した部分に金属シリサイド層5.18
が形成されることになる(第3図(b))。
最後に、未反応の金属膜を除去することになる。
(c)本発明の第3の実施例の説明
上記した第2の実施例では、ドレインとなる拡散層4を
高濃度に形成したが、第4図に例示するようなLDD構
造にすることもできる。
高濃度に形成したが、第4図に例示するようなLDD構
造にすることもできる。
そこで、この実施例の装置を形成工程とともに説明する
。
。
まず、第4図(a)に示すように、SOr基板1の上層
にあるWJ、厚500〜2,000人のP型シリコン膜
1cの表面にゲート絶縁12を100〜200人成長し
、この上にポリシリコンよりなる膜厚数千人のゲート電
極3を形成する。
にあるWJ、厚500〜2,000人のP型シリコン膜
1cの表面にゲート絶縁12を100〜200人成長し
、この上にポリシリコンよりなる膜厚数千人のゲート電
極3を形成する。
この後に、フォトレジスト20を塗布し、これを露光、
現像することにより、ゲート電極3の一側を露出させる
ようにパターニングする。
現像することにより、ゲート電極3の一側を露出させる
ようにパターニングする。
そして、フォトレジスト20及びゲート電極3をマスク
にして1013/CIITのドーズ量で燐イオン(Po
)をシリコン膜1cに注入し、これを拡散する。これに
より、ゲート電極3の一側には、トランジスタのドレイ
ンとなるN−型の拡散層21が形成される。
にして1013/CIITのドーズ量で燐イオン(Po
)をシリコン膜1cに注入し、これを拡散する。これに
より、ゲート電極3の一側には、トランジスタのドレイ
ンとなるN−型の拡散層21が形成される。
次に、フォトレジスト20を灰化してがら、膜厚i、o
oo〜2,000人のSi’0□膜22を形成した後に
、これをRIE法によってゲート電極3が露出するまで
エツチングして、第4図(b)に示すように、ゲート電
極3の両側にSiO□膜22を残存させる。
oo〜2,000人のSi’0□膜22を形成した後に
、これをRIE法によってゲート電極3が露出するまで
エツチングして、第4図(b)に示すように、ゲート電
極3の両側にSiO□膜22を残存させる。
この後に、ゲート電極3及びSiO□膜22をマスクに
して1015〜10”/dのドーズ量で砒素イオン(A
s’ )を注入し、これを拡散すると、ゲート電極3の
両脇にあるシリコン層1cにはN°型型数散層623が
形成される。
して1015〜10”/dのドーズ量で砒素イオン(A
s’ )を注入し、これを拡散すると、ゲート電極3の
両脇にあるシリコン層1cにはN°型型数散層623が
形成される。
この場合、N〜型の拡散層21の内部にN゛型型数散層
23重ねて設けられているために、N型の拡散層2Jの
幅が狭くなり、1,000〜2,000λ程度々なり、
これらの拡散層21.23によりトレインがLDD構造
ムこなる。また、N−型拡散層21を有しないN゛型型
数散層6、トランジスタのソースに適用される。
23重ねて設けられているために、N型の拡散層2Jの
幅が狭くなり、1,000〜2,000λ程度々なり、
これらの拡散層21.23によりトレインがLDD構造
ムこなる。また、N−型拡散層21を有しないN゛型型
数散層6、トランジスタのソースに適用される。
次に、ゲート電極3及び540□M22の両脇ムこ露出
した拡散層6.21.23の上に、チタン等の金属膜2
4を積層し、これとシリコン層1cをRTA法により加
熱してシリサイド層化すると、各N゛型型数散層、23
の内部に金属シリサイドN5.25が形成され、N″型
型数散層623はゲート電極3側部の5i02膜22に
よって覆われた蹟域だけ残存することになり、約0.1
pm程度の幅になる。
した拡散層6.21.23の上に、チタン等の金属膜2
4を積層し、これとシリコン層1cをRTA法により加
熱してシリサイド層化すると、各N゛型型数散層、23
の内部に金属シリサイドN5.25が形成され、N″型
型数散層623はゲート電極3側部の5i02膜22に
よって覆われた蹟域だけ残存することになり、約0.1
pm程度の幅になる。
この場合、ポリシリコンよりなるゲート電極3の上に形
成された金属膜24によってゲート電極3がシリサイド
化され、ゲート電極3の構成材料が金属シリサイドとな
る。
成された金属膜24によってゲート電極3がシリサイド
化され、ゲート電極3の構成材料が金属シリサイドとな
る。
ツイテ、二酸化水素と水酸化アンモニウムの混合液によ
って未反応の高融点金属膜24を除去する。
って未反応の高融点金属膜24を除去する。
このようにして形成されたMosトランジスタのFルイ
ンは、拡散層21.23によってLDD構造となってい
るために、インパクトイオン化によって発生する少数キ
ャリアを低減することになり、ソースのおいてNP接合
面をシリサイド5に近づけて接合リーク電流を発生させ
ること乙こ併せて、さらにシリコン膜1cの電位変動を
少なくすることになる。
ンは、拡散層21.23によってLDD構造となってい
るために、インパクトイオン化によって発生する少数キ
ャリアを低減することになり、ソースのおいてNP接合
面をシリサイド5に近づけて接合リーク電流を発生させ
ること乙こ併せて、さらにシリコン膜1cの電位変動を
少なくすることになる。
(d)本発明のその他の実施例の説明
上記した3つの実施例では、金属膜の堆積の前に箭濃度
拡散層を形成したが、金属膜の形成後にイオン注入して
高濃度拡散層を形成してもよい。
拡散層を形成したが、金属膜の形成後にイオン注入して
高濃度拡散層を形成してもよい。
また、上記した3つの実施例ではP型のシワコン層IC
にN型の拡散層を形成したが、N型のシリコン層を用い
てこれにP型の拡散層を形成することもできる。この場
合、ソースとなる拡散層内に金属シリサイド層を形成し
、これにPN接合面を近づけることになる。
にN型の拡散層を形成したが、N型のシリコン層を用い
てこれにP型の拡散層を形成することもできる。この場
合、ソースとなる拡散層内に金属シリサイド層を形成し
、これにPN接合面を近づけることになる。
さらに、上記した実施例ではシリコン膜ICに素子を形
成するようにしたが、シリコン以外の半導体を用いても
よい。
成するようにしたが、シリコン以外の半導体を用いても
よい。
〔発明の効果]
以上述べたように本発明によれば、ゲート電極の両側に
設けた反対導電型拡散層のうち少なくとも一方の表面の
一部領域に金属を積層し、これらを加熱して化合物化す
ることによって、反対導電型拡散層の内部に金属半導体
化合物層を形成するとともに、ゲート電極下方に位置す
る一導電型半導体膜と金属半導体化合物層の間に狭い反
対導電型拡散層が存在するようにしているので、狭い反
対導電型拡散層と一導電型半導体膜とのPN接合が金属
半導体化合物層に接近するために、その領域では接合リ
ーク電流が大きくなり、一導電型半導体膜のフローティ
ング領域に存在する少数キャリアが電界ドリフトや拡散
によって移動して幅の狭い反対導電型拡散層を通して容
易に金属半導体化合物層に到達することになり、少数キ
ャリアの蓄積を阻止することができる。
設けた反対導電型拡散層のうち少なくとも一方の表面の
一部領域に金属を積層し、これらを加熱して化合物化す
ることによって、反対導電型拡散層の内部に金属半導体
化合物層を形成するとともに、ゲート電極下方に位置す
る一導電型半導体膜と金属半導体化合物層の間に狭い反
対導電型拡散層が存在するようにしているので、狭い反
対導電型拡散層と一導電型半導体膜とのPN接合が金属
半導体化合物層に接近するために、その領域では接合リ
ーク電流が大きくなり、一導電型半導体膜のフローティ
ング領域に存在する少数キャリアが電界ドリフトや拡散
によって移動して幅の狭い反対導電型拡散層を通して容
易に金属半導体化合物層に到達することになり、少数キ
ャリアの蓄積を阻止することができる。
これにより、一導電型半導体膜のフローティング領域に
おける少数キャリアの蓄積が抑制され、ドレイン電流−
電圧特性におけるキンクや横型寄生バイポーラトランジ
スタ効果による耐圧低下を防止することができる。
おける少数キャリアの蓄積が抑制され、ドレイン電流−
電圧特性におけるキンクや横型寄生バイポーラトランジ
スタ効果による耐圧低下を防止することができる。
しかも、本発明では拡散層の内部に金属半導体化合物層
を形成しているために、その上に設けられる電極とのコ
ンタクト抵抗を低減することができる。
を形成しているために、その上に設けられる電極とのコ
ンタクト抵抗を低減することができる。
第1図は、本発明の第1実施例の装置を示す断面図、
第2図は、本発明の第1実施例装置の形成工程を示す断
面図、 第3図は、本発明の第2実施例装置の形成工程を示す断
面図、 第4図は、本発明の第3実施例装置の形成工程を示す断
面図、 第5図は、従来装置の一側を示す断面図である。 (符号の説明) ■・・・S○■基板、 1a・・・支持基板、 1b・・・埋込絶縁膜、 1c・・・シリコン膜(一導電型半導体膜)、2・・・
絶縁膜、 3・・・ゲート電極、 4.6.21.23・・・拡散層、 5.25・・・金属シリサイド層、 8.14.17.22・・・サイF′ウオール(絶縁膜
)、11.12・・・SiO□膜、 13.16.20・・・フォトレジスト、15・・・高
融点金属、 24・・・金属膜。 本発明の第1実施例装置の形成工程を示す断面間第 2
図 (その1) 第 図(その2) 本発明の第2実施例装置の形成工程を示す断面図第3図 本発明の第3実施例装置の形成工程を示す断面図第4図
面図、 第3図は、本発明の第2実施例装置の形成工程を示す断
面図、 第4図は、本発明の第3実施例装置の形成工程を示す断
面図、 第5図は、従来装置の一側を示す断面図である。 (符号の説明) ■・・・S○■基板、 1a・・・支持基板、 1b・・・埋込絶縁膜、 1c・・・シリコン膜(一導電型半導体膜)、2・・・
絶縁膜、 3・・・ゲート電極、 4.6.21.23・・・拡散層、 5.25・・・金属シリサイド層、 8.14.17.22・・・サイF′ウオール(絶縁膜
)、11.12・・・SiO□膜、 13.16.20・・・フォトレジスト、15・・・高
融点金属、 24・・・金属膜。 本発明の第1実施例装置の形成工程を示す断面間第 2
図 (その1) 第 図(その2) 本発明の第2実施例装置の形成工程を示す断面図第3図 本発明の第3実施例装置の形成工程を示す断面図第4図
Claims (2)
- (1)SOI基板の上層の一導電型半導体膜の上に絶縁
膜を介して形成されるゲート電極と、 前記一導電型半導体膜のうち前記ゲート電極の一側方に
形成された第一の反対導電型拡散層と、他側方に形成さ
れた導電性の金属半導体化合物層と、 前記ゲート電極下方に位置する前記一導電型半導体膜と
前記金属半導体化合物層の間に、前記第一の反対導電型
拡散層よりも狭く形成された第二の反対導電型拡散層と
によって構成されるMOSトランジスタを備えたことを
特徴とする半導体装置。 - (2)SOI基板上層の一導電型半導体膜の上に絶縁膜
を介してゲート電極を形成する工程と、前記一導電型半
導体膜のうちゲート電極の両側にイオンを注入して反対
導電型拡散層を形成する工程と、 ゲート電極の少なくとも一側に絶縁膜を付着する工程と
、 前記絶縁膜の下方にある前記反対導電型拡散層の表面に
金属を堆積し、該金属とその下の前記反対導電型拡散層
とを加熱して導電性の金属半導体化合物層を形成する工
程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11742190A JPH0414262A (ja) | 1990-05-07 | 1990-05-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11742190A JPH0414262A (ja) | 1990-05-07 | 1990-05-07 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0414262A true JPH0414262A (ja) | 1992-01-20 |
Family
ID=14711232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11742190A Pending JPH0414262A (ja) | 1990-05-07 | 1990-05-07 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0414262A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5518940A (en) * | 1994-03-10 | 1996-05-21 | Fujitsu Limited | Method of manufacturing thin film transistors in a liquid crystal display |
US6160291A (en) * | 1997-03-26 | 2000-12-12 | Nec Corporation | SOI-MOS field effect transistor with improved source/drain structure |
US6373103B1 (en) | 2000-03-31 | 2002-04-16 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator body-source contact using additional drain-side spacer, and method |
US6441434B1 (en) | 2000-03-31 | 2002-08-27 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator body-source contact and method |
US6525381B1 (en) | 2000-03-31 | 2003-02-25 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator body-source contact using shallow-doped source, and method |
JP2004040108A (ja) * | 2002-07-08 | 2004-02-05 | Toppoly Optoelectronics Corp | Ldd構造を有する薄膜トランジスタとその製造方法 |
-
1990
- 1990-05-07 JP JP11742190A patent/JPH0414262A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5518940A (en) * | 1994-03-10 | 1996-05-21 | Fujitsu Limited | Method of manufacturing thin film transistors in a liquid crystal display |
US6160291A (en) * | 1997-03-26 | 2000-12-12 | Nec Corporation | SOI-MOS field effect transistor with improved source/drain structure |
US6344675B1 (en) | 1997-03-26 | 2002-02-05 | Kiyotaka Imai | SOI-MOS field effect transistor with improved source/drain structure and method of forming the same |
US6373103B1 (en) | 2000-03-31 | 2002-04-16 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator body-source contact using additional drain-side spacer, and method |
US6441434B1 (en) | 2000-03-31 | 2002-08-27 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator body-source contact and method |
US6525381B1 (en) | 2000-03-31 | 2003-02-25 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator body-source contact using shallow-doped source, and method |
US6790750B1 (en) | 2000-03-31 | 2004-09-14 | Advanced Micro Devices, Inc. | Semiconductor-on-insulator body-source contact and method |
JP2004040108A (ja) * | 2002-07-08 | 2004-02-05 | Toppoly Optoelectronics Corp | Ldd構造を有する薄膜トランジスタとその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6353245B1 (en) | Body-tied-to-source partially depleted SOI MOSFET | |
JPH04188633A (ja) | 半導体装置およびその製造方法 | |
JP4009331B2 (ja) | Mosトランジスタおよびその製造方法 | |
JP3057436B2 (ja) | 半導体デバイス及びその製造方法 | |
US8063439B2 (en) | Semiconductor device and fabrication method thereof | |
US6525380B2 (en) | CMOS with a fixed charge in the gate dielectric | |
JPH0414262A (ja) | 半導体装置及びその製造方法 | |
US20080157198A1 (en) | High-voltage semiconductor device and method of manufacturing thereof | |
US6025239A (en) | Method for fabricating an electrostatic discharge device | |
JPH08125180A (ja) | 半導体装置およびその製造方法 | |
JPS58175872A (ja) | 絶縁ゲ−ト電界効果トランジスタ | |
JPH04212467A (ja) | 半導体装置およびその製造方法 | |
US7625787B2 (en) | Thin silicon-on-insulator high voltage transistor with body ground | |
JP2727590B2 (ja) | Mis型半導体装置 | |
JP3312683B2 (ja) | Mos型半導体装置とその製造方法 | |
JPH1126769A (ja) | N型mosfet及びその製造方法 | |
JP2002208694A (ja) | 半導体装置およびその製造方法 | |
JP2927122B2 (ja) | 非対称ldd型mosfetの製造方法 | |
JP2880885B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JPH06232153A (ja) | 半導体装置及びその製造方法 | |
JPH03120836A (ja) | 半導体装置 | |
JPH01143357A (ja) | 半導体装置およびその製法 | |
JPS62130563A (ja) | 半導体装置 | |
JPH088431A (ja) | 半導体装置及びその製造方法 | |
JPH104189A (ja) | 非一様電界効果トランジスタの製造方法 |