TW540103B - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
TW540103B
TW540103B TW090129774A TW90129774A TW540103B TW 540103 B TW540103 B TW 540103B TW 090129774 A TW090129774 A TW 090129774A TW 90129774 A TW90129774 A TW 90129774A TW 540103 B TW540103 B TW 540103B
Authority
TW
Taiwan
Prior art keywords
gate electrode
insulating film
electrode
semiconductor device
gate
Prior art date
Application number
TW090129774A
Other languages
English (en)
Inventor
Mitsuo Nissa
Original Assignee
Nec Corp
Nec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Corp, Nec Electronics Corp filed Critical Nec Corp
Application granted granted Critical
Publication of TW540103B publication Critical patent/TW540103B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Description

540103 五、發明說明（i) 【發明背景】 1 · 發至 本發明一，係關於一種半導體 其關於〆種具有-高深寬比及一窄節距ί:;;η 道鯓姑麥，豆係較社达 之一閘極電極之半 2·相故，之Jjj u 體(DRAM)。 製造出小乃至於更小特徵之半導體 製造業〆個不間斷的目庐 y ^ 置直疋+導體 業 P命 糕。一個諸如此類的特徵可包含一 電晶體閘極長度。當閘極長度俞來兪/K # ^ 入 ，f c/ i4 反度忽木愈小時’這些電晶體可 能會受到不必要產生的熱載子所苦，這些献載子合 「短」通道效應。而短通道效應會使得電晶體的‘靠度降 低0 一個用以處理由短通道效應所降低之可靠度的方式， 可包含縮2 一電晶體汲極附近的電場區。一種用以縮小這 樣一個電場的結構可包含一輕微摻雜汲極（LDD)。一LDD結 構可包含一個介於一通道（位於一電晶體下）及一源極/汲 極區之間的區域，其係較該源極/汲極區具有一低雜質密 度。這樣的一個結構較非LDD結構，可導致較不劇量或較 微量的雜質密度。此在一電晶體中可提昇一擊穿電壓及 (或）熱載子耐電壓，藉此改善可靠度。 日本公開專利公報第22 6499/ 1 955、0 74 1 96/ 1 997以及 45995/1999號揭露了一包含了一 LDD區之結構。在該揭露 的結構中，一氧化矽膜、一氮化矽膜、或一再氧化之氮化 氧化物（RNO，reoxidized nitrided oxide)可形成於一閘
第6頁 540103 五、發明說明（2) 極電極側壁上。 ^本公開專利公報第226499/ 1 995號亦揭露一覆蓋一 閘，電極之氧化膜。該氧化膜可藉由將一受損閘極氧化膜 回復至一初始條件而改善產品良率。 現在參考至圖1(a)至（d)，其係說明用以製造一半導 體衣置之習知方法所顯示的一系列橫剖面視圖。圖丨（a) ^ d)之方法可與日本公開專利公報第226499/i⑽5號所示 方法對應。 车道ίί參考圖1(a) ’ —裝置絕緣膜（未顯示）係形成於一 渴板1上。基板i可以是P型矽。一閘極氧化膜5可以 =人；：、虱化方法形成於一場（或反應）區内。一場區可被一 二二石:f裝置絕緣膜包圍。因此’多晶矽可以憑-減 L二；旦 積(CVD)法而形成於該間極氧化膜5上。憑 成。、〜〜及乾蝕技術，一閘極電極6可由該多晶矽形 所示，一氧化膜1 3係在一氧環境中以 並覆蓋住该閘極電極6。如前所述， 的閘極氧化膜5恢復。 所不，一基板1的一整個面係利用離 度離子。閘極電極6可做為一植入遮 行退火可生成扩型源極/汲極區3。 所示，一氧化矽膜等係利用減壓 基板1的整個面上。之後，該氧化矽 蝕刻被回蝕，以形成一閘極電極6側 接著，如圖1(b) 一熱處理方式形成， 氧化膜1 3可將已受損 因此，如圖1 ( C) 子佈植技術植入低密 罩。在預定條件下進 然後，如圖1 (d) 法等等，而沉積在該 膜可利用異向性乾式 五、發明說明（3) = 氧：膜14 2後可憑閘極電極6及側壁氧化膜 極區4 于一南您度離子佈植，以形•源極/汲 你—ί 一生成的結構中，相對於一閘極電極6而偏移的一 低抢度雜質區（如r型源極/汲極區3)可形 · 二7，—f_極為自對準，=位於 亦，一高密度雜質區(如N+源極/沒極 £ 4)亦可正形成於該側壁氧化膜〗4外側上。 在如上所述的一習知方法中，一閘極電極6 一 區可能沒有被佈植到，以及因此不會形成一低密度 雜貝區之-部分。尤其’在一閘極電極6上形成了諸如一 氮化膜之一側面膜時更是如&。這樣的-側 面朕（如13)會阻礙離子貫穿至—基板。因此，相對於一閘 ?!極6偏移的一基板區’係避免了被有效地佈植。由於 k杈的一個非佈植區，一生成的源極/汲極區合且古 於預期的電阻，而過當妯诘综τ &租广 曰八β 同 電晶體的速度。 歧了-金屬減半導體⑽S) 為解決高電阻偏移區的問題，曰本公開專利公報 =法以不以-具有一傾斜植入角度之低密度雜質植入來形 里源極/没極區。亦即，雜質係相對於—基板之一法 入。對特定裝置特徵來說，這樣的一個傾斜植 題’缺Ξ 2決’一閉極電極不能相當徹底植入的問 通。μ而’吾特徵尺寸縮小及（或）改變時，這樣的方法可 540103
能無法勝任。 當特徵尺寸縮小時，一側辟> \ i(d)u所示）亦會收縮。為了要m膜的一寬度（如圖 以被期望的。然而，在一通曰:接觸面積，這是可 側之-源極/沒極的-高密度雜質區=一，化膜外 其係位於一閘極末端 巨會V致一漏電流， -電晶體之資料保存時間。4所引起，以及因此降低了 社摄^报夕^況下’—鬧極電極6可具有一疊層狀 ΐϊ可2 :多晶嫩1化物層。這樣的層狀問極 ΪΠΛνΛ高度’、更進—步增加了-閑極電極之-二 /又覓度）。上述一不期望有的窄間距問題，在 更南深覓比的結構中會更顯著。 I為了較仏理解習知方法的缺點，一半導體裝置的一習 知製造方法現在將參考圖2(a) —2(e)而描述。圖2(a) —2 (e) 顯不一具有高深寬比結構之半導體裝置的橫剖面圖。 首先參考圖2(a)，一裝置絕緣膜2係形成於一半導體 基板1内。一半導體基板1可包含p型矽等，以及一裝置絕 緣膜2可以是一氧化物。一包含氧化矽之閘極絕緣膜5可以 憑一熱氧化法形成於一半導體基板1之上。一閘極絕緣膜5 可覆盖一場區，其係位於該裝置絕緣膜2之間。因此，一 多晶矽膜6a及一矽化膜6b可利用一電漿CVD(PCVD)法等等 形成。然後一遮罩氮化膜1 5可以形成。一遮罩氮化膜1 5可 以做為一蝕刻阻擋層，其町避免一矽化膜6b在一側壁回蝕
540103 五、發明說明（5) 以形成一門朽+、矽化膜6b、以及夕晶矽膜6a而蝕刻， 及極6。這樣的-個步驟包含了孰知的微影 ti - ^ ； ： ；6" " ^ ^ 7 ^ ‘罩虱化膜1 5亦可做為一自對準接 m ^ 、一蝕刻阻擋層。在一自對準接觸結構中，一接 觸孔可能與一閘極恭托β ,, 接 #1辟旬π a、 电 重豐。在蝕刻一接觸孔步驟中， 出；：為；二5頂遮罩氮化膜避免了一閘極電極6被暴露 2 了確保一閘極電極6有此保護，一遮罩氮化 二3小厚度。這樣的一遮罩氮化膜15厚度會進 V 9加一生成的閘極結構之深寬比。 产嗜=茶考至圖Μ)。一基板之暴露部分係佈以-低密 ^隹貝離子。閘極電極6以及遮罩氮化紹5可做為植入遮 f。如圖2(b)箭頭所示，這樣一個離子植入可以為一傾斜 ϊ6入鄭Ϊ對於一基板1之傾斜角植入）。因此，在一閘極電 本〃、的基板區域、其係不被一習知非傾 可被植入-雜質離子。這可消…之高二 ^。在一退火步驟後，低密度LDD型源極/汲極區域便可成 形。舉例而言，一Ν-型源極/汲極區域3係形成了。 現在參考至圖2(c)，一氧化矽膜等等係被沉積於一基 =之整個面上。XI樣的一個沉積可包含一減壓CVD方法等 專。然後，一生成的氧化矽膜利用異向性乾式蝕刻而被回 蝕，以形成側壁氧化膜1 4於閘極電極6及遮罩氮化膜丨5之 第10頁 540103 五、發明說明（6) :ΐ亡。吾人須注意的是，在這樣的一個回蝕步驟中，一 遮罩氮化膜1 5可做為一蝕刻阻擋声 Μ , 被暴露出來。 蝕J Ρ桉層保濩一閘極電極6不 籬早:2 2 2 d )，一基板之暴露部分係植入一高密度雜質 始甲。電極6、遮罩氮化膜15、以及侧壁氧化獏14係 =為植入遮罩。在一退火步驟後，高密度源極/沒極區可 才幵y，舉例而5 ，一 N+源極/沒極區4係形成了。 ί考圖2 ( e )，一接觸插塞1 q係形成於鄰近側壁氧化膜 + ]勺&域 層間絕緣膜，諸如一石朋石粦石夕玻璃（b p S G) 膜11可被形成於—接觸插塞上。接觸孔可形成於一BPSG 膜11之内，以及一導體可形成於這樣的接觸孔中。在圖 2 (e)中，一位元接觸孔12a及電容接觸孔12b可形成於一 BPSG膜11中。如此_來，一半導體裝置便可局部完成了。 以上的白知方法顯示了如何以一傾斜植入而將低密度 雜質區形成於一閘極電極6末端緊鄰處。然而，在此同 時，為確保一接觸插塞1〇及妒源極/汲極區3之間有足夠的 面積，以及（或）由於一閘極電極6之一高深寬比，會將一 側壁氧化膜14厚度減小。因此，如圖2(e)所示，一接觸插 塞10及一閘極電極6之間的一個距離（顯示為「窄間距」） 會變小。這個間距尺寸的減小會由於漏電流，而導致一生 成電晶體之資料保存特性的衰退。 吾人期望可遠成某些方法，其係避免—電晶體之資料 保存特性由於一接觸插塞及_閘極電極端之間一間距尺寸 的縮小而衰退。
第11頁 540103 五、發明說明（7) 【發明的綜合說明】 依據本發明實施例之一種壯 極，視其剖面，其係具有衣置可包含-閘極電 藉由將層狀間極電極之一低 ：狀。：倒推拔形狀可 成。此外，或又，-側面絕=形狀而形 形成，其I言亥閘極電極之一㉟之側邊上 極之一下層之側邊上為厚。s之側邊上係較在一閘極電 閘極電極具有了—倒推拔形狀 於-閘極電極邊緣及一接觸插塞之 ：: =。這樣大的間距，即使對於具有 距 極之半導體裝置來㉟，仍可被達成。此外；ί 免形成閘極電極端之—低摻雜或無摻雜偏移區。义 包入ϊί石t實施例之—實施樣態，一間極電極之一低層可 匕3夕日日矽，而一上層可包含一矽化物，就如同矽化 ^依據本實施例之另一實施樣態，一侧面絕緣膜可藉由 乳化一閘極電極而形成。這樣的一個氧化可在介於ι〇 9 及11 0 0 C之間的一個溫度發生。 + 依據本發明另一實施樣態，一遮罩絕緣層可於一閘極 %極之一頂部形成，以及一侧壁絕緣膜可於一遮罩絕緣膜 及一閘極電極之側邊形成。一遮罩絕緣層可包含氧化矽，、 而一侧壁絕緣膜可包含氮化矽。 ’ 依據本實施例另一實施樣態，閘極電極，包含—相廉 侧面絕緣膜者，可具有相對於一基板之一特定傾斜角。= 其’可將一線概念化為自一上層側邊上一側面絕緣膜之一
第12頁 540103 、發明說明（8) 夕卜緣畫至一低層側邊上一側面絕緣膜之一外緣。這樣的一 相對於5亥基板之一法線可具有一傾斜角度，其係不超過 lb 。而一傾斜角較佳可約為7。。 ,依據本實施例之另一實施樣態，一第一（低）密度區至 部分藉由一傾斜雜質佈植及憑一間極電極及側面絕緣 遮罩而形成。-傾斜角可較佳的與一閘極電極之一 傾斜角度相符。 :據本實2例之另一實施態樣’ 一第二（高）密度雜質 :v可部分藉由一雜質植入及憑一閘極電極及侧面絕緣 膜為一遮罩而形成。 依據本實施例之另一實施態樣，一接觸插塞可形成於 閑極電極相鄰側邊之側壁絕緣膜之間。 【較佳實施例的詳細說明】 各種不同的實施例即將參考數個圖形來描述。 現在參考至圖3，依據本發明一實施例之一半導體裝 置的結構將被描述。依照所顯示之實施例，依據本、 一半導體裝置可包含一個或多個下列特徵。 又 依據一實施例之一半導體裝置的一第一特徵可包含， 一，極電極6具有一獨特結構。這樣的一閑極電極6可 一豐層狀結構，其具有一低層6a及一高層61)。依據一種方 法，一低層6a可包含多結晶矽（多晶矽），而一高層讣可 含矽化鎢。這樣的一閘極電極β可加工成包含一 構造。舉例而言，一低層6a至少有一部份可 較古拔 6b為窄的寬度。 有車乂回層
第13頁 540103
依據一實施例之—丰、 位於一閘極電極6上的一 V體裝置之一弟一特徵可包含， 此與習知方法中包含'一/^罩膜7，其係由二氧化石夕形成。 迥異。 氮化石夕膜形成於一閘極電極之上者 一貫施例之—第二特# 於一閘極電極β之一側邊、欲可包含，一侧面絕緣膜9形成 是一高溫氧化膜，其係上。這樣的一個侧面絕緣膜9可以 化法形成。在一特定方一預定溫度條件下以一高溫熱氧 6b(例如一矽化鎢声一侧面絕緣膜9在一高層 有一大的厚度。曰 較在—低層6a(如一多晶矽層）上具 特定雜質區。一低工：：：徵可包含’形成於-基板内的 形成。這樣的一區3可藉由-傾斜離子佈植而 度雜質區4可於特定為；型源極/汲極區3。-高密 可形成於側壁絕緣膜:之;0;形ΐ 2其’-高密度雜質區4 源極/汲極區。間。通樣的一個區域可為1型 個閘極電極6以一自對準方式形成’ 突1 η圖t更严一步顯示出，-半導體裝置可包含-接觸i千 "，”係位於鄰近侧壁絕緣層8之間以及與基板丨 觸。1觸插塞10可包含多晶砍等等，以及可 多 °這樣 形成於 於一動 的包含 、一貫施例亦可包含形成一絕緣膜1 1於一基板上 2奶個絕緣膜可包含硼磷矽玻璃（BPSG)。接觸孔可 緣膜11内至一接觸插塞1〇。一實施例可被包含 悲&機存取記憶體（DRAM)型裝置，而該裝置可典=
第14頁 540103 五、發明說明（ίο) 2常密集的特徵。在這樣的一個應用中 觸孔可包含一位元接點12a及一電容接點12b’。 、11内的 依據本發明，一閘極電極6可具有各 :係包含-倒推拔形狀。如圖3所示，二閘極電極:寺徵―’ =a(例如一多晶矽層）可具有一倒推拔形狀。此之二低 ，依據一閘極電極6之一低層6a及一高 ’或者 :薄膜料：-整個閑極電極6可具有拔 :二：面氧化膜9可被形成於一間極電極6之一側邊尤盆 在一同層6b之側邊上為厚，然在一低層仏之 八 —側面氧化膜9可以是一高溫氧化膜。 為屬。 質#^二間極電極6具有一倒推拔形狀，一低密度閘雜 \ ^傾斜角植入。這樣的一個傾斜角之一表示方法 糸=「傾斜角」顯示於圖3中。這可避免以非傾斜方式植 入時所可能發生的一低摻雜區或無摻雜區形成於閘極電極 之一端。同時，如圖3所示，一低密度雜質區之一長度（例 如介於一接觸插塞1 〇及一閘極電極6端之間的一個距離）可 被增加超過於習知傾斜植入法中一低密度雜質區之長度。 這樣的一個長度係顯示於圖3中的「間距」。 現在參考至圖4(a)至圖4(e)，依據一實施例之一半導 體裳置之一系列橫剖面圖將被描述，以說明一製造方法。 參考至圖4(a)，一裝置絕緣膜2可被形成於一基板1 内。裝置絕緣膜2可界定出一場（或反應）區域。在一種配 置中’ 一裝置絕緣膜2可包含一形成於一ρ型矽基板内之氧 化物。一閘極介電膜5之後可被形成於一基板1之一表面
第15頁 540103
個閘極介電膜5可包含以一熱氧化法等等所 上。這樣的 形成之氧化 然後， 1上。之後， 可較佳包含 含沉積厚度 高層6b上。 氣化石夕。其 緣膜8(未顯 刻步驟中可 吾人需 描述的習知 秒來形成， 形成。 矽 做為一閘極電極之一低層6a可被形成於一基板 、:高層6b可被形成於一低層“上。一低層6/ 沉積厚度約l〇〇nm之多晶矽，而一高層6b可包 約140nm之矽化鎢。一遮罩絕緣膜7可形成於_ 一遮罩絕緣層7可較佳包含具有約2〇〇njn厚度之 將更詳細的敘述如下，遮罩絕緣膜7與側壁絕 示於圖4(a)中）之結合，在一或多個後續的姓 做為一阻擋層，以保護一閘極電極6。 注意的是，本發明之特定實施例可不同於之前 方法。一遮罩絕緣膜7可由氧化矽、而非氮化 以及側壁絕緣膜8可由氮化矽、而非氧化石夕來 然後，一阻擋圖案可利用已知的微影步驟形成。之 後’這樣的一個阻擋圖案可被用來做為一經由一遮罩絕緣 膜7、一高層6 b及一低層6 a而钱刻的餘刻遮罩。這樣的」 個餘刻步驟可包含乾式蝕刻。然而，該乾式蝕刻可藉由形 成—具有一倒推拔形狀之低層6 a，而與習知方法不同。/ 上所述，這樣的一個倒推拔形狀可增加介於一接觸插塞^ 及一閘極電極6 —端之間的一間距。 ^ 依據一實施例，一低層6 a可為多晶石夕，以及該層可夢 由選擇一特定的反應氣體及調整該反應氣體之流率而餘^ 成一倒推拔形狀。 ^
第16頁 540103 五、發明說明（12) ' —--- 一 在一種方法中，將一多晶矽低層6a蝕刻成_倒推拔形 狀可包含，以溴化氫（HBr)做為一反應氣體之乾式蝕刻。
Br可以在約為每分鐘丨〇〇至2〇〇標準立方公分（sccm)的流 率下被導引入一蝕刻室。以這樣的一個蝕刻方法，一多晶 矽低層6 a之一下部會比該層之側部之一上部蝕刻的更多， 以形成如圖4 (a )所示之一倒推拔形狀。 參考至圖4 (b )’依據一實施例之一種方法$進一步包 含’形成側面膜9於一閘極電極6之側邊上。這樣的一個側 面膜9形成步驟可包含一加熱步驟，其係減少了一半導體 基板1之一表面缺陷、以及（或）改善了擴散介面輪廓。 在一種特定方法中，一側面膜9可為一以一快速熱氧 化（RT0)製程形成之氧化物。依據一實施例之〆RT〇製程可 包含在一氧氣環境下、在約為1〇〇〇。〇至11〇〇。〇的溫度範圍 下將一閘極電極6氧化。本發明人已發現這樣的一個RT0製 程可獲致一側面膜9，其在一低層6 a内之厚度係不同於在 一高層6b内之厚度。這樣的一個差異可藉由一形成一側面 膜9之氧化物形成溫度來決定。 一氧化溫度與對應的側面膜9之間的一關聯性係被研 究。膜形成溫度係在一RT0溫度範圍約為1〇〇〇 °c至11〇〇 t 之間變化。資料結果如以下的表1所示以及由圖5之一圖表 所描繪。該資料以及圖表顯示，當一RTO溫度升高時，一 多晶矽低層6a及矽化鎢（WSi)高層6b之側面可被氧化，以 致生成一氧化物。圖5中，一 WS i層之一側面氧化膜的厚度 結果係由菱形點及一實線顯示，而一多晶矽層之一侧面氧
第17頁 540103
方形點及一虛線顯示。一 WS i之一侧 化膜的厚度結果係由 面氧化膜較厚。 如此一來，一閘極電極便可藉由形成一厚的侧面膜9 於一高層6b以及形成一薄的側面膜9於一低層仏，而具、 一倒推拔形狀。 * rt〇 CC) 膜形成時間㈣ 矽化獅賴nm) 多晶砂側厚(nm) 1000 60 12 10 1050 ------ 60 ———--- 17 13 1100 60 28 23 在了相當特定實施例中，一側面膜9可包含一氧化 表1 物，其係在一矽化物高層6b之一側表面上具有一約為丨0至 1 5nm之厚度，以及在一多晶矽低層6a之一侧表面上具有一 、為至1 〇 n m之尽度。一閘極電極6及對應的側面膜9可具 有倒推拔構造，其對於一基板之法線係具有約為丨5。内 的傾斜角。 、、一倒推拔形狀之一傾斜角可依據各種不同的因子來加 以選擇，該等因子包含一低密度雜質傾斜植入之一傾斜 角故、以及（或）一侧壁絕緣膜（未顯示於圖4(b))之一生成結 才本發明人的實驗已發現一較佳傾斜角約為γ。。 須額外注意的i，吾人發現一95〇。。之氧化 形成-微薄的側面氧化膜9。這樣的一個小厚度在一生成匕
540103 五、發明說明（14) ^曰η體之一育料保存特性上顯然不具實質效應。相反的， 口人奄現超過1150 C之氧化溫度會造成電晶體的損毁。因 在’對於上述特定材料及厚度（多晶矽低層、WSi高層、氧 化：遮罩'%緣膜、以及氮化物側壁膜）而言，一侧面氧化 溫度落在約Moot至1 loot:的溫度範圍内。 隨著一具有一倒推拔結構之閘極電極6的形成，一傾 ^度雜質植入便可發生。這樣的一個步驟可生成一 =源極士/汲極區3，如圖4(c)所示。一傾斜角可導致離子 ^日寸，更能較非傾斜之植入接近一閘極電極6之一 在一二ΐ所述，廷可避免一低區或一非摻雜區（一偏移區） =逼區以及一高密度雜質區之間形成。在一特定方法 ’所植入的雜質可包含磷（Ρ)等等。 傾斜ί 意的是’若—傾斜角（相對於―基板法線之 成 又 小，一低偏移區或一非摻雜偏移區便會形 太大，使生成電晶體之性能衰退。相反的，若一傾斜角 離子植離子會被一鄰近閘極電極6所阻擋以及因而使得一 可盥一入之有效性降低。因此，依據一實施例，一傾斜角 /、到推拔閘極電極6之一傾斜角相吻合。 體裝ΐ = ^考至圖4(d)，一側壁絕緣膜可被沉積至一半導 在一、i個表面上。這樣的一個膜之後可被回姑，而 側表二f電極6(其可包含側面膜9)以及一遮罩絕緣膜7之 氮化/形成側壁絕緣膜8。如上所述，側壁絕緣膜§可由 大，則t成' 吾人須注意的是，若一側壁絕緣膜8寬度太 、；|於一閘極電極Θ及接觸插塞（未顯示於圖4(d))之
第19頁 540103 五、發明說明（15) 一一— 間的一個距離會被增大。然而，這樣的一個增大的代價是 減少了接觸面積，而在不期望有的情況下增加了接觸阻疋 抗° 如同已知的，一側壁絕緣膜之寬度可倚賴於一半導體 裝置的需求而變化。當節距（相鄰結構之間的間隔）減小 日'ί，一側壁絕緣膜之X*度亦會減小。這樣的一個側壁絕緣 膜厚度的減小，可將一閘極電極一端及一接觸插塞之間的 間距減小。如上所述，依據本發明實施例，一閘極電極6 可具有一倒推拔結構，及一低層6 a之一底部會變窄。因 此，前述之由於過小間距所引起的缺點可被避免掉，甚至 於窄節距的半導體裝置亦是如此。 依據一實施例，一侧壁絕緣膜8之一寬度可約為 6 0 nm 〇 參考至圖4(e)，介於側壁絕緣膜8之間的一區域可蒙 义一南禮度雜質植入。這樣的一個植入可為一實質的垂直 角度植入，以及生成一高密度雜質區域4，其可為一 源 極/汲極區域。之後，一接觸插塞1 Q係可形成於侧壁絕緣 膜8之間，其係與一基板1接觸。一接觸插塞丨〇因此可為一 自對準接觸插塞1 0。 一内層膜11可被形成於一接觸插塞1〇之上。這樣的一 個内層11可包含沉積的BPSG。然後，接觸孔可被成形於内 層11内而將接觸插塞1 〇暴露。在一特定配置中。一位 元接點12a及一電容接點i2b可被形成。 如此一來，依據本發明一實施例，一半導體裝置便可
第20頁 540103 五、發明說明（16) 局部製成。 依據本發明 推拔結構。這樣 刻參數而形成之 拔形狀之一側面 整溫度參數而生 上的' 乳化物較 植入可憑一實質 斜角來執行。此 一閘極電極之一 或完全無摻雜的 閘極電極6之間白 此，在一閘極電 漏電流可被降低 時間。 為了說明上 由1式驗的方式製 的敦置在上述之 斜角製作。實驗 現在麥考至 轴）與一合格品^ 之比較。顯示的 子植入角。依一( 菱开^點顯示。依
特疋實施例 閘極電極0可具有 倒 的一個倒推拔結構，可 借右一宠r」猎由一以調整乾蝕 備有乍底邛的低層6a、以及提供一 膜9而形成。尤其，一側 ,^ ^ ^ 惻面膜9可為一由調 於昆a L + 厂甲Ί枝甩極之一高層6b 一低層6a上者為厚。爯參 相符於-閘極電-之-倒二 ,、、 又本算貝係緊密地形成於 立而’以避免不必要之呈古b r^如赘之具有非期望低摻雜、 -偏移&存在1時’一接觸插塞1〇及一 9 一個距離可被增加而大於習知方法。因 極6之一知附近的—強列雷^ τ ®烈電％所引起的一 。此可隨即改善一生忐啻曰μ 成電aa體的資料保存 述實施例之優點特徵，夂絲τ ^ ^ Λ 寸试各種不同的裝置係 作’以檢視合格品的資料保存時間。這樣 :低密度離子植入步驟上，係依不同的傾 的結果已描繪於圖6。 圖6 ’ 一圖巧示了—資料保存時間（橫座標 :達到一貢料保存時間之速率（.縱座標軸） 「。種產，口型％ ’各具有一不同的低雜質離 傾斜角之裝置結果係以一短虛線及一 —7 G傾斜洚之奘番从田μ 540103 、發明說明（17) 方形點顯示。依一 1 5。傾斜角之裝置結果 一角點顯示。高資料保存時間係位於圖6之右侧。\ 1線及 今如圖6所描繪，對於具有一約為7。傾斜角之#太而 合格品速率係較這些具有一約為〇。傾 之 晶體内提供改善的資料保存時間。'。構可在-生成電 〇合，次參考至圖6，這些具有一約為15。傾斜 QQ _較這些具有一約為7。傾斜角 口秸 果0就屮二丄^ , 行口格口口具有更糟的結 之傾斜植入角’其與-閑極電極 步。缺：二ϊ就電晶體性能之-更顯著的進 下，董^ ’ 1 傾斜植入角度約為的情況 況下為 往冤柽九構以及（或）傾斜角（在此情 7。 、 J而言，該植入角可能备女士。 等等，雜質合避i 4 曰 Q此，導因於陰影效應 吾一閑極電極端附近作有效的植入。 描述，二i;實施例已對特定材料組合做了 化石夕做為-遮罩絕緣膜7/以間極電極6之^ 8。 然而，本發明+ 矽做為一側壁絕緣膜 因此，當在此提出的了解的。 述後，在不脫離本發明精施例已被詳細描 可以承受各種不同變化、ϊί祀圍的情況下’本發明係 本％、僅文限於如申請專利範圍所界定者。
540103 圖式簡單說明 圖1(a)至圖1(d)係顯示一習知製造方法之一半導體裝 置之一部份的橫剖面視圖。 圖2(a)至圖2(e)係顯示另一習知製造方法之一半導體 裝置之一部分的橫剖面視圖。 圖3係顯示依據一實施例之一半導體裝置結構的一橫 剖面視圖。 圖4(a)至圖4(e)係顯示如圖3所示之一裝置製造方法 的橫剖面視圖。 圖5係一氧化膜厚度及一膜成形溫度之間的一關係顯 示圖。 圖6係依據本發明之一低密度雜質植入角度以及一電 晶體之一資料保存速率之間的一關係顯示圖。 【符號說明】 1〜基板 2〜裝置絕緣膜‘ 3〜r型源極/汲極區 4〜N+型源極/汲極區 5〜閘極氧化膜 6〜閘極電極 6a〜多晶石夕膜 6b〜碎化膜 7〜遮罩膜 8〜侧壁絕緣膜
540103 圖式簡單說明 9〜侧面膜 1 0〜接觸插塞 1 1〜層間絕緣膜 1 2 a〜位元接點 1 2b〜電容接點 1 3〜氧化膜 1 4〜侧壁氧化膜 15〜遮罩氮化膜
第24頁

Claims (1)

  1. 540103 _案號90129774_年月日 修正_ 六、申請專利範圍 厚。 6. 如申請專利範園第5項之半導體裝置，其中： 當該閘極電極視其剖面時，該高層之該侧上該側面絕 緣膜之一外緣連接至該低層上該側面絕緣膜之一外緣之一 線，相對於該基板之一法線係具有一不超過1 5 °之傾斜 角。 7. 如申請專利範圍第6項之半導體裝置，其中： 該傾斜角約為7 ° 。 8. 如申請專利範圍第1項之半導體裝置，其中： 該側表面絕緣膜係藉由氧化該閘極電極而形成。 9. 如申請專利範圍第8項之半導體裝置，其中： 該側面絕緣膜係在一包含氧氣環境下以及在一約為 1 0 0 0 °C至11 0 0 °C之溫度範圍中被氧化。 10. 如申請專利範圍第1項之半導體裝置，其中： 該閘極電極具有一疊層狀結構，其至少包含一包含有 多晶矽之下層、以及至少包含一包含有氧化矽之上層； 該遮罩絕緣膜包含氧化矽；以及 該侧壁絕緣膜包含氮化矽。 11. 如申請專利範圍第1項之半導體裝置，更包含： 一接觸插塞，其被連接至該第二雜質區、以及鄰近於 該側壁絕緣膜。 12. 如申請專利範圍第1項之半導體裝置，其中： 複數閘極電極係由一預定節距而彼此隔離；以及 該基板内、介於各個閘極電極之端以及一鄰近第二雜
    第26頁 540103 __案號9Q129774_年月曰 修正_ 六、申請專利範圍 質區之間的一間距係大於一不具有一倒推拔形狀之閘極電 極之一對應間距。 13. —種半導體裝置製造方法，包含下列步驟： 形成一閘極電極及其上之一遮罩絕緣膜，視其剖面該 閘極電極包含一倒推拔形狀； 形成一側面絕緣膜於該閘極電極之側； 形成一第一雜質區於一半導體基板内，其係以該閘極 電極及該側面絕緣膜做為一遮罩； 形成一侧壁絕緣膜於該遮罩絕緣膜及該閘極電極之一 側表面上；以及 形成一第二雜質區於該半導體基板内，其係至少以該 側壁絕緣膜做為一遮罩，該第二雜質區較該第一雜質區具 有一高雜質濃度。 14. 如申請專利範圍第1 3項之半導體裝置製造方法，其 中： 形成該閘極電極包含形成一疊層狀閘極電極，其至少 具有一備有一倒推拔形狀之低層。 15. 如申請專利範圍第1 4項之半導體裝置製造方法，其 中： 該疊層狀閘極電極包含一位於該低層上之高層；以及 形成該侧面絕緣膜包含形成一在該高層之側邊上較在 該低層上之側邊上為厚的侧面絕緣膜。 16. 如申請專利範圍第1 5項之半導體裝置製造方法，其 中：
    第27頁 540103 案號 90129774 年月曰 修正 六、申請專利範圍 當該閘極電極視其剖 侧面絕緣膜之一外緣至該 之一外緣所晝出的一線， 面時，從該高層之一側邊上的該 低層之一側邊上的該側面絕緣膜 相對於該基板之一法線具有一小 於16 ° 1 7. 如 中： 角 的傾斜 申請專利範圍第1 5項之半導體裝置製造方法，其 形成該第 度的一傾斜雜 雜質區包含一實質相等於該傾斜角度之角 18. 形成 質植入。 種半導體裝置製造 極電極，視 及 以該閘極 雜質區 該閘極 植入離子以形 質區之 入離子 19. 如申請專 一第一 以 第一雜 一高植 形成該閘 被蝕刻成一 20. 如 形 侧面絕 低閘極 申請專 成該閘 緣膜， 電極層 電極做為一 ;以及 電極以及一 成一第二雜 上、以及該 濃度。 利範圍第1 8 極電極包含 倒推拔狀之 利範圍第1 8 極電極包含 該膜係在一 之一侧面上 方法，包含下列步驟： 其剖面係具有一倒推拔形狀；以 植入遮罩而傾斜植入離子以形成 絕緣侧壁做為一植入遮罩而傾斜 質區，該絕緣侧壁係被形成於該 第二雜質區較該第一雜質區具有 項之方法，其中： 形成一疊層電極結構，其係具有 低層。 項之方法，其中： 形成一疊層電極結構以及生成一 高閘極電極層之一側面上較在一 具有一大厚度。
    第28頁
TW090129774A 2000-12-01 2001-11-30 Semiconductor device and its manufacturing method TW540103B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000366901A JP2002170941A (ja) 2000-12-01 2000-12-01 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW540103B true TW540103B (en) 2003-07-01

Family

ID=18837440

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090129774A TW540103B (en) 2000-12-01 2001-11-30 Semiconductor device and its manufacturing method

Country Status (5)

Country Link
US (1) US6674137B2 (zh)
JP (1) JP2002170941A (zh)
KR (1) KR100469775B1 (zh)
DE (1) DE10158706B4 (zh)
TW (1) TW540103B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100769A (ja) * 2001-09-20 2003-04-04 Nec Corp 半導体装置およびその製造方法
KR100466539B1 (ko) * 2002-09-09 2005-01-15 한국전자통신연구원 쇼트키 배리어 트랜지스터 제조 방법
JP2004111611A (ja) * 2002-09-18 2004-04-08 Renesas Technology Corp 半導体装置およびその製造方法
DE10249650A1 (de) * 2002-10-24 2004-05-13 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiterstruktur mit einer Mehrzahl von Gatestapeln für entsprechende Feldeffekttransistoren
KR100460069B1 (ko) * 2003-04-14 2004-12-04 주식회사 하이닉스반도체 반도체소자의 게이트전극 형성방법
KR100849363B1 (ko) * 2006-12-27 2008-07-29 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US8076735B2 (en) 2009-10-02 2011-12-13 United Microelectronics Corp. Semiconductor device with trench of various widths
CN103730468B (zh) 2012-10-16 2017-12-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、sram存储单元、sram存储器
US9153668B2 (en) 2013-05-23 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Tuning tensile strain on FinFET
CN104576536B (zh) * 2013-10-10 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法和电子装置
US9893060B2 (en) * 2015-12-17 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245935A (ja) * 1988-08-06 1990-02-15 Fujitsu Ltd 電界効果トランジスタの製造方法
KR940010564B1 (ko) * 1991-10-10 1994-10-24 금성일렉트론 주식회사 전계효과 트랜지스터 및 그 제조방법
JPH0697191A (ja) * 1992-09-17 1994-04-08 Fujitsu Ltd 半導体装置の製造方法
JPH07266499A (ja) 1994-03-30 1995-10-17 Matsushita Electric Works Ltd 銅張積層板の製造方法
JPH08204184A (ja) * 1995-01-27 1996-08-09 Sony Corp Ｍｏｓトランジスタ及びｍｏｓトランジスタの形成方法
JPH0974196A (ja) 1995-09-06 1997-03-18 Ricoh Co Ltd 半導体装置の製造方法
JPH1012747A (ja) * 1996-06-25 1998-01-16 Sony Corp 半導体装置の製造方法
US5877530A (en) * 1996-07-31 1999-03-02 Lsi Logic Corporation Formation of gradient doped profile region between channel region and heavily doped source/drain contact region of MOS device in integrated circuit structure using a re-entrant gate electrode and a higher dose drain implantation
KR100190105B1 (ko) * 1996-10-24 1999-07-01 윤종용 게이트전극의 제조방법 및 그에 따라 제조된 게이트구조
JPH1145995A (ja) * 1997-07-25 1999-02-16 Nec Kyushu Ltd 半導体装置およびその製造方法
KR19990075634A (ko) * 1998-03-23 1999-10-15 김영환 반도체장치의 트렌지스터 제조방법
JP3754234B2 (ja) * 1998-04-28 2006-03-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ゲート構造側壁の酸化膜の形成方法
KR20010047658A (ko) * 1999-11-22 2001-06-15 박종섭 반도체소자 및 그의 제조방법
US6306710B1 (en) * 2000-02-03 2001-10-23 Advanced Micro Devices, Inc. Fabrication of a gate structures having a longer length toward the top for formation of a rectangular shaped spacer
JP2001308318A (ja) * 2000-04-19 2001-11-02 Mitsubishi Electric Corp 半導体装置の製造方法及び半導体装置
US6306715B1 (en) * 2001-01-08 2001-10-23 Chartered Semiconductor Manufacturing Ltd. Method to form smaller channel with CMOS device by isotropic etching of the gate materials

Also Published As

Publication number Publication date
DE10158706B4 (de) 2007-06-21
DE10158706A1 (de) 2002-07-04
KR20020043182A (ko) 2002-06-08
JP2002170941A (ja) 2002-06-14
US6674137B2 (en) 2004-01-06
US20020135002A1 (en) 2002-09-26
KR100469775B1 (ko) 2005-02-02

Similar Documents

Publication Publication Date Title
US6806157B2 (en) Metal oxide semiconductor field effect transistor for reducing resistance between source and drain and method for fabricating the same
JP5604540B2 (ja) ポリメタルゲート電極を持つ半導体素子の製造方法
US9059211B2 (en) Oxygen scavenging spacer for a gate electrode
US20040033678A1 (en) Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier
TW200908304A (en) MOS semiconductor memory device
TW540103B (en) Semiconductor device and its manufacturing method
TW200403854A (en) Semiconductor integrated circuit device and its manufacturing method
JPH11163160A (ja) 集積回路内におけるドーパントの拡散流出を最小にする方法及び集積回路チップにおけるゲート構造
EP0926710A2 (en) Method of manufacturing a gate electrode
US7944005B2 (en) Semiconductor device and method for fabricating the same
US20030151098A1 (en) Semiconductor device having dual-gate structure and method of manufacturing the same
US9418864B2 (en) Method of forming a non volatile memory device using wet etching
JPH0637272A (ja) 半導体記憶装置
US8928051B2 (en) Metal oxide semiconductor (MOS) device with locally thickened gate oxide
JP2009054609A (ja) Ｐチャネルｍｏｓトランジスタ、ｎチャネルｍｏｓトランジスタ及び不揮発性半導体記憶装置
TWI264825B (en) Microelectronic device having floating gate protective layer and method of manufacture therefor
KR20040003922A (ko) 불휘발성 메모리 장치의 게이트 전극 제조방법
US20080224208A1 (en) Semiconductor device and method for fabricating the same
TWI248675B (en) Source side boron implant and drain side MDD implant for deep sub 0.18 micron flash memory
KR101082101B1 (ko) 듀얼 게이트의 게이트 전극 형성방법
JPH02265279A (ja) 半導体装置の製造方法
KR100456316B1 (ko) 반도체 소자의 게이트 형성 방법
KR100945648B1 (ko) 반도체 소자의 트랜지스터 및 그 제조 방법
JP2003298048A (ja) 半導体装置
TW499735B (en) NROM with multiple buried poly bit lines

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees