TW531575B - Silicon wafer and the manufacturing method of the same - Google Patents

Silicon wafer and the manufacturing method of the same Download PDF

Info

Publication number
TW531575B
TW531575B TW089103834A TW89103834A TW531575B TW 531575 B TW531575 B TW 531575B TW 089103834 A TW089103834 A TW 089103834A TW 89103834 A TW89103834 A TW 89103834A TW 531575 B TW531575 B TW 531575B
Authority
TW
Taiwan
Prior art keywords
wafer
defects
silicon wafer
defect
silicon
Prior art date
Application number
TW089103834A
Other languages
English (en)
Inventor
Masahiro Kato
Masaro Tamatsuka
Osamu Imai
Akihiro Kimura
Tomosuke Yoshida
Original Assignee
Shinetsu Handotai Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinetsu Handotai Kk filed Critical Shinetsu Handotai Kk
Application granted granted Critical
Publication of TW531575B publication Critical patent/TW531575B/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/21Circular sheet or circular blank

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

經濟部智慧財產局員工消費合作社印製 531575 A7 B7 五、發明說明(1 ) 技術領域 本發明是有關以柴可勞斯基(Czochralsld )法(C Z 法)拉提矽單晶時於結晶內部發生結晶缺陷,經過之後的 熱處理使其更易消滅的矽晶圓。 背景技術 用以作製半導體積體電路等裝置的晶圓,主要是採用 以柴可勞斯基法(C Z法)育成的矽單晶圓。一旦這種矽 單晶圓內有結晶缺陷存在,則在作製半導體裝置時就會造 成不良品等情形。特別是近年來高度積體化的裝置其圖形 寬幅都在0 · 3 // m以下堪稱非常細微之故,當形成此種 圖形時,大小0 · 1 // m的結晶缺陷之存在就能成爲不良 品等之原因,使得生產效能或品質特性顯著降低。因此存 在於矽單晶圓內部的結晶缺陷在大小及密度上必須極力減 少。 尤其在最近的報告指出,經由C Z法育成的矽單晶內 ,有種稱爲內生(Grown-in )缺陷,是在結晶成長中所導 入的結晶缺陷。這種結晶缺陷的主要發生原因,是在單晶 製造中凝集的原子空孔串團(Cluster)或從石英財鍋混入 氧原子凝集體的氧析出物等所造成。一旦這些結晶缺陷存 在於裝置形成所在之晶圓表層部,就會成爲造成裝置特性 劣化的有害缺陷,因此我們希望降低這種結晶缺陷,製作 一種表層部能有充分深度的無缺陷層(D Z )的矽晶圓。 上記內生缺陷中,空洞型缺陷的內生缺陷之形狀,目 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ---ί---.------衣--------^訂--------線 (請先閱讀背面之注意事項再填寫本頁) -4- 531575 A7 B7 五、發明說明(2 ) (請先閱讀背面之注意事項再填寫本頁) 前已知係由八面體爲基礎的空洞以數個相連而成之構造, 大小約1 0 0〜3 0 0 n m,表面包覆著氧化膜(M. Kato, Τ· Yoshida,Υ· Ikeda and Y. Kitagawa,Jpn. J. Appl. Phys. 35,5597,1996)。 圖3及圖4爲這些空洞缺陷投影於{ 1 1 〇 }面上的 穿透型電子顯微鏡觀察圖。此缺陷被認爲係以柴可勞斯基 法製造單晶的過程中,於1 1 5 °C附近的溫度帶下,原子 空孔凝集所致。此種空洞缺陷,一旦存在於用以形成裝置 之晶圓表層部(0〜5 // m )就會導致裝置特性劣化,因 此我們將開始檢討各種可使這類缺陷減少的方法。 發明的開示 本發明有鑑於這類問題點,故將目的鎖定在提高熱處 理減低空洞缺陷的效果,使無缺陷層能向更深處擴大以獲 得更適的矽晶圓。 本發明爲了解決以上課題,先將柴可勞斯基法拉提矽 單晶棒加工成矽晶圓,其特徵爲內部含有棒狀空洞缺陷或 /及板狀空洞缺陷的矽晶圓。 經濟部智慧財J局員工消費合作社印製 像這樣以C Z法玉成單晶棒之時,因內部所含之缺陷 形狀是棒狀或/及板狀之故,缺陷的表面積對缺陷體積之 相對比率較八面體缺陷爲高,故在進行熱處理之時能減低 更深層領域的缺陷。 此外這裡所謂的缺陷形狀爲棒狀或/及板狀,是意味 著不同於先前晶圓內部所含之八面體形狀或球狀的空洞缺 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -5 - 531575 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明f ) 陷。 例如,在使用穿透型電子顯微鏡觀察晶圓內部的情況 下,一旦對缺陷象之任意之{ 1 1 0 }面的投影作圖外接 任意長方形,就會發現較長邊長L 1與較短邊長L 2之比 (L1/L2)的最大値會在2·5以上。 又本發明係一種矽晶圓,其特徵爲將以柴可勞斯基法 拉提之矽單晶棒加工所得之矽晶圓,其內部含有空洞缺陷 ,投影於任意{110}面之該空洞缺陷像的外接任意長 方形中,較長邊長L 1與較短邊長L 2之比(L 1/L 2 )的最大値會在2 · 5以上。 如此,投影於任意{ 1 1 〇丨面之空洞缺陷像的外接 任意長方形中,較長邊長L 1與較短邊長L 2之比(L 1 / L 2 )的最大値會在2 · 5以上的晶圓,缺陷的表面積 對缺陷體積之相對比率較八面體缺陷爲高,故在進行熱處 理之時能減低更深層領域的缺陷。 另一方面,雖然L 1/L 2的最大値無特定之上限, 但僅以高達2 0程度爲考量。 另外,之所以觀察投影於任意{ 1 1 0 }面之空洞缺 陷象,是因爲採用穿透型電子顯微鏡時能很容易地特定一 投影面,而能正確地觀察缺陷象之故。 在此情況下,前記矽單晶棒亦可換作能經由柴可勞斯 基法摻雜氮的矽單晶棒。 爲了將空洞缺陷的形狀轉變成上記之棒狀或/及板狀 ,例如可於以柴可勞斯基法育成矽單晶棒之際摻雜氮’就 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) —------------------*tri------- (請先閱讀背面之注意事項再填寫本頁) -6 - 531575 A7 B7 五、發明說明θ ) 可很容易地使內生缺陷的形狀’從通常的八面體形狀變成 棒狀或板狀之形狀。 (請先閱讀背面之注意事項再填寫本頁) 另外,本發明的矽晶圓係將前記本發明的矽晶圓於 1 0 0 0 °C以上之溫度進行1 〇秒以上熱處理過之矽晶圓 〇 如此,將含有棒狀或/及板狀缺陷的晶圓經過熱處理 ,就·能比先前含有八面體缺陷之晶圓更有效地消滅接近表 面的空洞缺陷至更深的領域,以獲得高品質的矽晶圓。而 且因熱處理消滅缺陷的效果很高,故即使熱處理的時間比 先前晶圓更短,也能獲得更大的消滅缺陷效果。 此情況下的熱處理多採用1 0 0 0 °c以上的溫度’但 並沒有特定之上限。不過雖未滿物理上砂的熔點’但考慮 熱處理裝置的實用溫度範圍則以1 3 5 0 °C之程度爲佳。 而熱處理的時間也在1 0秒以上並沒有特定的上限’但考 慮生產性因素則以兩小時程度爲佳。 經濟部智慧財產局員工消費合作社印製 此情況下,前記熱處理後的矽晶圓在距離晶圓表面至 少0 . 5 // m深處的空洞缺陷密度可以降低到熱處理前的 1 / 2以下。這種矽晶圓即可視爲,比方說,晶圓內部含 有棒狀或/及板狀空洞缺陷的矽晶圓,距離晶圓表面至少 〇· 5 // m深處的空洞缺陷密度是晶圓內部的1 / 2以下 的矽晶圓。 這種矽晶圓,因表面具有較厚的無缺陷層’故於製作 裝置之時自由度較高,是爲其有利點。再者’因晶圓內部 必須要有一定的缺陷密度才能成爲吸氣側’故此種晶圓可 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -7 - 531575 A7 __ B7 五、發明說明f ) 保留必要之吸氣能力。 (請先閱讀背面之注意事項再填寫本頁) 如以上說明,本發明係以C Z法所得之矽晶圓,因其 內部所含之空洞缺陷爲棒狀或/及板狀,使之後的熱處理 能消滅晶片表面的空洞缺陷至更深領域,以獲得無缺陷層 更厚的矽晶圓。 用以·發明實施之最佳形態 以下要說明本發明的實施形態,但本發明並不限定於 此。 本發明著眼於c Z法育成之矽單晶中存在之內生空洞 缺陷的形狀,會因結晶育成時的條件而變化的現象,並發 現藉由造成缺陷表面積對缺陷體積之相對比率大之棒狀或 板狀的形狀,使熱處理降低缺陷的效果能擴大到更深的領 域,因而完成本發明。 經濟部智慧財產局員工消費合作社印製 要以熱處理減低空洞缺陷,必須要有將存在於空洞缺 陷內壁的氧化膜表層的氧原子溶解並擴散至矽結晶中的第 一過程。這等於是氧析出物的再溶解現象。已知在氧析出 物再溶解的情況時,其溶解速度是被缺陷的大小,特別是 被形狀所影響,同體積則表面積越大者越易溶解(F. Shiumra,Appl. Phys. Lett. 39,987,1981) 〇 在空洞缺陷的情況也是和氧析出物的情況相同,比較 同體積空洞缺陷的情況時,空洞表面積越大者縮小的速度 越快。也就是說,將先前的八面體形狀等多面體形的空洞 缺陷,變成同體積但表面積更大的棒狀或/及板狀,就能 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -8 - 經濟部智慧財產局員工消費合作社印製 531575 A7 _ B7 五、發明說明p ) 讓空洞缺陷更容易被熱處理所消滅。 而本發明的發明者們爲了將上述含於晶圓內部之空洞 缺陷的形狀變成棒狀或板狀,例如以c Z法拉提矽單晶時 ’若有氮摻雜的話,就會發現很容易獲得含有棒狀空洞缺 P曰或/及板狀空洞缺陷的砂晶圓。 本發明的發明者們以實驗調查在用c Z法育成矽單晶 之時·,氮摻雜所導致內生缺陷形狀發生變化之情形。 這裡的圖3與圖4係以普通C Z法育成的矽單晶棒所 切出的晶圓,將晶圓中所含之空洞缺陷的形狀以穿透型電 子顯微鏡對{ 1 1 0 }面的投影圖。造成兩者缺陷大小不 同的原因,係改變1 1 5 0 t附近的通過時間所致,而此 溫度會使空洞缺陷凝聚。 如圖3與圖4所示,先前晶圓所含之空洞缺陷形狀爲 八面體形,對任意之{ 1 1 0 }面投影的缺陷像外側作任 意外接長方形時,較長邊長L 1和較短邊長L 2之比( L 1 / L 2 )的最大値亦未滿2 · 5。因此,空洞缺陷的 表面積對體積的相對比例較小,實施熱處理消除結晶缺陷 的效果也較小。 反觀圖1及圖2所示的,在C Z法中摻雜氮育成之矽 單晶棒切出之晶圓,也用和圖3圖4 一樣的方法測定結晶 缺陷的形狀。因爲摻雜氮氣’故使缺陷形狀從先前之八面 體形有了很大的改變。從各種角度觀察圖1的缺陷可判明 其爲三個棒狀缺陷結合而成。而換個角度看圖2的缺陷可 判明其爲垂直於紙面深入2 0 0 // m的平板型缺陷。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) —I —----------------tT----------線 (請先閱讀背面之注意事項再填寫本頁) -9 - 經濟部智慧財產局員工消費合作社印製 531575 A7 B7 五、發明說明(7 ) 而如圖1及圖2所示,在C Z法中摻雜氮育成的矽單 晶棒所成之晶圓,其前述之L 1 / L 2的最大値’在圖1 中約爲3,在圖2中約爲4,這些値都比先前的矽晶圓還 來得大。此數値越大,同時也就意味著缺陷的表面積對體 積的相對比値越大。因此在進行熱處理的時候,空洞缺陷 的消滅效果也非常的大。 、本發明中,對於在C Z法過程中摻雜氮育成矽單晶棒 的方法,可以是例如特開昭6 0 — 2 5 1 1 9 0號所記載 的這類公開方法。 也就是說,雖然C Z法係將多晶矽原料的熔融液收容 於石英坩鍋中,令其接觸種晶,讓種晶一邊迴轉一邊拉提 以育成所望直徑的矽單晶棒之方法,但無論是藉由事先將 氮化物放入石英坩鍋內,或是將氮化物投入矽熔融液,或 是灌入含有氮氣的氣氛等等,都能很簡單地在提拉結晶中 摻雜氮。此時,藉由調整氮化物的量或氮氣濃度或導入時 間等因素,就能控制結晶中的摻雜量。 如此,以C Z法育成單晶棒時,藉由摻雜氮的步驟, 便能輕易獲得含有棒狀或板狀缺陷的矽單晶棒。這時摻雜 氮的濃度,以控制在1 · Ο X 1 0 1 〇〜5 · Ο X 1 0 1 5 atoms / c m 3之間爲佳。 如此一來,於C Z法中摻雜所望濃度的氮,就能獲得 含有所望之棒狀或板狀空洞缺陷的矽單晶棒。將此矽單晶 棒照著一般的方法,以內周刃切片機或線鋸機等切斷裝置 切片後,經由銼平、拋光、蝕刻、硏磨等工程,將矽單晶 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----------------------夂tT-:*--------線 (請先閱讀背面之注意事項再填寫本頁) -10- 531575 經濟部智慧財產局員工消費合作社印製 A7 B7___ 五、發明說明f ) 加工成晶圓。當然,此處的工程僅只列舉,其他還有洗淨 等各種工程,或是依照目的變更工程順序、部份省略等適 宜的工程被更換使用。 接下來,本發明之含有棒狀或/及板狀的矽晶圓進行 熱處理的時候,只要能將晶圓以1 0 0 0 t之溫度加熱 1 0秒以上的熱處理機具,如陣列式電阻加熱爐、燈絲加 熱爐‘等皆可。 例如,急速加熱·急速冷卻裝置(R T A : Rapid Thermal Annealer )亦可適用於進行此熱處理。採用這類型 的裝置可以有效率地進行熱處理,進而提升晶圓的製造效 率。 另外,熱處理時若能在氧氣、氫氣、氬氣或這些氣體 的混合之氣氛中進行的話,就能避免矽晶圓表面生成有害 的被膜,讓氧氣、氮氣朝外方擴散,就能更容易地減少晶 圓表面曾的空洞缺陷密度。 尤其是在氫氣、氬氣或這兩者的混合氣體這類非氧化 性,或稱作還原性氣氛中進行高溫熱處理時,更能輕易地 消滅晶圓表面的結晶缺陷。此外也發現若以氫與氬的混合 氣體作爲氣氛,晶圓於熱處理中就會較難發生滑脫(Slip )現象。 以下將就本發明的實施例及比較例以列舉方式說明, 但本發明並不局限於這些列舉。 (實施例、比較例) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) —J —--------------—tT-ί-------線 (請先閱讀背面之注意事項再填寫本頁) -11 - 經濟部智慧財產局員工消費合作社印製 531575 A7 B7 五、發明說明θ ) 利用c Ζ法,提拉直徑6英吋、導電型Ρ型、方位〈 1 0 0 >的結晶棒,以普通的提拉速度(1 . 2 m m / m i η )提拉6根。其中2根的提拉過程,係事先於原料 中投入具有矽化氮膜的矽晶圓且控制其氮濃度爲5 X 1 0 1 4 atoms / c m 3。同時氧濃度控制在1 5 p p m ( J E I D A )。將兩者通過1 1 5 0 °C附近的空洞缺陷凝 聚溫·度之時間改變而得到缺陷大小互異的兩種氮摻雜結晶 後備用。 剩下的4根當作比較用試料,氧濃度與上記相同,不 摻雜氮提拉而成。此處亦變化1 1 5 0 °C附近的通過時間 ,製成缺陷大小互異的4種無氮摻雜結晶後備用。 將此處所得的單晶棒用線鋸機切出晶圓,施以銼平、 拋光、飩刻、鏡面硏磨加工,除了有無摻雜氮以及 1 1 5 0 °C附近的通過時間的因子以外,其他條件均完全 相同,製作成6種直徑6英吋的矽單晶鏡面晶圓。 將所獲得的矽晶圓內部的空洞缺陷形狀,以穿透型電 子顯微鏡觀察投影於{ 1 1 0 }面的缺陷。結果,摻雜氮 的兩片矽晶圓大部分的空洞缺陷形狀是如同圖1及圖2所 示的棒狀或板狀的形狀,前述之L 1 / L 2的最大値也確 認爲2 · 5以上。 另一方面,無氮摻雜的4片矽晶圓的空洞缺陷形狀是 如同圖3及圖4所示,爲先前所知的八面體形狀’ L 1 / L 2的最大値未滿2 . 5。 另外,穿透型電子顯微鏡的試料作成,是以紅外線散 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 1-----------------I— ------- f請先閱讀背面之注音?事項再填寫本頁} -12- 經濟部智慧財產局員工消費合作社印制衣 531575 A7 B7 五、發明說明(10 ) 射斷層攝影裝置同定空洞缺陷的位置後,再以聚焦離子雷 射裝置切出而成。 如此,將含有棒狀空洞缺陷或/及板狀空洞缺陷的矽 晶圓2片,和先前含有八面體形狀的空洞缺陷的矽晶圓4 片,合計6片晶圓,比較其熱處理前和熱處理後的密度。 熱處理使用RTA裝置(急速加熱·急速冷卻裝置, SHUTIAKKU Microtech International 公司製 S H S — 28〇〇型),溫度12〇〇°C處理10秒,氣氛爲氬 7 5%氫2 5%,進行急速加熱、急速冷卻的熱處理。 密度測定採用光散射法,測定表層〇 · 5 // m處深的 缺陷密度。 測定的結果表示於圖5與圖6。圖5係表示距離表面 0 · 3 μ m的淺層領域的缺陷殘存率,圖6係表示距離表 面0 · 3〜0 . 5 // m的深層領域的缺陷殘存率。橫軸表 示熱處理前各晶圓中缺陷的平均大小,縱軸表示熱處理後 比熱處理前缺陷密度的比値。圖中圓形符號表示含有八面 體形狀空洞缺陷矽晶圓的數據,三角形符號爲含有棒狀或 板狀空洞缺陷矽晶圓的數據。 圖5的0 . 3 // m淺層領域中,可知缺陷的消滅與空 洞缺陷的形狀無關。另一方面,從圖6深層領域的結果來 看,可知棒狀或板狀的空洞缺陷比八面體形狀的空洞缺陷 更容易消滅。 以光散射法測定缺陷的大小,是將缺陷視爲球形折射 體,以通過缺陷的散射光強度逆推出其直徑。因此,圖5 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) —-—---------------ΙΓί------- (請先閱讀背面之注音?事項再填寫本頁) 531575 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(11 ) 及圖6的圖形中表示同一大小的數據,實際上就表示體積 相同。換句話說,這意味著即使同體積的空洞缺陷,棒狀 或板狀空洞缺陷就是比八面體形狀空洞缺陷更容易消滅。 我們推定這是因爲棒狀與板狀空洞缺陷的表面積比八面體 大所以更易被消滅。 又如圖6所示,實施例的矽晶圓,熱處理後的空洞缺 陷密度,即使距離晶圓表面0 · 3〜0 · 5 // m的深層領 域亦在3 0 %以下十分的低。這意味著本發明之含有棒狀 或板狀空洞缺陷的矽晶圓,晶圓的空洞缺陷密度即使距離 表面0 · 5 // m深處,也能保持低於內部的空洞缺陷密度 的1 / 2以下。亦即本發明的矽晶圓具有厚的無缺陷層, 且因晶圓內部保有形成吸氣側所需的空洞缺陷,故可以提 高矽晶圓製作裝置的自由度以及製作效能。 此外,本發明並不侷限予上記的實施形態。上記的實 施形態僅爲例子,只要和本發明申請專利範圍所記載的技 術上思想有實質上同一的構成,並且能發揮同樣效果者, 無論何者皆包含在本發明的技術範圍。 例如,本發明所述內部所含的棒狀空洞缺陷或/及板 狀空洞缺陷,並不必限定爲圖1與圖2所示的直方體形狀 與平板形狀,例如圓柱形或不規則凹凸的板狀,只要內部 含有L 1 / L 2的最大値在2 · 5以上的空洞缺陷,就能 發揮本發明的效果。 另外上記實施形態中,關於使晶圓內部的空洞缺陷變 成棒狀或/及板狀的方法,雖然僅以C Z法中摻雜氮爲中 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) —1 —^--------------IT-!"-------- (請先閱讀背面之注意事項再填寫本頁) 14- 531575 A7 --^_5Z_ 五、發明說明(12 ) 心加以說明,但本發明並不侷限於此,藉由添加氮以外的 添加物,或是調整結晶提拉的條件,而改變空洞缺陷的形 Μ或板狀的情況也包含其中。 更進一步地,本發明中,以C ζ法育成矽單晶棒之時 ’無論是否對熔融液印加磁場’本發明的c ζ法亦包含所 謂印加磁場的M C Ζ法、 圖說 圖1 :矽晶圓內部所含之棒狀或板狀空洞缺陷之形狀 測定圖,爲較大的缺陷。 圖2 :矽晶圓內部所含之棒狀或板狀空洞缺陷之形狀 測定圖,爲較小的缺陷。 圖3 :矽晶圓內部所含之八面體形狀空洞缺陷之形狀 測定圖,爲較大的缺陷。 圖4 :矽晶圓內部所含之八面體形狀空洞缺陷之形狀 測定圖,爲較小的缺陷。 圖5 :熱處理後的缺陷殘存率,爲距離表面〇 · 3 —Ί —A--------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ο 面 表 離 距 爲 1, ο 率率 存存 。 殘殘 率陷陷 存缺缺 殘的的 陷後域 缺理領 的處之 域熱深 領:m 之 6/^ 深圖 5 m · 〇 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -15-

Claims (1)

  1. 531575 ABCDAl·一口公
    六、申請專利範圍 第89 1 03834號專利申請案 中文申請專利範圍修正本 民國9 2年2月21日修正 1 . 一種矽晶圓,係晶圓內部含有棒狀的空洞缺陷或 /及板狀的空洞缺陷的矽晶圓,其特徵爲被施以熱處理者 ,且距離晶圓表面至少0 · 5 // m深的空洞缺陷密度是晶 圓內部空洞缺陷密度之1 / 2以下。 2.—種矽晶圓的製造方法,其特徵爲:藉由柴可勞 斯基法來提拉內部含有棒狀的空洞缺陷及/或板狀空洞缺 陷之矽單結晶棒,而加工成晶圓,且對前記晶圓進行溫度 1 0 0 0 °C以上,1 〇秒以上的熱處理,製成矽晶圓。 3 · —種矽晶圓的製造方法,其特徵爲:藉由柴可勞 斯基法來摻雜氮,而提拉內部含有空洞缺陷,並在投影於 任意之丨1 1 0丨面的該空洞缺陷像所外接的任意長方形 之長邊的長度L 1與短邊的長度L 2之比(L 1/L 2 ) 的最大値爲2 . 5以上之矽單結晶棒,而加工成晶圓,且 對前記晶圓進行溫度1 0 〇 〇 °C以上,1 〇秒以上的熱處 圓 晶 矽 成 製 彐二 理 !— n n n m ...... . —i— —II 1 I I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐)
TW089103834A 1999-03-04 2000-03-03 Silicon wafer and the manufacturing method of the same TW531575B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11057738A JP2000256092A (ja) 1999-03-04 1999-03-04 シリコンウエーハ

Publications (1)

Publication Number Publication Date
TW531575B true TW531575B (en) 2003-05-11

Family

ID=13064267

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089103834A TW531575B (en) 1999-03-04 2000-03-03 Silicon wafer and the manufacturing method of the same

Country Status (6)

Country Link
US (1) US6599603B1 (zh)
EP (1) EP1087042A4 (zh)
JP (2) JP2000256092A (zh)
KR (1) KR100688628B1 (zh)
TW (1) TW531575B (zh)
WO (1) WO2000052236A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP4646440B2 (ja) * 2001-05-28 2011-03-09 信越半導体株式会社 窒素ドープアニールウエーハの製造方法
JP4567251B2 (ja) * 2001-09-14 2010-10-20 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
JP4549589B2 (ja) 2001-09-14 2010-09-22 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
KR20030043387A (ko) * 2001-11-28 2003-06-02 주식회사 실트론 단결정 실리콘 웨이퍼 제조 방법
DE10205084B4 (de) 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
DE10336271B4 (de) 2003-08-07 2008-02-07 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
DE102005013831B4 (de) 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
JP4908885B2 (ja) * 2006-03-17 2012-04-04 株式会社豊田中央研究所 半導体装置の特性予測方法及び特性予測装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60251190A (ja) * 1984-05-25 1985-12-11 Shin Etsu Handotai Co Ltd シリコン単結晶の製造方法
US5096839A (en) * 1989-09-20 1992-03-17 Kabushiki Kaisha Toshiba Silicon wafer with defined interstitial oxygen concentration
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH10152395A (ja) * 1996-11-21 1998-06-09 Komatsu Electron Metals Co Ltd シリコン単結晶の製造方法
JPH10154713A (ja) * 1996-11-22 1998-06-09 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法およびシリコンウエーハ
US6157444A (en) * 1997-11-28 2000-12-05 Hitachi, Ltd. Defect inspection apparatus for silicon wafer
JP3011178B2 (ja) * 1998-01-06 2000-02-21 住友金属工業株式会社 半導体シリコンウェーハ並びにその製造方法と熱処理装置
TW508378B (en) * 1998-03-09 2002-11-01 Shinetsu Handotai Kk A method for producing a silicon single crystal wafer and a silicon single crystal wafer
US6548886B1 (en) * 1998-05-01 2003-04-15 Wacker Nsce Corporation Silicon semiconductor wafer and method for producing the same

Also Published As

Publication number Publication date
EP1087042A1 (en) 2001-03-28
JP2000256092A (ja) 2000-09-19
JP3800960B2 (ja) 2006-07-26
US6599603B1 (en) 2003-07-29
EP1087042A4 (en) 2006-04-12
KR100688628B1 (ko) 2007-03-09
KR20010043007A (ko) 2001-05-25
WO2000052236A1 (fr) 2000-09-08

Similar Documents

Publication Publication Date Title
TW546422B (en) Method of producing silicon wafer and silicon wafer
TWI252264B (en) Silicon single crystal wafer and method for producing silicon single crystal
TWI233455B (en) Silicon single crystal wafer and a method for producing it
JP5256195B2 (ja) シリコンウエハ及びその製造方法
JP5537802B2 (ja) シリコンウエハの製造方法
JPH11349393A (ja) シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
JP6044660B2 (ja) シリコンウェーハの製造方法
JP2007176732A (ja) アニールウエハ及びアニールウエハの製造方法
TW531575B (en) Silicon wafer and the manufacturing method of the same
TW524898B (en) A silicon wafer for epitaxial growth, an epitaxial wafer, and a method for producing it
JP2010222241A (ja) Igbt用シリコン単結晶ウェーハ及びigbt用シリコン単結晶ウェーハの製造方法
JP4862857B2 (ja) シリコン単結晶ウェーハ評価用の標準サンプル、その製造方法及び標準サンプルを用いた評価方法
JP3614019B2 (ja) シリコン単結晶ウエーハの製造方法およびシリコン単結晶ウエーハ
JP4615161B2 (ja) エピタキシャルウエーハの製造方法
JP2002145697A (ja) 単結晶シリコンウェーハ、インゴット及びその製造方法
JP4360770B2 (ja) 凝集自己格子間原子欠陥を含まないチョクラルスキーシリコンの製造方法
JP2005206391A (ja) シリコン単結晶基板の抵抗率保証方法及びシリコン単結晶基板の製造方法並びにシリコン単結晶基板
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
JP2011037678A (ja) シリコン単結晶の製造方法並びにシリコンウェーハの製造方法およびエピタキシャルウェーハの製造方法
JP3903655B2 (ja) シリコンウェーハのig処理法
JP2001156074A (ja) シリコンウェーハの熱処理方法
JP2001284362A (ja) シリコンウェーハの製造方法
WO2024009659A1 (ja) シリコンウェーハ及びその製造方法
JP3452042B2 (ja) シリコンウェーハの製造方法
JP4003351B2 (ja) Ig処理法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent