TW515088B - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
TW515088B
TW515088B TW090121043A TW90121043A TW515088B TW 515088 B TW515088 B TW 515088B TW 090121043 A TW090121043 A TW 090121043A TW 90121043 A TW90121043 A TW 90121043A TW 515088 B TW515088 B TW 515088B
Authority
TW
Taiwan
Prior art keywords
opening
capacitor
film
layer
conductive layer
Prior art date
Application number
TW090121043A
Other languages
English (en)
Inventor
Yuichi Yokoyama
Shunji Yasumura
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW515088B publication Critical patent/TW515088B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/87—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

發明之 f 發明之領媸 本發明係關於一種半導體裝置及爱 明確言之，係關於一種配置有一種電六哭種::造方法，更 該電容器具有因增加形成電 奋為之半導體裝置， 產生的大電流容量，以之開口部的表面積而 iUULS_<^ 乂及一種半導體裳置的… 具有電容器之半導體裝置諸如 (dram)存在著一個問題，即 二，，存取記憶體 得電容哭的容旦亦化# +朝鈿小化的發展而使 各樣的電容器已被提出。其中之 問喊’各式 29A和29B係分別顯示一種具有圓柱开電容器。圖 裝置局部的剖面圖及平面圖 /電奋益之習知半導體 膜丰=線路…係經由圖中未顯示之閘極絕緣 側表面上，八導體基板^01上。在閘極線路103的上表面和 ^ 刀別形成一氧化矽膜1 0 5及氮化物膜側壁1 〇 7。 -止膜ϊίΐ:勿膜105上，形成一氮化物膜109以作為蝕刻 在閘極線路103上，一具有開口部ιΐ3直達半導體 土板/、之絕緣膜η丨係經由這些絕緣膜而形成。開口部 11 3係以可電性連接至半導體基板1 0 1之導電層11 5及11 6填 充。 +在、巴、冬膜111上’形成一包含位元線路1 2 5的中間層絕緣 ' 在中間層絕緣膜1 2 1裡，形成一與開口部11 3相接 通之開口部1 2 3。開口部1 2 3係以經由導電層11 5而連接至
C:\2D-CODE\90-10\90121043.ptd 第4頁
二基=101的位元線路125充填。開口部135係形成以 =由位π線路125間通過而與開口部113相接通。開口部 係以經由導電層116而連接至半導體基板101的導電層 在中間層絕緣膜121_h，形成一具有圓柱形開口部143與 ^口部135相接通之中間層絕緣膜139。在開口部143内， 沿著該圓柱形開口部143之内壁形成一圓柱形電容器159。 該圓柱形電容器159包含一電容器下部電極152、一電容器 ;ι電膜154以及-電谷器上部電極156。該電容器159係經 由導電層137和導電層116而電性連接至半導 參考圖30至38之顯示製造程序之剖面圖，將提出上述之 半導體裝置之製造方法的解釋。 首先，參考圖30，在半導體基板1〇1上，形成各個以作 為硬式遮罩之氧化物膜1〇5覆蓋之閘極線路1〇3。一氮化物 膜製成之側壁膜1 0 7形成在該閘極線路1 〇 3之側表面上。在 該閘極線路1 03上，依序形成一由氮化物膜製成之蝕刻終 止1 0 9以及一由氧化物膜製成之絕緣膜111。 參考圖31，使用一光阻膜11 3作為光罩，蝕刻該絕緣膜 111以及蝕刻終止1 0 9以曝光該半導體基板丨〇 }，而使得開 口部11 3形成。 在此情況下，由於此蝕刻，一修飾層係形成於該半導體 基板1 0 1的表面上。邊修飾層藉由乾式蝕刻而去除。 參考圖32，一導電層115藉由背蝕刻（etch —以以^支術或 CMP(化學機械拋光）技術而在各個開口部113内形成。
C:\2D-CODE\90-10\9012KM3.ptd 第 5 頁 515088 五、發明說明（3) 參考圖3 3，一由氧化膜製成之矣 形成。在該絕緣膜118上，形成_ : j緣膜111 i m。之後，使用該光阻膜173成作為具光m案之光阻膜 118以產生直達導電層115之開ϋ罩，敍刻該絕緣膜 在此案例中’既然以乾式蝕刻而形 1 23内之導電層1 1 5的表面上，此攸说a ^ 開 丨 除。 此修•層亦猎由乾式韻 參考圖34，-位元線路125形成於絕緣膜u 鑲嵌入開口部123裡。 參考圖35，-由氧化物膜製成之絕緣膜12〇形成在位元 線路125上。-具有所要圖案之光阻膜183形成在該絕緣膜 120上。之後，使用該光阻膜183作為光罩，蝕刻一包含絕 緣膜120及118之中間層絕緣膜121以形成一直達導電層ιΐ6 之開口部135。在此案例巾，既然以餘刻而形成修飾層於 導電層11 6的表面上，該修飾層係藉由乾式蝕刻去除。 夢考圖36，一導電層137係藉由背蝕刻技術或⑶ 在開口部135内形成。 、參考圖37，一中間層絕緣膜139在中間層絕緣膜ΐ2ι上形 成。此外/、一具有所要圖案之光阻膜177在該中間層絕緣 膜139上形成。之後，使用該光阻層177作為光罩，蝕刻該 中間層絕緣膜139以形成一直達導電層137之圓柱形開口部 1 4 3。在此案例中，既然以蝕刻而形成修飾層於導電層】3 7 的表面上’该修飾層係藉由乾式蝕刻去除。 參考圖38，一聚矽膜151、氧化物/氮化物膜153以及聚
C: \2D-mDE\90-10\90121043 .ptd 第6頁 五、發明說明（4) 石^膜155係在該中間層絕緣膜139上且沿著該圓 143之内壁而形成。 7 最後^ ’再次參考圖2 9，該位於絕緣膜〗3 9上之聚石夕 1 技ί /氮化物膜153以及聚矽膜155係藉由背 技術或CMP技術而去除。因此， 月 電極⑸、電容器介電膜154以及電成二^含電容器 容器15Θ而完成一半導體裝置。 °。上部電極156 然而，在以上所描述之習知技術裡，a 縮小時，為了確保所需要的電容量，二進一步進子 會加深。如此使其非常難以形成圓杈；二柱形開口吾 難以完全去除該由於❹】所產生之修‘ :σ部。、另夕 殘餘物提供了增加的接觸電阻，而二而形成開[ 低。 V致凌置應答速方 _ 〜〜〜”κ,—— 發明之槪.诚 本發明已實現用來解決上述之問題。 本發明之第一目的係揾供一 容器電極之面積，而不用：幅改=體裝置，其可月 充足的電容器之電容量。 文 統結構，從而$ 本發明之第二目的係提供一種半 容器電極與半導體基板之間的電阻ί破置，其降令 度。 並具有大的電必 本發明之第三目的係提供一種製造以 裝置的方法。 上所描述之4 該半導體裝置具有一電容器，包含： 開口部 膜 蝕刻 下部 之電 ί*體積 Ρ可能 、，其 【部。 L的降 加電 保了 了電 可靠 導體 515088
五、發明說明（5) 一半導體基板； 多數個絕緣層形成於該半導體基板上； 多數個開口部形成於該各個絕緣層，以便與彼此相接 通’ ό玄開口部至少在各個連結部位具有不同的直徑； 於該多層絕緣層之最底 該導電層電性連接至該 一導電層部份或實質上全部形成 層的開口部而與半導體基板接觸， 半導體基板； 一電谷器下部電極在導電層上以及沿著形成於各個絕緣 層之開口部的表面形成而延伸；以及 一電谷器上部電極經由一電容器絕緣膜而形成於該電容 器下部電極上。 該半導體裝置具有一電容器，包含： 一半導體基板； 一第一絕緣層形成於該半導體基板上，包括一第一線路 及具有一直達半導體基板之第一開口部； 一第二絕緣層形成於該第一絕緣層上，包括一第二線路 及具有一與該第一開口部相接通之第二開口部； 一第三絕緣層形成於該第二絕緣層上，及具有一與該第 二開口部相接通之第三開口部； 一電容器下部電極形成於該第一、第二及第三開口部之 表面上；以及 。一電容器上部電極經由一電容器介電膜而形成於該電容 器下部電極上， 其中，该開口部至少在其各個連結部位分別具有彼此不
C:\2D-OQDE\90-10\90121043.ptd
515088 五、發明說明（6) 同的直徑。 該電容器下部電極係 一開口部之導電層而電 該第一開口部包含該 名虫刻終止膜 口部包含該 名虫刻終止膜 經由一部份或實質上全部形成於第 性連接至該半導體基板。 第一絕緣膜及一形成於該第一線路 之表面上的 该弟—開 之表面上的 該製造具 步驟： 有一電容器 在一半導體基板上， 達該半導體基板之第一 在該第一開口部，形 體基板； 在該第一絕緣層上， 第二絕緣膜及一形成於該第二線路 〇 之半‘體裝置的方法，包含以下之 形成一包括_楚 pa ^ ^ 弟—線路及具有一直 開口 ” $ 1 ¥ 成—第—導電層電性連接至該半導 層； 在該第二 有在其連結 部； 在該第二 導電層； 形成一第三絕緣層， 在該第三絕緣層上， 有在其連結部位與該第 部； 絕緣層上， 部位與該第 形成一包括 第二線 路之第二絕緣 形成一與該第一 -開口部丄開部相接通並具 p之直偟不同的第二開口 開口部，形成一第二導 電層電性連接至該第一 係形成在該第二 形成一與該第 絕緣層上； 開°部之直徑= = 具
C:\2D-CQDE\90-10\90121043.ptd f 9頁
該第二導電層係形成而延 在形成第二導電層的步驟裡 伸至該第二絕緣層上。 在移除第，導電層的步驟裡，該第一導電層的一部份被 移除’並且該電容器下部電極係經由該第一導電層而 連接至該半導體基板。 、該製造具有一電容器之半導體裝置的方法，進一步包含 从自行校準之方式利用一形成於該第一線路之蝕刻終止膜 而形成該第一開口部之步驟。 該製造具有一電容器之半導體裝置的方法，進一步包含 以自行校準之方式利用一形成於該第二線路之蝕 而形成該第二開口部之步驟。 、止膜 圭具體例之詳細說明 [具體例1 ] 圖1A和1B係分別顯示根據本發明第一具體例之半導體裝 置 部伤之結構剖面圖及平面圖。將參照這些圖片解釋且 體例1。在這用於解釋各自具體例的圖式裡，相同的元件 編號係指示相同或相對應位置以便省略掉說明。 參考圖1A，閘極線路3係經由未圖示之閘極絕緣膜而於 半導體基板1上形成為第一線路。在該閘極線路3之上表面
C:\2D-CQDE\90-10\9012I043.ptd 第10頁 五、發明說明（8) ' ------ ^ =表面^分別形成一氧化石夕膜5及一氮化物側壁膜7。 ’在《氧化物膜5上，形成—鍅刻終止膜9。在該間極 各3上，一具有開口部13直達該半導體基板}之絕緣膜1;1 係經由這些絕緣膜而形成為第一絕緣層。 該第一開口部13以導電層15和16充填。該導電層15係完 全f進該開口部13，並且電性連接一覆蓋位元線路25至該 半導體基板1。另一方面，該導電層丨6係不完全嵌進該開 口部1 3，並且電性連接一覆蓋電容器5 9至該半導體基板 1 ° 在該絕緣膜11上，一中間層絕緣膜21係形成為包括係為 第二線路之位元線路2 5的第二絕緣層。該位元線路2 5在中 間層絕緣膜21内形成並且嵌進直達導電層15之開口部23， 以便該位元線路2 5經由該導電層1 5而電性連接至半導體義 板1。蝕刻終止膜27和31係形成在該位元線路25的上表面& 上，並且作為蝕刻終止膜的氮化物側壁膜29更進一步地形 成於該位元線路2 5的側壁上。 在該中間層絕緣膜2 1，形成一第二開口部3 5，其經由位 元線路25間通過並與第^一開口部13相接通。該第二開口部 3 5係形成為至少在其與該第一開口部1 3連結的部位具有不 同的直徑。在圖1裡，係顯示該第二開口部3 5具有較該第 一開口部13為小的直徑。 在該中間層絕緣膜2 1上，一中間層絕緣膜3 9係形成為第 三絕緣膜。在該中間層絕緣膜3 9，一為圓柱形之第三開口 部4 3係形成與該第二開口部3 5相接通。該圓柱形開口部4 3
C:\2D-C0DE\90-10\90121043.ptd m Μ
第11頁 515088 —一· 丨· 丨 五、發明說明（9) :系形成為至少在其與該開口部35連結的部位具有不同 =二在圖1裡，係顯示該開口部43具有較該開口部35為 的直徑。 在該第一開口部1 3、第-pq ”C 0 ^外、耸兩 弟-開口部35和第三開口部43以及 在該導電膜16上，一包含有雷六突π* Lro _ 久 责睹u * 3 ’冤今夯下部電極52、電容器介 電膜54及電容器上部電極56遠病& β 丨 ^ β ± 1电位連續堆®的電容器59係形成Α 沿者其表面延伸。 /从馬 根據第一具體例之半導體裝置係如 參考圖2至15顯示一製造程戽夕立丨上所这之、、、口構 述之製造該半導體裝置之方法。口面圖’將予以解釋上 百先，參考圖2，在該由矽所製成之半 用氧化物膜5作為硬遮罩，而形成 & 土反上，使 路3等物。之後，在閉極線路石夕所製成之閉極線 具有厚度30毫微米的氮化物側壁膜7。膜5的側壁上形成 在該半導體基板1上藉由CVD法連浐形士户 成之具有厚度15毫微米的蝕刻終止二'成由氮化物膜所製 磷-七61^3-〇1'1:11〇-矽酸鹽）氧化物膜所制1乂及由卯丁£：〇8(硼-毫微米的絕緣膜1 1。在所得結果的芙^成之具有厚度5 00 有預定圖案的光阻膜71。 、土反表面上’形成一具 參考圖3，使用該光阻膜7 1作為光罩 〜 用ΟΛ/ΧΗ^/ —氧化碳/氬之混合、氣體餘藉^由乾式蝕刻使 供一選定比例4 0或以上至該覆蓋餘列終刻遠絕緣膜11以提 提供選定比例5左右至該半導體基板^ ^止膜9。之後，在 終止膜9以曝光該半導體基板1， 2條件下蝕刻該蝕刻 囚而形成Ύ f第一開口部 C:\2D-CODE\90-10\90]21043.ptd $ 12頁 五、發明說明（10) 13 〇 在此情況下，由於齡— a w 1的曝光表面上$ &、1式刻，一修飾層在該半導體基板 氬之混合氣體的乾式㈣倏飾//，對乳化物膜使叫/氧/ 1 〇毫彳+ / 八 下措由蝕刻該半導體基板 毛倣木左右的厚度而去除。 該ί阻膜71在開口部已經形成之後去除。 "ΙΪΓ，；上雜碟非結晶形石夕膜藉由cvd法而在絕緣膜 膜获ίί, 進開口部13之内。之後，該非結晶形石夕 ::土二!術或CMP(化學機械拋光)技術而嵌進該各 弟開口部1 3内，從而形成導電層1 5和丨6。 山，考圖5，一由TE0S或BPTE〇s製成之具有厚度1〇()至3⑽ 笔彳政米的絕緣膜18藉由CVD法而在該絕緣膜丨丨上形成。然 後，在該絕緣膜18上，形成一具有預定圖案之光阻膜73。 使用该光阻膜73作為光罩，蝕刻該絕緣膜18以形成直達導 電層1 5之開口部2 3 〇 麥考圖6，該由鎢膜製成之位元線路2 5係在該絕緣膜} 8 上形成，因而使該線路2 5嵌進該開口部2 3。在該位元線路 2 5上，係形成該由氮化物膜製成之具有厚度5 〇毫微米至 2 0 0毫微米的蝕刻終止膜2 7。 該位元線路2 5可由導電膜譬如多矽代替鎢膜而製成。 參考圖7，一具有厚度5 0毫微米之氮化物膜係在該絕緣 膜1 8之整個表面上形成而覆蓋該位元線路2 5。該氮化物膜 接受使用一CFj/CHF3/氧/氬之混合氣體之非等方性乾式餘 刻，從而在該位元線路2 5之一側壁上形成一氮化物側壁膜
五、發明說明（11) 2 9。之後，一具有厚度丨〇 〇毫微米之蝕刻終止膜3 〇經詨 钱刻終止膜27及氮化物㈣膜29而在該位路，整個 表面上形成。 心正 J巧.，一由BPTE0S氧化物膜製成之絕緣膜20藉由⑽ 法而在该絕緣膜18上形成以便覆蓋該位元線路25。一且 預定圖案之光阻膜75係在該絕緣膜2〇上形成。之 你、 該光阻膜75作為光罩，藉由使用一氧化碳 體til方性乾式钱刻以自行校準的方式餘刻該 :·彖，，以k供一選定比例為40左右至該蝕刻終止膜 3。接者，使用該光阻膜75作為光罩，蝕刻該蝕刻線止膜 30以便在該位於位元線路25肩冑之氮化物膜之薄膜縮最 =化的情況下曝光該絕緣膜18之表面，從而形成一、開口部 參^圖9，接續以上的㈣，使用該光阻抓、 止膜3 0、以及氮化物膜側壁2 9作為光罩，藉由 』、、、 QFs/CIF2/ —氧化碳/氬之混合氣體之非二 = 自行校準的方式靖絕緣膜18，以曝= ; = 面，從而形成一開口部34。因此，該包括右 :5之表 口部3 4之第二開口部3 5係形成於該中間層絕^膜^。2及開 在此情況下，儘管在該導電層15之表面上因蝕 -修飾層，但在這個具體例裡，由於隨後將敘述的 >成 在此階段並不需要去除該修飾層。開口部35係形 t 在其與開口部13連結的部位具有與該開口部13不的/ 徑。在圖9裡，係顯示該開口部35之直徑具有較開口 515088 五、發明說明（12) 之直徑為小的直徑。 參考圖1 0，一摻雜磷非結晶形矽膜藉由CVD法而在絕緣 上形成，以便填塞開口部35。之後，該非結晶形矽膜 藉由背蝕刻技術或CMP技術而嵌進該開口部35内，從而形、 成一第二導電層37。 ^ 參考圖11，一由BPTE0S膜製成之具有厚度h5微来的絕 緣膜39藉由CVD法而在該絕緣膜20上形成。一具有預定圖 案之光阻膜77係在該絕緣膜39上形成。之後，使用該光阻 膜W作為光罩，藉由使用一一氧化碳/氬=混合 氣體之乾式蝕刻而形成一構成第三開口部之直達導電層37 之圓柱形開口部43。 ^ ，在此情況下，儘管在該導電層37之表面上因乾式蝕刻而 形成一修飾層，但在這個階段並不需要將其去除。 附帶一提，該開口部43係形成為至少在其與開口部35之 連結部位具有與該開口部35之直徑不同的直徑。在圖j i 裡，係顯示該開口部4 3之直徑具有較開口部3 5之直徑為小 的直徑。 。參考圖12，導電層37和導電層15係使用諸如加熱至約7〇 二C之水合氨水及氨水溶液的蝕刻溶液或等向乾式蝕刻經由 该絕緣膜39之開口部43而蝕刻開來。在此情況下，為了避 免該半導體基板1之表面曝光以及該半導體基被蝕刻溶 液所蝕刻，因而欲留下某特定量的導電層丨6。這是因為蝕 刻該半導體基板1可能損壞該半導體基板與後述之電容器 下部電極之間的導電穩定性。 °。
C:^2D'〇〇DE\90-10\90121043.ptd
J 丄 五、發明說明（13) 因此，為了以極高的精確度留下某特定量的導電層1 6， = 整該蝕刻溶液的溫度、濃度等等而使得蝕刻速率 及其均勻性穩定是重要的。 由於該導電層37和導電層1 5係藉由此蝕刻而去除，在以 上所描述的步驟裡，當形成開口部34時，並不需要去除在 :::15上產生的修飾層，以及當形成開口部43時，= 2導電層37上產生的修飾層。相反地，可以蝕刻 電層15，以便至少去除在其表面上產生的修飾層。 必須注意的是，隨著導電層丨5的蝕刻量增加，開口部^ 3 、^面積增加，使得將於隨後描述的電容器面積增加。 + ί考圖1 3 夕石夕膜$ 1、氧化物/氮化物膜5 3以及多石夕 =5在該導電層16的表面上，沿著開口部13、35及43的内 土以及在該絕緣膜3 9上連續形成而延伸。 #最後，再次參考圖1，該位於絕緣膜39上的多矽膜5ι、 氧化物/氮化物膜53以及多矽膜55係藉由CMP技術而去除。 口此，一包含有電容器下部電極52、電容器介電膜54以及 電容器上部電極56之電容器59形成而完成一半導體裝置。 附帶一提，該電容器59可藉由以下方法形成。 參考圖14，一具有預定圖案之光阻膜79在該多矽膜55上 形成以填塞開口部13、35及43。 *參考圖15，使用該光阻膜79作為光罩，連續蝕刻該多矽 膜51、氧化物/氮化物膜53以及多矽膜55。之後，去除該 光阻膜79以便形成該包含有電容器下部電極52、電容器 電膜54以及電容器上部電極56之電容器59。 °°
515088 五、發明說明（14) 如同以上所描述，根據本第一具體例，該電容器電極係 自形成習知之電容器的圓柱形開口部形成而向下接續，以 界定該至少在其連結部位具有彼此不同直徑的開口部，以 及沿著該開口部之表面延伸。因此，該電容器電極的表面 積增加，從而提供一種具有較大電容量的半導體裝置。 此外，可以改善當蝕刻開口部而產生之修飾層所導致的 不良接觸，從而提供一種能夠以極高產率製造該半導體裝 置的方法。 [具體例2 ] 底下將說明本發明之第二具體例。 圖1 6A和1 6B係分別顯示根據本發明之第二具體例之半導 體裝置部分的剖面圖及平面圖。 該根據第二具體例之半導體裝置不同於根據第一具體％ 者僅在於形成於絕緣膜3 9，其係為第三絕緣層，的開口部 具有不同的形狀。. 特別地，該開口部4 3，其係為第三開口部，具有圓枝带 開口部44及開口部46彼此相接通並具有不同的直經。如: 在第一具體例裡，該開口部4 3及開口部3 5，亦即，開D立 4 6及開口部3 5在其連結部位具有不同的直徑。在圖1 6裡F 係顯示該開口部46具有較開口部35之直徑為大的直徑。’ 參考圖1 7至2 1顯示製造過程之剖面圖，將予以解釋制皮 上述之半導體裝置的方法。 衣造 首先，根據第一具體例之圖2至9的步驟，該構件係於， 成開口部3 5之步驟而形成。 ”；形
515088 五、發明說明（15) 之上形 之光阻 參考圖1 7，一摻雜磷非結晶形矽膜3 6在絕緣膜2 〇 成，以便充填該開口部35，且之後一具有預定圖案 膜81係於其上形成。 ” 參考圖18，使用該光阻膜81作為光罩，蝕刻該石夕膜％ 從而形成一嵌進該開口部3 5且延伸至開口部2 〇之導雷爲 37。 s 參考圖19，一由BPTE0S氧化物膜製成且具有厚度j已微 米而為第三絕緣層之絕緣膜39藉由CVD法而在該絕^象膜2〇 上形成以便覆蓋該導電層37。一具有預定圖案之光阻膜U 係在戎絕緣膜3 9上形成。之後，使用該光阻膜口作為光 罩，蝕刻該絕緣膜3 9以形成一直達該導電層3 7之圓柱形 口部44。在這個步驟裡，儘管一因蝕刻而產生之修飾層2 該導電層37的表面上形成，如同在第一具體例裡一樣^兩 要在這個階段去除該修飾層。 * 參考® 20，該導電層37和導電層15係使用加熱至約7〇亡 之水合氨水及氨水溶液或使用蝕刻氣體之等向蝕刻經由該 絕緣膜3 9之開口部4 4而蝕刻開來。在此情況下，為了避免 該半導體基板1之表面曝光以及該半導體基板丨被蝕刻，因 而欲留下某特定量的導電層16。如同在第一具體例裡，$ 導電層15可被蝕刻以便去除在該導電層之表面建立的修: 層。開口部46係與去除導電層37的同時而形成。’ 參考圖21，一多矽膜51、氧化物/氮化物膜53以及多矽 膜55在該導電層16的表面上，沿著開口部13、35及43的内 壁以及在該絕緣膜39上連續形成而延伸。
、發明說明（16) "最後再大芩考圖16，該位於絕緣膜39上的多矽 氧化物/氣化物膜η今 y . 、61 ^Λ"CMP^^^^^ 電膜54以及電容器上部‘極56 電極52、電容器介 導體裝置。 谷為59形成而完成一半 在此案例中，如同第一且體 所形成的光阻以便填滿開= 的薄膜而形成一電容器。 尤卓’可飯刻掉不要 在這個方法裡，根據第二具體 開口部的表面面積可以進一步地增加厂^於=三絕緣層之 較大電容器之電容量之半導體裝置。攸而提供一能確保 [具體例3 ] 、 底下將說明本發明之第三具體例。 圖2 2 A和2 2 B係分別顯示根據本發明之一 體裝置部分的剖面圖及平面圖。 弟三具體例之半導 該根據第三具體例之半導體裝置不同於 者僅在於形成於絕緣膜21，其係為第二/根據第一具體例 具有均勻的圓柱形形狀。 '&緣層’的開口部 參考圖2 3至2 8，將予以解釋製造j 法。 34之半導體裝置的方 首先，根據第一具體例之圖2至5的+跟 ^ 5 _ 士 、土 、若 _ 1 5之開口部2 3在絕緣膜1 8上形成。 直達導電層 D 部23。 之上形成 之後，形成一位元線路2 5以填滿該開 參考圖2 3 ’ 一絕緣膜2 0在該絕緣膜1 8
C:\2D-C0DE\90-10\90121043.ptd 以便覆
五、發明說明（17) 具有預定圖案之光阻膜83在該絕緣膜 蓋該位元線路2 5 2 0之上形成。 參考圖24，使用該光阻膜 膜20及絕緣膜〗8，以形成」^作為光罩’連續蝕刻該絕緣 部13相接通之第二圓柱形開$元線路25通過且與開口 在此情況中，在第一且、D 〇 線路25的上表面及側表面㈣終止膜係在該位元 行校準的方式而形成。二，以致於該開口部35可以自 需要形成此類的钱刻終止膜。面’根據此具體w ’則並不 部結L第卩：中，該開°部35與開口 之ί:Γ電5層:Γ…35係填滿以摻雜磷非結晶形矽製成 該：:=之：^:3成9及：J有：定圖案之光阻膜77在 連、，只幵y成之後，使用該光阻膜77作為光 ^部=刻該絕緣膜39以形成一直達該導電層37之圓柱形開 參考圖27，該導電層37及導電層15係使用一諸如加熱至 、、’勺7 0 C之水合氨水及氨水溶液之姓刻溶液或等向乾式钱刻 經由該絕緣膜3 9之開口部4 3而蝕刻開來。在此情況下，為 了避免該半導體基板1之表面曝光以及該半導體基板1被蝕 刻，因而須留下某特定量的導電層1 6。 參考圖28，一多矽膜51、氧化物/氮化物膜53以及多石夕 C:\2D-CQDE\90-10\90121043.ptd 第20頁 515088 修正頁 案號 90121043 修正 曰 五、發明說明（18) 膜5 5在該導電層1 6的表面上，沿著開口部1 3、3 5及4 3的内 壁以及在該絕緣膜3 9上連續形成而延伸。 最後，再次參考圖2 2，該位於絕緣膜3 9上的多石夕膜5 1、 氧化物/氮化物膜53以及多矽膜55係藉由CMP法或背钱刻技 術而去除以形成一包含有電容器下部電極52、電容器介電 膜54以及電谷器上部電極56之電容器59。 因此，完成此根據第三具體例之半導體裝置。 根據第三具體例，由於該半導體裝置係藉由正 ^而沒有利用蝕刻終止膜，故可減少步驟數並改善生產衣 附帶一提，該開口部可為任何形狀而不限於 所提出者，只要該等開口部在其連結 右述具μ例 可。 百不同直徑即 雖然在以上的具體例裡，並沒有對電容哭 何處理，但仍可對其進行在;下邛電極做任 口，處理。…況下，可;力:以的表面上形 的電容量。 衣曲積以獲得較大 由以上敘述所建構出的本 根據本發明，ώy 5』乂 ^供M下之效果。 其連結部位具有不同=個絕緣層所形成之開口部至少 積，從而提供-種具有較；丄：：力::亥等開口部的表面 根據本發明，由於电谷1的半導體裝置。 在豆連姓却A 、^成在絕緣層之該箄戸气 …皮此不同直捏的線路。0:開：部包括具有 可增加該等開 90121043.ptc 第21頁 515088 年 號 90121043 年 月 曰 修正 处9· 2 修正頁 五、發明說明（19) 口部的表面積，從而提供一種具有較大電容量的半導體裝 置。 根據本發明， 體基板之間提供 根據本發明， 可獲得一種能夠在 連接之半 得一種具有進 根據本發明 得一種具有進 根據 半導體 因在導 導電層 根據 量的半 根據 接至半 置。 根據 可以獲 根據 可以獲 本發明， 具有進一 電層之間 一形成即 本發明， 導體裝置 本發明， 導體基板 本發明， 得一具有 本發明， 得一具有 穩定電性 由於該第 步增大之 由於該第 步增大之 可以獲得 步增大之 產生之修 被去除而 可以獲得 之方法。 由於該電 ，故可以 由於開口 更大之電 由於開口 更大之電 一開 電容 二開 電容 一種 電容 飾層 形成 一種 口部 量的 口部 量的 製造 量以 所造 開口 製造 電容 導體 的表 半導 的表 半導 半導 及優 成的 部。 具有 器下部電極和半導 面積增加，可以獲 體裝置。 面積增加，可以獲 體裝置。 體裝置之方法，該 異之可靠度，而無 不良接觸，因為該 進一步增大之電容 容器下部電極係經由導電層而連 獲得一電性上穩定的半導體裝 部的表面積係進一步地增加，故 容器電容量的半導體裝置。 部的表面積係進一步地增加，故 容器電容量的半導體裝置。
1111
90121043.ptc 第22頁 55p ：ΐ： :案號 90121043 修正 91 9. 2 8 修正頁 發明說明（20) 元件編號之說明 1 半 導 體 基 板 3 閘 極 線 路 5 氧 化 物 膜 7 氮 化 物 側 壁 膜 9 省虫 刻 終 止 膜 11 絕 緣 膜 13 開 V 部 15 導 電 層 16 導 電 層 18 絕 緣 膜 20 絕 緣 膜 21 中 間 層 絕 緣 膜 23 開 V 部 25 位 元 線 路 27 名虫 刻 終 止 膜 29 氮 化 物 侧 壁 膜 30 1虫 刻 終 止 膜 31 刻 終 止 膜 32 開 V 部 34 開 V 部 35 開 Ό 部 36 摻 雜 磷 非 結 晶
90121043.ptc 第23頁 515088 五、發明說明（21) 37 導 電 層 39 中 間 層 絕 緣 膜 43 開 V 部 44 開 口 部 46 開 D 部 51 多 矽 膜 52 電 容 器 下 部 電極 53 氧 化 物/氮化物膜 54 電 容 器 介 電 膜 55 多 矽 膜 56 電 容 器 上 部 電極 59 電 容 器 71 光 阻 膜 73 光 阻 膜 75 光 阻 膜 77 光 阻 膜 79 光 阻 膜 81 光 阻 膜 83 光 阻 膜 101 半 導 體 基 板 103 閘 極 線 路 105 氧 化 物 膜 107 氮 化 物 膜 側 壁 111 絕 緣 膜
C:\2D-CODE\90-10\90121043.ptd 第24頁 515088 五、發明說明（22) 113 開口部 115 導電層 116 導電層 118 絕緣膜 120 絕緣膜 121 中間層絕緣膜 123 開口部 125 位元線路 135 開口部 137 導電層 139 中間層絕緣膜 143 開口部 151 聚矽膜 152 電容器下部電極 153 氧化物/氮化物膜 154 電容器介電膜 15 5 聚碎膜 15 6 電容器上部電極 159 電容器 173 光阻膜 177 光阻膜 183 光阻膜
C:\2D-C0DE\90-10\90121043.ptd 第25頁 515088 圖式簡單說明 圖1 A、B係本發明第一具體例之半導體裝置的剖面圖。 圖2係製造本發明第一具體例之半導體裝置之其中一個 步驟的剖面圖。 圖3係製造本發明第一具體例之半導體裝置之其中一個 步驟的剖面圖。 圖4係製造本發明第一具體例之半導體裝置之其中一個 步驟的剖面圖。 圖5係製造本發明第一具體例之半導體裝置之其中一個 步驟的剖面圖。 圖6係製造本發明第一具體例之半導體裝置之其中一個 步驟的剖面圖。 圖7係製造本發明第一具體例之半導體裝置之其中一個 步驟的剖面圖。 圖8係製造本發明第一具體例之半導體裝置之其中一個 步驟的剖面圖。 圖9係製造本發明第一具體例之半導體裝置之其中一個 步驟的剖面圖。 圖1 0係製造本發明第一具體例之半導體裝置之其中一個 步驟的剖面圖。 圖11係製造本發明第一具體例之半導體裝置之其中一個 步驟的剖面圖。 圖1 2係製造本發明第一具體例之半導體裝置之其中一個 步驟的剖面圖。 圖1 3係製造本發明第一具體例之半導體裝置之其中一個
III
II
S
II C:\2D-CODE\9(M0\90121043.ptd 第26頁 515088 圖式簡單說明 步驟的剖面圖。 圖1 4係製造本發明第一具體例之半導體裝置之其中一個 步驟的剖面圖。 圖1 5係製造本發明第一具體例之半導體裝置之其中一個 步驟的剖面圖。 圖1 6A、B係本發明第二具體例之半導體裝置的剖面圖。 圖1 7係製造本發明第二具體例之半導體裝置之其中一個 步驟的剖面圖。 圖1 8係製造本發明第二具體例之半導體裝置之其中一個 步驟的剖面圖。 圖1 9係製造本發明第二具體例之半導體裝置之其中一個 步驟的剖面圖。 圖2 0係製造本發明第二具體例之半導體裝置之其中一個 步驟的剖面圖。 圖2 1係製造本發明第二具體例之半導體裝置之其中一個 步驟的剖面圖。 圖2 2 A、B係本發明第三具體例之半導體裝置的剖面圖。 圖2 3係製造本發明第三具體例之半導體裝置之其中一個 步驟的剖面圖。 圖24係製造本發明第三具體例之半導體裝置之其中一個 步驟的剖面圖。 圖25係製造本發明第三具體例之半導體裝置之其中一個 步驟的剖面圖。 圖2 6係製造本發明第三具體例之半導體裝置之其中一個
C:\2D-CQDE\90-10\90121043.ptd 第27頁 515088 圖式簡單說明 步驟的剖面圖。 圖2 7係製造本發明第三具體例之半導體裝置之其中一個 步驟的剖面圖。 圖2 8係製造本發明第三具體例之半導體裝置之其中一個 步驟的剖面圖。 圖2 9 A、B係習知之半導體裝置的剖面圖。 圖3 0係製造習知之半導體裝置之其中一個步驟的剖面 圖。 圖3 1係製造習知之半導體裝置之其中一個步驟的剖面 圖。 圖3 2係製造習知之半導體裝置之其中一個步驟的剖面 圖。 圖3 3係製造習知之半導體裝置之其中一個步驟的剖面 圖。 圖3 4係製造習知之半導體裝置之其中一個步驟的剖面 圖。 圖3 5係製造習知之半導體裝置之其中一個步驟的剖面 圖。 圖3 6係製造習知之半導體裝置之其中一個步驟的剖面 圖。 圖37係製造習知之半導體裝置之其中一個步驟的剖面 圖。 圖38係製造習知之半導體裝置之其中一個步驟的剖面 圖0
C:\2D-CODE\90-10\90121043.ptd 第28頁

Claims (1)

  1. 515088 申請專利範圍 1 · 一種具 一半導體 多數個絕 多數個開 彼此相接通 不同的直徑 一導電層 層之最底層 性連接至該 一電容器 開口部之表 一電容器 容器下部電 2 · —種具 一半導體 有電容器之半導體裝置，其包含： 基板， 緣層形成在該半導體基板上； 口部在该各個絕緣層裡形成，以便在連結部位 ，該多數個開口部至少在其各個連結部位具有 j ，部伤地或貫質上全部地形成於該多數個絕緣 的開口 °卩而與该半導體基板接觸，該導電層電 半導體基板； s 下部電極’沿著形成於該各個絕緣層之多數個 面及該導電層上形成而延伸；以及 上部電極，經由一電容器絕緣膜而形成於該電 極之上。 有電容器之半導體裝置，其包含： 基板； 一第一絕緣層形成於該半導體基板上，該第一絕緣層包 括一第一線路及界定一直達該半導體基板之第一開口部· 一第二絕緣層形成於該第一絕緣層上，該第-绍緣:丄 咕 次乐一絕緣層包 括一第—線路及界定一與該第一開口部在第一纟士 接通之第二開口部； 連、、、“位相 弟二絕緣層形成於該第二絕緣層上，且該第二纟力纟矣 界定一與該第二開口部在第二連結部位相接 ^ ㈢ 部； 坎通之弟二開口 -電容器下部電極形成於該第-、第二及第三開口部之
    515088 六、申請專利範圍 表面上；以及 一電容器上部電極經由一電容器介電膜而形成於該電容 器下部電極之上， 其中，該各個開口部至少分別在第一連結部位及第二連 結部位具有不同的直徑。 3. 如申請專利範圍第2項之半導體裝置，其中，該電容 器下部電極係經由一部份或實質上全部形成於該第一開口 部之導電層而電性連接至該半導體基板。 4. 如申請專利範圍第2項之半導體裝置，其中，該第一 開口部係由該第一絕緣層與一形成於該第一線路之表面上 的#刻終止膜所界定。 5. 如申請專利範圍第2項之半導體裝置，其中，該第二 開口部係由該第二絕緣層與一形成於該第二線路之表面上 的钱刻終止膜所界定。 6. —種製造具有電容器之半導體裝置之方法，其包含以 下步驟： 在一半導體基板上，形成一包括一第一線路及具有一直 達該半導體基板之第一開口部的第一絕緣層； 在該第一開口部，形成一第一導電層電性連接至該半導 體基板， 在該第一絕緣層上，形成一包括一第二線路之第二絕緣 層； 在該第二絕緣層上，形成一與該第一開口部在第一連結 部位相接通並具有至少在該第一連結部位與該第一開口部
    C:\2D-mDE\90-10\90121043.ptd 第30頁 ^15088 、、申請專利範圍 之直徑不同的第 開口部 …口 π ， 该第二開口部，形成 二 _電層； ¥電層電性連接至該第一 第三絕緣層在該第二 在该第三絕緣層上， θ上， =相接通並具有至少在該第：：：：：：部在第二連結 之直倥不同的第三開口部； 、，°。卩位與該第二開口部 經由該第三開口部，至 :該第-、第二及第三開“：：：導電層； 下=極電性連接至該半導體基板表=，形成一電容器 雷Ϊ该電容器下部電極上，經由及 電各器上部電極。 電各器介電膜而形成一 7·如申請專利範圍第6項之方 蛉電層的步驟裡，該第 "中，在形成該第二 緣層上。 以層係形成而延伸至該第二絕 8·如申請專利範圍第6項之方 導電層的步驟裡，該第一導&，其中，在移除該第二 =成該電容器下部電極的步；裡-：份被移除；以及 經〇由該第一導電層而形成為電性Ϊ技该電容器下部電極係 9.如申請專利範圍第7項之運接至該半導體基板。 導電層的步驟裡，帛第一導在，其中，在移除該第二 在形成該電容器下部電極的步驟钿部份被移除；以及 經由該第一導電層而形成為姓該電容器下部電極係 1〇.如申請專利範圍第6項之:J接至該半導體基板。 __—___ '，其中，該第一開口部
    C:\2D-C0DE\90-10\90121043.ptd 第31頁 515088 六、申請專利範圍 係以自行校準之方式利用一形成於該第一線路之蝕刻終止 膜而形成。 11.如申請專利範圍第7項之方法，其中，該第一開口部 係以自行校準之方式利用一形成於該第一線路之蝕刻終止 膜而形成。 1 2.如申請專利範圍第1 0項之方法，其中，該第二開口 部係以自行校準之方式利用一形成於該第二線路之蝕刻終 止膜而形成。 1 3.如申請專利範圍第11項之方法，其中，該第二開口 部係以自行校準之方式利用一形成於該第二線路之蝕刻終 止膜而形成。
    C:\2D-GODE\90-10\90121043.ptd 第32頁
TW090121043A 2000-08-28 2001-08-27 Semiconductor device and method of manufacturing the same TW515088B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000256964A JP2002076297A (ja) 2000-08-28 2000-08-28 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW515088B true TW515088B (en) 2002-12-21

Family

ID=18745497

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090121043A TW515088B (en) 2000-08-28 2001-08-27 Semiconductor device and method of manufacturing the same

Country Status (4)

Country Link
US (1) US6583461B2 (zh)
JP (1) JP2002076297A (zh)
KR (1) KR20020018025A (zh)
TW (1) TW515088B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100388682B1 (ko) 2001-03-03 2003-06-25 삼성전자주식회사 반도체 메모리 장치의 스토리지 전극층 및 그 형성방법
KR100434496B1 (ko) * 2001-12-11 2004-06-05 삼성전자주식회사 단일 실린더 스택형 커패시터 및 이중 몰드를 이용한 제조방법
GB2386471B (en) 2001-12-11 2004-04-07 Samsung Electronics Co Ltd A method for fabricating a one-cylinder stack capacitor
KR100448719B1 (ko) * 2002-10-18 2004-09-13 삼성전자주식회사 다마신공정을 이용한 반도체 장치 및 그의 제조방법
DE10248722A1 (de) * 2002-10-18 2004-05-06 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Kondensator und Herstellungsverfahren
JP2004207426A (ja) * 2002-12-25 2004-07-22 Renesas Technology Corp 半導体装置
KR100546936B1 (ko) * 2004-10-21 2006-01-26 주식회사 하이닉스반도체 반도체 메모리 소자의 금속배선 형성방법
TWI492339B (zh) * 2009-06-01 2015-07-11 Shinetsu Chemical Co A dam material composition for a bottom layer filler material for a multilayer semiconductor device, and a manufacturing method of a multilayer semiconductor device using the dam material composition
US8236645B1 (en) * 2011-02-07 2012-08-07 GlobalFoundries, Inc. Integrated circuits having place-efficient capacitors and methods for fabricating the same
US9825040B2 (en) * 2013-12-31 2017-11-21 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement with capacitor and method of fabricating the same
KR20200050699A (ko) 2018-11-02 2020-05-12 삼성전자주식회사 하이브리드 구조의 커패시터를 갖는 반도체 소자

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2741857B2 (ja) 1987-05-11 1998-04-22 株式会社日立製作所 半導体記憶装置
JPH10256504A (ja) 1997-03-14 1998-09-25 Fujitsu Ltd 半導体装置及びその製造方法
TW359868B (en) * 1997-08-21 1999-06-01 United Microelectronics Corp DRAM capacitors and production process therefor
US6187624B1 (en) * 1999-06-04 2001-02-13 Taiwan Semiconductor Manufacturing Company Method for making closely spaced capacitors with reduced parasitic capacitance on a dynamic random access memory (DRAM) device

Also Published As

Publication number Publication date
US6583461B2 (en) 2003-06-24
JP2002076297A (ja) 2002-03-15
KR20020018025A (ko) 2002-03-07
US20020028553A1 (en) 2002-03-07

Similar Documents

Publication Publication Date Title
US7575693B2 (en) Method of aligning nanotubes and wires with an etched feature
KR100363710B1 (ko) 셀프-얼라인 콘택 구조를 갖는 반도체 장치 및 그 제조방법
TW200414307A (en) Semiconductor device and method of manufacturing the same
TW200405476A (en) Method of fabricating 1T1R resistive memory array
TW515088B (en) Semiconductor device and method of manufacturing the same
TW432691B (en) Method for forming a DRAM capacitor and capacitor made thereby
TW463368B (en) Semiconductor memory device and method of producing same
CN109494192A (zh) 半导体元件以及其制作方法
JP2004140361A (ja) ダマシーン工程を利用した半導体装置及びその製造方法
TW407343B (en) A semiconductor device having an improved interlayer conductor connections and a manufacturing method thereof
TW409357B (en) Method for manufacturing semiconductor device
JP3569168B2 (ja) 半導体装置の製造方法
JP2003249572A (ja) 半導体装置の製造方法及び半導体装置
TW544849B (en) Method for manufacturing semiconductor device
TWI253119B (en) Method for forming metal contact in semiconductor device
KR100399071B1 (ko) 캐패시터의 제조 방법
TW589717B (en) Semiconductor device and method of fabricating the same
JP4085648B2 (ja) 半導体装置の製造方法
KR100364818B1 (ko) 반도체 소자의 제조 방법
CN110875426B (zh) 纳米管随机存储器及其形成方法
TWI641096B (zh) 接觸開口結構與製作方法及其應用
JPH09223735A (ja) 半導体装置のコンタクト開孔方法
KR20040001227A (ko) 캐패시터 형성 방법
TW565883B (en) Method for forming a semiconductor gate
TW200408001A (en) Method of manufacturing semiconductor devices

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees