TW515064B - Semiconductor device and its manufacturing method, circuit board and electronic machine - Google Patents

Semiconductor device and its manufacturing method, circuit board and electronic machine Download PDF

Info

Publication number
TW515064B
TW515064B TW090106899A TW90106899A TW515064B TW 515064 B TW515064 B TW 515064B TW 090106899 A TW090106899 A TW 090106899A TW 90106899 A TW90106899 A TW 90106899A TW 515064 B TW515064 B TW 515064B
Authority
TW
Taiwan
Prior art keywords
resin layer
semiconductor device
wiring
external terminal
manufacturing
Prior art date
Application number
TW090106899A
Other languages
English (en)
Inventor
Keiji Kuwabara
Terunao Hanaoka
Haruki Ito
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Application granted granted Critical
Publication of TW515064B publication Critical patent/TW515064B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02321—Reworking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05184—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05671—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05684—Tungsten [W] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125—Reinforcing structures
    • H01L2224/10126—Bump collar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

515064 A7 _ B7 五、發明説明（]) 〔技術領域〕 本發明係關於半導體裝置及其製造方法，電路基板以 及電子機器。 〔.背景技術〕 右女追尤丰導體裝置之尚密度封裝，則以裸晶（bare chip )封裝爲理想。然而，裸晶之晶質保證不易，處理也 難。於是，有人開發了應用晶片尺寸封裝（簡稱C S P， Chip Scale/Size Package )之半導體裝置。 尤其近來，以晶片級製造之所謂晶片級C S p較受注 目。晶片級C S P具有樹脂層，而以晶片單位形成設有再 配線之多個半導體元件，然後切斷成每一半導體元件而形 成半導體裝置。 但是，此對被切割之半導體裝置之端部有缺口，因此 ，有時樹脂層會由半導體元件之界面剝離。 〔發明之揭示〕 本發明係用於解決此問題者，其目的在提供一種可靠 性高之半導體裝置及其製造方法，電路基板及電子機器。 (1 )本發明之半導體裝置之製造方法係在具有電極 之多個半導體兀件之集合體上形成多層樹脂層，與上述各 半導體元件之電極電連接之配線，以及電連接於上述配線 之外界端子，並含有切斷上述集合體之工程；其特徵爲： 上述多層樹脂層之中至少一樹脂層被形成於避開上述 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 -4- 515064 經濟部智慧射產局員工消費合作社印製 A7 B7 _五、發明説明（2 ) 集合體之切斷區域之處。 依據本發明，事先將至少一樹脂層避開集合體之切斷 區域而形成並切斷集合體。藉此，可抑制半導體裝置端部 之缺口並防止半導體裝置之樹脂層之剝離。 (2 )在該半導體裝置之製造方法中， 也可以將上述至少一樹脂層以噴墨方式或印刷方式形 成之。 _ 藉此，可以更簡單地避開切斷區域形成至少一樹脂層 〇 (3 )在該半導體裝置之製造方法中， 也可以將上述至少一樹脂層事先製作圖案以形成另一 構件，再複製至上述集合體來形成。 藉此，可以更簡單地避開切斷區域形成至少一樹脂層 0 (4)在該半導體裝置之製造方法中， 也可以在上述切斷區域至少設置一由排拒樹脂層之成 分所構成之材料，並使上述至少一樹脂層被上述材料所排 拒。 如此一來，可以確實將至少一樹脂層由切斷區域去除 〇 (5 )在該半導體裝置之製造方法中， 上述至少一樹脂層係由感光性材料所構成， 也可以將上述至少一樹脂層曝光並去除上述切斷區域 之部分來形成。 ¥紙張尺度適用中國^家標準（〇\5)八4規格（210/197公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 -5- 515064 A7 B7 五、發明説明（3 ) 藉此，可以在例如既有之工程簡單地形成至少一層樹 脂層。 (6) 在該半導體裝置之製造方法中， 上述多層樹脂層包含上述配線下面之第1樹脂層以及 上述配線上面之第2樹脂層， 在形成上述樹脂層之工程中，至少可以將上述第1樹 脂層形成於避開上述集合體之切斷區域之處。 如此一來，形成於配線下面之第1樹脂層可避開切斷 區域形成。例如對於要將第1樹脂層形成較厚時有效。 (7) 在該半導體裝置之製造方法中， 在上述樹脂層之形成工程中，也可以將上述第2樹脂 層避開集合體之切斷區域形成之。 (8) 在該半導體裝置之製造方法中， 在上述樹脂層之形成工程中，也可以於將上述第2樹 脂層之至少最上層設成覆蓋上述外界端子及切斷區域處， 切除一部分並至少露出上述外界端子之前端部，同時去除 上述切斷區域之部分。 如此一來，可以現有之工程數由切斷區域去除第2樹 脂層。 (9) 在該半導體之製造方法中， 也可以在形成上述樹脂層之工程中，將上述第2樹脂 層形成多數層，並將上述多數層之中至少最上層形成覆蓋 上述集合體之切斷區域。 如此一來，即可抑制切斷時半導體元件之端部發生缺 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁)
、1T -^91. 經濟部智慧財產局員工消費合作社印製 -6 - 515064 A7 B7 五、發明説明（4) 口，以及抑制缺口之進行，有效防止樹脂層之剝離。 (1 0 )在該半導體之製造方法中， 上述多層樹脂層包含上述配線下面之第1樹脂層，及 上述配線上面之第2樹脂層， .也可以在形成上述樹脂層之工程中，至少將上述第2 樹脂層避開上述集合體之切斷區域形成。 如此一來，即將形成於配線上面之第2樹脂層避開切 斷區域而形成之。例如，對於要將第2樹脂層形成較厚之 情形有其效果。 (11)在該半導體之製造方法中， 上述第2樹脂層之熱膨脹係數可以大於上述第1樹脂 層。 因此，可以有效地緩和熱應力（heat stress )。 (1 2)在該半導體之製造方法中， 也可以在形成上述樹脂層之工程中，使上述第2樹脂 層露出上述外界端子之一部分來形成，俾由上述外界端子 之第2樹脂層露出之部分比上述外界端子之配線之接合部 在平面看來變小。 如此一來，藉由擴大第2樹脂層之外界端子之接觸面 積，即可進一步有效緩和應力。 (1 3 )在該半導體裝置之製造方法中， 以多層形成上述第2樹脂層，且 在形成上述樹脂層之工程中，避開在上述配線形成外 界端子之區域形成上述第2樹脂層之最下層，並且. 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 Φ. 經濟部智慧財產局員工消費合作社印製 -7- 515064 A7 B7 五、發明説明（5 ) 在形成上述外界之工程中，也可以將上述外部端子形 成於由上述配線之第2樹脂層露出之部分。 (請先閲讀背面之注意事項再填寫本頁) 如此一來，可以更簡單地設置外界端子。 (1 4 )在該半導體裝置之製造方法中， .在上述每一半導體元件形成有多個上述電極， 在形成上述樹脂層之工程中，也可以在比上述半導體 元件之電極更內側之區域形成上述第1樹脂層。 如此一來，即可以避開切斷區域設置第1樹脂層。另 外，藉由縮小第1樹脂層之面積，即使半導體元件與第1 樹脂層之熱膨脹係數多少有差異時，也可以有效地緩和施 加於外界端子之應力。 (1 5 )本發明之半導體裝置係由上述半導體裝置之 製造方法所製造。 (1 6 )本發明之半導體裝置包含： 具有電極之半導體晶片， 電連接於上述半導體晶片之上述電極之配線， 設成電連接於上述配線之外界端子，以及 經濟部智慧財產局員工消費合作社印製 設置於形成有上述半導體晶片之電極之面的多個樹脂 層； 上述多個樹脂層之中至少一樹脂層，其平面形狀之外 周位於比上述半導體晶片之外周更內側。 依據本發明，至少一樹脂層之平面形狀之外周位於比 被切斷之半導體元件之外周更內側。亦即，在多個樹脂層 中至少一樹脂層係避開半導體元件之端部而形成。如此一 本紙張尺度適用中國國家標準（CNS ) A4規格（210X29?公釐） -8- 515064 A7 _____B7 _ 五、發明説明（6 ) 來，即可防止樹脂層由切斷面之剝離。 (17)在該半導體裝置中， 上述至少一樹脂層也可以形成於上述配線下面。 (1 8 )在該半導體裝置中， 上述半導體晶片具有多個上述電極， 上述至少一樹脂層也可以形成在平面看來位於比上述 半導體晶片之電極更內側之區域。 如此一來，因爲樹脂層之面積小，所以即使半導體晶 片與樹脂層之熱膨脹係數多少有差異，也可以有效緩和施 加於外界端子之反應。 (1 9 )在該半導體裝置中， 上述多層樹脂層含有樹脂層俾在上述配線上面覆蓋上 述外界端子之根部周圍， 上述外界端子之一部分也可以露出以便由上述外界端 子之樹脂層露出之部分比與上述外界端子之配線之接合部 在平面看來變小。 如此一來，藉由擴大在樹脂層之外界端子之接觸面積 ，即可進一步有效緩和應力。 (2 0 )本發明之電路基板載置著上述半導體裝置。 (2 1 )本發明之電子機器具有上述半導體裝置。 圖式之簡單說明 第1圖係用於說明本發明之第1實施形態之半導體裝 置之圖。 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） — I---------- (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部智慧財產局員工消費合作社印製 -9- 515064 A7 _ B7 五、發明説明（7 ) 第2圖係用於說明本發明之第1實施形態之半導體裝 置之製造方法之圖。 (請先閲讀背面之注意事項再填寫本頁) 第3圖係用於說明本發明之第1實施形態之半導體裝 置之製造方法之圖。 第4圖係用於說明本發明之第1實施形態之半導體裝 置之製造方法之圖。 第5圖係用於說明本發明之第1實施形態之半導體裝 置之製造方法之圖。 第6圖係用於說明本發明之第1實施形態之半導體裝 置之製造方法之圖。 第7圖係用於說明本發明之第1實施形態之半導體裝 置之製造方法之圖。 第8圖係用於說明本發明之第1實施形態之半導體裝 置之製造方法之圖。 第9圖係用於說明本發明之第1實施形態之半導體裝 置之製造方法之第1變形例之圖。 經濟部智慧財產局員工消費合作社印製 第1 0圖係用於說明本發明之第1實施形態之半導體 裝置之製造方法之第2變形例之圖。 第1 1圖係用於說明本發明之第1實施形態之半導體 裝置之製造方法之第3變形例之圖。 第1 2圖係用於說明本發明之第1實施形態之半導體 裝置及其製造方法之第4變形例之圖。 第1 3圖係用於說明本發明之第2實施形態之半導體 裝置及其製造方法之第4變形例之圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -10- Μ 5064 Α7 --^_— Β7 _ _ 五、發明説明（8 ) 第1 4圖係用於說明本發明之第2實施形態之半導體 裝置之圖。 (請先閲讀背面之注意事項再填寫本頁} 第1 5圖係表示本發明之第2實施形態之變形例之半 導體裝置及其製造方法之圖。 第1 6圖係用於說明本發明之第3實施形態之半導體 裝置及其製造方法之圖。 第1 7圖係用於說明本發明之第3實施形態之半導體 裝置之圖。 第1 8圖係表示本發明之第3實施形態之變形例之半 導體裝置及其製造方法之圖。 第1 9圖係表示封裝有本實施形態之半導體裝置之電 路基板之圖。 第2 0圖係表示具有本實施形態之半導體裝置之電子 機器之圖。 第21圖係表示具有本實施形態之半導體裝置之電子 機器之圖。 經濟部智慧財產局員工消費合作社印製 〔符號之說明〕 1 〇… …集 合 體， 1 2 … …半 導 體元 1 4 · · · …電 極 j 1 6… …純 化 膜， 2 0… …配 線 5 2 2… …表 面 部， 本紙張尺度適用中.國國家標準（CNS ) Α4規格（210Χ297公釐） -11 - 515064 A7 B7 五、發明説明（9 ) 外界端子， 第1樹脂層， 開口部， 3 0 4〇 4 2 4 4 5〇 5 2 5 46 0 6 2 孔， 最下層 開口部 孔， 最上層 開口部 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 7 0 ..... •切 斷 區 域 ， 1 0 0 ·· •… 第 2 樹 脂 層 1 〇 2 ·. 第 2 樹 脂 層 1 〇 4 .· .... 第 2 樹 脂 層 1 1 4 ·· •… 材料 ， 1 6 0 ·· • · · · 最 上 層 ， 2 2 〇·· •… 配 線 5 2 2 2 ·· .... 表 面 部 ， 2 4 〇·· 第 1 樹 脂 層 2 5 0 ·· • · · · 最 下 層 y 3 4 0 ·· .... 第 1 樹 脂 層 實施發明之最佳形態 以下要參照圖式說明本發明之最佳實施形態。但是， 本發明並非侷限於下面之實施形態。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -12 515064 A7 B7 五、發明説明（10) (第1實施形態） (請先閱讀背面之注意事項再填寫本頁) 第1圖係用於說明第1實施形態之半導體裝置之圖。 弟2 Q至弟1 2圖係用於g兌明本實施形態之半導體裝置之 製造方法之圖。 本貫施形態之半導體裝置之製造方法係在集合體1 〇 形成配線2 0，外界端子3 0以及多層樹脂層。集合體 1 〇具有多個半導體元件1 2。集合體1 〇也可以爲矽晶 片（silicon wafer )。在各半導體元件ι2形成著多個電 極1 4。藉由將集合體1 〇切斷成個別之半導體元件1 2 ，即可將半導體元件1 2做爲半導體晶片。第1圖係詳細 表示含有切割成個別半導體元件1 2之前之集合體1 〇之 半導體裝置集合體之圖。 經濟部智慧財產局員工消費合作社印製 本實施形態之半導體裝置係將第1圖所示之半導體裝 置切割而成者。半導體裝置1包含各個半導體元件（半導 體晶片）1 2，配線2 0，外界端子3 0 ,以及多層樹脂 層（第1圖中爲第1樹脂層40與第2樹脂層100)。 而且，在多層樹脂層之中至少一層樹脂層（第1圖中爲全 部樹脂層）係避開半導體元件1 2之端部而形成。半導體 裝置1因爲其封裝尺寸大約等於半導體晶片，所以可依 C S P分類，或可謂具有緩和應力之功能之倒裝晶片。 半導體元件1 2在一面（有效面）形成有多個電極 1 4。多個電極1 4在半導體元件1 2之平面形狀爲矩形 (正方形或長方形）時，至少沿著一邊（含相對之一邊或 本紙張尺度適用中.國國家標準（CNS ) A4規格（210 X 297公釐） 13- 515064 A7 B7 五、發明説明（11) (請先閲讀背面之注意事項再填寫本頁) 所有邊）形成。或也可以在半導體元件1 2之一邊之面中 央形成多個電極1 4。在半導體元件1 2 ,避開電極1 4 ，形成氮化矽（S i N ),氧化矽（S i〇2 )，氧化鎂等 之鈍化膜（p a s s i v a t i ο n f i 1 m ) 1 6。鈍化膜1 6爲電氣絕 緣膜。鈍化膜1 6與本實施形態之多層樹脂層不同，也可 以用樹脂以外之材料形成。鈍化膜1 6也可以避開電極 1 4之至少電極1 4之一部分而形成於半導體元件1 2之 全面。 配線2 0係在半導體元件1 2之電極1 4所形成之面 ，而電連接到電極1 4。配線2 0大多由多層所構成。例 如，可以層合銅（Cu)，鉻（Cr)，鈦（T i)，鎳 (N i )，鈦鎢（T i W )，金（A u )，鋁（A 1 ), 鎳釩（N i V )，鎢（W )之任一種以形成配線2 0。在 電極1 4形成之半導體元件1 2之端部時，則將配線2 0 拉入半導體元件1 2之中央方向。藉由連接到各電極1 4 而形成配線2 0，在半導體元件1 2之表面即形成配線圖 案。 經濟部智慧財產局員工消費合作社印製 如第1圖所示，外界端子3 0係避開電極1 4之正上 方而形成於配線2 0上面。詳細地說，外界端子3 0係形 成於配線2 0之例如表面部2 2。表面部2 2之面積形成 得比由電極1 4拉出之部分（線）更大。外界部分3 0係 避開電極1 4之正上面形成，所以施加於外界端子3 0之 應力不至於直接施加於電極1 4。外界端子3 0爲例如焊 球等部件，係用於與電路基板電連接。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -14- 515064 A7 B7 _ 五、發明説明（12) (請先閲讀背面之注意事項再填寫本頁) 第1樹脂層4 0雖可以多數層形成，但在第1圖所示 之例子中係以單層形成。第1樹脂層4 0亦可具有緩和應 力之功能。第1樹脂層4 0可以用聚酰亞胺樹脂，矽酮改 性聚酰亞胺樹脂，環氧樹脂，矽酮改性環氧樹脂，苯並環 丁嫌（B C B )，聚苯並 B惡哗（P B 〇，polybenzoxazole )等形成。 第1樹脂層4 0係形成於包含於配線2 0下面之區域 。詳細地說，第1樹脂層4 0係形成於集合體1 0上面， 第1樹脂層4 0上面形成有表面部2 2及與其連接之線（ line )。換言之，第1樹脂層4 0至少形成於配線2 0與半 導體1 2之間。 第2樹脂層1 0 0係由1層或多層形成。第2樹脂層 1 0 0係形成於含有配線2 0上面之區域。第2樹脂層 1〇0也可以用與上述第1樹脂層4 0相同之材料形成， 至少有一層具有緩和應力之功能也可以。或者，第2樹脂 層1 0也可以與第1樹脂層4 0不同之材料來形成。 經濟部智慧財產局員工消費合作社印製 在第1圖所示之例子中，第2樹脂層1〇〇包含最上 層6 0與最下層5 0。最上層6 0及最下層5 0也可以用 不同材料形成之。最上層6 0之材料以使用可在上述第1 樹脂層4 0使用之材料爲宜，與其使用構成第1樹脂層 4 0及第2樹脂層1 0 0之其他層（最下層5 0 )之材料 ，不如使用楊氏模量（Y 〇 u n g ’ s m 〇 d u 1 u s )低之材料更佳。 配線2 0之一部分與電極1 4連接，並由該處拉到第 1樹脂層4 0上面。表面部2 2係形成於第1樹脂層4 〇 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） '' -15- 515064 A7 ___ B7 五、發明説明（13) (請先閲讀背面之注意事項再填寫本頁) 上面。第1樹脂層4 〇係露出電極1 4而形成於集合體 1 0上。詳細地說，在集合體1 〇之鈍化膜1 6上面形成 有第1樹脂層4 0。 最下層5 0爲耐焊劑者（solder-resist ),而形成覆蓋 著配線2 0。此時，最下層5 0係避開配線2 0中之表面 部2 2而形成。另外，最下層5 0也可以形成於第1樹脂 層4 0上面。 如第2樹脂層爲單層之構造時，最上層6 0也可以代 替最下層5 0形成覆蓋配線2 0。最上層6 0係形成於外 界端子3 0之根部周圍。或是去除外界端子3 0之前端部 形成覆蓋外界端子3 0之側部也可以。無論如何，由最上 層6 0之一部分被去除，因此外界端子3 0至少露出其前 .端部。 此外，第2樹脂層1 0 0之熱膨脹係數可以比第1樹 脂層4 0大。藉此，可以緩和由熱應力施加於外界端子 3 0之應力等。 本實施形態之半導體裝置之形式方式爲第1樹脂層 經濟部智慧財產局員工消費合作社印製 4 0之平面形狀位於半導體元件1 2之外周更內側。詳言 之，即第1樹脂層4 0係避開半導體元件1 2之端部形成 。此時，如第1圖所示，第2樹脂層1 0 0也可以避開半 導體元件1 2之端部形成。半導體裝置1之第1樹脂層 4 0及第2樹脂層1 0 0之端面也可以成爲由例如後述之 曝光技術，印刷技術或噴墨方式等形成之端面，或如第1 圖所示，在離開半導體元件1 2之方向，成爲如同各樹脂 本紙張尺度適用中.國國家標準（CNS ) A4規格（210X297公釐） -16- 515064 A7 B7 五、發明説明（14) 層之平面形狀變小那樣附有楔形狀之傾斜面也可以。 (請先閲讀背面之注意事項再填寫本頁) 藉此，第1樹脂層4 0及第2樹脂層10 0之端面會 位於半導體裝置1之外周更內側，所以可以抑由半導體元 件1 2之剝離。 另外，在本實施形態中，只要例如第1樹脂層4 0係 避開半導體元件1 2之端部形成，則第2樹脂層1 0 0也 可以形成覆蓋半導體元件1 2之端面。此時，也可以形成 只有第2樹脂層1 0 0之最上層6 0覆蓋半導體元件1 2 之端部。尤其是，如果以楊氏模量比其他樹脂層（第1樹 脂層4 0及第2樹脂層1 0 0之最下層5 0 )爲低之材料 形成最上層6 0時，即可防止在切斷區域7 0中之半導體 元件1 2之缺失，同時抑制該缺失之進行以及抑制第1樹 脂層40及第2樹脂層100由半導體元件12之剝離。 此外，不必將最上層6 0避開半導體元件1 2之端部來設 置即可，所以可以簡單的工程製造半導體裝置。 經濟部智慧財產局員工消費合作社印製 下面要參照第2圖至第1 2圖說明本實施形態之半導 體裝置之製法。在本實施形態中，多層樹脂層之中至少將 一樹脂層（例如至少第1樹脂層4 0 )避開切斷區域7 0 形成之。 如第2圖至第5圖所示，形成第1樹脂層4 0，配線 2 0及第2樹脂層1 〇 0之1之最下層5 0。 首先，準備具有多個電極1 4且至少避開電極1 4之 一部分形成有鈍化膜1 6之集合體（參照第8圖）。 然後，形成用於形成配線2 0之第1樹脂層4 0。第 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -17- 515064 A7 _____ B7 五、發明説明（15) (請先閲讀背面之注意事項再填寫本頁) 1樹脂層4 0也可以利用曝光技術形成。例如，如第2圖 所示，在電極1 4上面及集合體1 〇上面（詳細地說係在 鈍化膜1 6上面）整面設置第1樹脂層4 0。第1樹脂層 4 0之材料可以使用感應到能量（光，紫外線或輻射線等 ).時會變性之樹脂，例如感光聚合物（photopolymer )等 。做爲第1樹脂層4 0之材料，可以使用照射能量（ e n e r g y )時，溶解性會增加者（正型）或溶解性會減少者 (負型）皆可。 第1樹脂層4 0中，如第3眉所示，形成使電極1 4 露出之孔4 4，同時在切斷區域7 0形成開口部4 2。孔 4 4係形成於每一電極1 4。開口部4 2係沿著集合體 1 0之切斷區域7 0整體開口形成。換言之，開口部4 2 係沿著集合體1 0之中相鄰接之半導體元件1 2之境界線 形成。 經濟部智慧財產局員工消費合作社印製 例如，第2圖所示，將形成有開口 8 2，8 4之遮罩 8 0配置於第1樹脂層4 0之上方並照射能量9 0。如第 2圖所示，在此，如第1樹脂層40之材料屬於照射能量 即增加溶解性之材料時，則將開口 8 2，8 4配置於開口 部4 2及孔4 4之形成區域上。與此不同地，如第1樹脂 層4 0之材料屬於照射能量即減少溶解性之材料時，即覆 蓋開口部4 2及孔4 4之形成區域上，而在其他之區域上 配置開口。然後藉由顯影，如第3圖所示，形成開口部4 2與開口 8 2相對應，設置露出電極1 4之孔4 4與開口 8 4相對應。在使用上述之能量照射技術（曝光技術等） 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' 一 -18- 515064 A7 ____ B7 五、發明説明（16) 時，能量會由遮罩8 0之開口 8 2 , 8 4繞進，所以開口 部4 2及孔4 4之開口端部須以曲面形成。 (請先閲讀背面之注意事項再填寫本頁) 如第4圖所示，將配線2 0形成於由電極1 4到第1 樹脂層4 0上面。配線2 0也可以藉由光刻法，噴鍍法或 電鍍處理來形成。要在配線2 0之一部分形成表面部2 2 時，須將表面部2 2形成於第1樹脂層4 0上面。配線 2 0也形成於第1樹脂層4 0之孔4 4內面。 藉由將配線由電極1 4拉入，外界端子3 0即可避開 電極1 4之正上方來形成。另外，藉此，亦可將外界端子 3 0設置於半導體元件1 2之有效區內。亦即，可以進行 間距（phch )轉換。因此，在配置外界端子3 0時，在有 效區內，即可以提供一定表面之區域，設置外部端子3 0 之位置之彈性增加許多。例如，由於將配線2 0在必要之 位置彎曲，也可將外界端子3 0排成格柵狀。 經濟部智慧財產局員工消費合作社印製 如第4圖所示，形成最下層5 0。例如，將最下層 5 0設置於第1樹脂層4 0及配線2 0上整面。此時，在 形成於第1樹脂層4 0之開口部4 2也塡補最下層5 0之 材料。此項工程宜於第1樹脂層4 0硬化後才進行。 如第5圖所示，在最下層5 0使配線2 0之一部分（ 表面部2 2 )露出，同時爲避開切斷區域7 0形成而形成 開口部5 2。此也可以在第1樹脂層4 0進行之工程相同 之方法形成。例如，第4圖所示，將形成有開口 1 8 2， 1 8 4之遮罩1 8 0配置於最下層5 0之上方以照射能量 9 0。此時，如第4圖所示，如最下層5 0之材料爲照射 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ297公釐） -19- 515064 A7 B7 _ 五、發明説明（17) 能量時會增加溶解性者時，則在開口部5 2及孔5 4之形 成區域上配置開口 1 8 2， 1 8 4。與此不同地，做爲最 (請先閲讀背面之注意事項再填寫本頁) 下層5 0之材料，也可以使用照射能量時，溶解性會減少 之材料。然後，藉由顯影，如第5圖所示，對應於開口 1 8 2，去除塡補於開口部4 2之部分並形成開口部5 2 。另外，對應於開口 1 8 4，形成使配線2 0之一部分（ 表面部2 2 )露出之孔5 4。藉由形成最下層5 0 ,可使 在後續之工程中簡單設置外界端子3 0。此外，也可以省 略形成最下層5 0之工程，而將後面所述之最上層6 0形 成於配線2 0上面。 經濟部智慧財產局員工消費合作社印製 如第6圖及第7圖所示，形成外界端子30及最上層 6〇。將外界端子3 0形成於配線2 0上面。詳言之，即 .在配線2 0之第1樹脂層4 0上所形成之一部分（表面部 22)形成外界端子30。形成最下層50之後，在由最 下層5 0露出之配線2 0之一部分（表面部）設置外界端 子3 0。由於形成最上層5 0，所以可易簡單設置外界端 子3 0。藉由將外界端子3 0設置於第1樹脂層4 0上面 ，即可以將第1樹脂層4 0做爲應力緩和層以緩和施加於 外界端子3 0之應力。也可以將焊球等設置於表面部2 2 以形成外界端子3 0。或在表面部2 2上面設置焊膏（ solder cream )使其融解而藉由表面張力成爲球狀也可以。 如第6圖所示，形成最上層6 0。至少露出外界端子 3 0之前端部來形成。也可以將最上層6 0至少設置於外 界端子3 0之根部周圍。藉此，即可將最上層6 0做爲應 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -20- 515064 A7 B7 五、發明説明（18) 力緩和層緩和施加於外界端子3 0之應力（熱應力）。 (請先閱讀背面之注意事項再填寫本頁) 例如，將以非感光性之樹脂做爲材料所構成之最上層 6 0設置於最下層5 0及外部端子3 0上面。此時，開口 部4 2，5 2也塡補最上層6 0之材料。然後，藉由利用 電漿等之乾蝕刻將一部分實質上去除使外界端子3 0至少 露出前端部。同樣地，也去除塡補於開口部4 2， 5 2之 部分，再形成開口部6 2。如此一來，如第7圖所示，即 可以至少露出外部端子3 0之前端部，同時使開口部4 2 ，5 2，6 2分別在上下方向連通而避開切斷區域7 0。 另外，在上述例子中，係分別形成最下層5 0及最上層 60之開口部52， 62，惟也可以在層合最下層50及 最上層6 0後，一次形成甩於避開切斷區域7 0之開口部 〇 另外，在本工程中，最上層6 0也可以只形成於外界 端子3 0之根部周圍。亦即，也可以藉由將開口部4 2， 5 2分別在上下方向連通以避開切斷區域7 0。另外，與 上例不同地，也可以將最上層6 0與第1樹脂層4 0 —樣 經濟部智慧財產局員工消費合作社印製 利用曝光工程來形成。 此外，在上述例子中，係將第1樹脂層4 0及第2樹 脂層1 0 0 —起避開切斷區域7 0形成之，惟本實施形態 並不侷限於此。亦即，如果第2樹脂層1 0 0之最下層 5 0及最上層6 0爲楊氏模量比第1樹脂層4 0爲低之材 料層時，也可以形成由最下層5 0及最上層6 0覆蓋切斷 區域7 0。尤其是，較佳爲只將用於補強外部端子3 0之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' -21 - 515064 A7 _ B7____ 五、發明説明（19) (請先閲讀背面之注意事項再填寫本頁) 根部周圍之最上層設成覆蓋切斷區域7 〇 (參照第2實施 形態）。如果覆蓋切斷區域7 0之第2樹脂層1 〇 〇之材 料比構成第1樹脂層4 0及第2樹脂層1 0 〇之其他層（ 最下層5 0 )之材料之楊氏模量爲低之材料時，即可以抑 制切斷集合體1 0時所發生之半導體元件1 2端部發生缺 失或缺失之進行，以及其由第1樹脂層40及第2樹脂層 1 0 0之半導體元件1 2剝離。 如第7圖及第8圖所示，沿著切斷區域7 0將集合體 1〇切斷成個體。亦即，將含有多個半導體元件1 2之集 合體10之多個半導體裝置之集合體個體化，以形成每一 半導體元件1 2之半導體裝置1。第7圖表示要切斷時之 整個集合體1 0之剖面圖，第8圖表示要切斷時之整個集 合體1 0之圖。 集合體1 0係由形成有電極1 4之面側切斷。例如， 如第7圖所示，至少在避開第1樹脂層4 0而形成之切斷 區域7 0配置刀片（blade ) 1 1 0來切斷之。可以使刀片 經濟部智慧財產局員工消費合作社印製 1 1 0高速旋轉以切斷集合體1 0。此時，也可以將集合 體1 0黏貼於膠帶（tape,未圖示）來切斷。 藉此，至少可以沿著避開第1樹脂層4 0而形成之切 斷區域7 0切斷，所以可以抑制由於切斷而引起之半導體 裝置1之端部之缺失。如此一來，即可防止半導體裝置1 之第1樹脂層4 0及第2樹脂層1 0 0之剝離。進而製造 可靠性高之半導體裝置。 其次，如第9圖至第1 2圖所示，要說明本實施形態 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ' — -22 515064 A7 B7 五、發明説明（20) 之半導體裝置之製造方法。 (第1變形例） 如第9圖所示，本變形例中，.將避開切斷區域7 0而 形成之至少一樹脂層（例如至少第1樹脂層4 0 )以噴墨 方式形成之。藉此，可以利用簡單之工程，將第1樹脂層 4 0設置於必須避開切斷區域7 0之區域。另外，除了避 開切斷區域7 0之外，還避開電極1 4設置第1樹脂層 4 0 〇 利用噴墨方式時即須應用將噴墨印表機上實用化之技 術，因而可以將墨水以高速而耗無浪費節約地塡充。 第9圖所示之噴墨頭1 1 2係在例如噴墨印表機上實 用化者，可使用利用壓電元件之壓電噴射式，或使用電熱 轉換器做爲能量產生元件之A 7'少P工7卜夕4 ：/等。如 此一來，即可自由設定形成第1樹脂層4 0之塗漿（paste )46之排出面積及排出圖案。 此時，如第9圖所示，也可以在切斷區域7 0設置排 拒第1樹脂層4 0之塗漿4 6之成分所形成之材料1 1 4 ，以形成第1樹脂層4 0。材料1 1 4也可以爲例如氟系 之化合物等。藉此，可以確實避開切斷區域7 0形成第丄 樹脂層4 0 〇 (第2變形例） 如第1 0圖所示，本變形例中係以印刷方式形成避胃 本紙張尺度適用中.國國家標準（CNS ) A4規格（210 X 297公釐） I---------- (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -23- 515064 A7 ___ B7 _ ______ 五、發明説明（21) (請先閱讀背面之注意事項再填寫本頁) 切斷區域7 0形成之至少一樹脂層（例如至少第1樹脂層 4 0)。如此一來，即可以用簡單之工程，將第1樹脂層 4 0設置於避開切斷區域7 0之必要區域。另外，不但避 開切斷區域7 0，而且避開電極1 4設置第1樹脂層4 0 〇 例如，如第1 0圖所示，利用遮罩1 2 2覆蓋各電極 1 4。換言之，切斷區域7 0及電極1 4以外之區域成爲 遮罩1 2 2之開口部。然後，將要成爲第1樹脂層4 0之 材料之塗漿46設置於集合體10之整面，並在遮罩 1 2 2開口之區域，以遮罩1 2 2之高度，均勻塡補塗漿 46。此時，藉由移走遮罩122，即可以在避開切斷區 域7 0及電極1 4之必要區域形成第1樹脂層4 0。 (第3變形例） 經濟部智慧財產局員工消費合作社印製 如第1 1圖所示，本變形例係事先製作至少一樹脂層 (例如第1樹脂層4 0 )之圖案而形成於另一構件1 3 0 ，再複製於集合體1 0而形成於避開切斷區域7 0之區域 。藉此，可以更簡單地將第1樹脂層4 0形成於避開切斷 區域7 0之區域。另外，避開切斷區域7 0以及避開電極 1 4而設置第1樹脂層4 0。 此時，如上例所示，也可以設置材料1 1 4而去除第 1樹脂層4 0。藉此，可將第1樹脂層4 0確實避開切斷 區域7 0而形成之。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -24- 515064 A7 B7 五、發明説明（22) (第4變形例） (請先閱讀背面之注意事項再填寫本頁) 第1 2圖爲表示本變形例之外界端子3 0之周圍之圖 。本變形例爲本實施形態之半導體裝置之變形例。在本變 形例中，設置於包含最上層1 6 0之第2樹脂層1 0 2之 外界端子3 0周圍部分之形態與上述有別。 例如，將外界端子3 0形成球狀時，設置於表面部 2 2之外界端子3 0之接合部之平視徑D 2與外界端子3 0 之直徑D有D 2 S D之關係。最上層1 6 0之形成方式必須 使該種接合部之平視徑D 2與由外界端子3 0之最上層 1 6 0露出部分之平視徑D i呈D i < D 2。亦即，可以將 最上層1 6 0形成覆蓋外界端子3 0之周圍俾外界端子 3〇不致妨礙其與電路基板之電連接。此時，如第1 2圖 所示，覆蓋最上層1 6 0之外界端子3 0之部分也可以比 最上層1 6 0之其他面突出。 經濟部智慧財產局員工消費合作社印製 如此一來，在將外界端子3 0電連接到電路基板時， 可以確實保護兩者之電連接部。並可進一步緩和施加於與 外界端子3 0之配線2 0之接合部之應力以防止接合部發 生裂紋。因此，可以提供更具可靠性之半導體裝置。另外 ，本變形例之半導體裝置之製造方法與上述相同也可以。 (第2實施形態） 第1 3圖至第1 5圖係用於說明本實施形態之半導體 裝置及其製造方法之圖。第1 3圖爲含有本實施形態之半 導體裝置之集合體（半導體晶元）之剖面圖。第14圖爲 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ297公釐） -25- 515064 Α7 Β7 五、發明説明（23) (請先閱讀背面之注意事項再填寫本頁) 本實施形態之半導體之平面圖，詳言之，第1 3圖所示之 集合體爲切斷成個體之半導體晶片之平面圖。另外，在第 1 4圖中，省略了配線2 2 0及第2樹脂層1 0 4。此外 ，第1 5圖爲含有本實施形態之變形例之半導體裝置的集 合體（半導體晶元）之剖面。 本實施形態之半導體裝置包含各個半導體元件（半導 體晶片）1 2，配線2 2 0 ,外界端子3 0及多層樹脂層 (第1 3圖中爲第1樹脂層240及第2樹脂層1 04) 。而且，多層樹脂層之中至少一樹脂層（第13圖中爲全 部樹脂層）係避開半導體元件1 2而形成者。半導體裝置 2之第1樹脂層2 4 0之形態與第1實施形態不同。另外 ，第2樹脂層1 0 4可以形成單層，但在第1 3圖所示例 子中，係由最上層6 0及最下層2 5 0之多層所構成。此 外，半導體裝置2係切斷第13圖所示之半導體裝置而成 者。除了下面之說明以外，可以爲與第1實施形態相同之 形態。 經濟部智慧財產局員工消費合作社印製 本實施形態之半導體元件1 2之端部形成有電極1 4 。第1樹脂層2 4 0係形成於半導體元件1 2之中央部。 換言之，第1樹脂層2 4 0係形成於比半導體元件1 2之 電極更內側之區域。如第1 4圖所示，在半導體元件（半 導體晶片）1 2之相對之兩邊排列多個電極時，第1樹脂 層2 4 0係形成於被排列在各邊之電極1 4所夾持之區域 。或是在半導體元件1 2之所有邊（四邊）排列多個電極 1 4時，第1樹脂層2 4 0係形成於被排列在各邊之電極 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ297公釐） -26 515064 A7 B7 五、發明説明（24) 1 4所圍繞之區域。另外，形成於半導體元件丨2之第工 樹脂層2 4 0，在半導體兀件12之平面圖中，可以如第 (請先閲讀背面之注意事項再填寫本頁) 1 4圖所不一體成形之一個區域，或分割成多個區域而形 成之。 如此一來，即使第1樹脂層2 4 0之熱膨脹係數相對 於半導體元件1 2有某些差異，也可以將第1樹脂層 2 4 〇之形成區域抑制於小範圍，因此，可以緩和施加於 外界端子3 0之應力。 又如此地形成第1樹脂層2 4 0，因此，即可以避開 切斷區域7 0形成第1樹脂層2 4 0。另外，配線2 2 0 只要與第1實施形態一樣形成於電極1 4至第1樹脂層 2 4〇即可。 另外，第1樹脂層2 4 0之熱膨脹係數也可以小於第 2樹脂層1 0 4。藉此，可以緩和由熱應力施加於外界端 子3 0之應力。 經濟部智慧財產局員工消費合作社印製 本實施形態之半導體裝置之第2樹脂層1 0 4之形成 方式係使其位於比半導體元件1 2之外周更內側。詳言之 ，即第2樹脂層1 0 4係避開半導體元件1 2形成之。其 他之形態也可以與第1實施形態相同。 如第1 5圖所示，做爲本實施形態之變形例，也可以 將第2樹脂層1 〇 4之最上層6 0形成覆蓋半導體元件 1 2之端部。尤其是最上層6 0以使用比構成第1樹脂層 2 4 0及第2樹脂層1 0 4之其他層（最下層2 5 0 )之 材料之楊氏模量爲低之材料爲佳。亦即，在多層樹脂層之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -27 515064 A7 B7 五、發明説明（25) (請先閲讀背面之注意事項再填寫本頁} 中，即使第2樹脂層1 〇 4之最上層6 0形成至半導體元 件1 2之端部，也可以有效防止半導體元件1 2之端部發 生缺失，並抑制其進行，並可以防止樹脂層由半導體元件 1 2之端部剝離。 下面說明本實施形態之半導體裝置之製造方法。 將第1樹脂層2 4 0設置於含電極1 4上面之集合體 1 0之全面後，利用曝光技術等將其形成於比位於各半導 體元件1 2之多個電極1 4更內側之區域。藉此，即可避 開切斷區域7 0形成第1樹脂層2 4 0。接著，在電極 1 4到第1樹脂層2 4 0上面形成配線2 2 0之後，必要 時形成最下層2 5 0。藉由在最下層2 5 0形成露出表面 部2 2 2之孔2 5 4 ,即可簡單地設置外界端子3 0。此 外，形成最下層2 5 0之工程也可以省略。 與第1實施形態一樣形成外界端子3 0與最上層6 0 ，並在切斷區域7 0形成開口部2 5 2，6 2。然後，沿 著切斷區域7 0切斷集合體1 〇。藉此，可以抑制半導體 裝置之多層樹脂層之剝離。 經濟部智慧財產局員工消費合作社印製 此外，也可以於設置最上層6 0於集合體1 0 〇之全 面後，僅去除最上層6 0之中覆蓋外界端子3 0之部分。 亦即，亦可以留下最上層6 0以覆蓋集合體1 〇之切斷區 域。如此一來，即可以簡單之工程形成最上層6 0 ° 另外，在本實施形態中，也可以使用上述實施形態之 第1至第4變形例以製造半導體裝置。 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公嫠） 515064 A7 B7 五、發明説明（26) (第3實施形態） 第1 6圖至第1 8圖係用於說明本實施形態之半導體 裝置及其製造方法之圖。第1 6圖爲含有本實施形態之半 導體裝置之集合體（半導體晶元）之剖面圖。第1 7圖爲 本實施形態之半導體裝置之平面圖，詳言之，爲第1 6圖 所示集合體切斷或個體之半導體晶片之平面圖。另外，在 第1 6圖中，略去配線220及第2樹脂層1 04。又第 1 8圖爲含本實施形態之變形例之半導體之集合體（半導 體晶元）之剖面圖。 本實施形態之半導體裝置包含各個半導體元件（半導 體晶片）1 2，配線2 2 0，外界端子3 0以及多層樹脂 層（第1 6圖中爲第1樹脂層3 4 0與第2樹脂層1 〇 4 )。而且多層樹脂層之中至少一樹脂層（第1 6圖中爲所 有樹脂層）係避開半導體元件1 2之端部而形成。半導體 裝置3之第1樹脂層3 4 0之形態與上述實施形態不同。 此外，半導體裝置3係將第16圖所示之半導體裝置切斷 而成者。除了以下之說明以外，也可以與第1及第2實施 形態相同之形態。 本實施形態之第1樹脂層3 4 0只形成於外界端子 3 ◦下面。在形成於半導體元件1 2之各外界端子3 0下 面形成有任何一個第1樹脂層3 4 0。亦即，第1樹脂層 3 4 0形成之個數與外界端子3 0之個數相同。 如第1 7圖所示，第1樹脂層3 4 0之外形在半導體 元件1 2之平面圖中形成得比外界端子3 0之外形大。第 本紙張尺度適用中國國家標準（CNS)A4規格（2i〇x297公釐） LIL----*丨| (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 -29- 515064 A7 B7 五、發明説明（27) 1樹脂層3 4 0之外形也可爲圓形或矩形等。 (請先閲讀背面之注意事項再填寫本頁) 藉此，即可將第1樹脂層3 4 0之形成區域抑制成更 小，因此，即使第1樹脂層3 4 0之熱膨脹係數相對於半 導體元件1 2有些差異，也可以緩和施加於外部端子3 0 之應力。 如第1 8圖所示，做爲本實施形態之變形例，第2樹 脂層1 0 4之最上層6 0也可以形成覆蓋半導體元件1 2 之端部。尤其，最上層6 0宜使用比構成第1樹脂層 340及第2樹脂層1 04之其他層（最下層2 50 )之 材料之楊氏模量低之材料爲佳。亦即多層樹脂層之中，即 使第2樹脂層1 0之最上層6 0形成至半導體元件1 2之 端部，也可有效防止半導體元件1 2端發生缺失，及抑制 其進行，並且防止樹脂層由半導體元件1 2之端部剝離。 另外，至於半導體之製造方法，只要以與第2實施形 態相同之方法僅將第1樹脂層3 4 0形成於外界端子3 0 下面即可。此外，在本實施形態中，也可以應用第1實施 形態之第1至第4變形例來製造半導體裝置。 經濟部智慧財產局員工消費合作社印製 第1 9圖表示封裝本實施形態之半導體裝置1之電路 基板1 0 0 0。在電路基板1 0 0 0上通常使用例如玻璃 環氧基板等有機系基板。電路基板1 0 0 0中係以例如由 銅做成之配線圖案形成企望之電路，而以機械方法連接該 等配線圖案與半導體裝置1之外界端子3 0而達成其通電 0 而且，在第20圖圖示筆記型個人電腦，第21圖圖 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ；297公釐） ~ ' -30- 515064 A7 B7五、發明説明（28) 示行動電話1 2 0 0做爲具備應用本發明之半導體裝置 之電子機器1 200。 !111----ΦΤΙ (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇Χ：297公釐） -31

Claims (1)

  1. 515064^ 91 7. 年} 修正 1補充 A8 B8 C8 D8 六、申請專利範圍 第90106899號專利申請案 中文申請專利範圍修正本 (請先閱讀背面之注意事項再填寫本頁) 民國9 1年7月修正 1.一種半導體裝置的製造方法，包含在具有電極之 複數個半導體元件的集合體形成複數層樹脂層，與電性連 接於各半導體元件的該電極的配線，與電性連接於該配線 的外部端子，切斷該集合體的製程，其特徵爲： 避開該集合體的切斷區域而形成該複數層樹脂層之中 至少一樹脂層。 、11. 2 .如申請專利範圍第1項所述之半導體裝置的製造 方法，其中藉由噴墨方式或印刷方式形成該至少一樹脂層 3 ·如申請專利範圍第1項所述之半導體裝置的製造 方法，其中藉由預先形成圖案而形成其他構件，轉移到該 集合體而形成該至少一樹脂層。 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 4 _如申請專利範圍第1至3項中任一項所述之半導 體衣置的製is方法，其中在該切斷區域配設由排拒該至少 一樹脂層的成分所構成之材料，藉由以該材料排拒該至少 一樹脂層而形成。 5 _如申請專利範圍第1項所述之半導體裝置的製造 方法，其中 該至少一樹脂層是由感光性材料所構成， 藉由使該至少一樹脂層曝光並去除該切斷區域的部分 515064 A8 B8 C8 ____D8 六、申請專利範圍 而形成。 (請先閱讀背面之注意事項再填寫本頁) 6 ·如申請專利範圍第1、2、3或5項中任一項所 述之半導體裝置的製造方法，其中該複數層樹脂層包含該 酉己線之下的第1樹脂層與該配線之上的第2樹脂層， 在形成該樹脂層的製程中，至少避開該集合體之切斷 區域而形成該第1樹脂層。 7 ·如申請專利範圍第6項所述之半導體裝置的製造 方法，其中在形成該樹脂層的製程中，避開該集合體之切 斷區域而形成該第2樹脂·層。 8 ·如申請專利範圍第7項所述之半導體裝置的製造 方法，其中在形成該樹脂層的製程中，用以覆蓋該外部端 子及該切斷區域而配設該第2樹脂層之至少最上層後，去 除一部分使該外部端子的至少前端部露出，同時去除該切 斷區域的部分。 經濟部智慧財產局員工消費合作社印製 9 ·如申請專利範圍第6項所述之半導體裝置的製造 方法，其中在形成該樹脂層的製程中·，以複數層形成該第 2樹脂層，用以覆蓋該集合體的切斷區域以形成該複數層 之中至少最上層。 1 0 .如申請專利範圍第1、2、3或5項中任一項 所述之半導體裝置的製造方法，其中該複數層樹脂層包含 該配線之下的第1樹脂層以及該配線之上的第2樹脂層， 在形成該樹脂層的製程中，至少避開該集合體之切斷 區域而形成該第2樹脂層。 1 1 .如申請專利範圍第6項所述之半導體裝置的製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -2- 515064 A8 B8 C8 ____ D8 六、申請專利範圍 造方法，其中該第2樹脂層的熱膨脹係數比該第1樹脂層 大。 II.— I ：-----β —I (請先閲讀背面之注意事項再填寫本頁) 1 2 ·如申請專利範圍第6項所述之半導體裝置的製 造方法，.其中在形成該樹脂層的製程中，使該外部端子之 一部分露出而形成該第2樹脂層，俾由該外部端子的該第 2樹脂層露出的部分在俯視中比與該外部端子的該配線之 接合部小。 1 3 ·如申請專利範圍第6項所述之半導體裝置的製 造方法，其中以複數數層形成該第2樹脂層， 在形成該樹脂層的製程中，避開形成該配線中的該外 部端子的區域而形成該第2樹脂層的最下層， 在形成該外部端子的製程中，形成該外部端子於由該 配線的該第2樹脂層露出的部分。 1 4 .如申請專利範圍第6項所述之半導體裝置的製 造方法，其中在各個該半導體元件中，形成有複數個該電 極， 經濟部智慧財產局員工消費合作社印製 在形成該樹脂層的製程中，在比該半導體元件中的該 電極還內側的區域形成該第1樹脂層。 15.—種半導體裝置，包含： 具有電極之半導體晶片； 電性連接於該半導體晶片的該電極之配線； 電性連接於該配線而配設的外部端子；以及 配設於形成有該半導體晶片的該電極的面之複數層樹 脂層，其中 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -3- 515064 A8 B8 C8 D8 六、申請專利範圍 該複數層樹脂層之中至少一樹脂層其平面形狀的外周 位於比該半導體晶片的外周還內側。 (請先閱讀背面之注意事項再填寫本頁) 1 6 ·如申請專利範圍第1 5項所述之半導體裝置， 其中該至少一樹脂層係形成於該配線之下而成。 1 7 ·如申請專利範圍第1 5項所述之半導體裝置， 其中該半導體晶片具有複數個該電極， 該至少一樹脂層係在俯視中形成於比該半導體晶片中 的該電極還內側之區域。 1 8 .如申請專利範圍第1 5至1 7項中任一項所述 之半導體裝置，其中該複數層樹脂層含有用以在該配線之 上覆蓋該外部端子之根部周圍而配設的樹脂層， 該外部端子的一部分露出，俾由該外部端子的該樹脂 層露出的部分在俯視中比與該外部端子的該配線的接合部 還小而成。 19·一種搭載有半導體裝置的電路基板，包含： 具有電極的半導體晶片； 電性連接於該半導體晶片的該電極的配線% 經濟部智慧財產局員工消費合作社印製 電性連接於該配線而配設的外部端子；以及 配設於形成有該半導體晶片的該電極的面之複數層樹 脂層，其中 該複數層樹脂層之中至少一樹脂層其平面形狀的外周 是位於比該半導體晶片的外周還內側。 2 0' —種具有半導體裝置的電子機器，包含： 具有電極的半導體晶片； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4- 515064 A8 B8 C8 D8 六、申請專利範圍 電性連接於該半導體晶片的該電極的配線； 電性連接於該配線而配設的外部端子；以及 配設於形成有該半導體晶片的該電極的面之複數層樹 脂層，其中 該複數層樹脂層之中至少一樹脂層其平面形狀的外周 是位於比5亥半導體晶片的外周還內側。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -5 -
TW090106899A 2000-03-23 2001-03-23 Semiconductor device and its manufacturing method, circuit board and electronic machine TW515064B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000081999 2000-03-23

Publications (1)

Publication Number Publication Date
TW515064B true TW515064B (en) 2002-12-21

Family

ID=18598853

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090106899A TW515064B (en) 2000-03-23 2001-03-23 Semiconductor device and its manufacturing method, circuit board and electronic machine

Country Status (6)

Country Link
US (1) US6707153B2 (zh)
EP (1) EP1198003B1 (zh)
KR (1) KR100440507B1 (zh)
CN (1) CN1311547C (zh)
TW (1) TW515064B (zh)
WO (1) WO2001071805A1 (zh)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6563299B1 (en) 2000-08-30 2003-05-13 Micron Technology, Inc. Apparatus for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer
DE10256662A1 (de) 2002-12-04 2004-06-17 Robert Bosch Gmbh Brennstoffeinspritzventil
JP3925283B2 (ja) 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
JP2004134709A (ja) * 2002-10-15 2004-04-30 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004241696A (ja) * 2003-02-07 2004-08-26 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3945415B2 (ja) 2003-02-14 2007-07-18 セイコーエプソン株式会社 半導体装置の製造方法
JP3726906B2 (ja) * 2003-03-18 2005-12-14 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3918941B2 (ja) * 2003-03-20 2007-05-23 セイコーエプソン株式会社 半導体装置の製造方法
JP2004304152A (ja) * 2003-03-20 2004-10-28 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2004304151A (ja) * 2003-03-20 2004-10-28 Seiko Epson Corp 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP3666495B2 (ja) * 2003-06-27 2005-06-29 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
TWI223884B (en) * 2003-06-30 2004-11-11 Advanced Semiconductor Eng Under bump metallurgy structure
DE10335182B4 (de) * 2003-07-30 2007-03-01 Infineon Technologies Ag Anordnung zur Verbesserung der Modulzuverlässigkeit
TW592013B (en) * 2003-09-09 2004-06-11 Advanced Semiconductor Eng Solder bump structure and the method for forming the same
JP3953027B2 (ja) 2003-12-12 2007-08-01 ソニー株式会社 半導体装置およびその製造方法
JP3855992B2 (ja) 2003-12-17 2006-12-13 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP4010298B2 (ja) 2003-12-17 2007-11-21 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3734039B2 (ja) * 2004-03-15 2006-01-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
TWI245431B (en) * 2004-09-10 2005-12-11 Advanced Semiconductor Eng Package structure and method for optoelectric products
JP2006109400A (ja) 2004-09-13 2006-04-20 Seiko Epson Corp 電子部品、回路基板、電子機器、電子部品の製造方法
JP3841096B2 (ja) * 2004-09-28 2006-11-01 セイコーエプソン株式会社 配線パターンの形成方法、多層配線基板の製造方法、電子機器
JP4016984B2 (ja) * 2004-12-21 2007-12-05 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板、及び電子機器
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP4055015B2 (ja) 2005-04-04 2008-03-05 セイコーエプソン株式会社 半導体装置の製造方法
JP4311376B2 (ja) 2005-06-08 2009-08-12 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器
JP4265575B2 (ja) * 2005-06-21 2009-05-20 セイコーエプソン株式会社 半導体チップおよび電子機器
JP4289335B2 (ja) * 2005-08-10 2009-07-01 セイコーエプソン株式会社 電子部品、回路基板及び電子機器
JP2007103717A (ja) * 2005-10-05 2007-04-19 Sony Corp 半導体装置及びその製造方法
JP2007115957A (ja) * 2005-10-21 2007-05-10 Seiko Epson Corp 半導体装置及びその製造方法
JP2007115958A (ja) * 2005-10-21 2007-05-10 Seiko Epson Corp 半導体装置
KR100652443B1 (ko) * 2005-11-17 2006-12-01 삼성전자주식회사 재배선층을 갖는 웨이퍼 레벨 패키지 및 그 형성방법
JP4379413B2 (ja) * 2005-12-06 2009-12-09 セイコーエプソン株式会社 電子部品、電子部品の製造方法、回路基板及び電子機器
KR100713931B1 (ko) * 2006-03-29 2007-05-07 주식회사 하이닉스반도체 고속 및 고성능의 반도체 패키지
US20080122078A1 (en) * 2006-11-08 2008-05-29 Jun He Systems and methods to passivate on-die redistribution interconnects
JP4431901B2 (ja) * 2007-01-19 2010-03-17 セイコーエプソン株式会社 半導体装置
JP4273356B2 (ja) * 2007-02-21 2009-06-03 セイコーエプソン株式会社 半導体装置の製造方法
JP4305678B2 (ja) * 2007-05-11 2009-07-29 セイコーエプソン株式会社 半導体装置
US8592312B2 (en) * 2007-06-07 2013-11-26 Globalfoundries Inc. Method for depositing a conductive capping layer on metal lines
JP5139039B2 (ja) * 2007-11-20 2013-02-06 新光電気工業株式会社 半導体装置及びその製造方法
GB2464549B (en) * 2008-10-22 2013-03-27 Cambridge Silicon Radio Ltd Improved wafer level chip scale packaging
US9978656B2 (en) * 2011-11-22 2018-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming fine-pitch copper bump structures
US8659153B2 (en) * 2012-07-16 2014-02-25 Micron Technology, Inc. Pillar on pad interconnect structures, semiconductor dice and die assemblies including such interconnect structures, and related methods
US10483132B2 (en) 2012-12-28 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Post-passivation interconnect structure and method of forming the same
US20150311132A1 (en) * 2014-04-28 2015-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line structure and method of forming same
JP6534948B2 (ja) 2016-02-26 2019-06-26 信越化学工業株式会社 半導体装置の製造方法、フリップチップ型半導体装置の製造方法、半導体装置及びフリップチップ型半導体装置
CN110310938A (zh) * 2018-03-20 2019-10-08 中芯国际集成电路制造(上海)有限公司 一种半导体器件及电子装置
KR102534733B1 (ko) 2018-07-31 2023-05-19 삼성전자 주식회사 재배선 구조물을 가지는 팬 아웃 반도체 패키지
KR102571558B1 (ko) 2018-09-17 2023-08-29 삼성전자주식회사 반도체 장치
JP7081581B2 (ja) * 2019-12-23 2022-06-07 Ａｇｃ株式会社 切断方法、切断装置および積層体

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5893266A (ja) 1981-11-30 1983-06-02 Toshiba Corp 半導体集積回路
US5470787A (en) * 1994-05-02 1995-11-28 Motorola, Inc. Semiconductor device solder bump having intrinsic potential for forming an extended eutectic region and method for making and using the same
ATE271718T1 (de) * 1995-03-20 2004-08-15 Unitive Int Ltd Löthöcker-herstellungsverfahren und strukturen mit einer titan-sperrschicht
JPH08264489A (ja) * 1995-03-28 1996-10-11 Nippon Precision Circuits Kk 半導体装置
KR100274333B1 (ko) * 1996-01-19 2001-01-15 모기 쥰이찌 도체층부착 이방성 도전시트 및 이를 사용한 배선기판
TW448524B (en) * 1997-01-17 2001-08-01 Seiko Epson Corp Electronic component, semiconductor device, manufacturing method therefor, circuit board and electronic equipment
KR100237328B1 (ko) * 1997-02-26 2000-01-15 김규현 반도체 패키지의 구조 및 제조방법
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
JP3935558B2 (ja) 1997-06-04 2007-06-27 大日本印刷株式会社 パターン形成方法
JP3335575B2 (ja) * 1997-06-06 2002-10-21 松下電器産業株式会社 半導体装置およびその製造方法
US6441487B2 (en) * 1997-10-20 2002-08-27 Flip Chip Technologies, L.L.C. Chip scale package using large ductile solder balls
US6097087A (en) * 1997-10-31 2000-08-01 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
JP3618212B2 (ja) * 1998-01-08 2005-02-09 松下電器産業株式会社 半導体装置及びその製造方法
JPH11220069A (ja) 1998-02-02 1999-08-10 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3753218B2 (ja) * 1998-03-23 2006-03-08 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP3538029B2 (ja) * 1998-06-09 2004-06-14 松下電器産業株式会社 半導体装置の製造方法
JP2000040773A (ja) 1998-07-23 2000-02-08 Sony Corp 樹脂封止型半導体装置とその製造方法
JP2000077563A (ja) * 1998-08-31 2000-03-14 Sharp Corp 半導体装置およびその製造方法
US6326701B1 (en) * 1999-02-24 2001-12-04 Sanyo Electric Co., Ltd. Chip size package and manufacturing method thereof
US6388335B1 (en) * 1999-12-14 2002-05-14 Atmel Corporation Integrated circuit package formed at a wafer level
KR100311975B1 (ko) * 1999-12-16 2001-10-17 윤종용 반도체소자 및 그 제조방법

Also Published As

Publication number Publication date
US20020008320A1 (en) 2002-01-24
WO2001071805A1 (en) 2001-09-27
CN1311547C (zh) 2007-04-18
EP1198003A1 (en) 2002-04-17
US6707153B2 (en) 2004-03-16
KR100440507B1 (ko) 2004-07-15
EP1198003B1 (en) 2013-08-28
KR20020008181A (ko) 2002-01-29
EP1198003A4 (en) 2005-12-14
CN1381070A (zh) 2002-11-20

Similar Documents

Publication Publication Date Title
TW515064B (en) Semiconductor device and its manufacturing method, circuit board and electronic machine
JP4221606B2 (ja) 半導体装置の製造方法
US7417311B2 (en) Semiconductor device and method of fabricating the same
TWI240338B (en) Structure of image sensor module and method for manufacturing of wafer level package
JP6635328B2 (ja) 半導体装置およびその製造方法
TW478089B (en) Semiconductor device and the manufacturing method thereof
JP4206885B2 (ja) 半導体装置の製造方法
JP5249080B2 (ja) 半導体装置
JP4232044B2 (ja) 半導体装置の製造方法
JPH08340002A (ja) 半導体装置の製造方法
JP3804797B2 (ja) 半導体装置及びその製造方法
WO2011078319A1 (ja) 半導体装置，半導体ウエハ，及び半導体装置の製造方法
JP2008235573A (ja) 半導体装置及びその製造方法
KR20230007174A (ko) 반도체 패키지
JP2007042735A (ja) 半導体装置の製造方法
JP3664707B2 (ja) 半導体装置及びその製造方法
JP2007095894A (ja) 半導体装置及びその製造方法
JP3666495B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2007123426A (ja) 半導体装置及びその製造方法
JP2006202882A (ja) 半導体装置およびその製造方法
JP2007019104A (ja) 半導体装置の製造方法
JP2011119460A (ja) 半導体装置およびその製造方法
JP2009049306A (ja) 半導体装置
TW523891B (en) Wafer level chip scale packaging structure and its manufacturing process
JP2008053480A (ja) 印刷用マスク、印刷用マスクの使用方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent