JP3726906B2 - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器 Download PDFInfo
- Publication number
- JP3726906B2 JP3726906B2 JP2003073925A JP2003073925A JP3726906B2 JP 3726906 B2 JP3726906 B2 JP 3726906B2 JP 2003073925 A JP2003073925 A JP 2003073925A JP 2003073925 A JP2003073925 A JP 2003073925A JP 3726906 B2 JP3726906 B2 JP 3726906B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resin layer
- semiconductor device
- semiconductor substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
半導体装置のパッケージとして、ＣＳＰ（チップスケール／サイズパッケージ）の普及率が高まってきている。また、パッケージをウエハレベルで製造する技術（ウエハレベルパッケージ）が開発されている。この方法で製造されたパッケージ（例えばウエハレベルＣＳＰ）は、外部寸法が半導体チップ寸法になっているため、配線の引き回しの自由度を高めることで実装性を向上させることが重要である。また、従来のパッケージとは構造が異なっているが、従来のパッケージと同等又はそれ以上の信頼性が要求される。
【０００３】
本発明の目的は、実装性及び信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置は、集積回路が形成されており、電極を有する半導体基板と、
前記半導体基板の前記電極が形成された面に設けられた樹脂層と、
前記電極から前記樹脂層上に形成された配線と、
を有し、
前記電極は、前記半導体基板の周縁側の第１の端部と、前記半導体基板の中央側の第２の端部と、を有し、
前記樹脂層は、前記半導体基板の周縁から前記電極の前記第１の端部までの領域を避けて、前記第２の端部とオーバーラップするように形成されてなる。本発明によれば、樹脂層は、電極の一部とオーバーラップするように設けられる。そのため、電極における電気的な導通を図る部分に近接する位置まで樹脂層を形成することが可能となり、樹脂層の平面面積を大きくすることができる。また、樹脂層は、電極よりも外側の領域には形成されない。そのため、電極における電気的な導通を図る部分に近接する位置に樹脂層を形成した場合でも、樹脂の収縮によって樹脂層が電極における電気的な導通を図る部分上に配置されることを防止することができる。そのため、実装性及び電気的な接続信頼性の高い半導体装置を提供することができる。
（２）この半導体装置において、
前記半導体基板の前記電極が形成された面には、前記電極の一部を露出する開口を有するパッシベーション膜が形成されてなり、
前記樹脂層は、前記パッシベーション膜上に形成されていてもよい。
（３）この半導体装置において、
前記樹脂層は、前記電極の前記開口からの露出部を避けて形成されていてもよい。これによれば、電極における電気的な導通を図る部分上に樹脂層が配置されない。そのため、電気的な接続信頼性の高い半導体装置を提供することができる。
（４）この半導体装置において、
前記開口の中心は、前記電極の中心から前記半導体基板の外方向へずれた位置に形成されていてもよい。これによれば、樹脂層の形成領域をさらに広くすることができるため、配線の引き回しの自由度がさらに高い半導体装置を提供することができる。
（５）本発明に係る回路基板には、上記半導体装置が実装されてなる。
（６）本発明に係る電子機器は、上記半導体装置を有する。
（７）本発明に係る半導体装置の製造方法は、電極を有し集積回路が形成された半導体基板の前記電極が設けられた面に樹脂層を形成すること、及び、
前記電極から前記樹脂層上に配線を形成すること、
を含み、
前記電極は、前記半導体基板の周縁側の第１の端部と、前記半導体基板の中央側の第２の端部と、を有し、
前記樹脂層を、前記半導体基板の周縁から前記電極の前記第１の端部までの領域を避けて、前記第２の端部とオーバーラップするように形成する。本発明によれば、樹脂層は、電極の一部とオーバーラップするように形成される。そのため、電極における電気的な導通を図る部分に近接する位置まで樹脂層を形成することが可能となり、樹脂層の平面面積を大きくすることができる。また、樹脂層は、電極よりも外側の領域には形成されない。そのため、電極における電気的な導通を図る部分に近接する位置に樹脂層を形成した場合でも、樹脂の収縮によって樹脂層が電極における電気的な導通を図る部分上に配置されることを防止することができる。そのため、実装性及び電気的な接続信頼性の高い半導体装置を製造することができる。
（８）この半導体装置の製造方法において、
前記半導体基板の前記電極が形成された面には、前記電極の一部を露出する開口を有するパッシベーション膜が形成されてなり、
前記樹脂層を、前記パッシベーション膜上に形成してもよい。
（９）この半導体装置の製造方法において、
前記樹脂層を、前記電極の前記開口からの露出部を避けて形成してもよい。これによれば、電極における電気的な導通を図る部分上に樹脂層が配置されない。そのため、電気的な接続信頼性の高い半導体装置を製造することができる。
（１０）この半導体装置の製造方法において、
前記開口の中心は、前記電極の中心から前記半導体基板の外方向へずれた位置に形成されていてもよい。これによれば、樹脂層の形成領域をさらに広くすることができるため、配線の引き回しの自由度がさらに高い半導体装置を製造することができる。
【０００５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。なお、図１は、本発明の実施の形態に係る半導体装置の断面図である。また、図２は、本実施の形態に係る半導体装置から、配線４０、レジスト層５０、被覆層６０及び外部端子４６を取り除いたものを、平面図で示したものである。
【０００６】
半導体装置は、半導体基板１０を有する。半導体基板１０は、半導体チップであってもよいし、半導体ウエハであってもよい。半導体基板１０には、１つ又は複数の集積回路１２が形成されている。半導体チップには１つの集積回路１２が形成され、半導体ウエハには複数の集積回路１２が形成されている。半導体基板１０は、複数の電極（例えばパッド）１４を有する。電極１４は、例えばＡｌで形成されてもよい。電極１４は、集積回路１２に電気的に接続されていてもよい。あるいは、集積回路１２に電気的に接続されていない電極を、電極１４としてもよい。電極１４は、半導体基板１０の周縁側の第１の端部１５と、半導体基板１０の中央側の第２の端部１６とを有する。また、電極１４は、第１の端部１５と第２の端部１６とによって挟まれた中間部１７を含む。
【０００７】
半導体基板１０の電極１４が形成された面には、パッシベーション膜２０が形成されていてもよい。この場合、パッシベーション膜２０は、電極１４の一部を露出する開口２２を有する。開口２２が電極１４の中間部１７に配置されるように、パッシベーション膜２０が形成されてもよい。また、開口２２の中心が電極１４の中心から半導体基板１０の外方向へずれた位置に配置されるように、パッシベーション膜２０が形成されてもよい。パッシベーション膜２０は、SiN、SiO２、ポリイミド樹脂等によって形成されてもよい。
【０００８】
半導体装置は、樹脂層３０を有する。樹脂層３０は、半導体基板１０の電極１４が形成された面に設けられてなる。樹脂層３０は、半導体基板１０の周縁から電極１４の第１の端部１５までの領域を避けて、電極１４の第２の端部１６とオーバーラップするように形成されてなる。樹脂層３０は、電極１４の中間部１７の中央部を避けて形成されてもよい。樹脂層３０は、電極１４の中間部１７における端部１９とオーバーラップするように形成されてもよい。あるいは、樹脂層３０は、端部１９とオーバーラップしないように形成されてもよい。半導体基板１０がパッシベーション膜２０を有する場合、樹脂層３０は、パッシベーション膜２０上に形成されてなる。そして、樹脂層３０は、パッシベーション膜２０を介して、第２の端部１６とオーバーラップする。このとき、樹脂層３０は、電極１４のパッシベーション膜２０の開口２２からの露出部１８を避けて形成されてもよい。樹脂層３０は、応力緩和機能を有していてもよい。樹脂層３０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；Benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；Polybenzoxazole）等の樹脂で形成することができる。樹脂層３０は、半導体基板１０と外部端子４６との間に形成されてもよい。
【０００９】
上述したように、本実施の形態に係る半導体装置の樹脂層３０は、電極１４の一部とオーバーラップするように設けられる。そのため、電極１４における電気的な導通を図る部分（例えば露出部１８）に近接する位置まで樹脂層３０を形成することが可能となる。そのため、樹脂層３０の平面面積を大きくとることができ、配線の引き回しの自由度を高めることができる。また、樹脂層３０は電極１４よりも外側の領域（詳しくは、半導体基板１０の周縁から電極１４の第１の端部１５までの領域）には形成されない。そのため、樹脂が収縮した場合でも、樹脂層３０が、電極１４における電気的な導通を図る部分上に配置されることを防止することができ、電気的な接続信頼性を高めることができる。すなわち、本発明によって実装性及び電気的な接続信頼性の高い半導体装置を提供することができる。なお、パッシベーション膜２０が、開口２２の中心が電極１４の中心から半導体基板１０の外方向へずれた位置に配置されるように形成されている場合、樹脂層３０の平面面積をさらに大きくすることができるため、さらに実装性に優れた半導体装置を提供することができる。
【００１０】
半導体装置は、１つ又は複数の配線４０を有する。各配線４０は、１層又は複数層で形成されてもよい。配線４０は、電極１４における開口２２からの露出部１８の全てを覆っていてもよい。配線４０は、電極１４から樹脂層３０の上面（パッシベーション膜２０側とは反対側の面）に至るように形成されてなる。図１に示すように、配線４０は、樹脂層３０の側面を通るように形成されてもよい。
【００１１】
半導体装置は、複数の外部端子４６を有してもよい。外部端子４６は、配線４０に電気的に接続されている。外部端子４６は、配線４０のランド４８の上に形成されてもよい。外部端子４６は、導電性を有する金属（例えば合金）であって、溶融させて電気的な接続を図るもの（例えばハンダ）である。外部端子４６は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれで形成されてもよい。外部端子４６は、球状をなしてもよく、例えばハンダボールであってもよい。
【００１２】
半導体装置は、レジスト層５０を有してもよい。レジスト層５０は、配線４０の少なくとも一部を覆っている。配線４０の、外部端子４６が設けられた部分を除いた部分を全てレジスト層５０で覆うことで、配線４０の酸化、腐食を防止し、電気的な不良を防止することができる。レジスト層５０は、配線４０のランド４８の少なくとも中央部を除いて形成されてもよい。レジスト層５０は、ランド４８の周縁部を覆ってもよい。
【００１３】
半導体装置は、被覆層６０を有してもよい。被覆層６０はレジスト層５０上に形成されてもよい。被覆層６０は、外部端子４６の根本部（下端部）を覆うように形成してもよい。被覆層６０は、レジスト層５０上に形成された部分と、この部分から立ち上がって外部端子４６の根本部を覆う部分とを有してもよい（図１参照）。被覆層６０によって外部端子４６の少なくとも根元部を補強することができる。そのため、半導体装置が回路基板に実装された後に、被覆層６０によって外部端子４６への応力の集中を分散させることができる。
【００１４】
半導体基板１０が半導体チップである場合、半導体装置は、そのパッケージサイズが半導体チップにほぼ等しくなり、ＣＳＰに分類することができる。あるいは、応力緩和機能を備えるフリップチップであるということもできる。
【００１５】
本実施の形態に係る半導体装置は、以上のように形成されてなり、以下その製造方法を説明する。本実施の形態に係る半導体装置の製造方法は、電極１４を有し集積回路１２が形成されてなる半導体基板１０に、樹脂層３０を形成することを含む。樹脂層３０は、半導体基板１０の電極１４が形成された面に形成する。なお、電極１４は、半導体基板１０の周縁側の第１の端部１５と、半導体基板１０の中央側の第２の端部１６とを有する。また、電極１４は、第１の端部１５と第２の端部１６とによって挟まれた中間部１７を有してもよい。半導体基板１０には、パッシベーション膜２０が形成されていてもよく、このとき、樹脂層をパッシベーション膜２０上に形成してもよい。なお、パッシベーション膜２０は、先に説明した内容を適用してもよい。半導体基板１０は、半導体チップであってもよく、半導体ウエハであってもよい。半導体ウエハを半導体基板１０とした場合、複数の半導体装置を一括で製造することが可能なため、効率よく半導体装置を製造することができる。
【００１６】
本実施の形態では、樹脂層３０を、半導体基板１０の周縁から電極１４の第１の端部１５までの領域を避けて、電極１４の第２の端部１６とオーバーラップするように形成する。樹脂層３０を、電極１４の中間部１７の中央部を避けて形成してもよい。樹脂層３０を、電極１４の中間部１７における端部１９とオーバーラップするように形成してもよい。あるいは、樹脂層３０を、端部１９とオーバーラップしないように形成してもよい。半導体基板１０がパッシベーション膜２０を有する場合、樹脂層３０を、電極１４の露出部１８を避けて形成してもよい。例えば、予め定めた領域にのみ樹脂を形成することで、樹脂層３０を形成してもよい。また、半導体基板１０の電極が形成された面の全面に樹脂層を形成し、その後不要な部分を除去することで樹脂層３０を形成してもよい。このとき、例えばフォトリソグラフィ技術や、エッチングによって、樹脂層の一部を除去してもよい。
【００１７】
次に、配線４０を形成する。配線４０は、電極１４から樹脂層３０上に至るように形成する。既に公知となっているいずれの方法によって、配線４０を形成してもよい。例えば、スパッタリングを利用して配線４０を形成してもよいし、無電解メッキで配線４０を形成するアディティブ法を適用してもよい。あるいは、インクジェット方式で導電ペーストを塗布することで、配線４０を形成してもよい。
【００１８】
最後に、外部端子４６、レジスト層５０、被覆層６０等を形成し、半導体基板１０が半導体ウエハである場合、個々の半導体装置１に切り出す工程を経て、本実施の形態に係る半導体装置１を製造することができる。なお、図３には、本実施の形態に係る半導体装置１が実装された回路基板１０００を示す。また、半導体装置１を有する電子機器として、図４にはノート型パーソナルコンピュータ２０００を、図５には携帯電話３０００を、それぞれ示す。
【００１９】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】 図１は、本発明を適用した実施の形態に係る半導体装置を示す図である。
【図２】 図２は、本発明を適用した実施の形態に係る半導体装置を示す図である。
【図３】 図３は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図４】 図４は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図５】 図５は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０ 半導体基板、 １２ 集積回路、 １４ 電極、 １５ 第１の端部、 １６ 第２の端部、 ２０ パッシベーション膜、 ３０ 樹脂層、 ４０配線
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】
半導体装置のパッケージとして、ＣＳＰ（チップスケール／サイズパッケージ）の普及率が高まってきている。また、パッケージをウエハレベルで製造する技術（ウエハレベルパッケージ）が開発されている。この方法で製造されたパッケージ（例えばウエハレベルＣＳＰ）は、外部寸法が半導体チップ寸法になっているため、配線の引き回しの自由度を高めることで実装性を向上させることが重要である。また、従来のパッケージとは構造が異なっているが、従来のパッケージと同等又はそれ以上の信頼性が要求される。
【０００３】
本発明の目的は、実装性及び信頼性の高い半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【０００４】
【課題を解決するための手段】
（１）本発明に係る半導体装置は、集積回路が形成されており、電極を有する半導体基板と、
前記半導体基板の前記電極が形成された面に設けられた樹脂層と、
前記電極から前記樹脂層上に形成された配線と、
を有し、
前記電極は、前記半導体基板の周縁側の第１の端部と、前記半導体基板の中央側の第２の端部と、を有し、
前記樹脂層は、前記半導体基板の周縁から前記電極の前記第１の端部までの領域を避けて、前記第２の端部とオーバーラップするように形成されてなる。本発明によれば、樹脂層は、電極の一部とオーバーラップするように設けられる。そのため、電極における電気的な導通を図る部分に近接する位置まで樹脂層を形成することが可能となり、樹脂層の平面面積を大きくすることができる。また、樹脂層は、電極よりも外側の領域には形成されない。そのため、電極における電気的な導通を図る部分に近接する位置に樹脂層を形成した場合でも、樹脂の収縮によって樹脂層が電極における電気的な導通を図る部分上に配置されることを防止することができる。そのため、実装性及び電気的な接続信頼性の高い半導体装置を提供することができる。
（２）この半導体装置において、
前記半導体基板の前記電極が形成された面には、前記電極の一部を露出する開口を有するパッシベーション膜が形成されてなり、
前記樹脂層は、前記パッシベーション膜上に形成されていてもよい。
（３）この半導体装置において、
前記樹脂層は、前記電極の前記開口からの露出部を避けて形成されていてもよい。これによれば、電極における電気的な導通を図る部分上に樹脂層が配置されない。そのため、電気的な接続信頼性の高い半導体装置を提供することができる。
（４）この半導体装置において、
前記開口の中心は、前記電極の中心から前記半導体基板の外方向へずれた位置に形成されていてもよい。これによれば、樹脂層の形成領域をさらに広くすることができるため、配線の引き回しの自由度がさらに高い半導体装置を提供することができる。
（５）本発明に係る回路基板には、上記半導体装置が実装されてなる。
（６）本発明に係る電子機器は、上記半導体装置を有する。
（７）本発明に係る半導体装置の製造方法は、電極を有し集積回路が形成された半導体基板の前記電極が設けられた面に樹脂層を形成すること、及び、
前記電極から前記樹脂層上に配線を形成すること、
を含み、
前記電極は、前記半導体基板の周縁側の第１の端部と、前記半導体基板の中央側の第２の端部と、を有し、
前記樹脂層を、前記半導体基板の周縁から前記電極の前記第１の端部までの領域を避けて、前記第２の端部とオーバーラップするように形成する。本発明によれば、樹脂層は、電極の一部とオーバーラップするように形成される。そのため、電極における電気的な導通を図る部分に近接する位置まで樹脂層を形成することが可能となり、樹脂層の平面面積を大きくすることができる。また、樹脂層は、電極よりも外側の領域には形成されない。そのため、電極における電気的な導通を図る部分に近接する位置に樹脂層を形成した場合でも、樹脂の収縮によって樹脂層が電極における電気的な導通を図る部分上に配置されることを防止することができる。そのため、実装性及び電気的な接続信頼性の高い半導体装置を製造することができる。
（８）この半導体装置の製造方法において、
前記半導体基板の前記電極が形成された面には、前記電極の一部を露出する開口を有するパッシベーション膜が形成されてなり、
前記樹脂層を、前記パッシベーション膜上に形成してもよい。
（９）この半導体装置の製造方法において、
前記樹脂層を、前記電極の前記開口からの露出部を避けて形成してもよい。これによれば、電極における電気的な導通を図る部分上に樹脂層が配置されない。そのため、電気的な接続信頼性の高い半導体装置を製造することができる。
（１０）この半導体装置の製造方法において、
前記開口の中心は、前記電極の中心から前記半導体基板の外方向へずれた位置に形成されていてもよい。これによれば、樹脂層の形成領域をさらに広くすることができるため、配線の引き回しの自由度がさらに高い半導体装置を製造することができる。
【０００５】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。ただし、本発明は、以下の実施の形態に限定されるものではない。なお、図１は、本発明の実施の形態に係る半導体装置の断面図である。また、図２は、本実施の形態に係る半導体装置から、配線４０、レジスト層５０、被覆層６０及び外部端子４６を取り除いたものを、平面図で示したものである。
【０００６】
半導体装置は、半導体基板１０を有する。半導体基板１０は、半導体チップであってもよいし、半導体ウエハであってもよい。半導体基板１０には、１つ又は複数の集積回路１２が形成されている。半導体チップには１つの集積回路１２が形成され、半導体ウエハには複数の集積回路１２が形成されている。半導体基板１０は、複数の電極（例えばパッド）１４を有する。電極１４は、例えばＡｌで形成されてもよい。電極１４は、集積回路１２に電気的に接続されていてもよい。あるいは、集積回路１２に電気的に接続されていない電極を、電極１４としてもよい。電極１４は、半導体基板１０の周縁側の第１の端部１５と、半導体基板１０の中央側の第２の端部１６とを有する。また、電極１４は、第１の端部１５と第２の端部１６とによって挟まれた中間部１７を含む。
【０００７】
半導体基板１０の電極１４が形成された面には、パッシベーション膜２０が形成されていてもよい。この場合、パッシベーション膜２０は、電極１４の一部を露出する開口２２を有する。開口２２が電極１４の中間部１７に配置されるように、パッシベーション膜２０が形成されてもよい。また、開口２２の中心が電極１４の中心から半導体基板１０の外方向へずれた位置に配置されるように、パッシベーション膜２０が形成されてもよい。パッシベーション膜２０は、SiN、SiO２、ポリイミド樹脂等によって形成されてもよい。
【０００８】
半導体装置は、樹脂層３０を有する。樹脂層３０は、半導体基板１０の電極１４が形成された面に設けられてなる。樹脂層３０は、半導体基板１０の周縁から電極１４の第１の端部１５までの領域を避けて、電極１４の第２の端部１６とオーバーラップするように形成されてなる。樹脂層３０は、電極１４の中間部１７の中央部を避けて形成されてもよい。樹脂層３０は、電極１４の中間部１７における端部１９とオーバーラップするように形成されてもよい。あるいは、樹脂層３０は、端部１９とオーバーラップしないように形成されてもよい。半導体基板１０がパッシベーション膜２０を有する場合、樹脂層３０は、パッシベーション膜２０上に形成されてなる。そして、樹脂層３０は、パッシベーション膜２０を介して、第２の端部１６とオーバーラップする。このとき、樹脂層３０は、電極１４のパッシベーション膜２０の開口２２からの露出部１８を避けて形成されてもよい。樹脂層３０は、応力緩和機能を有していてもよい。樹脂層３０は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣＢ；Benzocyclobutene）、ポリベンゾオキサゾール（ＰＢＯ；Polybenzoxazole）等の樹脂で形成することができる。樹脂層３０は、半導体基板１０と外部端子４６との間に形成されてもよい。
【０００９】
上述したように、本実施の形態に係る半導体装置の樹脂層３０は、電極１４の一部とオーバーラップするように設けられる。そのため、電極１４における電気的な導通を図る部分（例えば露出部１８）に近接する位置まで樹脂層３０を形成することが可能となる。そのため、樹脂層３０の平面面積を大きくとることができ、配線の引き回しの自由度を高めることができる。また、樹脂層３０は電極１４よりも外側の領域（詳しくは、半導体基板１０の周縁から電極１４の第１の端部１５までの領域）には形成されない。そのため、樹脂が収縮した場合でも、樹脂層３０が、電極１４における電気的な導通を図る部分上に配置されることを防止することができ、電気的な接続信頼性を高めることができる。すなわち、本発明によって実装性及び電気的な接続信頼性の高い半導体装置を提供することができる。なお、パッシベーション膜２０が、開口２２の中心が電極１４の中心から半導体基板１０の外方向へずれた位置に配置されるように形成されている場合、樹脂層３０の平面面積をさらに大きくすることができるため、さらに実装性に優れた半導体装置を提供することができる。
【００１０】
半導体装置は、１つ又は複数の配線４０を有する。各配線４０は、１層又は複数層で形成されてもよい。配線４０は、電極１４における開口２２からの露出部１８の全てを覆っていてもよい。配線４０は、電極１４から樹脂層３０の上面（パッシベーション膜２０側とは反対側の面）に至るように形成されてなる。図１に示すように、配線４０は、樹脂層３０の側面を通るように形成されてもよい。
【００１１】
半導体装置は、複数の外部端子４６を有してもよい。外部端子４６は、配線４０に電気的に接続されている。外部端子４６は、配線４０のランド４８の上に形成されてもよい。外部端子４６は、導電性を有する金属（例えば合金）であって、溶融させて電気的な接続を図るもの（例えばハンダ）である。外部端子４６は、軟ろう（soft solder）又は硬ろう（hard solder）のいずれで形成されてもよい。外部端子４６は、球状をなしてもよく、例えばハンダボールであってもよい。
【００１２】
半導体装置は、レジスト層５０を有してもよい。レジスト層５０は、配線４０の少なくとも一部を覆っている。配線４０の、外部端子４６が設けられた部分を除いた部分を全てレジスト層５０で覆うことで、配線４０の酸化、腐食を防止し、電気的な不良を防止することができる。レジスト層５０は、配線４０のランド４８の少なくとも中央部を除いて形成されてもよい。レジスト層５０は、ランド４８の周縁部を覆ってもよい。
【００１３】
半導体装置は、被覆層６０を有してもよい。被覆層６０はレジスト層５０上に形成されてもよい。被覆層６０は、外部端子４６の根本部（下端部）を覆うように形成してもよい。被覆層６０は、レジスト層５０上に形成された部分と、この部分から立ち上がって外部端子４６の根本部を覆う部分とを有してもよい（図１参照）。被覆層６０によって外部端子４６の少なくとも根元部を補強することができる。そのため、半導体装置が回路基板に実装された後に、被覆層６０によって外部端子４６への応力の集中を分散させることができる。
【００１４】
半導体基板１０が半導体チップである場合、半導体装置は、そのパッケージサイズが半導体チップにほぼ等しくなり、ＣＳＰに分類することができる。あるいは、応力緩和機能を備えるフリップチップであるということもできる。
【００１５】
本実施の形態に係る半導体装置は、以上のように形成されてなり、以下その製造方法を説明する。本実施の形態に係る半導体装置の製造方法は、電極１４を有し集積回路１２が形成されてなる半導体基板１０に、樹脂層３０を形成することを含む。樹脂層３０は、半導体基板１０の電極１４が形成された面に形成する。なお、電極１４は、半導体基板１０の周縁側の第１の端部１５と、半導体基板１０の中央側の第２の端部１６とを有する。また、電極１４は、第１の端部１５と第２の端部１６とによって挟まれた中間部１７を有してもよい。半導体基板１０には、パッシベーション膜２０が形成されていてもよく、このとき、樹脂層をパッシベーション膜２０上に形成してもよい。なお、パッシベーション膜２０は、先に説明した内容を適用してもよい。半導体基板１０は、半導体チップであってもよく、半導体ウエハであってもよい。半導体ウエハを半導体基板１０とした場合、複数の半導体装置を一括で製造することが可能なため、効率よく半導体装置を製造することができる。
【００１６】
本実施の形態では、樹脂層３０を、半導体基板１０の周縁から電極１４の第１の端部１５までの領域を避けて、電極１４の第２の端部１６とオーバーラップするように形成する。樹脂層３０を、電極１４の中間部１７の中央部を避けて形成してもよい。樹脂層３０を、電極１４の中間部１７における端部１９とオーバーラップするように形成してもよい。あるいは、樹脂層３０を、端部１９とオーバーラップしないように形成してもよい。半導体基板１０がパッシベーション膜２０を有する場合、樹脂層３０を、電極１４の露出部１８を避けて形成してもよい。例えば、予め定めた領域にのみ樹脂を形成することで、樹脂層３０を形成してもよい。また、半導体基板１０の電極が形成された面の全面に樹脂層を形成し、その後不要な部分を除去することで樹脂層３０を形成してもよい。このとき、例えばフォトリソグラフィ技術や、エッチングによって、樹脂層の一部を除去してもよい。
【００１７】
次に、配線４０を形成する。配線４０は、電極１４から樹脂層３０上に至るように形成する。既に公知となっているいずれの方法によって、配線４０を形成してもよい。例えば、スパッタリングを利用して配線４０を形成してもよいし、無電解メッキで配線４０を形成するアディティブ法を適用してもよい。あるいは、インクジェット方式で導電ペーストを塗布することで、配線４０を形成してもよい。
【００１８】
最後に、外部端子４６、レジスト層５０、被覆層６０等を形成し、半導体基板１０が半導体ウエハである場合、個々の半導体装置１に切り出す工程を経て、本実施の形態に係る半導体装置１を製造することができる。なお、図３には、本実施の形態に係る半導体装置１が実装された回路基板１０００を示す。また、半導体装置１を有する電子機器として、図４にはノート型パーソナルコンピュータ２０００を、図５には携帯電話３０００を、それぞれ示す。
【００１９】
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【図面の簡単な説明】
【図１】 図１は、本発明を適用した実施の形態に係る半導体装置を示す図である。
【図２】 図２は、本発明を適用した実施の形態に係る半導体装置を示す図である。
【図３】 図３は、本発明を適用した実施の形態に係る半導体装置が実装された回路基板を示す図である。
【図４】 図４は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【図５】 図５は、本発明を適用した実施の形態に係る半導体装置を有する電子機器を示す図である。
【符号の説明】
１０ 半導体基板、 １２ 集積回路、 １４ 電極、 １５ 第１の端部、 １６ 第２の端部、 ２０ パッシベーション膜、 ３０ 樹脂層、 ４０配線
Claims (6)
- 集積回路が形成されており、電極を有する半導体基板と、
前記半導体基板の前記電極が形成された面に設けられた樹脂層と、
前記電極から前記樹脂層上に形成された配線と、
を有し、
前記電極は、前記半導体基板の周縁側の第１の端部と、前記半導体基板の中央側の第２の端部と、を有し、
前記半導体基板の前記電極が形成された面には、前記電極の一部を露出する開口を有するパッシベーション膜が形成されてなり、
前記樹脂層は、前記パッシベーション膜上に、前記半導体基板の周縁から前記電極の前記第１の端部までの領域を避けて、前記第２の端部とオーバーラップするように形成されてなり、
前記パッシベーション膜の前記開口の中心は、前記電極の中心から前記半導体基板の外方向へずれた位置に配置されてなる半導体装置。 - 請求項１記載の半導体装置において、
前記樹脂層は、前記電極の前記開口からの露出部を避けて形成されてなる半導体装置。 - 請求項１又は請求項２記載の半導体装置が実装された回路基板。
- 請求項１又は請求項２記載の半導体装置を有する電子機器。
- 電極を有し集積回路が形成された半導体装置の前記電極が設けられた面に樹脂層を形成すること、及び、
前記電極から前記樹脂層上に配線を形成すること、
を含み、
前記電極は、前記半導体基板の周縁側の第１の端部と、前記半導体基板の中央側の第２の端部と、を有し、
前記半導体基板の前記電極が形成された面には、前記電極の一部を露出する開口を有するパッシベーション膜が形成されてなり、
前記開口の中心は、前記電極の中心から前記半導体基板の外方向へずれた位置に配置されてなり、
前記樹脂層を、前記パッシベーション膜上に、前記半導体基板の周縁から前記電極の前記第１の端部までの領域を避けて、前記第２の端部とオーバーラップするように形成する半導体装置の製造方法。 - 請求項５記載の半導体装置の製造方法において、
前記樹脂層を、前記電極の前記開口からの露出部を避けて形成する半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003073925A JP3726906B2 (ja) | 2003-03-18 | 2003-03-18 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
| US10/802,668 US7057282B2 (en) | 2003-03-18 | 2004-03-17 | Semiconductor device and method for manufacturing the same, circuit board and electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003073925A JP3726906B2 (ja) | 2003-03-18 | 2003-03-18 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004281896A JP2004281896A (ja) | 2004-10-07 |
| JP2004281896A5 JP2004281896A5 (ja) | 2005-08-25 |
| JP3726906B2 true JP3726906B2 (ja) | 2005-12-14 |
Family
ID=33289703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003073925A Expired - Fee Related JP3726906B2 (ja) | 2003-03-18 | 2003-03-18 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7057282B2 (ja) |
| JP (1) | JP3726906B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007115958A (ja) * | 2005-10-21 | 2007-05-10 | Seiko Epson Corp | 半導体装置 |
| JP2007115957A (ja) | 2005-10-21 | 2007-05-10 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| US10483132B2 (en) * | 2012-12-28 | 2019-11-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Post-passivation interconnect structure and method of forming the same |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2730492B2 (ja) | 1994-10-25 | 1998-03-25 | 日本電気株式会社 | 半導体装置 |
| JP3618212B2 (ja) | 1998-01-08 | 2005-02-09 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JPH11224885A (ja) | 1998-02-06 | 1999-08-17 | Matsushita Electron Corp | 半導体装置 |
| US6396145B1 (en) * | 1998-06-12 | 2002-05-28 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same technical field |
| WO2000055898A1 (fr) | 1999-03-16 | 2000-09-21 | Seiko Epson Corporation | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit et dispositif electronique |
| JP3729680B2 (ja) | 1999-06-03 | 2005-12-21 | 株式会社ルネサステクノロジ | 半導体装置の製造方法および半導体装置 |
| JP4015787B2 (ja) | 1999-09-03 | 2007-11-28 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP3399456B2 (ja) | 1999-10-29 | 2003-04-21 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| JP3452043B2 (ja) | 1999-10-29 | 2003-09-29 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| US6707153B2 (en) | 2000-03-23 | 2004-03-16 | Seiko Epson Corporation | Semiconductor chip with plural resin layers on a surface thereof and method of manufacturing same |
| JP2004104102A (ja) * | 2002-08-21 | 2004-04-02 | Seiko Epson Corp | 半導体装置及びその製造方法、回路基板並びに電子機器 |
-
2003
- 2003-03-18 JP JP2003073925A patent/JP3726906B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-17 US US10/802,668 patent/US7057282B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004281896A (ja) | 2004-10-07 |
| US7057282B2 (en) | 2006-06-06 |
| US20040245629A1 (en) | 2004-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6528881B1 (en) | Semiconductor device utilizing a side wall to prevent deterioration between electrode pad and barrier layer | |
| US20060017161A1 (en) | Semiconductor package having protective layer for re-routing lines and method of manufacturing the same | |
| US7176572B2 (en) | Semiconductor wafer, semiconductor device and method of manufacturing the same, circuit board, and electronic equipment | |
| JP2001110831A (ja) | 外部接続突起およびその形成方法、半導体チップ、回路基板ならびに電子機器 | |
| JP3678239B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4061506B2 (ja) | 半導体装置の製造方法 | |
| JP3693056B2 (ja) | 半導体装置及びその製造方法、電子装置及びその製造方法並びに電子機器 | |
| JP2004281898A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3804797B2 (ja) | 半導体装置及びその製造方法 | |
| JP4145902B2 (ja) | 半導体装置及びその製造方法 | |
| JP2006287094A (ja) | 半導体装置及びその製造方法 | |
| JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2003282790A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4352263B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3800298B2 (ja) | バンプの形成方法及び半導体装置の製造方法 | |
| US7525193B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2004172163A (ja) | 半導体装置及びその製造方法 | |
| JP2004260074A (ja) | 半導体装置、半導体装置の製造方法及びその実装方法、回路基板並びに電子機器 | |
| JP3666495B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2004281897A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4058630B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2005026299A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4240226B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4038691B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4016276B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050215 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050215 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050215 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050311 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050811 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091007 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101007 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111007 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121007 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131007 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |