TW512338B - Integrated semiconductor-memory with memory-cells with ferro-electric memory-effect - Google Patents

Description

A7 A7

五、發明說明（1 ) 本發明涉及一種積體半導體記憶體，其記憶胞具有鐵 電質儲存效應且其記憶胞陣列具有列線（以選取各記憶胞 )及行線（用來對記憶胞之資料信號進行讀出或寫入），其 中各記憶胞分別連接在行線和充電線之間，行線連接至 讀出放大器且充電線是與一種驅動電路相連接，藉此可 使充電線處於一預定之電位，且各行線和充電線分別具 有一種驅動和未驅動之操作模式。 具有所謂FeRAM記憶胞之積體半導體記憶體（其記憶胞 具有一種鐵電質儲存效應）在構造上通常類似於DRAM記憶 體。這些記憶胞通常在矩陣形式之記憶胞陣列中組合成 由行線和列線所構成之各單元。各行線通常連接至讀出 放大器，其上可測得一種待讀出之已放大之資料信號。 經濟部智慧財產局員工消費合作社印製 在具有鐵電質儲存效應之記憶胞中以習知方式使材料 之不同極化狀態形式之資料信號儲存在記憶胞中。在半 導體記憶體操作時各記憶胞通常顯示出電容特性。具有 此種記憶胞之半導體記憶體習知上稱爲FeRAMs β各記憶胞 通常分別連接在一條行線和一條充電線（所謂"板（Ρ 1 a t e ) 線"）之間。此種充電線大部份是與驅動放大器相連接， 藉此可使充電線處於一種預定之電位。 在半導體記憶體操作時，此記憶體之行線及充電線分 別具有一種驅動和未驅動之操作模式。在驅動操作模式 中（此時記憶胞之內容被讀出），相對應之行線是與讀出 放大器相連接且充電線處於一種預定之電位。在未驅動 之操作模式中，相對應之行線和充電線通常是與一種共 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512338 A7 B7 五、發明說明（2 同電源電位之接點相連接。 由於干擾電壓使記憶胞之內容無意中發生變化，則此 種現象須防止。這些干擾電壓例如由已驅動之列線之信 號耦合至未受驅動之充電線而形成。在列線受驅動時， 記憶胞和相關行線之間之選擇電晶體是在導通狀態。特 別在此種操作狀態時重要的是：一條未驅動之行線及一 條未驅動之充電線具有相同之電位，已接通之記憶胞之 二個極因此處於相同之電位。 各行線和充電線（其處於一種未驅動之操作模式中）通 常連接在一種共同之電壓源上。此種電壓源通常具有較 大之導線電容和導線電阻，這是由較大之尺寸及導線長 度所造成。例如，若在未驅動之行線上沿著已驅動之列 線藉由信號之耦合進入而產生一些干擾電壓，則在已接 通之記憶胞之此行線和充電線之間可能產生不期望之電 位差。當共同之電源電位所需之電壓源上之行線和充電 線之接點在空間中相隔開時（即，例如，連接至半導體記 憶體之不同之電路組件中）特別會產生電位差。由於電壓 源之較大之導線電容及導線電阻，則這些導線之間所需 之電位補償在時間上需延遲。短時間之電位差因此會 在記憶胞，（其沿著已驅動之列線而配置）之各極上產生 ，這些電位差無意中可改變記憶胞之內容。 本發明之目的是提供一種本文開頭所述形式之積體半 導體記憶體，其中由於干擾無意中所造成之記憶胞內容 之改變可保持較小。 -4- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) · 經濟部智慧財產局員工消費合作社印製 512338 A7 B7 五、發明說明（3 ) 此目的是由記憶胞具有鐵電質儲存效應之積體半導體 記憶體來達成，其具有記憶胞陣列，此陣列具有列線（以 選取記憶胞）及行線（用來對記憶胞之資料信號進行讀出 或寫入，其中各記憶胞分別連接在一條行線和一條充電 線之間；此條行線連接至讀出放大器，其上可測得一種 輸出信號；該充電線是與一種驅動電路相連接，藉此可 使充電線處於一種預定之電位；行線和充電線分別具有 一種已驅動或未驅動之操作模式，此行線和充電線在未 驅動之操作模式時是與共同之電源電位用之接點相連接 :此行線和此充電線在讀出放大器或驅動電路中一起與 共同之電源電位用之接點相連接。 有利之其他形式敘述在申請專利範圍各附屬項中。由 於該行線和此充電線在讀出放大器或驅動電路中一起與 共同之電源電位用之接點相連接，則相對應之行線和充 電線可互相在較近之處與該共同之電源電位相連接。因 此可防止導線有較大之電容及電阻，其是由電壓源之較 大之尺寸及較長之導線所造成。因此可在干擾電壓耦合 至相關之行線及/或充電線時在各導線之間達成一種較 快速之電位補償。此記憶胞（其連接至未驅動之行線及已 驅動之列線）之各極（po 1 e )上之電位差因此可保持較小。 由於干擾電壓無意中所造成之記憶胞內容之改變即可避 免。 本發明特別可用在以所謂脈波-板（PPL)槪念來操作之 半導體記憶體中。例如在讀出週期中讀出記憶胞之資料 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ;裝 ·' 經濟部智慧財產局員工消費合作社印製 512338 A7 B7 五、發明說明（4 ) 信號時，相關之行線具有一種已驅動之操作模式。行線 是與讀出放大器（其上可測得資料信號）相連接。相關之 充電線藉由驅動電路而位於一種預定之電位處。此電位 例如等於半導體記憶體之正電源電位。在未驅動之操作 模式中相關之行線是與讀出放大器相隔開且與充電線一 起與該共同之電源電位用之接點相連接。此電源電位例 如是積體半導體記憶體之一種參考電位。 在本發明之實施形式中，行線和充電線經由第一開關 元件而互相連接，該行線或充電線經由第二開關元件而 與該電源電位用之接點相連接。第一開關元件之控制端 和第二開關元件之控制端是與一種共同之控制信號用之 接點相連接。利用此種實施形式，則可在干擾電壓耦合 而入時達成一種快速之電位補償，這是因爲相關之行線 和充電線可經由第一開關元件而短路。藉由第一開關元 件及第二開關元件之共同控制，則該二條導線可一起與 該電源電位用之接點相連接。 在本發明之之其它形式中，此積體半導體記憶體具有 一種處理單元，其在輸入側是與行選擇信號用之接點相 連接且與列選擇信號用之接點相連接。此處理單元在輸 出側是與第一開關元件之控制端及第二開關元件之控制 端相連接。行選擇信號例如由行解碼器所產生以選取各 行線中之一條。列選擇信號例如由列解碼器所產生。藉 由行解碼作用及列解碼作用所得到之資訊之邏輯運算， 則可在記憶胞陣列之其它區域中防止此行線之浮動狀態 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 經濟部智慧財產局員工消費合作社印製 512338 A7 _____B7_ 五、發明說明（5 ) 之發生。 記憶胞陣列通常劃分成多個方塊’其分別包含多條列 線。在記憶體存取時，沿著所選取之行線通常只驅動記 憶胞陣列中所選取之方塊內部之這些記憶胞。藉由以列 選擇信號來控制該處理單元，則使記憶胞陣列之其餘未 受驅動之區域中已選取之該行線可與該電源電位用之接 點相連接。在這些記憶體區域中因此可使所選取之行線 不會發生一種浮動狀態。 本發明以下將依據圖式來詳述。 圖式簡單說明： 第1圖半導體記憶體之記憶胞陣列之圖解。 第2圖本發明半導體記憶體之實施形式。 第3圖各電位接點相隔開之此種記憶胞陣列之圖解。 第1圖顯示半導體記憶體之記憶胞陣列，其記憶胞MC具 有鐵電質儲存效應，各記憶胞組合成由行線BL1，BL2和 列線WL1，WL2所構成之單元。這些記憶胞MC連接在行線 BL1和充電線PL1之間或連接在行線BL2和充電線PL2之間 。各充電線PL1，PL2通常稱爲所謂"板”線。 經濟部智慧財產局員工消費合作社印製 第3圖是記憶胞陣列之圖解，其中此行線BL1和板線PL1 連接至電源電位GND用之相隔開之電位接點。行線BL1和 板線PL1處於一種未驅動之操作模式中。行線BL1連接至 讀出放大器2且與參考電位GND用之接點相連接。板線PL1 連接至驅動電路3，其用來施加此板線PL1之不同操作模 式所用之電位。在未驅動之操作模式中，此板線PL 1同樣 -7- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512338 Α7 Β7 五、發明說明（6 ) 與參考電位GND用之接點相連接。第3圖中假設：此行線 BL1和板線PL1之參考電位GND用之各接點互相位於較大之 距離中。此種距離d例如是d»0 · 5mm。 第3圖之下部顯示一種信號波形，其是行線BL1上之干 擾電壓VBU，其例如由於至此行線BL1之耦合作用而產生 。此干擾電壓VBU傳送至板線PL1(VPU)。此參考電壓源 因此表示一種較大之導線電容及較大之導線電阻。行線 BL1因此於此時間延遲之後與此板線PL1相連接。在記 憶胞MC (其連接至所選取之列線WL1 )之各極上例如在時間 點T時在干擾電壓之値是νΒί1之情況中產生一種電位差。 此種結果可以造成此記憶胞MC之內容之一種無意中之改 變 〇 第2圖是本發明之半導體記憶體之實施形式。行線BL1 連接至讀出放大器2，其上可測得一種輸出信號S21。板 線PL1是與驅動電路3相連接，此驅動電路用來施加一種 正的電源電位VI或施加一種參考電位GND。 行線BL1和板線PL1經由開關元件5而互相連接。在本 實施例中，板線PL1經由第二開關元件6而與電源電位GND 用之接點22相連接。開關元件5和6此處是以電晶體構 成。 因此亦可使行線BL1 (不是板線PL1)經由開關元件6而與參 考電位GND用之接點22相連接。開關元件5之控制端5 1 及開關元件6之控制端6 1是與共同之控制信號用之接點7 1 相連接。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項$填寫本頁) rl裝 經濟部智慧財產局員工消費合作社印製 512338 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（7 ) 半導體記憶體另外具有一種處理元件7，其在輸入側是 與行選擇信號用之接點8及列選擇信號用之接點9相連接 。此處理元件7在輸出側是與控制端5 1和控制端6 1相連 接。此處理元件7此處是以NAND閘構成。 第2圖所示之半導體記憶體之作用方式說明如下。 所示之半導體記憶體依據所謂脈波-板（pu 1 s ed - p 1 a t e ) 槪念（PPL concept)來操作。在記憶體存取時接點8上之 行選擇信號是在驅動狀態（高（high)驅動）中。此外，接 點9上之列選擇信號具有一種驅動狀態，使經由開關元件 5和6所形成之導電性連接被中斷。須選取列線WL1。行線 BL1經由電晶體10而與讀出放大器2相連接以讀出且放大 此記憶胞MC之即將讀出之資料信號。同時在板線PL1上藉 由驅動電路3施加此電壓V1。 在未對記憶胞進行存取時，接點8上之行選擇信號具有 一種未驅動之狀態。此種狀態例如對應於一種參考電位 ，使電晶體1 0是在非導通狀態中，行線BL1和板線PL1經 由處理單元7而與參考電位GND用之接點22相連接。該處 理單元7因此可確保：只有在行選擇信號信號及列選擇信 號都在驅動狀態中時此行線BL1和板線PL1之間之短路連 接才會被中斷。在其它所有情況中此行線BL1和板線PL1 都是短路且與參考電位GND相連接。 接點9上之列選擇信號例如包括一種選擇信號以選取記 憶胞方塊，其包含多條列線。在半導體存取時通常只驅 動一個記憶胞方塊。若由於接點8上之已驅動之選擇信號 9- (請先閱讀背面之注意事項#填寫本頁) m :裝 0' 線. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 512338 A7 B7 五、發明說明（8 ) 而使行線BL處於已驅動之操作模式中，則藉由與接點9上 之列選擇信號所進行之邏輯運算而使另一未受驅動之記 憶胞方塊中已驅動之行線BL1之浮動狀態不會發生。 在第2圖之電路配置中，行線BL1和板線PL1 —起在讀 出放大器2中與電源電位GND用之接點22相連接。但亦可 使行線BL1和板線PL1 —起在驅動電路3中與電源電位GND 用之接點22相連接。在此二種情況下，各導線之間之短路 連接之大小d減小成d二1 // m至10 junu 符號說明 2 ......讀出放大器 3 ......驅動電路 5,6____開關元件 7......處理單元 8,9,22____接點 10.....電晶體 51 ,61.....控制端 71.....接點 MC.....記憶胞 BL1____行線 WL1____列線 PL1 ....板線 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事3填寫本頁) —裝 經濟部智慧財產局員工消費合作社印製

Claims (1)

1. 經濟部智慧財產局員工消費合作社印製 512338 A8 B8 C8 D8 六、申請專利範圍 1 . 一種積體半導體記憶體，其包括： -各記憶胞（MC)，其具有鐵電質儲存效應， -一種記憶胞陣列，其具有列線（WL1，WL2)以選取記 憶胞（MC );以及行線（BL 1，BL2 )以便對各記憶胞之 資料信號進行讀出或寫入，其特徵爲： -各記憶胞（MC)分別連接在一條行線（BL1)和一條充電 線（PL1 )之間， 1 -此行線（BL1)連接至讀出放大器（2)，其上可測得一 種輸出信號（S21)， -該充電線（PL 1 )是與驅動電路（3 )相連接，藉此可使 充電線（PL1)處於一種預定之電位（VI，GND)， •行線（BL 1 )和充電線（PL 1 )分別具有一種已驅動或未 驅動之操作模式， -行線（BL 1 )和充電線（PL 1 )在未驅動之操作模式中一 起在讀出放大器（2 )中或驅動電路（3 )中與一種共同 之電源電位（GND)用之接點（22)相連接。 2 ·如申請專利範圍第1項之積體半導體記憶體，其中電 源電位（GND )是積體半導體記憶體之參考電位。 3 ·如申請專利範圍第1或第2項之積體半導體記憶體，其 中 -行線（BL 1 )和充電線（PL 1 )經由第一開關元件（5 )而互 相連接， -行線（BL1 )或充電線（PL1 )經由第二開關元件（6)而與 電源電位（GND)用之接點（22)相連接。 -π - 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公釐） ' -- (請先閱讀背面之注意事項再填寫本頁) 訂· · •線· 512338 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 _ -第一開關元件（5 )之控制端（5 1 )和第二開關元件（6 ) 之控制端（6 1 )是與共同之控制信號用之接點（7 1 )相 連接。 4 .如申請專利範圍第3項之積體半導體記憶體，其中此 積體半導體記憶體具有一種處理單元（7 )， -其在輸入側是與行選擇信號用之接點（8 )相連接且 與列選擇信號用之接點（9 )相連接… -其在輸出側是與第一開關元件（5 )之控制端（5 1 )相連 接且與第二開關元件（6 )之控制端（6 1 )相連接。 5 .如申請專利範圍第4項之積體半導體記憶體’其中該處 理單元（7)含有一種邏輯NAND閘。 -12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)