KR100796847B1 - 강유전체 메모리 효과를 가진 메모리 셀을 포함한 집적 반도체 메모리 - Google Patents

강유전체 메모리 효과를 가진 메모리 셀을 포함한 집적 반도체 메모리 Download PDF

Info

Publication number
KR100796847B1
KR100796847B1 KR1020010005832A KR20010005832A KR100796847B1 KR 100796847 B1 KR100796847 B1 KR 100796847B1 KR 1020010005832 A KR1020010005832 A KR 1020010005832A KR 20010005832 A KR20010005832 A KR 20010005832A KR 100796847 B1 KR100796847 B1 KR 100796847B1
Authority
KR
South Korea
Prior art keywords
line
column
memory
memory cell
terminal
Prior art date
Application number
KR1020010005832A
Other languages
English (en)
Other versions
KR20010100781A (ko
Inventor
로버트 에스테를
헬무트 칸돌프
하인츠 회니히슈미트
토마스 뢰어
Original Assignee
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인피니언 테크놀로지스 아게 filed Critical 인피니언 테크놀로지스 아게
Publication of KR20010100781A publication Critical patent/KR20010100781A/ko
Application granted granted Critical
Publication of KR100796847B1 publication Critical patent/KR100796847B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

집적 반도체 메모리가 강유전체 메모리 효과를 가진 메모리 셀(MC)을 포함하고, 상기 메모리 셀은 열 라인(BL1,BL2) 및 행 라인(WL1,WL2)의 유닛에 통합된다. 상기 메모리 셀(MC)은 각각 상기 열 라인 중 하나(BL1) 및 상기 행 라인 중 하나(WL1) 사이에 접속된다. 상기 열 라인(BL1)은 판독 증폭기(2)에 접속되고, 상기 판독 증폭기에서 출력 신호(S21)가 인출될 수 있고, 부하 라인(PL1)이 드라이버 회로(3)와 접속되고, 상기 회로에 의해 상기 부하 라인(PL1)은 사전 설정된 전위(V1, GND)에 접속된다. 상기 열 라인(BL1) 및 부하 라인(PL1)은 비활성 동작 모드로 공통적으로 상기 판독 증폭기(2) 또는 상기 드라이버 회로(3)에서 공통 공급 전위(GND)용 단자와 접속된다. 이로 인해, 상기 라인(BL1, PL1)사이의 상대적으로 신속한 전위 보상이 가능하다. 이로 인해, 간섭 전압에 의한 메모리 셀 내용의 의도하지 않은 변경이 비교적 적게 유지될 수 있다.

Description

강유전체 메모리 효과를 가진 메모리 셀을 포함한 집적 반도체 메모리 {INTEGRATED SEMICONDUCTOR MEMORY WITH MEMORY CELLS WITH FERROELECTRIC MEMORY EFFECT}
도 1 은 반도체 메모리의 메모리 셀 필드의 개략도이고,
도 2 는 본 발명에 따른 반도체 메모리의 실시예이고,
도 3 은 분리된 전위 단자를 포함한 메모리 셀 필드의 개략도를 도시한다.
*주요 도면 부호의 설명*
MC : 메모리 셀 WL1, WL2 : 행 라인
BL1, BL2 : 열 라인 PL1 : 부하 라인
GND : 공급 전위
2 : 판독 증폭기 3 : 드라이버 회로
5, 6 : 스위칭 장치 7 : 처리 유닛
8,9,22,61,71 : 단자 51,61 : 제어 단자
본 발명은 강유전체 메모리 효과를 가진 메모리 셀, 메모리 셀을 선택하기 위한 행 라인 및 메모리 셀의 데이터 신호를 판독하거나 기록하기 위한 열 라인을 가진 메모리 셀 필드를 포함한 집적 반도체 메모리에 관한 것이다. 상기 메모리 셀은 각각 열 라인 중 하나와 부하 라인(charge line) 사이에 접속되고, 상기 열 라인은 판독 증폭기에 접속되고, 상기 부하 라인은 드라이버 회로와 접속되고, 상기 드라이버 회로에 의해 상기 부하 라인은 사전 설정된 전위에 접속되고, 및 상기 열 라인 및 부하 라인은 각각 활성 및 비활성 동작 모드를 가진다.
강유전체 메모리 효과를 가진 소위 FeRAM 메모리 셀을 포함한 집적 반도체 메모리는 종종 예컨대 DRAM 메모리와 유사하게 형성된다. 거기서 메모리 셀은 통상적으로 매트릭스형 메모리 셀 필드에서 열 라인 및 행 라인의 유닛에 통합된다. 이 경우 상기 열 라인은 일반적으로 판독 증폭기에 접속되고, 상기 판독 증폭기에서 판독되고 증폭된 데이터 신호가 인출될 수 있다.
강유전체 메모리 효과를 가진 상기 메모리 셀에서 데이터 신호는 공지된 바와 같이 구별할 수 있는 물질의 분극 상태로 메모리 셀내에 저장된다. 반도체 메모리의 작동시 메모리 셀은 일반적으로 커패시턴스 특성을 가진다. 상기 방식의 메모리 셀을 포함한 반도체 메모리는 예컨대 소위 FeRAM 으로 공지된다. 이 경우 상기 메모리 셀은 통상적으로 열 라인 중 하나와 소위 "플레이트(Plate)"로 표기되기도 하는 부하 라인 사이에 접속된다. 상기 부하 라인은 대부분 드라이버 회로와 접속되고, 상기 드라이버 회로에 의해 상기 부하 라인은 사전 설정된 전위에 접속된다.
반도체 메모리의 작동시, 메모리의 부하 라인 및 열 라인은 각각 활성 및 비활성 동작 모드를 가진다. 예컨대 메모리 셀의 내용이 판독되는 활성 동작 모드에서, 상응하는 열 라인이 판독 증폭기와 접속되고, 상기 부하 라인은 사전 설정된 전위에 접속된다. 비활성 동작 모드에서 상응하는 열 라인 및 부하 라인은 일반적으로 공통 공급 전위용 단자와 접속된다.
이것은 예컨대 간섭 전압에 의한 메모리 셀의 내용의 의도하지 않은 변경을 방지하기 위해 요구된다. 상기 간섭 전압은 예컨대 활성 행 라인의 신호가 비활성 부하 라인에 결합됨으로써 발생된다. 활성 행 라인에서 메모리 셀과 관련 열 라인 사이의 선택 트랜지스터는 도전 상태에 있다. 특히, 상기 동작 모드에서 비활성 열 라인 및 비활성 부하 라인이 동일한 전위를 가짐으로써, 접속된 메모리 셀의 2개의 극들이 동일한 전위에 접속되는 것이 중요하다.
상기 열 라인 및 비활성 동작 모드에 있는 부하 라인은 종종 공통 전압 네트워크에 접속된다. 상기 전압 네트워크는 일반적으로 비교적 큰 라인 커패시턴스 및 고유 저항을 가지고, 상대적으로 큰 치수 및 라인 길이에 의해 야기된다. 예컨대 활성 행 라인을 따라 비활성 열 라인에서 간섭 전압이 예컨대 신호의 결합에 의해 발생된다면, 접속된 메모리 셀의 부하 라인과 상기 열 라인 사이에서 원하지 않는 전위 차이가 발생될 수 있다. 이것은 특히 공통 공급 전위용 전압 네트워크에 접속된 열 라인 및 부하 라인의 단자가 공간적으로 분리되는 경우, 즉 예컨대 반도체 메모리의 상이한 회로 부품에 접속되는 경우이다. 전압 네트워크의 비교적 큰 라인 커패시턴스 및 고유 저항에 의해, 상기 라인 사이의 필수적인 전위 보상이 시간적으로 지연된다. 따라서 단시간의 전위차가 활성 행 라인을 따라 배치된 메모리 셀의 전극에서 발생할 수 있고, 상기 전위차는 상기 메모리 셀의 내용을 의도되지 않은 방식으로 변경할 수 있다.
본 발명의 목적은 간섭 전압에 의한 메모리 셀의 메모리 내용의 비의도적인 변경이 비교적 적게 유지될 수 있는, 서두에 언급된 방식의 집적 반도체 메모리를 제공하는 데 있다.
상기 목적은 강유전체 메모리 효과를 가진 메모리 셀, 메모리 셀을 선택하기 위한 행 라인 및 메모리 셀의 데이터 신호를 판독하거나 기록하기 위한 열 라인을 포함한 메모리 셀 필드를 가진 집적 반도체 메모리에 의해 달성된다. 이 경우 상기 메모리 셀은 각각 열 라인 중 하나와 부하 라인 사이에 접속되고; 상기 열 라인은 판독 증폭기에 접속되고, 상기 판독 증폭기에서 출력 신호가 특정될 수 있고; 상기 부하 라인은 드라이버 회로와 접속되고, 상기 드라이버 회로에 의해 상기 부하 라인은 사전 설정된 전위에 접속될 수 있고; 상기 열 라인 및 부하 라인은 각각 활성 및 비활성화된 동작 모드를 가지고; 상기 열 라인 및 부하 라인은 비활성 작동 모드에서 공통 공급 전위용 단자와 접속되고; 및 상기 열 라인 및 부하 라인은 공통으로 판독 증폭기 또는 드라이버 회로에서 공급 전위용 단자와 접속된다.
바람직한 실시예 및 개선예는 종속항의 대상이다.
상기 열 라인 및 부하 라인이 공통으로 판독 증폭기 또는 드라이버 회로에서 공통 공급 전위용 단자와 접속되는 동안, 상응하는 열 라인 및 부하 라인은 상대적으로 가깝게 공통 공급 전위와 서로 접속된다. 이로 인해, 전압 네트 워크의 비교적 큰 치수 및 라인 길이에 의해 야기된 비교적 큰 라인 커패시턴스 및 고유 저항이 방지된다. 따라서 관련 열 라인 및/또는 부하 라인에서 간섭 전압이 결합될 경우, 상기 라인 사이의 상대적으로 신속한 전위 보상이 가능하다. 비활성 열 라인 및 활성 행 라인에 접속된 메모리 셀의 극에서 전위차가 비교적 적게 유지된다. 따라서 간섭 전압에 의한 메모리 셀의 메모리 내용의 비의도적인 변경이 방지된다.
본 발명은 특히 소위 Pulsed-Plate-컨셉(PPL-컨셉)으로 작동되는 반도체 메모리에 적용할 수 있다. 예컨대 메모리 셀의 데이터 신호를 판독하기 위한 판독 사이클에서 관련 열 라인은 활성 동작 모드를 가진다. 상기 열 라인은 상기 판독 증폭기와 접속되고, 상기 판독 증폭기로부터 데이터 신호가 공급될 수 있다. 관련 부하 라인은 드라이버 회로에 의해 사전 설정된 전위에 접속된다. 상기 전위는 예컨대 반도체 메모리의 포지티브 공급 전위에 상응한다. 비활성 동작 모드에서 관련 열 라인이 상기 판독 증폭기로부터 분리되고, 부하 라인과 공통으로 공통 공급 전위용 단자와 접속된다. 상기 공급 전위는 예컨대 집적 반도체 메모리의 기준 전위이다.
본 발명의 실시예에서 열 라인 및 부하 라인은 제 1 스위칭 장치를 통해 서로 접속되고, 상기 열 라인 또는 부하 라인은 제 2 스위칭 장치를 통해 공급 전위용 단자와 접속된다. 이 경우 제 1 스위칭 장치의 제어 단자 및 제 2 스위칭 장치의 제어 단자는 공통 제어 신호용 단자와 접속된다. 관련 열 라인 및 부하 라인이 제 1 스위칭 장치를 통해 단락되기 때문에, 상기 실시예에 의해 간섭 전압의 결합시 신속한 전위 보상이 가능하다. 제 1 스위칭 장치 및 제 2 스위칭 장치의 공통 제어 를 통해, 양 라인이 공급 전위용 단자와 공통으로 접속된다.
본 발명의 개선예에서 집적 반도체 메모리는 처리 유닛(processing unit)을 포함하고, 상기 처리 유닛의 입력측이 열 선택 신호용 단자 및 행 선택 신호용 단자와 접속된다. 상기 처리 유닛의 출력측이 제 1 스위칭 장치의 제어 단자 및 제 2 스위칭 장치의 제어 단자와 접속된다. 상기 열 선택 신호는 예컨대 열 라인 중 하나를 선택하기 위한 열 디코더에 의해 발생된다. 상기 행 선택 신호는 예컨대 행 디코더에 의해 발생된다. 열 디코딩 및 행 디코딩으로부터 정보를 결합함으로써, 메모리 셀 필드의 다른 영역에서 열 라인의 플로팅 상태가 방지된다.
이 경우 메모리 셀 필드가 통상적으로 다수의 블록으로 분할되고, 상기 블록은 각각 다수의 행 라인을 포함한다. 메모리 액세스가 이루어지는 동안, 일반적으로 선택된 열 라인을 따라 메모리 셀 필드의 하나의 선택된 블록 내부의 메모리 셀이 활성화된다. 행 선택 신호를 가진 처리 유닛의 제어에 의해, 선택된 열 라인이 메모리 셀 필드의 나머지 비활성 영역에서 공급 전위용 단자와 접속되는 것이 가능해진다. 따라서 상기 메모리 영역에서 선택된 열 라인의 플로팅 상태가 방지된다.
본 발명은 이어서 도면에 의해 더 자세히 설명된다.
도 1 에 반도체 메모리의 메모리 셀 필드가 도시되고, 상기 메모리 셀 필드는 강유전체 메모리 효과를 가진 메모리 셀(MC)을 포함하고, 상기 메모리 셀은 열 라인(BL1 및 BL2) 및 행 라인(WL1 및 WL2)의 유닛에 통합된다. 이 경우 상기 메모리 셀(MC)은 열 라인(BL1)과 부하 라인(PL1) 또는 열 라인(BL2)과 부하 라인(PL2) 사이에 접속된다. 상기 부하 라인(PL1 및 PL2)은 통상적으로 소위 "플레이트(Plate)"로 표기된다.
도 3 에 상기 메모리 셀 필드의 개략도가 도시되고, 상기 열 라인(BL1) 및 부하 라인(PL1)은 공급 전위(GND)용 분리된 전위 단자에 접속된다. 상기 열 라인(BL1) 및 부하 라인(PL1)은 비활성 동작 모드에 위치한다. 상기 열 라인(BL1)은 판독 증폭기(2)에 접속되고, 기준 전위(GND)용 단자와 접속된다. 상기 부하 라인(PL1)이 드라이버 회로(3)에 접속되고, 상기 드라이버 회로는 상기 부하라인(PL1)의 상이한 동작 모드용 전압을 접속시키기 위해 사용된다. 비활성 동작 모드에서 상기 부하 라인(PL1)은 마찬가지로 기준 전위(GND)용 단자와 접속된다. 도 3 에서 상기 열 라인(BL1) 및 부하 라인(PL1)의 기준 전위(GND)용 단자는 상대적으로 큰 간격을 두고 서로 위치한다는 것을 알 수 있다. 상기 간격(d)은 예컨대 d = 0.5 ㎜ 이다.
도 3 의 하부에 신호 다이어그램이 도시되고, 상기 신호 다이어그램은 열 라인(BL1)상의 간섭 전압(VBL1)을 도시하고, 상기 간섭 전압은 예컨대 열 라인(BL1)으로의 결합에 의해 발생된다. 상기 간섭 전압(VBL1)은 부하 라인(PL1)으로 전달된다(VPL1). 이 경우 기준 전압 네트워크는 비교적 큰 라인 커패시턴스 및 비교적 큰 고유 저항을 나타낸다. 그 때문에 상기 열 라인(BL1)은 시간 지연(Δt)에 의해 상기 부하 라인(PL1)과 단락된다. 선택된 행 라인(WL1)에 접속된 메모리 셀(MC)의 극에서, 예컨대 시점(T)에서 간섭 전압(VBL1)의 높이만큼의 전위차가 발생한다. 이로써 상기 메모리 셀(MC)의 메모리 내용의 의도하지 않은 변경이 일어날 수 있다.
도 2는 본 발명에 따른 반도체 메모리의 실시예를 도시한다. 열 라인(BL1)이 판독 증폭기(2)에 접속되고, 상기 판독 증폭기에서 출력 신호(S21)가 인출될 수 있다. 부하 라인(PL1)은 드라이버 회로(3)와 접속되고, 상기 드라이버 회로는 예컨대 포지티브한 공급 전위(V1)의 접속 또는 기준 전위(GND)의 접속을 위해 사용된다.
상기 열 라인(BL1) 및 부하 라인(PL1)은 스위칭 장치(5)를 통해 서로 접속된다. 상기 실시예에서 상기 부하 라인(PL1)은 제 2 스위칭 장치(6)를 통해, 공급 전위(GND)용 단자(22)와 접속된다. 여기서 상기 스위칭 장치(5 및 6)는 트랜지스터로서 실행된다. 이 경우 상기 부하 라인(PL1) 대신 열 라인(BL1)이 상기 스위칭 장치(6)를 통해 기준 전위(GND)용 단자(22)와 접속되는 것이 가능하다. 상기 스위칭 장치(5)의 제어 단자(51) 및 상기 스위칭 장치(6)의 제어 단자(61)는 공통 제어 신호용 단자(71)와 접속된다.
또한 상기 반도체 메모리는 처리 유닛(7)을 포함하며, 상기 유닛의 입력측이 열 선택 신호용 단자(8) 및 행 선택 신호용 단자(9)와 접속된다. 상기 처리 유닛(7)의 출력측이 제어 단자(51) 및 제어 단자(61)와 접속된다. 여기서 상기 처리 유닛(7)은 NAND-게이트로서 구성된다.
이어서 도 2 에 도시된 반도체 메모리의 동작이 더 자세히 설명된다.
도시된 반도체 메모리는 소위 펄스-플레이트(Pulsed-Plate)-컨셉(PPL-컨셉)에 따라 작동한다. 메모리 액세스가 이루어지는 동안, 상기 단자(8)의 열 선택 신호는 활성 상태(high-액티브)이다. 또한 상기 단자(9)의 행 선택 신호도 활성 상태를 가짐으로써, 도전 접속이 상기 스위칭 장치(5 및 6)를 통해 차단된다. 행 라인(WL1)이 선택된다. 트랜지스터(10)를 통해, 상기 열 라인(BL1)이 상기 메모리 셀(MC)의 판독되는 데이터 신호의 판독 및 증폭을 위해 상기 판독 증폭기(2)와 접속된다. 동시에 전압(V1)이 상기 드라이버 회로(3)에 의해 상기 부하 라인(PL1)에 인가된다.
메모리 액세스가 이루어지지 않는 동안에는 상기 단자(8)의 열 선택 신호가 비활성 상태를 가진다. 상기 상태는 예컨대 기준 전위에 상응함으로써, 상기 트랜지스터(10)는 도전되지 않는 상태이다. 상기 처리 유닛(7)을 통해, 상기 열 라인(BL1) 및 부하 라인(PL1)은 기준 전위(GND)용 단자(22)와 접속된다. 이 경우 상기 처리 유닛(7)은 상기 열 선택 신호의 활성 상태 및 행 선택 신호의 활성 상태에서만 열 라인(BL1)과 부하 라인(PL1) 사이의 단락 접속을 차단하는 것을 보장한다. 모든 다른 경우에서는 상기 열 라인(BL1) 및 부하 라인(PL1)이 단락되고, 기준 전위(GND)와 접속된다.
상기 단자(9)의 행 선택 신호는 예컨대 다수의 행 라인을 포함한 메모리 셀 블록을 선택하기 위한 선택 신호이다. 메모리 액세스시 일반적으로 단 하나의 메모리 셀 블록이 활성화된다. 상기 열 라인(BL1)이 단자(8)의 활성 선택 신호에 의한 활성 동작 모드에 있다면, 단자(9)의 행 선택 신호의 결합에 의해, 활성 열 라인(BL1)의 플로팅 상태는 다른 비활성 메모리 셀 블록에서 방지된다.
도 2에 따른 회로에서 상기 열 라인(BL1) 및 부하 라인(PL1)이 공통으로 상기 판독 증폭기(2)에서 공급 전위(GND)용 단자(22)와 접속된다. 그러나 또한 상기 열 라인(BL1) 및 부하 라인(PL1)이 공통으로 상기 드라이버 회로(3)에서 공급 전위(GND)용 단자(22)와 접속되는 것도 가능하다. 두 가지 경우에서 상기 라인 사이의 단락 접속의 크기는 예컨대 d = 1㎛ 내지 10㎛ 로 감소된다.
본 발명에 따라 간섭 전압에 의한 메모리 셀의 내용의 비의도적인 변경이 비교적 적게 유지될 수 있는 집적 반도체 메모리를 제공할 수 있다.

Claims (5)

  1. - 강유전체 메모리 효과를 가진 메모리 셀(MC)을 포함하고,
    - 상기 메모리 셀(MC)을 선택하기 위한 행 라인(WL1,WL2) 및 메모리 셀의 데이터 신호를 판독하거나 기록하기 위한 열 라인(BL1,BL2)을 가진 메모리 셀 필드를 포함하며,
    - 상기 메모리 셀(MC)은 각각 상기 열 라인 중 하나(BL1)와 부하 라인(PL1) 사이에 접속되고,
    - 상기 열 라인(BL1)은 판독 증폭기(2)에 접속되고, 상기 판독 증폭기로부터 출력 신호(S21)가 공급될 수 있으며,
    - 상기 부하 라인(PL1)은 드라이버 회로(3)와 접속되고, 상기 드라이버 회로에 의해 상기 부하 라인(PL1)은 사전 설정된 전위(V1) 또는 공급 전위(GND)에 접속될 수 있고,
    - 상기 열 라인(BL1) 및 상기 부하 라인(PL1)은 각각 활성 또는 비활성 동작 모드를 가지며,
    - 상기 열 라인(BL1) 및 상기 부하 라인(PL1)은 비활성 동작 모드에서 공통으로 상기 판독 증폭기(2) 또는 상기 드라이버 회로(3)에서 공통 공급 전위(GND)용 단자(22)와 접속되는, 집적 반도체 메모리.
  2. 제 1 항에 있어서,
    상기 공급 전위(GND)는 상기 집적 반도체 메모리의 기준 전위인 것을 특징으로 하는 집적 반도체 메모리.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 열 라인(BL1) 및 상기 부하 라인(PL1)은 제 1 스위칭 장치(5)를 통해 서로 접속되고,
    상기 열 라인(BL1) 또는 상기 부하 라인(PL1)은 제 2 스위칭 장치(6)를 통해 상기 공급 전위(GND)용 단자(22)에 접속되며,
    상기 제 1 스위칭 장치(5)의 제어 단자(51) 및 상기 제 2 스위칭 장치(6)의 제어 단자(61)는 공통 제어 신호용 단자(71)에 접속되는 것을 특징으로 하는 집적 반도체 메모리.
  4. 제 3 항에 있어서,
    상기 집적 반도체 메모리는 처리 유닛(7)을 포함하고,
    상기 처리 유닛의 입력측은 열 선택 신호용 단자(8) 및 행 선택 신호용 단자(9)에 접속되며,
    상기 처리 유닛의 출력측은 상기 제 1 스위칭 장치(5)의 제어 단자(51) 및 상기 제 2 스위칭 장치(6)의 제어 단자(61)에 접속되는 것을 특징으로 하는 집적 반도체 메모리.
  5. 제 4 항에 있어서,
    상기 처리 유닛(7)은 로직 NAND-게이트를 포함하는 것을 특징으로 하는 집적 반도체 메모리.
KR1020010005832A 2000-02-09 2001-02-07 강유전체 메모리 효과를 가진 메모리 셀을 포함한 집적 반도체 메모리 KR100796847B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10005619A DE10005619A1 (de) 2000-02-09 2000-02-09 Integrierter Halbleiterspeicher mit Speicherzellen mit ferroelektrischem Speichereffekt
DE10005619.9 2000-02-09

Publications (2)

Publication Number Publication Date
KR20010100781A KR20010100781A (ko) 2001-11-14
KR100796847B1 true KR100796847B1 (ko) 2008-01-22

Family

ID=7630290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010005832A KR100796847B1 (ko) 2000-02-09 2001-02-07 강유전체 메모리 효과를 가진 메모리 셀을 포함한 집적 반도체 메모리

Country Status (7)

Country Link
US (1) US6515890B2 (ko)
EP (1) EP1126470B1 (ko)
JP (1) JP2001283585A (ko)
KR (1) KR100796847B1 (ko)
CN (1) CN1265393C (ko)
DE (2) DE10005619A1 (ko)
TW (1) TW512338B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100527571B1 (ko) * 2002-08-30 2005-11-09 주식회사 하이닉스반도체 불휘발성 메모리 칩의 저전압 감지 수단 및 감지 방법,그리고 그 감지 수단을 이용하는 저전압 감지 시스템
JP4074279B2 (ja) 2003-09-22 2008-04-09 株式会社東芝 半導体集積回路装置、デジタルカメラ、デジタルビデオカメラ、コンピュータシステム、携帯コンピュータシステム、論理可変ｌｓｉ装置、ｉｃカード、ナビゲーションシステム、ロボット、画像表示装置、光ディスク記憶装置
US7269048B2 (en) 2003-09-22 2007-09-11 Kabushiki Kaisha Toshiba Semiconductor integrated circuit device
JP4672702B2 (ja) * 2003-09-22 2011-04-20 株式会社東芝 半導体集積回路装置
JP4901385B2 (ja) * 2006-09-14 2012-03-21 株式会社東芝 半導体記憶装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892706A (en) * 1994-08-29 1999-04-06 Kabushiki Kaisha Toshiba Fram, fram card, and card system using the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2576425B2 (ja) * 1994-10-27 1997-01-29 日本電気株式会社 強誘電体メモリ装置
US5862089A (en) * 1997-08-14 1999-01-19 Micron Technology, Inc. Method and memory device for dynamic cell plate sensing with ac equilibrate
DE19832994C2 (de) * 1998-07-22 2003-02-13 Infineon Technologies Ag Ferroelektrische Speicheranordnung
JP2000123578A (ja) * 1998-10-13 2000-04-28 Sharp Corp 半導体メモリ装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5892706A (en) * 1994-08-29 1999-04-06 Kabushiki Kaisha Toshiba Fram, fram card, and card system using the same

Also Published As

Publication number Publication date
US6515890B2 (en) 2003-02-04
KR20010100781A (ko) 2001-11-14
EP1126470B1 (de) 2007-11-28
CN1265393C (zh) 2006-07-19
DE50113306D1 (de) 2008-01-10
US20010038561A1 (en) 2001-11-08
TW512338B (en) 2002-12-01
EP1126470A3 (de) 2003-02-05
DE10005619A1 (de) 2001-08-30
JP2001283585A (ja) 2001-10-12
EP1126470A2 (de) 2001-08-22
CN1308338A (zh) 2001-08-15

Similar Documents

Publication Publication Date Title
US5969979A (en) Ferroelectric memory device
US10560085B2 (en) Apparatuses for reducing off state leakage currents
KR19990013853A (ko) 강유전체 기억 장치
KR100324594B1 (ko) 강유전체 메모리 장치
KR950030360A (ko) 반도체 기억장치
US5592409A (en) Nonvolatile memory
KR100554211B1 (ko) 강유전성 기억 장치
KR100796847B1 (ko) 강유전체 메모리 효과를 가진 메모리 셀을 포함한 집적 반도체 메모리
US5063539A (en) Ferroelectric memory with diode isolation
US5623440A (en) Multiple-bit random access memory cell
KR100579749B1 (ko) 2-트랜지스터/2-커패시터 타입의 메모리 셀로 구성된 집적메모리
KR100397386B1 (ko) 메모리 셀 및 기준 셀을 포함한 집적 메모리 및 상기메모리용 작동 방법
US6697279B2 (en) Ferroelectric read/write memory with series-connected memory cells (CFRAM)
US6898106B2 (en) Using FeRam/MRAM cells having a high degree of flexibility and compact construction and method of operating the memory device
KR100458356B1 (ko) 각각 하나의 강유전성 메모리 트랜지스터를 갖는 메모리셀을 포함하는 집적 메모리
KR100596849B1 (ko) 차동 데이터를 갖는 불휘발성 강유전체 메모리 장치
JPH08315584A (ja) 強誘電体メモリ・アレイ装置およびその形成方法
US7106615B2 (en) FeRAM capable of restoring “0” data and “1” data at a time
JP4011941B2 (ja) 半導体記憶装置
US20020085405A1 (en) Memory architecture with controllable bitline lengths
US20070195578A1 (en) Semiconductor memory device
JP2000331474A (ja) 集積化ｉｃメモリ
JP2001118389A (ja) 強誘電体メモリ
KR100339421B1 (ko) 반도체 메모리소자의 셀 어레이
KR19990030710A (ko) 강유전체 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130104

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee