TW504901B - Data latch circuit and driving method thereof - Google Patents

Description

【發明領域】 本發明係有關於一種資料栓鎖電路（data latch circuit)。特別是有關於一種可根據許多時脈訊號 (clock Slgnal )在南速下栓鎖資料的資料栓鎖電路，且 亦有關於一種用於驅動此高速資料栓鎖電路 【習知技術】 有-種資料的資料栓鎖電路，係㈣可接收許多時脈 讯號的OR閘（OR-gate )的輸出結果而拴鎖資料。例如， 栓鎖電路可用在可能僅提供具有低頻之單—時脈訊號的情 況下，於高速中操作資料栓鎖電路。此種情況例如是，經 由可進打低頻測試的測試者，在測試包括資料栓鎖電路 半導體元件時。 對此資料栓鎖電路而言，提供了兩個時脈訊號，其頻 率彼此相等，但兩者之間的相位（phase )相差、、冗// 。 將此兩個時脈訊號做〇R閘處理後所產生的訊號，其頻 率兩倍於低頻時脈訊號的頻率。即使當僅提供具有低頻之 時脈訊號時’半導體電路亦可以在高速下操作，其方式與 使用具有高頻的時脈訊號之情況相同。

第11圖係繪示此種半導體電路。此相關技術的半導體 電路包括了NOR閘（N0R gate)1〇1。第一時脈訊號線1〇2 和第二時脈訊號線103兩者均連接至NOr閘的輸入端。 提供第一時脈訊號★ A ”至第一時脈訊號線1 〇 2。第一 時脈訊號線1 0 2相當於此種用於提供時脈訊號給許多電路 (除了正反器104以外的電路並未繪示）的訊號線。提供

JU49〇i l、發明說明（2) 第二時脈訊號、、B至第二時脈訊號線103。第二時脈訊號 線1〇3相當於此種連接至許多電路（除了正反器1〇4以外的 電路並未繪示）的訊號線。NOR閘1 0 1係對第一時脈訊號 和第二時脈訊號、、做處理而產生具有NOR邏輯的 局部時脈訊號、、C 〃 ，然後輸出此局部時脈訊號、、C 〃至正 反器104 〇 正反器104包含主正反器105和附屬正反器1〇6兩者。 局4時脈訊號、、C ’’輸入至主正反器1 〇 5和附屬正反器1 〇 6 兩者。 α 輸入訊號、進入主正反器1 在局部時脈訊號 U 0 C ”的電壓已從、、L0電壓轉換成、、HI夕電壓後，主正 ，器105將栓鎖訊號、、f固定一持續間（time durati〇n 其為局部時脈訊號、的電壓維持在'HI "電壓期 U一方面’當局部時脈訊冑w電壓維持在 L0電壓時，主正反器105直接輸出輪入訊號、、D„ 料做為栓鎖訊號、、E 〃 。 的貝 當局部時脈訊號、、C "上升時，附屬g w 4 λ 。此時，附屬】=== ，105所保持的資料。即使在局部時脈 $ 已回至 '『電壓後，附屬正反器⑽ ：c的電壓 訊號'E、資料之狀態。此附屬正反:持在士保持检鎖 鎖的資料，直到局部時脈訊號、、E的下一 績保持此栓 此附屬正反器106輸出此保持的資料：上升為止。 。 做為輸出訊號

3U4VU1 五、發明說明（3) 作槿：f半導體電路特別是可能用於做為可選摆/ 作模式和測試模式下操作的半導體 選擇在正常操 下，半導體電路的操作係根據 操作模式 ，時脈訊號係由測試者所=體電路下之#作模式。此時 於洌ϊ:m ’係關於正常操作模式的最大操作頻率- :所;:= 莫式的最大操作頻率為 供的時脈讯號之最大頻率為丨00MHz。 所提了中第n圖所示的半導體電路’由測試者 時脈訊號之頻率係成倍地增加，然後依據具有： =時=訊號來操作半導體電路。因此，即使在測試者的 ^大#作頻率（例如為^⑽仳）低於半導體電路的最大 =頻率（例如為100MHZ)之情況下，測試者仍能測試半導 體電路的功能。 第11圖的半導體電路可能藉由在測試模式下使用具有 低頻的時脈訊號，而操作在較好的條件。然而，在正常操 作模式下提供高頻時脈訊號的情況下，此半導體電路會發 生操作錯誤。 半導體電路發生錯誤操作的原因如下··當用來提供時 脈訊號的訊號線之容量（capacity )變大時，時脈訊號的 轉移時間（transfer time )會拉長。另一種是，時脈訊 號的上升訊號部份之波形會變形。' 如第11圖所示之眾所周知的半導體電路，其用來提供

7061-3643-PF.ptd 第7頁 五、發明說明（4) :二=訊ί線之容量會增加的原因是此半導體電路使 ,,? _ 在此N0R閘101中’輸入端的容量會變大。因 旦氐去二ί脈訊號線102的容量和第二時脈訊號線103的容 ί容旦的二增加。假使半導體電路操作於高速下，則訊號 致錯誤操作的發生。因此，當訊號線 導體電路=寸，而要可根據許多時脈訊號來栓鎖資料的半 ΡΘ1Π1而且如第11圖所示之眾所周知的半導體電路，ΝΟίί :μ ΜΑ的輸出係連接至主正反器1〇5和附屬正反器106兩者 炎R問101必需具備可在適當條件下驅動主正反器1〇5 口 ^正反器1〇6兩者的驅動能力。將在使用中的邏輯閘 =s大驅動旎力變大，可能構成關於半導體電路的高速操 因此’备在使用中的邏輯閘之最大驅動能力降低時， 可根據許多時脈訊號來拴鎖資料的半導體電路是在此技術 領域所需要的。 【發明之目的】 ” 本f明的目的在於提供一種當用來提供時脈訊號的訊 號線之容量降低時，可用於根據許多時脈訊號來栓鎖資料 的半導體電路。 $本發明的另一目的在於提供一種當在使用中的邏輯閘 $最大驅動能力降低，可用於根據許多時脈訊號來栓鎖資 料的半導體電路。由第一時脈訊號和第二時脈訊號做〇R閘 處理所獲得的結果並未輸入至本發明的資料栓鎖電路之主

五、發明 "" —— --" 反器。因此時脈訊號線的負载可以降低。 [圖式簡單說明】 - 為讓本發明之上述目的、特徵及優點能更明顯易懂， 又2舉實施例，並配合所附圖式，作詳細說明如下： ，1圖係表示根據本發明一第一實施例之資料栓鎖電 岭的電路排列。 極的圖係顯示使用於第1圖的資料栓鎖電路中之轉移閘 低π電路排列。 ^ 3 5繪Τ用於解釋第2圖之轉移閘極的表示符號。 移閘極的電？排不:。用於第1圖的資料栓鎖i路中之另-轉 於解釋第4圖之轉移問極的表示符號^ 鎖電路的操作。m係用於解釋根據第一實施例之資料栓 鎖電路的回電的路方:列圖。係用於表示根據第二實施例之資料栓 鎖電路的電的路方:列圖。係用於表示根據第三實施例之資料栓 第9圖的方塊圖係用 鎖電路的電路排列。 、表不根據第四實施例之資料栓 第10圖的方塊圖係用於 鎖電路的電路排列。 、衣不根據第五實施例之資料栓 第11圖的方塊圖係用 . 路排列。 ；表不習知之資料栓鎖電路的電

7061-3643-PF.ptd 第9頁 504901 五、發明說明（6) 【符號說明】 10卜N0R閘； 1 0 2、3 2、4 2〜第一時脈訊號線； 1 0 3、3 3〜第二時脈訊號線； 104、 1、30、43〜正反器； 105、 2、44〜主正反器； 106、 3、34、45〜附屬正反器； 31 、26 、5 、6 、8 、10 、11 、31 、48 、51 、52 、53 〜反向器； 4、7、9、40、46、48、50 〜選擇切換器； 4a 、 4b 、 7a 、 7b 、 9a 、 9b 、 46a 、 46b 、 50a 、 50b 〜轉移閘極； 2卜rr通道電晶體； 22、27〜p_通道電晶體； 2 3、3 2〜源極端點； 2 4、3 3〜汲極端點； 2 5、2 8〜閘極端點； 41〜緩衝器； 49〜NOR閘； 34〜產生電路的内部時鐘； 3 5〜切換器； 3 6〜第一端點； 3 7〜第二端點。 【發明的詳細說明】

7061-3643-PF.ptd 第10頁 五、發明說明（7) 第一實施例 (即:) 器和-正反器。如第10所_ /半導體電路具有一反向 反向器3!的輸入端。提圖供所二，第-時脈訊號線32連接到 線32。此時脈J、气供二脈訊號至第-時脈訊號 虔和、LO :: 子應於具有任一 'HI (高）電 對應於雷徂電壓之訊號。在此例子中，、、HI "電壓 解：乂，在、：：态’ ^ L〇 "電壓對應於接地電壓。要了 =右ίί明以：描述的說明書中所解釋的訊號，對 ‘ :'、 ΗΙ (兩）"電壓和、、L0 (低）電壓之訊 ,%反，向=將時脈訊號'a ”反向’以產生局部時脈訊 HI,雷/主此例子1V 1訊號反向"意味著當訊號在 糸％咕产=時’反向益3 1輸出具有、、L0電壓的訊號，而 虽讯號在L(K電壓時’反向器”輸出具有、'η

訊號。 私I W 時脈訊號 將局部時脈 "對應於 因此，主正 局部時脈訊號、、b 〃進入正反器丨。再者 c 經由第二時脈訊號線33輸入至正反器1 正反器1包含主正反器2和附屬正反器3。 汛號、b "輸入至主正反器2。局部時脈訊號 由反向上述之時脈訊號、、a "而產生的訊號。 來操作。.另外，將另一輸入訊 反Is 2係根據時脈訊號、a 號〃輸入至主正反器2 主正反器2包括選擇切換器4。輸入端no和節點N1兩者

7061-3643-PF.ptd m 504901 五、發明說明（8)

If"接至選擇切換器4的輸入端。節點N0對應於輸入訊號 -U入的節Λ。節點N1對應於保持由主正反器2栓鎖之 貝枓的正邏輯資料tive logic data )之節點。節 點N1處之電壓的產生程序將描述於後。 選擇切換器4包含轉移閘極4a和另一轉移閘極处。轉 移、閘，4a連接至輸入端N〇。當局部時脈訊號、，處在 'ΊΠ "電位時，此轉移閘極4a被帶至〇N狀 NO連接至節點N2。當局部時脈訊號γ處在、、L〇t輸電入/ # ^，此轉移閘極4a被帶至_狀態。此時輸 接至節點N2。 第2圖顯示轉移閘極4a的電路圖。所提供的轉移閘極 a具有η通道電晶體21和？-通道電晶體22。『通道電晶體 2曰1和ρ-通道電晶體22的源極都連接源極端點“。『通道電 :^ 2 1和Ρ通道電晶體2 2的汲極都連接汲極端點2 4。rr通 的閉極連接至閑極端點^ 間極經由反向器26連接至閘極端點25。 ρ, η田Η 1電壓（Η 1冑位）施加至閘極端點2 5時，轉移 7 端點23?性傳導至其沒極端點24⑽狀態 端點2田5時f 1 L〇電位）施加至此轉移閘極4a的閘極 =2、5時，其源極端點23自汲極端點24做電性切斷（0FF 狀態）。 第3圖在上發又的說-明書中，在第2圖中的轉移閘極4a係以 來〜1¾ 4Γ表不。在這符號中，連接到標示、TG "矩 瓜這兩短邊的線，係表示源極端點23或沒極端點24。因為

504901

源極端點23和汲極端點24彼此電性上等效 間並無差別。連接到標示vTG矩形之一 示閘極端點2 5。 ’所以此二者之 長邊的線，係表

，第4圖顯示轉移閘極几的等效電 有前=在實f上相同的電路排列 接到閘極端點28 :通 3〇連接到閘極端點28。 甲電極經由反向裔 門極4=:壓ί、'『電位）施加至閘極端點28時，轉移 )。~二二端f31 ,自汲極端點32做電性切斷（0FF狀態 端％二眸& (、、L〇"電位）施加至此轉移閘極4b的閘極 ^點28時，源極端點32電性傳導至其沒極端細⑽狀態 ^Λ本Λ明的說明書中’在第4圖中的轉移閘極A係以 / 、付號表示。在這符號中，連接到標示、、TG "矩 兩短邊的線，係表示源極端點32或沒極端點Μ。因為 1極端點32和汲極端點33彼此電性上等效，所以此二者之 ίίϊΐ別。連接到與標示、、TG/，矩形之一長邊接觸之小 固圈的線，係表示閘極端點28。

、轉移閘極4a和轉移閘極4b係於互補模式下操作。因此 $，切換器4根據局部時脈訊號、、b連接輸入端㈣和節點 其中之一至節點N2。當局部時脈訊號、"為、、HI,,電 位，’、、選^擇切換器4連接輸入端_至命點Μ。當局部時脈 訊號c為、、L0 ”電位時，選擇切換器4連接節點!^丨至節

7061-3643-PF.ptd 第13頁 504901

點N 2 〇 如第1圖所示，連接至撰接 M9於$处，上 、擇切換器4的輸出端之節點 η;到反向器5的輸入端。反向器5將節謂的電位 =，然後將此反向的電位輸出至另一節謂。在 書中應了解的是’所述< '將電位反向"的元件， 列意義：即，當此元件的輸入端的電位為 '、『電位時， $兀件產生-、L0電位’而當此元件的輸入端的電位為 L0’電位時’必匕元件產生冑位。此節細栓鎖 由主正反器2所栓鎖的資料中之負邏輯資料（negative logic data )。將做為一負邏輯拴鎖訊號、夕的節點N3 電位輸出至附屬正反器3。

節點N3連接至反向器6的輸入端。反向器6將節點N3的 電位反向，然後輸出此反向的電位至節點N1。將做為一負 邏輯栓鎖訊號、、f"的節點N1電位輸出至附屬正反器3。、 將負邏輯栓鎖訊號、、e "和、、f ”兩者輸入至附屬正反 器3。再者，將局部時脈訊號、、b和、、c輸入至此附屬 正反器3。此附屬正反器3係根據局部時脈訊號、、b "和 \夕來操作。在此情況下，此局部時脈訊號對應於 由將時脈訊號"反向所產生的訊號。因此，此附屬正 反器3係根據時脈訊號、、a和、、b "兩者來操作。 <_ 附屬正反器3包括選擇切換器7。選擇切換器7的輸入 端連接至包含在主正反器2中的節點N3以及包括在附屬正 反器3中的節點N4兩者。負邏輯栓鎖訊號、、e "係自連接至 郎點N3的輸入端而輸入。另一方面，節點N4之電位的產生

7061-3643-PF.ptd 第14頁 504901 五、發明說明（11) 1¾段將於之後做描述。選擇切換器7的輸出端連接至節點 N5。 根據局部時脈訊號、、b ，此選擇切換器7連接節點N5 至節點N3和節點N4其中之一。當局部時脈訊號、、b為 、、HI "電位時，選擇切換器7將節點N4和節點㈣兩者彼此 做連接。在此情況下，節點N4對應於一節點，其係為栓鎖 ^附屬正反器3所栓鎖的資料中之負邏輯資料的節點。此 時，由附屬正反器3所栓鎖的資料之負邏輯資料， 節點N5。 、 選擇切換器7包含轉移閘極7a和另一轉移閘極几。轉 移閘極7a連接至節點N4。轉移閘極几連接至節點㈣。轉移 j極7a的功能和架構與轉移閘極“相同。轉移閘極几的功 2和架構與轉移閘極4b相同。選擇切換器7的結構 與選擇切換器4相同。 H 771 雷办：ίΝ5連接至反向器8的輸入端。反向器8將節點㈣的 了一 ^ ΐ ΐ輸出此反向的電位至節點Ν6 °節點Ν6構成 =，，，、為栓鎖由附屬正反器3所栓鎖的資料中之正 $輯負=的節點。節點Ν6連接至選擇切換器9的任一輸入 的其他輸入端則連接至主正反器2的節 # 、k擇刀換态9的輸出端連接至節點Ν7。 "a " m m 。時脈訊號、、c 〃擁有與時脈訊號 有相位移' , 且其與時脈訊號、、a//的相位之間 有相位移…當時脈訊號Y處於、'『電位時， 7061-3643-PF.ptd 第15頁

=換广，節點N1至節點N7。⑶時，輸出正邏輯栓 時，㈣七趟。卽點N7。當時脈訊號γ處於'L0電位 反^所扒V器9連接節點N6至節點N7。此時，由附屬正 牵切1矣器9具有轉移閉極9M〇9b。轉移閘極9a連接 轉=4。Γ移間極9b連接至節點N1。轉移閘極9a具有與 搞4h : &目同的功能和架構。轉移閘極9b具有與轉移閘 相η: LI功能和架構。選擇切換器9具有與選擇切換器4 相同的結構和功能。

節點Ν7連接至反向器ι〇的輸入端。反向器ι〇將節點訂 、電位反向，然後將此反向的電位輸出至節點Ν4。 訊號路徑用來連接節點㈣和節點Ν6，訊號的轉換係來 自節麵且經由選擇切換器7，並依循反向⑼至節點㈣的 順序。當訊唬藉由此路徑而轉換時，訊號被反向。再者， 另一訊號路徑是用來連接節點“和節點Νβ，訊號的轉換係 來自節點Ν6且經由選擇切換器9，並依循反向器1〇至節點 Ν4的順序。當訊號藉由此路徑而轉換時，訊號被反向。

而且，反向器U的輸入端連接到節點Ν5。反向器11的 輸出端將節點N5的電位反向，然後將此反向的電位輸出做 ，一輸出訊號、、g” 。由附屬正反器3所栓鎖的資料之負邏 輯f料’被栓鎖在節點N 5。因此，由附屬正反器3所栓鎖 的資料輸出做為輸出訊號、、g "。 接著’根據本發明一第一實施例之半導體電路的操作 將描述於後。請參照第6圖之時脈圖，正反器的操作將解

504901

而且，當瞬間時間 丹假設輸入訊號 電位。此時，在節則二電;^心 位。其原因為輸入訊號γ進入節點 ： ： f位。其原因在於將反向節職電 的電位輸出至節點N3。在節點N1的電位處於'L〇":传 二原因在於將反向節點N3的電位而獲得的電位輸出至節點 0 $ t<tl期間 時脈訊號、、a "和第二局 兩者擁有、、L0"電位。局部時脈訊號 電位。因此，輪入端㈣連接至節點N2。 輸入至節點N2。 再者，假設具有^L0 栓鎖。換言之，假設、、L0 N6和N7所栓鎖，然而ΉΙ 瞬間時間0 $ t < 11 : 在瞬間時間 部時脈訊號、、c " 、夕擁有II " 將輸入訊號、、d " 電位的資料被附屬正反器3所 電位係由附屬正反器3的節點 電位由節點Ν4和Ν5所栓鎖。

輸入訊號、、d"的電位在瞬間時間、、〇"變成、、ΗΙ„電 位。輸入訊號、、d，，的轉換係來自節點Ν2經由反向器5、節 點3、反向器6至節點1等順序。將輪入訊號、、d "的電位藉 由反向器5和反向器6而反向。結果，節點N1的電位和節^

504901 五、發明說明（14) ---- ^的電位依據輸入訊號、、d，，在瞬間時間t = 〇時轉換成 H夕電位。而且，正邏輯栓鎖訊號、、f，，的電位亦 ^ H 1 "高位。節點N 3的電位在瞬間時間t = 〇時變成、 ''L0 "電位。其原因在於節點N3的電位係藉由將節點n2的 電位、反向而產生。而且，負邏輯栓鎖訊號、、e的電位變 成、、L0 "電位。 另一方面，在附屬正反器3中，節點N5係連接至節點 N4。節點N7係連接至節點N6。在附屬正反器3中，封閉迴 路（closed loop )因此而構成，使得來自節點…的訊號 經由節點N5、反向器8、節點腳、節點N7、反向器1〇至節" 點Ν4而轉換。此附屬正反器3繼續栓鎖資料，此資料經由 這樣的封閉迴路在瞬間時間t = 〇時而栓鎖。換言之，''節點 N4和節點N5兩者都栓鎖在、、HI 〃電位，且節點㈣和節點N7 兩者都栓鎖在、、L0電位。藉由反向節點⑽的電位而產生 輸出訊號、、g 。換言之，輸出訊號持續輸出訊號、、g "。 瞬間時間tl S t〈t2 : 在瞬間時間、、tl ” ，時脈訊號、、a "的電位自ό 電位轉變成、、ΗI #電位。時脈訊號、、b的電位則轉換成 L0 ”電位。

主正反器2的節點N2自輸入訊號、、d”處切斷，且連接 至節點N1。在主正反器2中，封閉迴路因此而構成，使得 來自節點N2的訊號經由反向器5、節點N3、反向器6、及節 點N1至節點N2而轉換。此主正反器2藉由這樣的封閉迴路 在瞬間時間、、11 ”將輸入訊號、Μ，，的資料栓鎖住。換言

7061.3643-PF.ptd 第18頁 504901

且節點 保持在 、'L0 〃 之，節點N1和節點⑽兩者繼續維持在ahi„電位， N 3繼續維持在、、丨〇 〃 啻a 、、 ^ ^ LU電位。正邏輯栓鎖訊號、、f HI電位狀態，且負邏輯栓鎖訊號、、e 〃保持在 另一方面，附屬正反器3的節點N5連接到主正反 即點N3。負邏輯栓鎖訊號 的轉換係從節點以緩由反的 向器8、節點N6、節點N7、反向器1〇到節點N4之順序 點N4和節細的電位變為1『，然 點 變為、'HI "電位。 η的逼位

、、，,附屬正^反器3輸出節點㈣的負邏輯資料作為輸出訊號 g 。換έ之，此附屬正反器3輸出、、Η I "電位作兔私山 訊號。在此狀況下，當局部時脈訊號、、d"上升時'為輸出 器1栓鎖住輸入訊號、、d的資料，然後輸出此栓 為輸出訊號、、g，，。 往頌貝枓作 瞬間時間t2 St<t4 : 在瞬間時間、、t2"時，此時脈訊號、、的 L0電位。時脈訊號、、a和時脈訊號、、c夕是 回,到 位。時脈訊號、、b，，的電位是n電位。 電 主正反器2的節點N2是連接到輸入端no。輪入 _ 、、d ”輸入到節點N2 〇這個輸入訊號、、d的轉換日'儿 N2經由反向器5、節點N3、反向器6至節點M的順^從節點 在由12 S t < 14所定義的瞬間時間、、13，，，輪 ：口 Μ "的電位改變成電位。根無輸入訊號\〇，號 瞬間時間、、t3 時，節點N1和節點N2的電位變说、、，在 i战L0電

7061-3643-PF.ptd 第19頁 [ 1 ‘504901 五、發明說明（16) 位。在瞬間時間Ή3，，，節點N3的電位變成n "電位。 另一方面，在附屬正反器3中，封閉迴路因此而構 成’使得來自節點N 4的訊號經由節點N 5、反向器8、節點 N6、節點N7、及反向器10至節點N4的順序而轉換。此附屬 ^反器3沒有擷取正邏輯栓鎖訊號、、f 〃和負邏輯栓鎖訊號 e 。此附屬正反器3繼續栓鎖由此封閉迴路在t = 12所栓 鎖之此資料。換言之，當輸入訊號、、d "的電位在瞬間時 間^已變為、、L0，，電位之後，節點NM〇N5兩者維持在 LO夕電位，且節點ν6和Ν7兩者亦維持在丨//電位。瞬間時間t4 St<t5 : 在瞬間時間〜t4

時，時脈訊號、的電位變為 HI 電位。時脈訊號、、a "的電位維持在、、L〇 "電位 局部時脈訊號、、b維持在、、ΗI電位。 轉換係自節點Ν 2經由反向器5、節點ν 3、 之順序。當輸入訊號、、e "維持在、、H j夕 點Ν1和Ν2兩者都維持在、、L0，，電位狀態 1 ''HI #電位狀態。此正邏輯栓鎖訊號 、LO #電位狀態，且負邏輯拴鎖訊號 電位狀態。 e 輸入訊號\夕έ 反向器6至節點ν 電位的狀態，節 _然而節點Ν3維4 維持在 "維持在、HI " 附屬正反器3取得正邏輯栓鎖訊號、、f 〃。正邏 2、「的轉換係自節點N7經由反向㈣、節點N4 ‘：、反向器8至節點N6。根據正邏輯栓鎖錢'fΓ為：ST變為 '『電位。節點N4和N5兩者的。 ’、’、 電位。輸出訊號Ά的電位變為、L(K電

504901 t 五、發明說明（17) 位。因此，正反器1根據此測試的局部時脈訊號★ f 〃來栓 鎖輸入訊號、Μ "，然後輸出此栓鎖的輸入訊號、、d 做為 輸出訊號。 值得注意的是，在瞬間時間t4<t<t5，當輸入訊號 'vd 7/的狀態改變時，藉由附屬正反器3來取得的資料亦改 變了。其原因在於輸入訊號〃經由正邏輯栓鎖資料 f "持續提供至附屬正反器3。為了在正常的情況下操作 正反器1，需要以下的條件。此即當時脈訊號、、c "變為 ΗI "電位時，輸入訊號' d 的電位並沒有改變。

瞬間時間t5 S t<t8 : 在瞬間時間Ή5 〃時，時脈訊號、、a "的電位變為 ''L0 "電位。隨後在由15 < 16 < 18所定義的瞬間時間 Ή 6 π，時脈訊號、a "的電位變為、、hi "電位。在由 t6<t<t8所定義的時區（time period)内，時脈訊號 、〃維持在''HI 〃電位。

主正反器2中的節點N2從輸入訊號、、d處被切斷，並 連接至節點N1。在主正反器2所建構的回路中，訊號的轉 換係自節點N2經由反向器5、節點N3、反向器6、節點N1至 節點N 2。主正反器2繼續維持上述的資料。換句話說，節 點N1和節點N 2兩者皆繼續地維持在、、^ "電位，並且節點 N3 =續維持在、、HI"電位。此正邏輯栓鎖訊號、、f "維持 在、L0夕電位狀態，且負邏輯栓鎖訊號、、e "維持在 H "電位狀態。 ' 在由16 < 17 < 18所定義的瞬間時間、、16 "，輸入訊號

504901 五、發明說明as) d的電位變為HI"電位。然而，在由t6<t<t8所定義 的時區内’主正反器2不會抓取輸入訊號、、d 〃 。在由 t6<t7<t8所定義的瞬間時間、t7〃中，即使在輸入訊號 的電位變為、、HI電位的情況下，正邏輯栓鎖訊號 f和負邏輯栓鎖訊號、、e ”兩者的訊號皆不會改變。 換言之，附屬正反器3在時脈訊號、、維持在、、HI//電位 的、持，續期（time duration)内，會抓取負邏輯栓鎖訊號 e 。在ΐ6<ΐ<ΐ8所定義的時區内，負邏輯栓鎖訊號 〃的電位變成、、t位。此時，節點Ν4和節點^兩 者的電位皆為ΛΗ「電位。節議和節點『的兩者的電位 皆等於，L0 ”電位。輸出訊號、、g維持在al〇電位。 因此，當時脈訊號、、a ’’的電位轉變成、、Η丨"電位時，正 反器1栓鎖輸入訊號、、在瞬間時間、、ΐβ//的資料，缺 輸出此栓鎖資料做為輸出訊號、、g。 #、 …即使當輸人訊號'、dm被改變，#時脈㈣ /，係Λ位Λ於 電位時，此正反器1所检鎖的資 二的ΐί':脈訊號y的電位變為'『電位時所獲 付的責科’然後輸出此栓鎖資料做為輪出、、g # 。 航1;如Λ面所解釋的’在任何-個時脈訊號時 ?文變成為m位的情況下，根據本發明 &歹1 ’此資料栓鎖電路栓鎖住輸入訊號夕的資 據由〇二栓鎖輸入訊號。此資料栓鎖電路可能會依 據由οκ閘處理時脈訊號Ί〇時脈訊號、c 號’來栓鎖輪出訊號Τ的資料，而不使用_二:訊 發明說明（19) gate ) 〇 no R~ f 訊获綠，^閘。不觸疋反向器或是轉移閘極皆會連接至 容=VM^由此訊號線時脈訊號被轉換。反向器的輸入閘 閘ΐ閘之輸入閘容量的6〇%。同樣的，轉換閘輸入 號栓鎖ΐ=於N0R閘之輸入閘容量。根據第一實施例之訊 5栓鎖電政，連接至訊號線的容量可製造出小於傳統的資

I 施例的資^因為連接至訊號線的容量降低，使得第一實 】的貝枓拾鎖電路可以操作於高速 第二實施例 。第7圖顯示根據本發明一第二實施例之資料栓鎖電路 擇切I料栓鎖電路的排列係利用下述之結構：選 擇切換器9依序提供於訊號路徑上，經此而 將即點Ν4的訊旒轉移至節點㈣。 將負邏輯栓鎖訊號^鈐入$τ選擇的排列如下： 替代正邏輯栓鎖訊號、、f。 水 第三實施例 路。第8圖顯示根據本發明-第三實施例之資料栓鎖電 第8圖之資料栓鎖電路的排列係 擇切換器7和選擇切拖哭q以廿_ ^』用下达之、、、口構·選 ί列；ΐ 的訊號轉移至節_…可選擇的 將負邏輯栓鎖訊號、"輪入至選擇切換器7和 ^04901 五、發明說明（20) 9的輸入端，來替代正邏輯栓鎖訊號 選擇切換器7和選擇切換器9 ，在此例子中， 之^在選擇切換器7和選擇切換器和= 之間的情況下，正邏輯 J出現在反向= 擇切換器7和選擇切換器9的輸入端。 f輸入至選 此外，資料栓鎖電路的排列係利 切換器7和選擇切換器9提供：逑之結構·，擇 N6的訊號轉移至節點N4。 =上，經此而將郎點 輯栓鎖訊號、'f 〃輸入至選擇切二=下災= 邏輯栓鎖訊號、、e◊ 輸入舄，來替代反 較，圖和第8圖所示的資料栓鎖電路相 顯栓鎖電路具有高速操作的優點。 頦不於第1圖的半導體電路具有下 — 屬正反器3來操取負邏輯栓鎖#、 .猎 寸 ::…九負载= 二和:^ =鎖錢f兩者。因為此負載的分 l 鎖訊號、'e，、戈正邏輯栓鎖訊號”因々中有一供者 2載沒有…以致於此半導體電路能擁有高速操作的 • 〜不一員娜椚&頁料栓銷雷攸，7处 將附屬正反器3做修改來輸入其他的時脈訊號。電在 此 選擇的排列中’可利用複數撰檯七拖哭 .. 於铨入龎不. 選擇器，被選擇的總數等 、輸入至附屬正反器3的時脈訊號之總數。當提供 擇切換器於反向器10的輸出端和反向器8的輸入;之間時

504901 五、發明說明（21) ，輸入負邏輯栓鎖訊號'e^ 反向器8的輸出端和反向器1〇的富提供其他選擇切換器於 輯栓鎖訊號a f。 、輪入端之間時，輸入正邏 在進一步輸入其他時脈沖 ，時脈訊號 時脈訊號、欢f附屬正反器3的情況下 同的頻率’且彼此具有不同的：考°其他時脈訊號具有相 Y的相位設》'、〇〃，且：；位。現在假設時脈訊號 號的總數為ύ (符號Ά:號ύ和其他時脈訊 、，，4甘仙士 現n為自然數），時脈訊號 和，、他時脈訊號的相位可能較佳的是選定為2 “ ，，下ίΪ 一值（符號Y為0 ^之自然數）。在此情 2 L U,1之操作速度等於當輸入具有-頻率η倍 同；時脈訊號a /的頻率之時脈訊號時之操作速度。 第四實施例 第9圖繪示根據本發明第四實施例之資料栓鎖電路。 第四實施例的資料栓鎖電路提供了一缓衝器和一正反器。 ，由第一時脈訊號線42和緩衝器41輸入時脈訊號、、a，/。 緩衝器41係藉由依序連接反向器至緩衝器41而形成。當時 脈號經由第一時脈訊號線42而轉換時，時脈訊號、、a的 波形產生變形。緩衝器41複製時脈訊號、、a的波形。緩 衝器41輪出訊號，其基本上等於時脈訊號、、，以做為 第一局部時脈訊號、、h "。 將第一局部時脈訊號、、h "輸入至正反器43。此正反 器43包含主正反器44和附屬正反器45。根據第一局部時脈 訊號，主正反器44栓鎖輸入訊號、、d ” ，然後並保持

7061-3643-PF.ptd 第26頁 504901 五、發明說明（23) 保持由主正反器44所保持之資料中的負邏輯資料。輸出做 為負邏輯栓鎖訊號、、e"之節點N3的電位至附屬正反器45 。節點N3連接至反向器48的輸入端。反向器48將節點N3的 電位反向，然後輸出此反向的電位至節點N1。 ^ 附屬正反器45包括N0R閘49。此N0R閘49將第一局部時 脈訊號、、h ”和第二時脈訊號、、c，，做N〇R閘處理，然後輸 出此N 0 R閘的訊號做為第二局部時脈訊號、、』"。 ^ 附屬正反器45更包括選擇切換器5〇。選擇切換器5〇的 輸入端連接至主正反器44内的節點N3和附屬正反器45内的 節點N4兩者。自連接至節點0的輸入端輸入負邏輯栓鎖訊 號、，，。另一方面，節點N4之電位的產生階段將解釋於 後。選擇切換器4 8的輸出端連接至節點n 5。 根據第二局部時脈訊號、、，選擇切換器5〇連接 點N 5至節點N 3和節點N 4盆中之一。合繁-民如士〆 甲之 田第一局部時脈訊號 J k為HI電位時，選擇切換器50連接節點㈣和節 點N5兩者。纟此種情況下，f幽對應於由附屬正 所保持之資料中的負邏輯資料之節點。此時，輸入由附 正反器45所保持之資料中的負邏輯資料。當聋 和節點“上 ' 電位時，選擇切換器50連接節點N3 和即點N5兩者。此時，輸入負邏輯栓鎖資料、 N 5。 王即黑占 提供具有轉移閘極5 〇a和轉移閘極5〇b之 。轉移閘極5 0 a連接至節點n 4。錄銘h搞ς η κ ± ' 。隸銘轉移閘極50b連接至節點Ν3 轉移閘極5Ga具有與轉移開極4b相同的功能和相同的結 504901 五、發明說明（24) :接轉移閘極50b具有與轉移閘極“相同的功能和相同的 :構。選擇切換器50具有與選擇切換器4相同的結構和功 月b 0 節點N5連接至反向器51的輸入端。 的電位反向，然後將此反向的電位輸出$ 細 保持之資料中的正邏輯資料所構成 的電反向器52的輸入端。反向器52將節點μ 的電位反向’然後將此反向的電位輸出至節點N4。 器輸出反向1153的輸人端連接至節點N5。輸出反 點，電位反向’然後輸入此反向的電位以做 為輸出汛#u g 。由附屬正反器45所保掊之次祖由从含 邏輯資料係栓鎖在此節點N5。因此輸出此貝附' 、、 45所保持之資料，做為輸出訊號^輸出此由附屬正反器 上等四實施例之資料栓鎖電路的操作係大體 入第Bi ΐ 一第二實施例之資料栓鎖電路的操作。在輸 到第四實施例的資料栓鎖電路之 =如第6圖所示，輸出訊號γ的波形中第、一所擁有一 實她例之資料栓鎖電路相同& 一弟至第二 的元㈣路中’由N〇R開49所驅動 相較1 擇切換器5〇。因此，與傳統的資料栓鎖電路 一施二以降低所用之N〇R閘的最大驅動能力。因此，第 一只施例的資料栓鎖電路具有高速操作的優點。 第

7061-3643-PF.ptd 第28頁 504901 五、發明說明（25) 第五實施例 第1 0圖係繪示根據本發明第五實施例之資料栓 。第1 0圖中之資料栓鎖電路係增加許多電路元件到第一至 第三實施例中之資料栓鎖電路中。 第五實施例之資料栓鎖電路具有產生電路的内部時鐘 (internai c1〇ck)和第一端點，以及第二端點。如第1〇 圖所示，產生電路的内部時鐘（internal cl〇ck generating circuit ) 34輸出内部時脈訊號、、k，，至切換 器35。輸入第-外部時脈訊號”"至第一端點％ 」 端點36連接至切換器35。切換器35輸出内部時 和第一外部時脈訊號M "直中 肌0礼唬 轳、、m , ^ .. '、中之，以做為時脈訊 唬a 。經由第一時脈訊號線32輸入時脈訊號、、 向器31。此反向器31輸出時脈訊號、、a "至正反器工。 輸入第1外部時脈訊號、"至第二端點Μ °。 °二 部時脈訊號變成時脈訊號、、c "。經ώ贫_〆 2 心λ 时％缺、、"π 、'田第一脈訊號線 33輸入時脈訊號c至正反器1。正反器1包括主 和附屬正反器3。正反器丨的電路排列以及操作 反Μ 至第三實施例的資料栓鎖電路相同。 ” 式一第一 第五實施例之資料栓鎖電路的操作將 五實施例之資料栓鎖電路中，有兩種不下在第 式和正常操作模式，將選擇性地切換。讀、，，測試模 測試者來進行測試之資料栓鎖電路。正1$相當於由 立操作包含第三實施例之資料栓鎖電路二:=模式係指獨 現在，先對測試模式的資料栓鎖雷败導體元件。 鵝電路之操作做解釋。

7061-3643-PF.p t d 第29頁 JUHVU1 五、發明說明（26) ------------- ,: 7換器35設定在第一時脈訊號線32連接至第一 端广的狀態測試者（未繪示）_ 至第二端第點一 訊趺、、m々& 外部時脈訊號”"和第二外部時脈 °、、\ 、句擁有相同的頻率，且彼此的相位差為 時：訊；：、Λ:5連接第一時脈訊號線32至第-端點36。 時脈，a #換成第二外部時脈訊號。 做Α ί :二：器31來將時脈訊號、”反向，然後輸入此 =為^時脈訊號γ之反向脈 者，輸入時脈訊號、c " $下只獎】x c oo汉以冉 號、，和時脈吼於、、"根據時脈訊 # ^ ： Γμ ' " T ^ # ^ 、"罝古：te η μ 唬 和第二外部時脈訊號 πι :、有相同的頻率’且彼此之間的相位差"， 第一外部時脈訊號、、「或第二外部時 脈^戒m 的兩倍頻率來驅動。 切換:妾二1?解釋正常操作模式的資料栓鎖電路。此時， 時，的狀態。時脈訊號y變為内接部 位。時脈二第，:二 維電電 操/°因此’正反器1可能以内部時脈訊號'σ

Κ 的頻率來驅動。 U 與第一至第三實施例的資料栓鎖電路相同的，第五實 第30頁 7061.3643_PF.ptd

果H Ψ m &降低第一時脈訊號線32的容量。結 禾’弟五貫施例之資料俗 施例的資料栓鎖電路可降 ，il· f 、 鎖電路係操作於正常操作模式下 Μ ^ ^ m p i ^间迷刼作付以實現。此外，因為測試 模式的使用，即使當浪I封、土 _，坌77奢# η ^ “Λ者所k供的時脈訊號之頻率較低 時’第五貫施例的資料松摘 ，血办接祉古此亦叶軚鎖電路亦可以於高速操作下驅動 始一— 丁吁脈Λ旒時相同。如以上所解釋，當 第二貫施例的資料检II雷攸 雷玖可/ :鎖電裝備有測試模式時，資料栓鎖 電路可在同速#作在正常操作模式下驅動。

而且，與第一至第三實施例相同，第五實施例的資料 ΐ鎖電路可能選擇㈣排列在輸入其他外部時脈訊號至附 正反器45的類型中。在輸入其他外部時脈訊號至附屬正 反器34的情況下，第一外部時脈訊?虎、、厂、第二外部時 脈訊號、、m ’’和其他外部時脈訊號擁有相同的頻率，但彼 此之間有相位差存在。現在假設第一外部時脈訊號、、工，， 的相位設定在、、0 ” ，而第二外部時脈訊號、'm和其他外 部時脈訊號的1數^選定為、、n符號、，，為自然數）， 第二時脈訊號、、m "和其他外部時脈訊號的相位可能較佳 的是任一2 7Ti/(n + l)(符號、、i "為從〇至111的自然數）。

在此情況下，正反器1操作於一操作速度等於當具有11 倍於時脈訊號、、a 〃的頻率之時脈訊號時。 如前所述，根據本發明之資料栓鎖電路，提供了能夠 根據許多時脈訊號來栓鎖資料的半導體電路，而用來提供 時脈訊號的訊號線之容量可進一步降低。再者，根據本^ 明之資料栓鎖電路’提供了能夠根據許多時脈訊號來栓鎖

)υ4901 五 發明說明（28) 資料電路’而邏輯閉的最大驅動能力可降低。 電路用爽二丄其存在一特.點’使用此實施例之資料栓鎖 料栓鎖電路。根式和測試模式而操作的資 可以降低。因A，:拴鎖電路’訊號線的容量 )的時脈訊號至本:有較高頻，（例如20_z 鎖電路時，可 發月之可刼作於正常操作模式的資料栓 號的上二波；；縮:豆時脈訊號的延遲時間。而I，時脈訊 料栓鎖電路以陡峭（sharp)。因此，可以避免資 明的資料扒：誤操作。如之前所解釋的，即使當在本發 在測試路中建立n倍電路時’此資料栓鎖電路可 作模式有二利：似倍焉速的測試操作’而不會對正常操 俠八頁不利的影響。

Claims (1)

1. 504901 案號 89126720 修正在 修正補充 六、申請專利範圍 1. 一種資料栓鎖電路，包括： 訊號 主正反 並检鎖 資料做為一第二訊號 一附屬正反器， 的一邏輯加法 號的第二資料 脈訊號 第二訊 三訊號 器，用以根據一第一時脈訊號來擷取一第一 該第一訊號做為二位元資料，且輸出該第一 ;以及 用以根據該第一時脈訊號和一第二時 來擷取該第二訊號，並栓鎖對應於該 ，且亦輸出對應於該第二資料之一第 2.如申請專利範圍第1項所述之資料栓鎖電路，其中 該附屬正反器包含： 一第一節點，用 一第二節點，用 以接收該第二資料做為一電壓； 以接收該第二資料的互補資料做為 電壓； 一反向器 點；以及 用以連接該第一輸出節點和該第二輸出節 一第一切 訊號至該第 用以根據該第二時脈訊號輸出該第 換器 節點。 3.如申請專利範圍第2項所述之資料栓鎖電路，其中 該主正反器包含： 一第一節點，用 其 器和該第一節 切換器根據該 以接收該第一資料；以及 第二節點，用以接收該第一資料的互補資料； 中該第一切換器根據該第一時脈訊號連接該主正反 點至該附屬正反器的該第一節點，且該第二 第二時脈訊號連接該主正反器的該第二節點

   7061-3643-PFl.ptc 第33頁 川49〇1

   -j 號的19ft79n_^-~ 六、申請專利範圍 至該附屬正反器的該第二節點； … 輪出節 一反向器，用以連接該第〆輸出節點和該第 點；以及 一第一切換器，用以根據該第二時脈訊號輸出該第二 訊號至該第一節點。 一 ▲ 4·如申請專利範圍第3項所述之資料栓鎖電路，其中 該第一時脈訊號和該第二時脈訊號兩者擁有相同的頻率， 且彼此的相位不同。 5 ·如申請專利範圍第1項所述之資料栓鎖電路，其中 該資料栓鎖電路包括： 一產生電路的内部時鐘，用以產生一第三時脈訊號； 一第一端點，用來提供一第一外部時脈訊號； 一第二端點，用來提供一第二外部時脈訊號； 一切換器；以及其中 該切換器連接至該產生電路之内部時鐘和該第一端 點’且輸出任一該第三時脈訊號和該第一外部時脈訊號， 以做為該第一時脈訊號；以及 該第二端點輪出該第二外部時脈訊號，以做為一第二 時脈訊號。 6 ·如申請專利範圍第2項所述之資料栓鎖電路，其中 該主正反器包含： 、 八 一第一節點，用以接收該第一資料；以及 一第二節點，用以接收該第一資料的辅助資料； 其中依據該第一時脈訊號將該第一切換器連接該主正

   7061-3643-PFl.ptc --- —------- 第34頁 504901 _案號89126720_年月日__ 六、申請專利範圍 反器之該第一節點至該附屬正反器的該第一節點，並依據 該第二時脈訊號將該第二切換器連接該主正反器的該第一 節點至該附屬正反器的該第二節點。 7. 如申請專利範圍第2項所述之資料栓鎖電路，其中 該主正反器包含： 一第一節點，用以接收該第一資料；以及 一第二節點，用以接收該第一資料的輔助資料； 其中依據該第一時脈訊號將該第一切換器連接該主正 反器之該第一節點至該附屬正反器的該第一節點，並依據 該第二時脈訊號將該第二切換器連接該主正反器的該第一 節點至該附屬正反器的該第二節點。 8. —種資料栓鎖電路，包括： 一輸入節點，用以接收一輸入訊號； 一主正反器，用以於一第一時脈訊號在一第一狀態時 ，轉換該輸入訊號至一第一節點，並於該第一時脈訊號在 一第二狀態時，栓鎖該輸入訊號的一電壓準在該第一節時 ；以及 一附屬正反器，用以於該第二時脈訊號在一第二狀態 時，轉換該栓鎖電壓準至一第二節點； 該附屬正反器於該第一時脈訊號在該第一狀態時，根 據指示至一第一模式之一第二時脈訊號，栓鎖一電壓在該 第，一自點， 該附屬正反器於該第一時脈訊號在該第一狀態時，根 據指示至一第二模式之一第二時脈訊號，在該第一節點到

   7061-3643-PFl.ptc 第35頁 504901 _案號89126720_年月日__ 六、申請專利範圍 該第二節點間設置一電壓準。 9.如申請專利範圍第8項所述之資料栓鎖電路，其中 該主正反器包含： 一第一型之一第一轉移閘極，偶接至該輸入節點； 一第一反向器，偶接於該第一轉移閘極和該第一節點 之間； 一第二反向器，偶接至該第一節點；以及 一第二型之一第二轉移閘極，偶接至該第二反向器和 該第一轉移閘極； 該第一和第二轉移閘極接收該第一時脈訊號。 1 0.如申請專利範圍第9項所述之資料栓鎖電路，其中 該附屬正反器包含： 該第二之一第三轉移閘極，偶接於該第一節點和該第 二節點之間； 一第三反向器，偶接至該第三轉移閘極； 該第一型之一第四轉移閘極，偶接於該第反向器和一 第三節點之間； 該第二型之一第五轉移閘極，偶接於該第二轉移閘極 和該第二反向器之一連接點和該第三節點之間； 一第四反向器，偶接至該第三節點；以及 該第一型的一第六轉移閘極，偶接於該第四反向器和 該第三轉移閘極之間； 該第三和第六轉移閘極接收該第一時脈訊號； 該第四和第五轉移閘極接收該第二時脈訊號。

   7061-3643-PFl.ptc 第36頁 504901 _案號89126720_年月曰 修正_ 六、申請專利範圍 1 1.如申請專利範圍第9項所述之資料栓鎖電路，其中 該附屬正反器包含： 該第二之一第三轉移閘極，偶接至該第一節點； 一第三反向器，偶接於該第三轉移閘極和該第二節點 之間； 一第四反向器，偶接至該第二節點； 該第一型的一第四轉移閘極，偶接於該第四反向器和 一第三節點之間； 該第二型的一第五轉移閘極，偶接於該第一節點和該 第三節點之間；以及 該第一型的一第六轉移閘極，偶接於該第三節點和該 第三轉移閘極之間； 該第三和第六轉移閘極接收該第一時脈訊號； 該第四和第五轉移閘極接收該第二時脈訊號。 1 2.如申請專利範圍第9項所述之資料栓鎖電路，其中 該附屬正反器包含： 該第二之一第三轉移閘極，偶接於該第一節點和該第 二節點之間； 一第三反向器，偶接至該第二節點； 一第四反向器，偶接至該第三節點； 該第一型的一第四轉移閘極，偶接於該第四反向器和 該第二節點之間； 該第二型的一第五轉移閘極，偶接於該第一節點和該 第二節點之間；以及

   7061-3643-PFl.ptc 第37頁 504901 _案號89126720_年月日__ 六、申請專利範圍 該第一型的一第六轉移閘極，偶接於該四反向器和該 第二節點之間； 該第三和第六轉移閘極接收該第一時脈訊號； 該第四和第五轉移閘極接收該第二時脈訊號。 1 3.如申請專利範圍第9項所述之資料栓鎖電路，其中 該附屬正反器包含： 該第二之一第三轉移閘極，偶接於該第一節點和該第 二節點之間； 一第三反向器，偶接至該第二節點； 一第四反向器，偶接至該第三反向器； 該第一型的一第四轉移閘極，偶接於該第四反向器和 該第二節點之間；以及 一或閘極，具有一輸入端來接收該第一和第二時脈訊 號，且具有一輸出端偶接至該第三和第四轉移閘極。 1 4. 一種操作資料栓鎖電路的方法，包括下列步驟： 根據一第一訊號，擷取指示至該第一訊號之第一資料 進入一主正反器； 根據該第一訊號，栓鎖該第一資料在該主正反器； 輸出該第一資料，以做為一第二訊號； 根據一或閘極的結果，擷取對應於該第二訊號的第二 資料進入一附屬正反器，其中該或閘極的結果係於該第一 時脈訊號和任一或複數第二時脈訊號之間而獲得； 根據該或閘極的結果，栓鎖該第二資料在該附屬正反 器；以及

   7061-3643-PFl.ptc 第38頁 504901

   自該附屬正反器輸出指示該第 > 資。料之一第三訊號。 15.如申請專利範圍第〗4項所述之操作資料栓鎖電路 的方法’其中該第一時脈訊號和該第二時脈訊號兩者都擁 有相同的頻率，且彼此的相位不同。 1 6 ·如申請專利範圍第丨4項所述之操作資料栓鎖電路 的方法，其中 假設現在該第一時脈訊號的相位設置在、、〇 ” ，且該 第二時脈訊號的總數係選定為、、η 〃 （符號、、η 〃為自然數 )’則遠第二時脈訊號的相位會等於2 7Γ i /( η +1 )之任一值 (付5虎 η 為從1到、、η "之自然數）。

   7061-3643-PFl.ptc 第39頁