TW479310B - Capacitor structure and method of making same - Google Patents

Capacitor structure and method of making same Download PDF

Info

Publication number
TW479310B
TW479310B TW089125390A TW89125390A TW479310B TW 479310 B TW479310 B TW 479310B TW 089125390 A TW089125390 A TW 089125390A TW 89125390 A TW89125390 A TW 89125390A TW 479310 B TW479310 B TW 479310B
Authority
TW
Taiwan
Prior art keywords
plate
scope
patent application
item
layer
Prior art date
Application number
TW089125390A
Other languages
English (en)
Inventor
Jennifer D Lynch
Wilbur D Pricer
Anthony K Stamper
Stephen A St Onge
Original Assignee
Ibm
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm filed Critical Ibm
Application granted granted Critical
Publication of TW479310B publication Critical patent/TW479310B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223Capacitor integral with wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

479310 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明() 發明領缒: 本發明係關於在半導體元件中的電容器結構及其製 造方法。更特定說來,本發明係關於一三電極電容器藝其 其製造方法及堆疊板電容器暨其製造方法,其中丁板為銅 鑲後結構。 發明背景: 目前許多集積電路的解決方法是採用數位電路和線 性電路位於同一晶片的混合設計。一般而言,數位電路為 主,搭配較小數目的線性電路來執行一些決定性且不能數 位化的部分。線性電路通常需要一或多型態的被動電路元 件,例如電容器。一般而言電容器在關於頻率和電壓方面 需要高的線性。因為需要大面積的電容值,在晶片上的電 容器的設計多是利用導線後端(BEOL)層,而非於石夕基底多 晶石夕層、金屬層和擴散層。另外’晶片上的電容器實體位 置是設計盡可能的遠離基底和盡可能接近晶片和封裝的 連接位置。更進一步而言,被動元件在製造尚需再一精確 比例(precise ratio)之内。因此,金屬層-絕緣層-金屬層 (MIM)電容器較多晶矽層-絕緣層-反轉層、金屬層-絕緣層_ 擴散層或其它形式結構的電容器為佳。在應用上電力的消 耗是高重要性的,在此點上電容器相較於電阻為一較佳的 被動元件,因為這樣的電路消耗功率較低。 在一些應用上不惜代彳貝需要南效率精密電容器。但 是,很多混合訊號的設計對價格很敏感。例如,應用在數 第2頁 本紙張尺度適用中國國家標準(CNS)A4規ίΓ(21〇 x 297公釐) ' * ------ ------------------^^-------— (請先閱讀背面之注意事項再填寫本頁) 479310 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 位無線·電話和行動電話上的電子元件就對價格極端敏 感。依此’適用於生產這樣元件的製程就要越簡單越好。 因此,增加額外的一道光阻或光阻蝕刻製程來生產所設計 應用在晶片上的電容器對某些使用者而言將會太昂貴,特 別是是在那些消費者產品領域。對於例如像是電容器這樣 的被動元件稀疏的遍及整個晶片更是如此。 在增進半導體晶片的效益和減少其尺寸的努力,銅被 使用於不同的導線和内連線結構。因為在半導體晶片上併 用銅和矽的挑戰,包括需要一阻障層來分隔銅和矽,習知 的技術無法在使用銅冶金處製造電容器β因此,需要一個 能在具有鋼冶金處製造精密、去隸合和其它電容器結構的 半導體製程。 金屬層-絕緣層-金屬層電容器的一個主要的問題在於 依此製造的電容器板是共平面的,會有一個實質漏電流路 徑因為金屬的污染而存在於金屬層和介於之間的電容器 介電層的平面介面上。例如,如第7a圖所示,習知镶嵌ΜΙΜ 型電容器10a,具有一下板12a —介電層14a和一上金屬板 16a。這些板具有平面介面18a在此會發生漏電流。第了匕圖 係繪示習知已移除-蝕刻製程形成的電容器1 〇b。平面介面 18b位於板12b和16b間的介電層14b為一漏電流位置。因 此,必須消除MIM形電容器内的MIM平面介面。 發明目的及概述: 本發明的一樣態是一半導體元件電容器,包括一具有 第3頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------------—r—訂---------線 (請先閱讀背面之注意事項再填寫本頁) 479310 A7
經濟部智慧財產局員工消費合作社印製 五、發明說明() 溝渠之第一層及一下板位於溝渠内。形成下板的物質為導 電性物質。一阻障層覆蓋下板及一介電層位於阻障層之 上。一上板,形成上板的物質為導電性物質’上板位於介 電層之上。 本發明的另一樣態是一半導體元件電容器的製造方 法,方法的第一步包括提供一第一溝渠。接著,一導電性 物質沉積於第一溝渠之内形成電容器之下振。然後’提供 一阻障層於導電性物質的頂端。然後提供/介電物質層於 阻障層的頂端。最後一步提供一導電材質上板位於介電材 質的頂端。 本發明的又一樣態是一半導體元件電容器包括一第 一板具有一外緣及一第二板具有一外緣。〆第一板與一第 二板間有一空間且第一及第二板位於同一水平面上° 一介 電層位於第一及第二板之上以及一第三板位於介電層之 上。 本發明的再一樣態是一半導體元件電谷器的製造方 法。方法的第一步包括提供一第一板與一第二板間有一空 間且第一及第二板位於同一水平面上當作该第一板。第一 板具有一外緣及一第二板具有一外緣。然壤提供一介電層 於第一板和第二板之上。最後,提供一第彡板位於介電層 之上且至少覆蓋部分第一板和第二板。 圖式簡鞏說明: 第la圖至第1 g圖係一半導體元件的剖面示意圖’係依本發 第4頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----------f i [丨丨丨訂--------線· (請先閱讀背面之注意事項再填寫本頁) 479310 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明( 明一實施例所繪示一具有銅鑲嵌下板的平面電容 器的製程步驟; 第2a,第2e圖係一半導體元件的剖面示意圖,係依本發 另一實施例所繪示一具有銅鑲嵌下板的平面電 第3 a圖
器的製程步驟; 3 d圖係一半導體元件的剖面示意圖,係依本發 明又一實施例所繪示一具有銅鑲嵌下板的平面電 的製程步驟; 第4a圖4f圖係一半導體元件的剖面示意圖,係依本發 一實施例所繪示一具有銅鑲嵌下板的平面電 的製程步驟; 第5 a圖篇e圖係一半導體元件的剖面示意圖,係依本發 明一實施例所繪示一具有二銅鑲嵌的三板電容器 的製驟; 第6a圖至第係一半導體元件的剖面示意圖,係依本發 明再實施例所繪示一以移除蝕刻製造之具有 二銅三板的平面電容器的製程步驟;以及 第7a圖至第係繪示習知已鑲嵌極移除蝕刻製造的 MIM電容器的剖面示意圖。
圖號對照說明: 10a,10b 電容器 14a, 14b 介電層 18a,18b 平面介面 12a,12b 下板 1 6a, 1 6b 上板 20 半導體元件 第5頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------MW —l·! 丨訂---------線 Φ <請先閱讀背面之注意事項再填寫本頁) 479310 A7 B7 五、發明說明() 經濟部智慧財產局員工消費合作社印製 22 溝渠 24 絕緣層 26 溝渠 30 下板 32 導線結構 34 導線層 40 被動層 44 氮化矽層 46 氧化矽層 48 氮化矽層 50 光阻層 52 開口 54 開口 56 阻障層 60 介電層 62 阻障層 66 光阻層 68 開口開口 70 開口 72 阻障層 74 導體 76 氮化la層 78 光阻層 84 部分光阻 86 部分光阻 88 開口 90 開口 92 開口 94 電容器 96 上板 98 接觸栓 120 溝渠 122 導線結構 126 開口 128 開口 130 開口 132 開口 134 延伸部 150 平面 180 阻障層 180a 部分阻障層 220 半導體元件 222 溝渠 223 溝渠 226 溝渠 228 溝渠 224 絕緣層 230 下板 第6頁 -----------------r---t---------^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 479310 A7 B7 五、發明說明() 23 1 下板 232 導線結構 233 導線結構 240 被動層 244 氮化硬層 246 氧化矽層 248 氮化矽層 250 光阻層 254 開口 255 開口 262 導體層 278 光阻層 273 絕緣層 288 開口 289 開口· 294 電容器 296 上板 298 電容器角落 3 16 介層窗 3 10 半導體元件 3 14 導線層 3 12 絕緣層 318 阻障層 320 金屬層 322 光阻層 324a,324b,324c,324d,324e 開口 330 下板 33 1 下板 332 導線結構 333 導線結構 341 介電層 343 氮化矽層 3 52a,352b 開口 353 開口 3 54a,3 54b 開口 355 開口 394 電容器 396 上板 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 發明詳細說明: 請參照第1 a圖至第1 g圖,本發明的特徵是提供一方法 再以銅鑲嵌導線製成的半導體元件20之一金屬層中,一般 第7頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 479310 A7 B7 經濟部智慧財產局員工消费合作社印製 五、發明說明( 是金屬層的頂端,一堆疊式板的製造方法。雖未繪示於圖 中,但主動元件已經先被製造位於元件20的最下層,其它 金屬層及介層窗層則位於圖示的下方。 此方法以習之的技術在導線層34之内形成一或數層 鑲嵌或雙鑲嵌導線或介層導體。特別的是在最上一層鑲嵌 導線一溝渠22形成於絕緣層24之中,如可形成於一氧化發 層中。一般說來,氧化矽層24必須包覆半導體元件20最上 層的導線。一第二溝渠26緊鄰溝渠22任意形成於氧化矽層 24之内。如圖所示,溝渠22和26,如同其它溝渠以下述的 使用金屬鑲嵌沉積製程,一般僅部分延伸穿透絕緣層24, 然後溝渠2 2填滿習知的導電材質(例如銅或鋁)已形成電容 器的下板30,而溝渠26(若存在的話)亦依樣填滿導體形成 導線結構32。大部分低電阻金屬(例如銅和鋁)一般需要以 習知方法將耐熱金屬薄層(未繪示於圖上)形成於溝渠的側 邊和底部。如果在溝渠22和26沉積銅,則使用傳統的銅鑲 嵌沉積製程《這樣的製程包括在鑲嵌溝渠電鍍銅,一般在 沉積鋼的位置先以濺鍍或其它沉積法先形成一銅晶種 層。 請參照第1 b圖。圖中一被動層40沉積於絕緣層24、下 板30和導線結構32的頂端。被動層4〇可包括一氮化矽層 44(如50奈米的氮氫化矽);一氧化矽層46(如5〇〇奈米的二 氧化矽)於該氮化矽層44之上;及一氮化矽層48(如5〇〇奈米 的氮氫化矽),其位於氧化矽層46之上。接著,塗佈一光 阻層50於氮化矽層48之上和圖案化光阻層形成一開口 第8頁 I ·1 H ^1 ϋ ϋ I I I I I · aMmm ·1 ί ϋ *ϋ ϋ 一δ- · im— a— n an >1· n ^aemm I 2¾先閱磧背面之注意事項再填寫本頁) 479310 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 5 2,其中開口 5 2 —般都位於下板3 〇的上方。 接著清參閱第1 c圖。以傳統非均向蝕刻(如反應性離 子蝕刻)沿開口 52向下蝕穿被動層4〇至下板3〇形成開口 54,此蝕刻使用習知的標準的化學品,%氟碳化物或氫氟 碳化物等。特別的是,先蝕刻者為氮化矽層48,而後蝕刻 者為氧化矽層46,較佳的適用選擇性蝕刻則停在氮化矽層 4 4。最後,蚀穿氮化矽層4 4並曝露下方的下板3 〇。值得注 意的是,若下板30為銅,那麼必須有氮化矽層44的存在; 若為其它金屬(如鋁銅合金)則不需要該層44的存在。由此 觀之,假設下板3 0的材質是銅,曝露出的銅表面必須加以 修飾,以能做為電容器下板,且不會使實質的銅表面和介 電層作用。目前較具競爭力的銅表面修飾法有三,使用之 可形成阻障層56。第一種方法是曝露下板3〇於5〇 seem至 1 000 seem的矽烷或鍺烷流之下而在銅表面形成一銅金屬 矽化物或銅金屬鍺化物。使用此方法時,晶圓片必須保持 在攝氏400度之下。以在此處所用者而言,錯化銅是銅合 金在鍺烷或其它含鍺氣體下形成的。第二種方法是將下板 曝露出的頂端表面藉由沉積一其它金屬薄膜(例如錫、 銦、鋁和鋅)、並讓晶圓片在攝氏400度下回火1小時而轉 化成銅合金(例如錫銅合金),再以選擇性蝕刻移除未反應 的錫。利用依自我對準的製程將合金留在愛容器板3 〇的表 面,而任何可與銅形成合金之金屬皆可利用該方式形成銅 合金。第三種方法包括在形成被動層40之前在下板30的表 面形成一氮化钽層、在絕緣層24上沉積一光阻並圖案化此 第9頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----1.II1-----——l·! 訂---------線· (請先閱讀背面之注意事項再填寫本頁) 479310 A7 經濟部智慧財產局員工消費合作社印製 五、發明說明( :阻’以曝露出電容器的下板3〇。然後,以一適當的蚀刻 W (例如當下板3〇的材質為銅時則使用稀硫酸蚀刻)蚀刻 50至1〇〇奈米的深度而形成一溝渠。㈣光阻之後,以物 理氣:沉積法沉積一 100至2〇〇奈米的氮化…圓片之 上取後’以化學機械研磨在溝渠中形成氮化-鑲嵌。 明參羔第1 d圖,電容器介電層6〇同形沉積在氮化矽層 48上和開口 54之内,也包括下板30的頂端之上。介電層60 形成了電容器介電層(以下將有描述),而介電材質的介電 係數較佳是大於4,一般是大於7。適用於介電層60的材質 (例如包括五氧化二銓、四氮化三矽·二氧化矽和三氧化鈦 鳃鋇)沉積至1至1〇〇奈米的厚度,並以1〇至5〇奈米為較 佳。當使用之材質不同時,所使用的習知方法也隨之不 同’這些方法包括電漿增強化學氣相沉積(PECVD)、物理 氣相沉積(PVD)、化學氣相沉積(Cvd)和旋塗製程等。然 後’銅金屬擴散阻障層6 2沉積在介電層6 〇的頂端之上。適 用於阻障層62的材質包括耐熱金屬(可單獨或混合使用), 例如叙、氮化妲、氮化钽/姮、氮化鈕/鈦、氮化鈦、氮化 鎢和其它金屬。沉積之厚度為1至50奈米,並以10奈米為 佳。此外,在某些例子中,阻障層62不一定需要使用。 然後沉積一光阻層66於阻障層62之上。接著,以習知 的技術圖案化光阻層。這兩步驟均纟會示於第1 d圖。 請繼續參照第1 e圖,當提供一導線結構3 2之後,由開 口 68蝕刻穿過阻障層62、介電層60和被動層40和停在倒現 結構之上形成開口 70。適用於在阻障層62形成開口 70製程 第10頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) — — — — — — — — — — — — - — 111· — — ! ^ « — — — — — — I— (請先閱讀背面之注意事項再填寫本頁) 479310 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 包括SF6、BC13、含氯的反應性離子蝕刻或其它包含過氧 化氣或硫叙過氧*化氩的濕式蚀刻。介電層6 0、4 8、4 6和4 4 如前述被蝕刻而形成開口 54。較佳的是,介電層6〇和氮化 矽層48被蝕刻之後再以選擇性蝕刻介電層44為蝕刻終止 層蝕刻介電層46。接著,剥離光阻68然後蝕刻介電層44 , 曝露出導線結構32。適合的蝕刻如前所述為習知的pFC或 HFC製程。另提供一擴散阻障層72(例如氮化鈕),沉積之 尽度為1至5〇奈米’並以約為1〇奈米為佳。之後,於阻障 層62的頂端和開口 70之内,以防止銅由導線結構32擴散入 導體74 ;隨後金屬層74並沉積於阻障層72之上。當導線結 構3 2和金屬層7 4均是傳統鋁或鋁銅合金時(一般由物理氣 相沉積、離子化物理氣相沉積或化學氣相沉積製程沉積而 得),阻障層72不是必要的。相對地,金屬層3 2和74可能 是由銅金屬鑲嵌製程沉積的銅金屬層,一般會包括一由賤 鍍沉積而得的銅晶種層,主要的銅材質部分是由電鍍而 得。較佳的是,之後再將一氮化钽層76沉積在金屬層74的 頂端上’厚度約為1至5 〇奈米,並以約為丨〇奈米為佳。請 參照第If圖,光阻78沉積在氮化钽層76之上,圖案化光阻 78以移除大部分光阻,只留下部分光阻科位於下板3〇的上 方,並稍微延伸超過下板30 ;而部分光阻86位於溝渠7〇的 上方,並稍微延伸超過溝渠70。這產生了一開口 88位於部 分光阻84和86之間,一開口 90位於部分光阻科的左側,一 開口 92位於部分光阻86的右側。接著以傳統的選擇性離予 蝕刻製程以St、BC13、Ch和其它化學物質沿開口 88、9〇 第11頁 本紐尺度適用中國國家標準(CNS)A4規格⑽X 297公爱)' --- -----------------r---訂---------線 (請先閱讀背面之注意事項再填寫本頁) 479310 經濟部智慧財產局員工消费合作社印製 A7 B7 五、發明說明() 和92向下蚀刻至介電廣48。 請參照第1 g圖,剝離光阻78之後,留下者為一完整的 電容器94,其具有上板96及和下板30接觸的接觸栓98。因 為由開口 88向下的蚀刻延伸至介電層48,所以電容器94和 接觸栓9 8是互相隔離的;然後再以金屬内連線、導線接點 或銲錫接點(圖中未示)和電容器94的上板96接觸。 請參照第2 a至2 e圖。第2 a至2 e圖係繪示者為本發明異 於第1 a至1 g圖所繪示之實施例的實施例,其是在和下板3 〇 同一導線層提供一上板9 6的金屬内連線的連接。如第2 a圖 所示,此製程類似第1 b圖所示之製程除了在絕緣層24上形 成額外的溝渠120,並在其中填入銅或其金屬。第2a和2b 圖所示的製程步驟和第1 b及1 c圖所示的製程步驟相同。第 2c圖所示之製程步驟和前述第1 d圖所示之製程步驟相 似,只有一點不同,不同之處為在導線結構1 22上之光阻 層66形成一開口 126。第2c圖未繪示出光阻層66上的開口 68,形成接觸检98亦未緣示於第2a至2e圖。因此,若基於 設計上之需要’接觸检98可形成於第2a至2e圖所纟會示之實 施例中,就如接觸栓98可以由第1 a至1 g圖所繪示之實施例 中移除一般。續請參照第Id圖,開口 126繼續向下延伸至 導線結構1 22而形成開口 1 28,形成開口 1 28的方法則與前 述形成開口 7 0之方法相同。阻障層7 2沉積於開口 1 2 8之内 及如第1 e圖所示其它區域之上。沉積金屬層74填滿開口 1 2 8並和開口 5 4内的金屬層形成連續的連接。圖案化光阻 層7 8覆蓋部分位於開口 54和128之上的金屬層74,並立刻 _ _第12貫 _ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ----------------r—訂—------線 4P (請先閱讀背面之注意事項再填寫本頁) 479310 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明( 在開口 5 4的右上邊產生一開口 1 3 0及在開口 1 2 8的左上邊 產生一開口 1 3 2。 最後,如第2 e圖所示,開口 1 3 0和1 3 2已如第1 f圖所描 述之蝕刻製程向下延伸至層48以分隔電容器94與其它的 結構。最後一步的結果,電容器94形成一延伸部1 34,該 延伸部與導線結構122接觸。這使得下板30和上板96可以 和位於電容器94之下同一導線層的導線連接。相對地,延 伸部1 3 4可以習知的其它方法來製造,例如鎢金屬鑲嵌製 程等。 依第la至lg圖及第2a至2e圖所繪示的製程所製造的 電容器94有一重要的優點,那就是可以很快的加入銅鑲嵌 導線製造的製程。僅需多一道光罩,這使得採用此製程的 半導體晶片製造克服了明顯的價格壓力。 第la至lg圖及第2a至2e圖所繪示的製程包括了一電 容器介電層60和上板96使用限縮的蚀刻製程。本發明亦包 含一電容器介電層60和上板96使用鑲嵌製程,如第3&至3 d 圖所示。 如前第la及lb圖及第2a圖所繪述的起始製程步驟,下 板3 0和導線結構32和122形成於絕緣層24之内。在第3&至 3 d圖中的導線和介層窗結構3 2和1 22是選擇性的,只有在 設計上提供接觸栓98和延伸134時才需要提供。第3a圖所 繪示的製程和第丨b圖及第2a圖所繪示的差異只在於其不 需要氮化矽層48。增加的開口 52及54和下板3〇一樣的寬。 相反地,第lb及2a圖所示之實施例中之開口 54較下板3〇還 -----------------r---訂---------線 (請先閱讀背面之注意事項再填寫本頁)
479310 五、發明說明() 寬。不远,本發明之第la至lg圖及第2a至2e圖所示之實施 例中同樣包含提供一開口 54的步驟,而該開口 54較下板3〇 為窄;而在第3a至3d圖所示之實施例中,該開口 54則較下 板3 0為寬。 接著,第3 b圖所繪示的製程,如前第1 c圖所示之製程 步驟。然後,如第3c圖所示,沉積一介電層60,沉積一銅 擴散阻障層62於介電層60之上’而一金屬層74則沉積於阻 障層62之上。應注意的是,金屬層74可以為銅、銘或是鋁 銅合金。如果金屬層74為鋁,則阻障層62可以省略。這和 前面第le圖中所敘述的完全相同。 然後,如第3d圖所示,半導體元件20以傳統化學機械 研磨法進行平坦化製程,以產生一個平面1 5 0。殘留在開 口 54中的金屬層74晶平坦化之後形成電容器94的上板 96。上板和擴散層60均形成於被動層40之中。雖未繪示於 圖中,形成上板9 6的同時,一延伸部1 3 4 (請參照第2 e圖) 至導線結構122和一接觸栓98(請參照第ig圖)至導線結構 3 2也可能形成。 本發明在以上所述之不同實施例包括在下板3 0的頂 端上形成一銅合金擴散阻障層5 6。一選擇性的做法包括沉 積一鋼擴散阻障層陳述如下,這是關於繪示於第4a至4f圖 本發明的一實施例。 本實施例的第一步驟繪示於第4a圖,這和第1 a至1 c圖 及第2a至2b圖所繪示的實施例的步驟相同。一樣的,如第 4b圖所示,開口 54的寬度大於下板30。與第lc、2b和3b圖 第u頁 本紙張尺度適用_國國家標準(CNS)A4規格(210 X 297公爱) -----------------r---訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 479310
經濟部智慧財產局員工消費合作社印製 五、發明說明() 所繪示之製程不痛除在於並不在下板30頂端上方形成一 銅合金擴散阻障層,而是以在氮化矽層48之上和開口54之 内以物理氣相沉積、離子物理氣相沉積或化學氣相沉積沉 積一非同形的銅擴散阻障層180。層膜180以為妲、氮化 鈕'氮化鈕/钽、鈦、氮化鈦、@、氮化鎢及其它相似的材 質為佳,沉積的厚度在1至100奈米之間,並以約5〇奈米為 佳,雖然可能包括使用於如前所述阻障層62的任何材質, 除非可以如第4c圖所示可以進行非同形沉積的材質。層膜 1 80必須是非同形的(例如,側壁上的厚度除以底部的厚度 要小於1,較佳是小於〇 · 5 ),如此下述的均向蝕刻才會更簡 便。 接著’如第4d圖所示,阻障層1 80以過氧化氫為基底 的濕式蚀刻或以S F6、β C13、C12按相似的反應性離子4虫刻 來進行均向回蝕。這一除了阻障層1 8 〇垂直的部分,例如, 在開口 5 4側壁的邵分。同樣地,附在下板3 〇上的部分阻障 層1 80a以一般回蝕會稍微離開開口 54的側壁,這是非常的 重要’因為控制回蝕製程而使得部分阻障層i 8(^未被回蝕 至離開開口的側避而曝露出下板30,這意味下板完全被部 分阻障層1 8 0 a所覆蓋。 然後’如第4e圖所示,沉積電容器介電層60和鋼擴散 阻障層62,如第3c圖所示。然後,沉積一金屬層74,也如 第3 c圖所描述的有關。 最後,如第4f圖所示,半導體元件20被平坦化,如第 3c圖相關敘述所示。這個結果表示電容器94的上板96和介 ______第15頁 本紙張尺度適用中國國豕標準(CNS)A4規格(210 X 297公釐) -----r---訂---------^· (請先閱讀背面之注意事項再填寫本頁) 479310 經濟部智慧財產局員工消费合作社印製 A7 B7 五、發明說明() 電層60均形成於被動層40之中。雖未繪示於第4f圖,形成 上板96的同時,一延伸134(請參照第2e圖)至導線結構122 和一接觸栓98(請參照第lg圖)至導線結構32也可能形成。 本發明的另一樣態是一三板電容器具有以金屬鑲嵌 沉積製程形成二下板和一上板,以及這種電容器的製造方 法。請參照第5a至5e圖,本發明的實施例以在一絕緣層224 形成一左溝渠222和一右溝渠223開始,其中絕緣層224可 為一半導體元件220的氧化矽層。第三溝渠226和/或第四溝 渠228有選擇性的形成於絕緣層224之内。 溝渠222和223如同如果被提供的溝渠226和228,然後 較佳的是如同填滿溝渠22般的填滿銅金屬,如同第1 a和1 b 圖的相關描述。這結果在溝渠222形成左下板230以及在溝 渠223形成右下板231。同樣地,導線結構232形成於溝渠 226之内以及導線結構233形成於溝渠228之内,較佳是以 前述的製程在溝渠中填滿銅。 形成溝渠222,223,226和228較佳的是使板230、231及 導線結構232,23 3位於同一導線層,所以,他們位在共同水 平面或幾乎共同水平面上。當銅是較佳的材質適用於下板 23 0,23 1及導線結構232,23 3,本發明則將重點置於使用鋁 或鋁銅合金來形成板和結構。鋁和鋁銅合金以習知的物理 氣相沉積、離子物理氣相沉積或化學氣相沉積以及類似的 方法沉積入溝渠222,223,226和228。阻障層56然後以前面 有關第lc圖所敘述的製程形成於下板230和231之頂端表 面上。 __ 第16頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) ------1——訂---------線· (請先閲讀背面之注意事項再填寫本頁) 479310 經濟部智慧財產局員工消費合作社印製 A7 _ " --------- B7 五、發明說明() k供一被動層240於絕緣層224之上包括氮化矽層 244、氧化矽層246和氮化矽層248。這些材質層是獨立的, 如前述的層44,46和48。 光阻層250沉積於氮化矽層248之上。圖案化光阻層 250而形成開口 252位於了板23〇的左上方及了板231的右 上方。 請參照第5b圖,開口 52向下延伸穿過被動層24〇絕緣 層224的頂端,和板230和231的頂端。這結果是在下板230 和231的上方,絕緣層224之内形成開口 254。如前所述在 絕緣層4 0内以蝕刻形成開口 5 4的製程亦可適用於形成開 口 254和 255。 接著請參照第5 c圖。圖中一高介電係數介電層2 6 〇沉 積於開口 254和255之内及被動層240之上。前述之適用於 介電層60的材質及製程皆可用於介電層26〇的沉積上。然 後,導體層262再沉積於介電層260之上,其中導電層26〇 以為低電阻材質為佳,並可加以前述之蝕刻化學物處理而 蝕刻成一開口 289。若導體層262以鋁銅合金為之,那麼一 薄膜堆疊10奈米/500奈米/10奈米的氮化鈥/銘銅合金/氮 化欽可用來作為導體層;導體層262若以耐熱金屬為之, 則一 10奈米/500奈米的氮化鈦/鎢堆疊可以被使用。要注意 的是圖中的厚度只用以說明,導體為任何厚度時均可以本 發明所揭露之習知技術使用化學物來進行蝕刻。 請繼續參照第5d圖。圖中絕緣層273沉積於導體層262 之上,其中絕緣層273以為聚醯胺旋塗在阻障層262之上並 第17頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公楚1 -- ---------1 —-----r—^---------線 (請先閱讀背面之注意事項再填寫本頁) 479310 經濟部智慧財產局員工消費合作社印製 A7 — —________ 五、發明說明() 填滿開0254和255至厚度為1至30微米為佳,並以高出導 體層5微米為更佳。其它適合於絕緣層273的材質包括光敏 聚酿胺和苯并環丁晞(benzocyclobutene)。然後,光阻層278 沉積於絕緣層273之上,並加以圖案化,以形成一開口 288 於導線結構2 3 2之上。較佳的是開口 2 8 8向側邊延伸超過導 線結構2 3 2的邊緣。若使用者為光敏聚醯胺,那麼聚醯胺 不需加以圖案化。若開口(圖中未顯示)和導線結構23 3需要 形成接觸那麼開口便製作於導線結構光阻層2 7 8上方, 開口 2 8 8就同時形成。 接著參照第5 e圖’在半導體元件2 2 0以一蚀刻製程沿 開口 2 8 8向下蝕刻至導線結構2 3 2而形成一開口 2 8 9。首 先,導體層262被蝕刻。若導體層262為前述之氮化鈦/鎢, 此時可使用習用之含S F6和含氣的触刻劑。若導體層2 6 2為 氮化鈦/鋁銅合金/氮化鈦,那麼前述之習用含氯蝕刻劑可 適用之。另外,如果導體層2 6 2是其它金屬(例如是電鍍銅 沉積於一鉻黏著層之上),此時可使用以硫酸和過氧化氫 為主的濕式蝕刻劑。自開口 2 8 8處移除導體層2 6 2之後,以 前述習知的氟碳化物和氫氟碳化物的反應性離子蝕刻蚀 刻介電層260、並將導線結構232曝出,曝露出的導線結構 2 3 2則可導線接點連接(未繪示於圖上)。 如第5e圖所示,電容器294的上板296以延伸涵蓋並超 過左下板2 3 0和右下板2 3 1的外緣為佳。此非本發明的一必 然現象’涵蓋結構的優點在於消除位於電容器角落2 9 8的 弱電位區域。 ____ 第18頁 本紙張尺度適用中國國家標準(CNS)A4規格(21G X 297公爱)~ -----------------r-- 丨訂---------線· (請先閱讀背面之注意事項再填寫本頁) 479310 經濟部智慧財產局員工消費合作社印製 A7 B7 —_— 一_____ 五、發明說明() 本發明繪示於第5a至5e圖的之實施例具有三板的電 容器含如上所述包括以一習知的沉積製程形成下板2 3 0和 23 1和導線結構232和233於溝渠之内。本發明也包含三板 電容294的製造,製造方式是利用蝕刻(subtractive etch)製 程而將下板及其它導線結構形成於同樣的導線層上,如第 6a至6g圖所示。在下面本發明實施例的敘述中,材質層的 材質和結構和本發明第5 a至5 e圖所述之實施例相同,並使 用相同的樣號,除了 2 0 0系列改為3 〇 〇系列之外皆然。舉例 說來,第5a圖中下板以230表示,而在第6c圖中下板以330 表示。 請參照第6 a圖,本發明之該樣態以半導體元件3 1 0當 作起始物,其中半導體元件3 1 〇具有一絕緣層3 1 2,導線3 1 4 和介層窗3 1 6形成於其中。接著,如第6b圖所示,使用如 前所述用於形成阻障層6 2的材質形成阻障層3 1 8,其厚度 為5至1〇〇奈米,較佳約為1〇奈米,沉積於絕緣層3 12之上。 接著’沉積一金屬層3 2 0於整個阻障層3 1 8之上(和提供的 其它任何阻障層之上)。金屬層320的材質可為鋁、鋁銅合 金、耐熱金屬銅及任何低阻值金屬,不過耐熱金屬(如鎢) 也是不錯的選擇,因其具有高抗腐蝕性。若使用者為鋼, 那麼一般都希望能提供一第二阻障層來當作阻障層62,其 材負為氮化赵、氮化组/赵(未緣示於圖上)。該阻障層6 2米 成於阻障層318之上’這在前文已有說明。金屬層320可以 物理氣相沉積、離子物理氣相沉積或化學氣相沉積及類似 的方法沉積,且所述之金屬層320可為多層金屬看。 第19頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) -------I---------丨 丨訂---------線411^ (請先閱讀背面之注意事項再填寫本頁) 479310 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 接著,如第6b圖所示,光阻層322沉積於金屬層320之 上。然後,圖案化光阻層322以形成開口 324a、324b、324c、 324d和 324e 〇 然後,如第6c圖所示,半導體元件3 1 〇以非均向蝕刻 之方式處理(如可以習知之含氯反應性離子加以蝕刻),向 下延伸開口 324a-e至絕緣層3 12的頂端表面。將光阻層322 剝離之後,剩下的金屬層3 2 0便形成左下板3 3 0、右下板 33 1、導線結構3 3 2和導線結構3 3 3。 請參照第6 d圖,由二氧化石夕所形成的介電層3 4 1 (厚度 為〇 · 1至1 0微米,較佳為0.5微米)沉積於絕緣層3丨2、下板 3 30和33 1和導線結構332和3 3 3之上。另外,上述之阻障層 341也可為習用之被動介電膜堆疊。接著,一氮化矽層343 沉積於介電層341之上,其厚度為0.1至1〇微米,並以為〇.5 微米為佳。接著,塗佈一光阻層3 5 0、並加以圖案化,以 形成開口 3 52a、352b和 3 53。 半導體元件3 1 0以非均向蝕刻方式處理(例如以反應 性離子蝕刻方式處理),向下延伸開口 3 52a、3 52b和3 5 3穿 過介電層343和341、左下板330、右下板331和導線結構 332,開口 35 4a、354b和355便形成於介電層341和343之 中,所形成之結構如第5b圖所述。接著,半導體元件3 1 0 以第5b圖所描述半導體元件220的處理製程步驟來進行處 理’這會形成一如第6a至6g圖所示之三板電容器394。三 板電容器294中,上板396以延伸涵蓋並超過左下板330和 右下板3 3 1的外緣為佳,但非必要。 ______第 201_____ 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) ----------------l·---訂---------線# (請先閱讀背面之注意事項再填寫本頁) 479310 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明() 三板電容器294和394只有具相同標示值(f00tprint) 之雙板堆疊電容器一半的電容值,以晶片以寶貴空間來提 供電容形成所需之空間觀點視之,這是一項缺點。但是, 因為電容器2 94和3 94可以很輕易與現今之半導體製程一 起進行(包括銅鑲嵌製程,一般僅需多一道光罩),因此在 低製造成本考量較高電容器密度考量為重要時,該電容器 不失為較佳之選擇。這樣的因素犧牲(tradeoff)在具較稀疏 電容器密度的混合訊號應用設計中是能被接受的。 如上所述,電容器94、294和394都形成於半導體元件 最上一層的導線層。此優點在於最上層區域金屬化導線可 以由基底自然隔離,並可由設計輕易隔離導線間的電容。 另外,最上層區域金屬化導線部會被溫度及較下層導線及 元件的污染物質所影響。 雖然電容器94、294和394是意欲製造相較於傳統較精 確比值電容器以適用於内階段(intra-stage)電路元件,但本 發明並不受限於此。例如,電容器9 4、2 9 4和3 9 4可更進一 步適用於混合訊號應用中,以提供一線性電路電相較於相 鄰的數位雜訊一電力去耦合。 如弟5a至5e及6a至6g圖所示之三板電容器294和 394,上板296和396可以被在基底上被製造的所有的電容 器分享。若無如此設計(例如上板296和396需彼此分隔), 此時就需要另加上一道光罩及蝕刻製程(未繪示於圖上)來 圖案化並蚀刻上板,以達到隔離的目的。 本發明另一重要的優點在於第7a至7b圖所输示之平 _ 第 211 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) ----------------^----^-------1 (請先閱讀背面之注意事項再填寫本頁) 4/^310
、發明說明( a面(例如介面18&和18b之平面金屬層-介電層-金 ,:面)可不需使用這消除了平面MIM介面上存在之 金屬污染造成漏電流路徑的可能性。 —雖然本發明以較佳實施例揭露如上,然其並非用以限 二^ 任何熟習此技蟄者,在不脫離本發明之精神和 ,内田可作各種之更動與潤飾,因此本發明之保護範 圍當視後附之申請專利範圍所界定者為準。 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 第22肓 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 479310 A8 B8 C8 D8 、申請專利範圍 1 · 一種電容器結構’位於一半導體元件内,該電容器結構 至少包括: <請先閱讀背面之注意事項再填寫本頁) a.—第一層,具有一溝渠; b · —下板,位於一溝渠,該下板由導電性材質所製 成; c· 一阻障層,覆蓋於該下板之上; d. —介電層,位於該阻障層之上;以及 e. —上板,位於該介電層之上,該上板由導電性材質 所製成。 2 ·如申請專利範圍第1項所述之電容器結構,其中該下板具 有一上表面,該阻障層為一金屬合金位於該上表面上。 3 ·如申請專利範圍第1項所述之電容器結構,其中該下板由 銅所製成。 4.如申請專利範圍第3項所述之電容器結構,其中該金屬合 金為一銅合金。 經濟部智慧財產局員工消費合作社印製 5 ·如申請專利範圍第4項所述之電容器結構,其中該銅合金 為一碎化銅或是一錯化銅。 6·如申請專利範圍第2項所述之電容器結構,其中該金屬合 金係選自由链、銦、錫和鋅所組成之族群之任意組合。 第23頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 479310
    六、申請專利範圍 7.如申請專利範圍第1項所述之電容器結構,其中該上板由 一或多層金屬所組成。 8 ·如申請專利範圍第1項所述之電容器結構,其中更包括一 金屬導線,其中該上板包栝一延伸連接該金屬導線。 9.如申請專利範圍第1項所述之電容器結構,其中該阻障層 由一導電性材質所製成。 1 0·如申請專利範圍第i項所述之電容器結構,其中該阻障 層由一絕緣材質所製成。 1 1 ·如申請專利範圍第1項所述之電容器結構,其中形成該 阻障層的材質係選自由钽、氮化鈕、鈦、氮化鈦、鎢和 氮化鎢所組成之族群其中至少擇一。 經濟部智慧財產局員工消費合作社印製 12·如申請專利範圍第!項所述之電容器結構,其中形成讀 阻障層的材質係選自由耐熱金屬、耐熱金屬氮化物和耐 熱金屬矽化物所組成之族群其中至少擇一。 1 3 ·如申請專利範圍第1項所述之電容器結構,其中更包# 一金屬層於該下板之上,一溝渠位於該金屬層之内,其 中該介電層和該上板僅位於該溝渠之内。 第24頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 479310 A8 B8 C8 D8 六、申請專利範圍 1 4.如申·請專利範圍第1 3項所述之電容器結構,其中該金屬 看具有一平坦的上表面。 (請先閱讀背面之注意事項再填寫本頁) 1 5.如申請專利範圍第1項所述之電容器結構,其中該上板 具有一平坦的上表面。 1 6.如申請專利範圍第1項所述之電容器結構,其中更包括 一第二溝渠位於該第一層内,該第二溝渠與該第一溝渠 以部分該第一層分隔,和一第二下板位於該第二溝渠之 内,該第二下板由一導電性材質所製成。 17. —種製造一半導體元件中之一電容器結構的方法,該方 法至少包含下列步驟: a.提供一具有一第一溝渠之層膜; b·沉積一導電材質於該第一溝渠之内,以形成電容 器的下板; 經濟部智慧財產局員工消費合作社印制衣 c.提供一阻障層於該導電材質的頂端之上; d ·提供一介電層於該阻障層的頂端之上;以及 e.提供一導電材質上板於該介電層之上。 18. 如申請專利範圍第17項所述之方法,其中於該步驟b沉 積之該導電材質為一銅金屬和於該步驟c包括形成一銅 合金於該銅金屬頂端之上。 第25頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 479310 A8 B8 C8 D8 六、申請專利範圍 1 9 .如申·請專利範圍第1 7項所述之方法,其中於該步驟b沉 (請先閱讀背面之注意事項再填寫本頁) 積之該導電材質為一銅金屬和於該步驟c包括形成一碎 化銅或一錯化銅於該銅金屬頂端之上。 2 0 ·如申請專利範圍第1 7項所述之方法,其中於該步驟a提 供之該第一溝渠包括了一延伸而接觸到一位於半導體 元件内的導線和該步驟b包括沉積該導電材質於該延伸 内而和該導線接觸。 2 1 .如申請專利範圍第1 7項所述之方法,其中該步驟c包括 沉積一導電材質的一阻障層。 2 2.如申請專利範圍第1 7項所述之方法,其中該步驟c包括 沉積一絕緣材質的一阻障層。 23·如申請專利範圍第17項所述之方法,其中於該c.步驟形 成該阻障層的材質係選自由勉、氮化Is、鈥、氮化欽、 鎢和氮化鎢所組成之族群其中至少擇一。 經濟部智**.財產局員工消費合作社印製
    驟提 24.如申請專利範gfN豕所述之方法,其中於該c .步驟形 成該阻障層的材質係耐熱金屬、耐熱金屬氮化物 和耐熱金屬矽化物所組成之族群其中至少 25.如申請專利範圍第17項所述之方法,其中 第26頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 479310 ^_____ 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 申請專利範圍 供的·該層以包括一第二溝渠,但和該第一溝渠有一間 隔’該步驟b包括沉積該導電材質於該第一溝渠和該第 二溝渠内,該步驟c包括提供該阻障層於該第一溝渠和 該第二溝渠内之該導電材質之上,該步驟c包括提供該 介電層於覆蓋位於該第一溝渠和該第二溝渠内之該導 電材質之上的該阻障層之上,該步驟e包括提供該上 板、而該上板至少覆蓋位於該第一溝渠和該第二溝渠内 之該導電材質之部份上。 2 6 .如申請專利範圍第1 7項所述之方法,其中該步驟e包括 下列步驟: i.沉積一金屬層;以及 ii·進行一削去蝕刻,以移除部分該金屬層而留下該上 板。 2 7 ·如申請專利範圍第2 4項所述之方法,其中該步驟e更包 括提供該上板、且該上板延伸超過位於該第一溝渠和該 第二溝渠内之該導電材質的步驟。 2 8 .如申請專利範圍第1 7項所述之方法,其中該步驟e包 括: i.沉積一材質層; ii·形成一上溝渠於該金屬層之内,該上溝渠具有一底 和複數個側壁;以及 第27頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 479310 A8 B8 C8 D8 六、申請專利範圍 iii.提供該上板於該上溝渠内。 (請先閱讀背面之注意事項再填寫本頁) 2 9 ·如申請專利範圍第2 8項所述之方法,其中該步驟c以介 於該步驟e (ii)及該e (iii)步驟之間進行為佳。 3 0·如申請專利範圍第28項所述之方法,其中該c步驟更包 括下列步驟: i ·沉積該阻障層於該上溝渠的該底部和該些側壁 上;以及 ii·以一均向蝕刻蝕刻該阻障層以將該阻障層自該些 側壁上移除。 3 1.如申請專利範圍第1 7項所述之方法,其中步驟b中沉積 之下板和步驟e中沉積之上板包括銅。 3 2. —種電容器結構,位於一半導體元件内,該電容器結構 至少包括: a. —第一板,具有一外緣; 經濟部智慧財產局員工消費合作杜印製 b. —第二板,具有一外緣,其中第二板與該第一板 間有一間隔,且該兩板位於同一個水平面上; c. 一介電層,位於該第一板與該第二板之上;以及 d. —第三板,Λ;、位於該第一板與該第二板之上。
    3 3 .如申請專利範圍等項所述之電容器結構,其中該第三 第28頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 479310 A8 B8 C8 D8 六、申請專利範圍 板水平延伸超過該第一板外緣與該第二板外緣。 (請先閱讀背面之注意事項再填寫本頁) 3 4.如申請專利範圍第3 2項所述之電容器結構,其中更包括 一材質層,該材質層具有一第一溝渠和一第二溝渠,而 該第一溝渠和該第二溝渠只延伸穿過部分該材質層,其 中該第一板沉積於該第一溝渠且該第二板沉積於該第 二溝渠之内。 3 5 .如申請專利範圍第3 2項所述之電容器結構,其中更包括 一材質層,該材質層具有一頂表面,其中該第一板和該 第二板位於該頂表面之上。 3 6.如申請專利範圍第3 2項所述之電容器結構,其中該第一 板和該第二板的材質包括銅。 3 7.如申請專利範圍第3 2項所述之電容器結構,其中形成該 第一板和該第二板的材質為鋁或鋁銅合金其中之一。 經濟部智慧財產局員工消費合作社印製 3 8 .如申請專利範圍第3 2項所述之電容器結構,其中更包括 一第一阻障層,且該第一阻障層介於(a)該第一板和該第 二板(b)及該介電層之間。 39.如申請專利範圍第38項所述之電容器結構,其中更包括 一第二阻障層,且該第二阻障層位於該介電層和該第三 _第29貰_ 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) _ 479310 1 六、申請專利範圍 板之間 40·如申請專利範圍第32項所述之電容器結構,其中讀步_ 包括沉積一阻障層的步騾,且該阻障層之材質係選自 鉋、氮化妲、鈦、氮化鈦、鎢和氮化鎢所組成之硖鮮 中至少擇一。 ^ 4 1 ·如申請專利範所述之電容器結構,其中於讀 障層的材質係選自由 金屬矽化物所組成之族中至少擇 、耐熱金屬氮化物和耐3
    器結構,其中 4 2.如申請專利範圍第32項所述 二板由一或多層金屬所組成。 4 3 · —種製造一半導體元件内之一電容器結構的方法,謗方 法少包括下列步驟: 經濟部智慧財產局員工消費合作社印制衣 a·提供一第一板和一第二板,該第一板和該第二板有 一間隔且位於同一水平面上’該第一板具有一外緣和該 第二板具有一外緣; b.提供一介電層於該第一板和該第二板之上;以及 c·提供一第三板位於該第一板與該第二板之上。 44,如申請專利範圍第43項所述之方法,其中該c·步驟提供 該第三板水平延伸超過該第一板外緣與該第二板外 緣。 第30貫 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 479310 A8 B8 C8 D8 六、申請專利範圍 4 5.如申·請專利範圍第43項所述之方法,其中更包括在步騾 a之前提供一材質層的步驟,其中該材質層具有一第一 溝渠和一第二溝渠,該第一溝渠和該第二溝渠只延伸穿 過部分該材質層,其中該第一板沉積於該第一溝渠且該 第二板沉積於該第二溝渠之内。 4 6 ·如申請專利範圍第4 3項所述之方法,其中更包括在步驟 a之前提供一材質層的步驟,其中該材質層具有一頂表 面,而該第一板和該第二板位於該頂表面之上。 4 7.如申請專利範圍第4 3項所述之方法,其中步驟a提供之 該第一板和該第二板的材質包括銅。 48. 如申請專利範圍第43項所述之方法,其中步驟a提供之 该弟一板和該弟二板的材質為铭或銘銅合金其中之 —* 〇 49. 如申請專利範圍第43項所述之方法,其中更包括在步驟 a之後及步驟b之前提供一阻障層於該第一板和該第二 板頂端之上。 5 0.如申請專利範圍第43項所述之方法,其中步驟c所提供 之該第三板由一或多層導電材質所組成。 第31頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 —.—.—--------^--------- (請先閱讀背面之注意事項再填寫本頁)
TW089125390A 2000-03-31 2000-11-29 Capacitor structure and method of making same TW479310B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US54109900A 2000-03-31 2000-03-31

Publications (1)

Publication Number Publication Date
TW479310B true TW479310B (en) 2002-03-11

Family

ID=24158167

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089125390A TW479310B (en) 2000-03-31 2000-11-29 Capacitor structure and method of making same

Country Status (4)

Country Link
JP (1) JP2001313372A (zh)
KR (1) KR20010094954A (zh)
CN (1) CN1169222C (zh)
TW (1) TW479310B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002009248A (ja) * 2000-06-26 2002-01-11 Oki Electric Ind Co Ltd キャパシタおよびその製造方法
KR100808558B1 (ko) * 2002-05-16 2008-02-29 매그나칩 반도체 유한회사 엠아이엠 캐패시터 형성방법
US6794262B2 (en) * 2002-09-23 2004-09-21 Infineon Technologies Ag MIM capacitor structures and fabrication methods in dual-damascene structures
US6784478B2 (en) 2002-09-30 2004-08-31 Agere Systems Inc. Junction capacitor structure and fabrication method therefor in a dual damascene process
US6876028B1 (en) * 2003-09-30 2005-04-05 International Business Machines Corporation Metal-insulator-metal capacitor and method of fabrication
JP5027431B2 (ja) 2006-03-15 2012-09-19 ルネサスエレクトロニクス株式会社 半導体装置
US8237191B2 (en) * 2009-08-11 2012-08-07 International Business Machines Corporation Heterojunction bipolar transistors and methods of manufacture
CN102709270A (zh) * 2012-05-23 2012-10-03 上海宏力半导体制造有限公司 Mim电容器及其形成方法

Also Published As

Publication number Publication date
CN1169222C (zh) 2004-09-29
CN1319893A (zh) 2001-10-31
KR20010094954A (ko) 2001-11-03
JP2001313372A (ja) 2001-11-09

Similar Documents

Publication Publication Date Title
US6737728B1 (en) On-chip decoupling capacitor and method of making same
TW503575B (en) Semiconductor device having passive elements and method of making same
US6764915B2 (en) Method of forming a MIM capacitor structure
TWI273702B (en) Capacitor structure and fabrication method therefor in a dual damascene process
TW544738B (en) Semiconductor having capacitor and method of producing the same
TW515099B (en) Stacked structure for parallel capacitors and method of fabrication
KR100803489B1 (ko) 반도체 집적 회로 및 반도체 장치 제조 방법
TW477002B (en) A capacitor for integration with copper damascene processes and a method of manufacture therefore
TW200828572A (en) Method for fabricating conducting plates for a high-Q MIM capacitor
CN115036373A (zh) 集成电路以及其制作方法
TW479310B (en) Capacitor structure and method of making same
TWI229411B (en) Method of manufacturing a semiconductor device
TWI305412B (en) Pyramid-shaped capacitor structure
US7169680B2 (en) Method for fabricating a metal-insulator-metal capacitor
KR100816247B1 (ko) Mim 캐패시터 및 그 제조방법
TW439265B (en) Semiconductor memory device and method of fabricating the same
TW582090B (en) Structure with tapered landing and method of fabrication
KR100613282B1 (ko) 반도체 장치의 캐패시터 및 그의 제조 방법
KR101044612B1 (ko) 반도체 소자의 제조 방법
TW543175B (en) Method for integrating MIM copper capacitor device, inductance device, and copper wire
TWI291759B (en) Method for fabricating a metal-insulator-metal capacitor
KR100807513B1 (ko) 반도체 소자의 mim 커패시터 제조 방법
KR20090064805A (ko) 반도체 소자의 mim 커패시터 제조 방법
TW498528B (en) Manufacturing method for integrating copper damascene process and MIM crown-type capacitor process
KR100667914B1 (ko) 수평구조의 엠아이엠 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees