TW468278B - Semiconductor substrate and manufacturing method of semiconductor substrate - Google Patents

Semiconductor substrate and manufacturing method of semiconductor substrate Download PDF

Info

Publication number
TW468278B
TW468278B TW088110033A TW88110033A TW468278B TW 468278 B TW468278 B TW 468278B TW 088110033 A TW088110033 A TW 088110033A TW 88110033 A TW88110033 A TW 88110033A TW 468278 B TW468278 B TW 468278B
Authority
TW
Taiwan
Prior art keywords
layer
manufacturing
semiconductor substrate
single crystal
hydrogen
Prior art date
Application number
TW088110033A
Other languages
English (en)
Inventor
Kiyofumi Sakaguchi
Nobuhiko Sato
Original Assignee
Canon Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Kk filed Critical Canon Kk
Application granted granted Critical
Publication of TW468278B publication Critical patent/TW468278B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

經濟部智慧財產局員工消費合作社印製 468278 A7 -------B7__ 五、發明說明（1 ) 發明背景 本發明有關半導體基板，及半導體基板之製造方法。 尤係S 0 I (矽在絕緣物上）基板之製造方法’此基板有 一單晶矽層於絕緣層上，及有關此法所製成之S 0 I基板 。本發明有關以被稱爲SIMOX(植氧分離）法製造之 S 0 I基板。 相關背景技術 許多硏究針對於絕緣材料形成單晶矽半導體層上，因 此，其稱爲S 0 I技術，諸硏究提供製造矽積體電路之一 般整塊矽基板不能得到之優點。具體而言，S 0 I技術可 供： 1 .有利於分開介電材料及高集積度之電路。 2 .極耐輻射。 3 .減少浮動電容及加速。 4 .省略井程序。 5 .避免鎖定（閂鎖） 6 .矽層變薄，製成完全空乏式場效電晶體》 (以上優點詳見，晶體生長雜誌，卷6 3，
No . 3，429-590 頁，1983 出版，專論，非 單晶絕緣體上之單晶矽'）。 近年報告SO I基板可提高MOSFET速度，降低 功率消耗（IEEE SOI會議1994)。 使用SO I中，以絕緣層支持SO I層於支承基板上 本紙張又度適用中國國家標準（CNS)A4規格（210 X 297公釐） -4- (請先閱讀背面之注意事項再填寫本頁) 裝 1:°· _ 經濟部智慧財產局員工消費合作社印製 46 8 27 8 A7 ___B7______ 五、發明說明（2) ，可縮短裝置處理時間，因絕緣層上之一元件比在整塊矽 晶圓上之一元件容易以一較簡單處理分離。 即，S 0 I基板不但可提高I C性能，同時可降低總 製造成本，即晶圓成本及處理成本，較MOSFET 1C 優。 1 9 7 0年代大幅硏究SO I基板。各種硏究係針對 以下方法加以進行，諸方法包含異質磊晶生長單晶S i於 絕緣之藍寶石基板上（SOS:矽上有藍寶石），利用多 孔矽氧化法，隔離介電材料，而形成S 0 I結構（ FIPOS:多孔氧化矽之全隔離），一接合法及一氧離 子佈植法。 氧離子佈植法首先由K. Izumi報導，該法現被稱爲 S I Μ 0 X，（ K. Izumi，M. Doken 及 H. Ariyoshi :電 子Lett. 14，593頁，1978年）。此法佈植約 1 017至1 018/cm2之氧離子至矽晶圓1 〇 3，如圖 1 1A (圖1 1B)所示，再以約1320 °C高溫退火於 氬氧氣氛中，形成氧化層105(圖11C)。故被佈植 之氧離子，於深度爲被佈植離子射入範圍（R P )處與矽 耦合，乃形成氧化矽層，而取得SOI基板1〇7 (以 S IM0X法製成之SO I基板此後稱爲S IM0X晶圓 )° 許多有關SO I基板報導，認爲其可提高M0SFE T速度，並降低功率消耗（見1994 IEEE國際矽在 絕緣物上會議年報）。 本紙張尺度適用中國固家標準（CNS)A4規格（210 X 297公釐） -5- --I I------i-l -裝 - ---I--訂---I I I I ί Μ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 46 8 27 8 A7 __B7__ 五、發明說明（3 ) 利用S Ο I基板所製之完全空乏式mo S F E T被認 爲具有更快之速度，並當驅動功率加強時會以較低速率消 耗功率。 此外，絕緣層置於元件下方之S 0 I可允許元件以較 形成於整塊矽晶圓上元件容易之製程分開，藉以縮短裝置 處理時間。 故S 0 I可不只提高I C性能，同時降低總製造成本 ，其含晶圓成本及處理成本，較整塊矽晶圓上形成 MOSFET 1C者爲優。 CZ晶圓一般爲製造S IMOX晶圓之矽基板。CZ 晶圓係柴氏法製成之單晶矽基板。 C Z晶圓含內生瑕疵，如C 0 P (晶體造成粒子）及 FPD (圖案瑕疵），爲整塊晶圓特有。 C 〇 P (第 2 3 Ultraclean Technology College 由 H. Yamamoto提出大直徑矽晶圓之問題，1 9 9 6年8月） 及F P D ( Electrochem學社春季會議摘要5 9 6頁’ 1995年5月）之大小約0.1至0·2#m。 C〇P及FPD將如後所詳述。 若以CZ晶圓製造超LSI時，例如COP之瑕庇傳 統上影響元件特性不大，因爲對於內生瑕疵一元件係以足 夠大的餘裕加以製造。 以DR. AM爲例，就1 6M — DRAM，設計規格必 須改變以指出0 _ 及於6 4M—DRAM時指出 0 . 35#m，然而，COP對元件特性及其良率之影響 I--— —— — — — —---- 裝！訂---— 丨— I!键 (諳先Μ讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） -6- A7 B7 五、發明說明（4 ) 更明顯。 以上可說’就1 G — D R A Μ，須改變設計規格以指 出 0.1 至 0.15//m。 <請先閱讀背面之注意事項再填窝本頁) 發明槪述 \ 本發明主要目的爲提供瑕疵少之半導體基板，及其製 造方法。 本發明另一目的爲提供S 0 I基板製造方法，基板具 S 0 I層，其不含或含極少量之瑕疵，諸如整塊矽晶圓特 有之COP，FPD及OSF，及極佳品質之埋入氧化膜 的S 0 I基板。 根據本發明一特性，提供半導體基板之製造方法，包 含步驟： 準備一被氫退火之單晶矽基板； 於單晶矽基板中，佈植離子，以形成離子佈植層；及 於單晶矽基板中，形成埋入絕緣膜。 經濟部智慧財產局員工消費合作社印製 本發明另一特性提供半導體基板製造方法，其中於準 備被氫退火之單晶矽基板後及於形成離子佈植層前，於單 晶矽基板上，形成一保護層，離子係由保護層側佈植。 本發明另一特性提供半導體基板製造方法，包含步驟 在形成離子佈植層前，淸洗單晶矽基板》 本發明另一特性提供半導體基板製造方法，其中在形 成埋入絕緣膜後，單晶矽基板在氧化氣氛中被熱處理。 本發明另一特性提供上述方法所製之半導體基板。 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） Α7 Λ 6 8 27 8 Β7 _ 五、發明說明（5 ) (請先閱讀背面之注意事項再填寫本頁) 本發明方法包含於含氫還原氣氛中，熱處理S i基板 ，形成離子佈植層，於減少COP之層中或層下方，對所 得結構熱處理，而形成埋入氧化s i層，可排除或降低整 塊c Z晶圓特有之瑕疵。故本發明提高良率。未來晶圓直
N 徑更大時，更難拉出高質單晶整塊矽，故此整塊晶圓品質 將劣化。故5 I MOX晶圓更需要於含氫還原氣氛中’熱 處理矽基板，於處理S I MOX晶圓之氧離子佈植步驟之 前。 圖式簡要說明 圖1爲本發明之半導體基板製造方法流程圖： 圖2 A，2B及2 C例示本發明之半導體基板製造方 法截面圖； 圖3爲矽基板所含一C 0 P示意圖； 圖4爲矽基板所含諸C 0 P的示意圖； 圖5爲矽基板所含諸C 0 P的示意圖； 圖6A，6B，6C及6D爲本發明第一實施例之截 面圖； 經濟部智慧財產局員工消費合作社印製 圖7爲本發明第二實施例流程圖： 圖8A，8B，8C，8D，8E及8F爲本發明第 二實施例截面圖； 圖9A，9B，9C，9D及9E爲本發明第三實施 例截面圖； 圖10A， 10B，10C及l〇D爲本發明第一實 -δ 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公釐） 4 6 8 27 8 A7 _B7_ 五、發明說明（6 ) 施例之另一例截面圖；及 (請先閱讀背面之注意事項再填寫本頁) 圖11A， 11B及11C爲習知SIMOX晶圓製 造步驟之截面圖。 主要元件對照表 2 1 基板 2 2 表面層 22 少瑕疵層 2 3 區 6 3 區 8 3 區 9 3 區 12 3 區 24 離子佈植層 2 5 埋入氧化（BOX)層 2 6 矽在絕緣物上（S 0 I )層 2 7 S 0 I基板 31 晶源生粒子 經濟部智慧財產局員工消費合作社印製 3 2 矽原子 3 3 氧化膜 10 5 B 0 X 層 10 6 S Ο I 層 4 9 中央 10 4 離子佈植層 -9- 本紙張尺度適用尹國國家標準（CNS)A4規格（210x297公釐） 4 68 27 8 A7 經濟部智慧財產局負工消费合作社印製 五、發明說明（7 ) 1 2 4 就 離 子 佈 植層 1 2 1 基 板 1 2 2 表 面 層 1 2 3 低 區 1 2 8 表 面 層 1 2 5 氧 化 矽 層 6 8 保 護 層 6 2 表 面 層 6 4 離 子 佈 植 層 6 6 S 〇 I 層 6 7 植 氧 分 離 (S 8 1 矽 基 板 8 2 表 面 層 8 8 保 護 層 8 9 粒子 9 1 矽 基 板 9 2 表 面 層 9 4 離 子 佈 植 層 9 5 B 0 X 層 9 8 保 護 層 較佳實施例詳細說明 參考圖1說明本發明。 首先，準備已於含氧之氣氛中被還原熱處理之單晶矽
If-------- --------訂* —-----I 教 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 10 - 4 6 b 27 8 A7 ___B7___ 五、發明說明（8 ) (請先閱讀背面之注意事項再填寫本頁) 基板（之後稱氫退火）（S1)。對單晶矽基板佈植氧離 子而形成離子佈植層（S2)。於想要條件下，熱處理單 晶矽基板，而於單晶矽基板中形成埋入氧化物（B 〇X ) 層（S 3 )。如此得本發明S I Μ Ο X晶圓。 以下詳述本發明： 如圖2 A，準備於含氫還原氣氛中，熱處理具表面層 2 2之單晶矽基板2 1。表面層爲少瑕疵層，其中例如整 塊晶圓特有之COP的內生瑕疵及氧化物堆積錯誤（ 0 S F )等之瑕疵大量減少（表面層2 2之後稱少瑕疵層 2 2) p上述表面層爲單晶矽基板2 1中COP或 F P D或0 S F數少於同一基材中之其他部份者。雖然， 已氫退火之表面層2 2與圖2 A中之其他區2 3明顯分開 ，但其間之邊界並不明顯。圖6A至6D之數字63，圖 8A至8F之83，圖9A至9E之93，及圖10A至 10D之123，均係代表如同圖2A至2C之23之區 域，其爲基板上表面層以外者。 然後’以氧離子佈植，如圖2 B所示形成離子佈植層 2 4。 經濟部智慧財產局員工消費合作社印5衣 利用離子佈植層2 4，以熱處理形成埋入氧化膜（ BOX)(圖2C)。如此得具單晶矽層（SOI層） 26於BOX層25上之SOI基板27。 本發明可得高品質S I Μ 0 X晶圓，而無例如c ◦ P 之瑕疵於表面上或於SO I層2 6內，或所含瑕疵數遠少 於習知整塊晶圓者。 -11- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公着） 經濟部智慧財產局員工消費合作社印製 468 278 A7 __B7____ 五、發明說明（9 ) 一般供製造S I MOX晶圓之C Z晶圓中，固有整塊 晶圓特有之COP，FPD及OSF瑕疵。雖形成這些瑕 疵之原因不明，但據稱與含於晶圓中之氧濃度有關，於高 氧濃度時，易生COP及OSF瑕疵（如矽晶圓問題（實 、 現公司）第5 5頁）。 0 S F (氧化物堆積瑕疵）係由細瑕疵產生，該細瑕 疵係於生長時，以晶圓之晶核引入，並於氧化步驟中看見 。當晶圓表面受濕氧化時，則可見環狀0 S F。 未熱處理即可看見之COP及FPD，被認爲由相同 原因造成之瑕疵，雖然此兩種瑕疵並未嚴格界定，C 0 P 爲腐蝕坑，可將晶圓沾濕在SC — 1 (NH4〇H/ Η 2 0 2 )溶液中，即R C A清洗液之一主要溶液後，以細 粒偵測器或利用光散射之異物偵測器測出。F P D亦爲腐 蝕坑，其可以於晶圓沾濕於Secco溶液（K 2 C r 2 0 7 / HF/H2〇)中30分後，以光學顯微鏡看見。 本發明形成S 0 I層2 6本身，以沒有或極少之 C 0P瑕疵，所成表面層2 2中，以氫退火矽基板表面， 而減少C 0 P瑕疵，並對矽基板佈植氧離子而形成B 0X 層2 5。 參考圖3說明，以氫退火消除C 0P.之原因。 圖中，3 1及32分別爲COP及矽原子。33爲氧 化物膜。· 認定數nm厚之氧化膜3 3存在於COP 3 1內壁上 。當矽基板被氫退火時，以氫之還原作用除去氧化膜3 3 本紙張尺度適用中园國家標準（CNS)A4規格（210x 297公釐） -12- --------11 rl· I ---- ----訂---- i ---- (請先閱讀背面之注意事項再填寫本頁) 4 6 8 27 8 A7 ____ B7 五、發明說明（10) 。因S i原子重組，導致瑕疵部漸被埋入，最後 C0P31消失（電子材料期刊，1998年6月，22 -2 6 頁）。. 習知以氫退火，取得高質S I Μ Ο X晶圓。（以圖 1 1 Α至1 1 C中參考數加以說明） 曰本專利公開1 0 — 4 1 2 4 1號揭示於形成BOX 層1 0 5後氫退火。其中，氫退火溫度爲8 0 0 t至 1 0 0 0 °C之間，其係不低於S 0 I層1 〇 6晶格間之氧 還原之溫度及不高於還原不進行至BOX層1 〇 5界面上 氧化膜之溫度。 圖4爲於圖1 1 B之區1 1 4的放大圖。於矽晶圓之 氧離子佈植層1 0 4中，氧離子係散佈於射入範圍R p之 中央（圖4之4 9 )附近的相當廣範圍中。當晶圓受到預 定熱處理時，於低氧濃度區之氧被集結於高氧濃度之射入 範圍R P的中央4 9附近，致分佈較熱處理前小=圖4斜 線密度表示氧濃度。圖4顯示氧濃度由射入範圍R p中央 4 9開始減少。 經濟部智慧財產局員工消费合作社印製 -----I--I--^ lr I I I {請先閱讀背面之注意事項再填寫本頁) 當COP 4 1在離子佈植層1 0 4附近，氧離子非僅 集結於射入範圔Rp之中央49，亦有COP4 1。故 COP5 1較在形成BOX層55前長得更大（圖5)。 此生長係因C 0 P具氧化膜於其內壁上，使其內部氧濃度 高於在周圍者之濃度。 形成BOX層55後，COP51在BOX層55附 近變大，不易除去。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消费合作社印製 d68 278 A7 —______B7____ 五、發明說明（11 ) 日本專利公開64 — 72633及8 — 46 1 6 1號 揭示熱處理，其在將氧離子佈植入矽基材後，在氫氣氛中 而不在氬氧混合氣中執行，以形成BOX層1 0 5。 雖然氧離子佈植層1 0 4中之氧濃度係分佈於射入範 圍Rp中之甚廣範圍，此分佈收縮，及B OX層1 0 5係 以熱處理形成。 欲消除BOX層1 〇 5界面附近中之COP而對晶圓 氫退火時，促成BOX層1 〇 5形成之氧亦降低而最後被 除去。換句話說，供形成B 0X層之氧隨C 0 P消失而失 去，故BOX層變薄。 本發明在氧離子佈植矽基板前，將矽基板氫退火。 (矽基板） 較佳使用整塊矽晶圓，尤其是C Z晶圓作爲矽基板， 以氫退火矽基板以準備具表面層2 2之基板I其表面層含 少量C 0 P瑕疵。 不但是C Z晶圓，MC Z (施加磁場柴氏法）法製成 之矽晶圓也可使用爲予以氫退火之矽基板。據稱MC Z法 可製造晶圓同時，較C Z法更能有效抑制含於矽中的 COP的加大（電子材料期刊，1998年6月，22頁 )。以氫退火MCZ矽晶圓，形成高質少瑕疵層22，較 氫退火c Z晶圓所得爲優。 考慮氫退火引起硼或磷之雜質由矽內向外擴散，而較 佳決定所用矽晶圓之比電阻。 本纸張尺度適用申國國家標準（CNS)A4規格（210 X 297公釐） -14- — — — — — — — — — —^ * 1111 — 11 ^ -----1 —— (請先閱讀背面之注意事項再填寫本頁) 4 6 8 27 8 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（12 ) (以氫退火形成少瑕疵層步驟） 當氫退火一般含氧爲1 018原子/cm3之c Z矽晶 圓時，氧由晶圓內向外擴散，故晶圓表面及其附近之氧濃 度下降。 氧濃度下降改善晶圓表面層品質，所形成表面層2 2 具較少C Ο P及〇 S F瑕疵（此表面層之後稱少瑕疵層） 〇 CZ矽晶圓所含COP密度爲1 〇5至1 07/cm3 ，就每一8吋C Z晶圓於表面附近每單位晶圓可含4 0 0 至500COP。當CZ矽晶圓氫退火，COP數明顯降 至10。故形成實質無瑕疵層（DZ層；排空層）。每單 位晶圓數係指晶圓每佔據面積之C Ο P數。就8吋晶圓， 每單位晶圓數爲於3 2 4 cm2面積之COP數。 考慮S Ο I層必要厚度，宜氫退火形成少瑕疵層2 2 ，厚度爲500至5000nm。 少瑕疵層2 2中之氧濃度不大於1 X 1 0 18原子/ cm3，宜低於5xl 017原子/cm3，更宜低於lx 1 0 1 7 原子/ c m 3。 較佳少瑕疵層2 2每單位體積C Ο P.密度不小於 Ο/cm3，不大於5x 1 06/cm3 *宜不小於 Ο/cm3，不大於1 X 1 06/cm3，更佳爲不小於 Ο/cm3，不大於1 X 1 05/cm3。較佳深度區由表 面層2 2最外面至佈植離子射入區之C 0 P密度介於上述 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐) ' I I -----裝----I---訂---I ---- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局貝工消费合作社印製 4 6 8 27 8 A7 B7 五、發明說明（13) 範圍。 就8吋晶圓，少瑕疵層2 2中單位晶圓之COP數不 小於0，不大於5 0 0，尤不小於0，不大於1〇〇，更 佳不小於0，不大於5 0，尤佳不小於0，不大於1〇 ^ 晶圓表面上單位晶圓之C 0 P數宜不小於〇，不大於 1 0 0。因COP分佈在晶圓表面上，極易集中在晶圓中 央6 cm範圍內，較佳1 2吋晶圓或更大晶圓中，每單位 面積C 0 P數與8吋晶圓相當。每單位晶圓數係指每晶圓 面積之數量，就8吋晶圓，其爲每3 2 4 c m2面積之 C 0 P 數。 較佳’每單位晶圓表面積數不小於Ο/cm2，不大於 1 · 6/cm2’ 更好爲 〇/cm2至 〇 _ 5/cm2，最 好爲Ο/cm2至〇·〇5/cm2。 少瑕疵層2 2之每單位面積之F PD數爲〇/cm2至 5x 1 02/cm2，最好爲 〇/cm2至 1 X 1 〇2/ c m 2 ° 若以◦ S F界定之少瑕疵層2 2，較佳地，每單位面 積之OSF密度o/cm2至100/cm2，更好爲 Ο/cm2至 5〇/cm2，最好爲 Ο/cm2至 1 0 / c m 2。 用於熱處理形成少瑕疵層2 2之含氧還原氣氛可爲 100%氫氣，氫與稀有氣體（如Ar ，He ，Ne， Xe’Kr)混合或氫氮混合氣。 氫退火執行溫度宜不小於5 〇 ，且不大於矽基板 本纸桌尺度適用中國國家標準（CNS)A4規格（210 X 297公in • 16 - ----I I —/l· I * I--I--I ---i — I* (請先M讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 68 27 8 A7 _ B7 五、發明說明（14) 熔點，較佳大於8 0 0 °C小於矽基板熔點，更好爲大於 1 0 0 0°C，低於矽基板熔點。若氫退火溫度大於 1 0 0 0 °c，小於矽基板熔點，可劇減C 0 P。矽熔點約 14 12。。》 考慮熱處理爐之氧負擔及i散速度，退火溫度宜於 800 °C 至 1350 °C 間。更好爲 1000 °C 至 1350 t。 雖然氫退火用含氫氣氛之壓力可爲大氣水準，略增減 之，較佳地，壓力被保持於大氣壓力（1 X 1 05P a )或 不大於大氣水準’及不小於1 X 1 04P a。較佳，氫退火 時略低爲大氣壓力—1 0.0 mmH2 ◦。於低壓執行氫退火 可有效減少氧外擴散所引起C 0 P瑕疵，但其效用視熱處 理所用爐而定。 一般直立式或水平式熱處理爐均可用於氫退火。此爐 可用電阻加熱器或高頻加熱器等。 氫退火可以以用於RTA (快速熱退火）燈之輻射進 行。此時，使用鹵素燈或電弧燈之紅外線退火裝置，使用 氙閃燈等之閃燈退火裝置可以被用作快速退火裝置。加熱 用燈可短時內完成氫退火。 氫退火歷時數秒至數十小時，宜數秒至數小時。 (佈植氧離子步驟） 對具有少瑕疵層表面層2 2之矽基板2 1注入氧離子 之前*較佳令表面層2 2表面氧化而於矽基板2 1上形成 本紙張尺度通用中國國家標準（CNS)A4規格（210 X 297公釐） -17- . ---裝 - ----— I 訂 i 1------Μ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 4 6 8 27 8 A7 _____B7___ 五、發明說明（15) 氧化矽層’使得氧離子由氧化矽層側佈植。上述氧化使用 以下熱氧化機構： 所謂乾〇 2氧化，其中流動具氮載氣之氧氣，所謂濕 〇 2氧化，其中氧氣被以熱水供應，所謂蒸氣氧化，以具氮 氣之1 0 0%蒸氣，所謂熱解氧化，乃令氫氣及氧氣燃燒 成水蒸汽再供應之，所謂0 2分壓氧化，乃以氮氣作爲載氣 所備之氧氣通過液氧，所謂氫氯酸氧化，乃令氫氯酸氣體 加入氮氣及氧氣。氧化矽層作爲保護層，其防止矽基板表 面因佈植離子變粗。可對表面層2 2氮化形成氮化矽層， 以取代氧化矽層。 可利用例如熱CVD法或電漿CVD法之CVD方法 ，沈積氧化矽膜或氮化矽膜於表面層2 2上 > 而形成保護 層。 保護層應厚數奈米至數微米。 雖離子佈植層2 4於圖2 A至2 C中在少瑕疵層2 2 內，但離子佈植層2 4可位於表面層2 2內或外，或表面 層2 2與區2 3之界面上，只要作爲SO I層2 6之單晶 矽層爲少瑕疵層即可。圖2A中’區2 3佔據矽基板爲氫 退火成少瑕疵層以外之區（表面層2 2 )之所有部分°較 佳，佈植離子，令離子射入範圍Rp (佈植深度）位於圖 2A表面層22內。 不必說.，矽基板整個範圍、上面或下面被形成爲少瑕 疵層2 2。 離子佈植層1 2 4可以形成如圖1 〇A至1 0〇所示 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） -18- II ί I — ϋ I i — — — — — — --^ (請先閱讀背面之注意事項再填寫本頁) 4 6 8 27 8 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（16) 。本發明之實施例將參考圖10A至10D加以說明。 首先，準備單晶矽晶圓基板1 2 1爲S i基板，至少 基板主面在含氫氣氛中熱處理，藉以形成表面層1 2 2 * 其具較少由於整塊造成之瑕疵。雖然表面層1 2 2與基板 1 2 1其餘部分明顯以邊界分開1但表面層1 2 2實際逐 漸改變。再者，作爲保護層之絕緣層1 2 8視需要形成在 表面層122上（圖10A)。 然後，氧離子由基板1 2 1主表面側，即表面層2 2 佈植。離子佈植層1 2 4形成於基板1 2 1之下部域區 1 2 3與表面層1 28界面附近，或表面層1 22內。較 佳，調整佈植能量與佈植速率，使得熱處理後及離子係在 被調整之佈植量及佈植速率佈植後，當成熱處理表面層 1 2 2離子佈植層1 2 4變成氧化矽時，與下部區域 123間之界面包含於氧化矽層中。（圖10B)。 然後，如圖1 0 c對基板1 2 1作熱處理。 二氧化矽層（埋入氧化矽層）1 2 5形成於單晶矽層 1 2 2下方，單晶矽層在基板1 2 1主面一側上。 因保留在氧化矽層1 2 5之單晶矽層1 2 2在含氫還 原氣氛下熱處理，所以氧化矽層1 2 5中，F PD及 COP之產生已被抑制。 . 由表面層122除去氧化膜128，取得如圖10D 之半導體基板（SIMOX晶圓）。表面氧化膜128不 可除去，直至裝置處理步驟之前一階段爲止，以免表面污 染。如此所得之單晶矽層1 2 2平坦，並藉氧化矽層 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公* ) -19- I -----Ti I I-----I -----I — —Μ (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局貝工消费合作社印製 46 8 27 8 A7 __—_Β7__ 五、發明說明（17) 1 2 5而均勻變薄，形成晶圓整個範圍中具較大面積。所 得半導體基板可用於製造絕緣電子元件。 除去表面氧化膜1 2 8後，半導體基板再視需要於含 氫還原氣氛中熱處理，令表面平滑。熱處理，於表面上無 刮痕，因爲其可不接觸表面就將之平滑化，該接觸硏磨使 機械硏磨強於化學蝕刻作用。 以加速電壓在IKeV至1OMeV間佈植氧離子， 離子佈植層厚度視加速電壓而變，較佳，加速電壓係由數 十KeV至5 0 OKeV間加以選擇。 佈植輻射劑量爲1 . 0xl016/cm2至1 . 〇x 1019/cm2,較佳 5 . 0xl016/cm2至 5 . 0 X 1 0 1 8 / c m 2。 較佳地，氧離子佈植溫度係介於—2 0 0°C至7 0 0 。(：，更好係介於0 °C至7 0 0 r，最好爲室溫至7 0 0 °c 。較佳，離子佈植時基板溫度爲550 t至650 °C，以 取得具小電流漏失之埋入氧化膜。 爲佈植氧離子至矽基板，一般以質量分離裝置由離子 源之各離子選出氧離子（0 + )，以適當加速電壓加速選定 之氧離子，以加速所得離子束佈植矽基板。爲佈植離子至 基板全面，以離子束掃描的基板之同時將離子佈植。本發 明不限此法。 另者，可用電漿摻入（電漿浸入式離子佈植）法’以 佈植氧離子。 此法係作成以不射出一離子束，而是一次照射大面積 ------— — IT· . I — _ I 訂·! !11線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -20- 經濟部智慧財產局員工消费合作社印製 46 8 278 A7 —_____B7___ 五、發明說明（18 ) ’藉以縮短佈植氧離子時間，同時降低半導體基板製造成 本。 當以氮化矽層取代氧化矽層爲S◦I基板之絕緣層時 ，本法可佈植氮離子，以取代氧離子。 可於多數步驟佈植離子，並改變佈植輻射劑量及/或 佈植能量（加速電壓）》當改變佈植能量時，可選擇第二 步驟佈植能量低於第一步驟。當多步驟佈植離子時，可於 不同步驟中，選擇不同離子佈植至矽中。若以二步驟佈植 離子時，較佳第二種離子輕於先佈植之第一種離子。例如 ，可分別選氧離子及氮離子作爲第一及第二種。 當形成離子佈植層前，保護層未形成於矽基板最上面 時，較佳地，於形成離子佈植層後，形成一保護層在矽基 板表面上。此時，保護層可防止在形成B 〇 X層之高溫熱 處理中|基板表面粗糙化。 (熱處理步驟形成Β Ο X層） 形成埋入氧化膜Β Ο X層之熱處理氣氛主要由選自〇2 ，N2，Ar ，He ，Ne及Xe氣體構成。宜以鈍氣稀釋 氧而成氣氛（如A r與〇2混合氣體）。 可於含氫之還原氣氛中’熱處理形成B 0X層。 形成Β 0X層之熱處理溫度爲6 0 0°C至不高於矽熔 點間之溫度’宜不低於8 〇 〇 °c至不高於矽熔點’最好不 低於1 000°C至不高於1 4〇〇°C °當BOX層形成於 含氫還原氣氛中，溫度宜不小於8 0 0<>{：至不高於 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公S ) -21 - 裝--------訂---------Μ <請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 468278 A7 ____B7___ 五、發明說明（19) 1 0 0 0 t 〇 形成BOX層熱處理時間在0.5至20小時之間， 較佳不短於2小時至不長於1 〇小時。較佳，儘可能縮短 熱處理時間，以降低製造成本，可設定熱處理時間，以形 成一致而連續BOX層。 ' 形成B 0X可在大氣壓力下，減壓或增壓。 以形成BOX層而取得之SO I基板，及當SO I層 2 6具粗表面時，較佳，於除去表面氧化膜後，以平滑 S 0 I層表面。 具體而言，以化學機械硏磨（CMP )或氫退火，來 令SO I層表面平滑。CMP所用硏磨料爲如硼矽酸玻璃 ，二氧化鈦，氮化鈦，氧化鋁，硝酸鐵，氧化铈（C e 0 2 )，矽酸膠，氮化矽，碳化矽，石墨及鑽石之硏磨顆粒， 或由這些硏磨顆粒及如H2〇2或K I 〇3氧化劑，及如 N a OH或KOH之鹼溶液構成之硏磨顆粒液體。 SO I層表面，可於1 〇 ◦%氫氣或氫與鈍氣（A r 或N e等）混合氣氛中氫退火而加以平滑化。氫退火令硼 及磷擴散離開SO I層，以提高SO I層電阻。 氫退火溫度爲不低於8 0 0 °C至不高於矽熔點，較佳 不低於8 0 0 t至不高於1 3 5 0 t ·更好爲不低於 850 °C至不高於1250 °C。 雖然氫退火用含氫氣氛爲大氣壓力或較低壓，但較佳 地，退火時爲大氣壓力（1 X 1 0 5P a )或於大氣壓力至 1x10 1 Pa之間。較大氣壓力-100mm H2〇尤 本紙張尺度適用中g國家標準（CNS)A4規格（210 X 297公釐） -22- 1111!—裝11111 訂 *---I---.線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消t合作杜印製 468 278 A7 ___.__B7____ 五、發明說明（2G) 適合氫退火。 當保護層形成於表面層2 2上時，形成BOX層2 5 後視需要除去保護層。以拋光、硏磨、CMP、乾蝕或濕 蝕除去保護層（蝕刻劑爲氮氟化物系列，乙雙胺系列， K 0 Η系列或聯胺系列蝕刻劑。’亦可用氫氟酸，加上過氧 化氫及乙醇之氣氟酸混合液，或緩衝氫氟酸混合液，加上 過氧化氫及乙醇任一）。 本發明降低或消除SOI層中COP，而提高良率。 於現今若晶圓直徑更大，將更不易提高結晶品質，而被認 爲整塊晶圓品質下降。 因此，有必要在佈植氧離子前，以氫退火矽基板。 玆說明本發明之較佳實施例。 實施例1 參考圖6A至6D說明本發明第一實施例。 首先準備矽基板6 1，至少基板主面在含氫還原氣氛 下熱處理。氫退火形成表面層6 2，爲少瑕疵層，無例如 COP之瑕疵，或爲數甚少（圖6A)。 然後，表面層6 2上形成保護層6 8。保護層6 8如 氧化矽層，係表面厝6 2表面熱氧化而得，可視需要形成 保護層6 8或省略。 由矽基板6 1主面側佈植氧離子，形成離子佈植層 6 4，即由表面層6 2側（圖6 C )植入。調整加速電壓 及佈植照射劑量後，進行佈植離子取得埋入氧化膜層（ -----!ιί 裝！一訂-II — 缚 ί請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用41國國家標準（CNS)A4規格（210x 297公釐） -23- 經濟部智慧財產局員工消费合作社印製 4 6 8 27 8 A7 ___B7____ 五、發明說明（21 ) BOX)。 如圖6 D所示，對矽基板6 1熱處理，離子佈植層 64變成BOX層65。除去保護層68，取得均無如 COP瑕疵之SOI層66(或含瑕疵數極少）。可在處 理裝置前，不除去保護層6 8，以防止表面污染。 當SO I層6 6表面過粗不能接受時，以CMP或氫 退火令其平滑。 一 S I MOX晶圓6 7可如此完成。此晶圓可用於製 造絕緣電子元件。 實施例2 參考圖7之流程圖，以說明本發明第二實施例。 準備已氫退火之單晶矽基板（S1)。形成表面保護 層於單晶矽基板上後，佈植氧離子至單晶矽基板而形成離 子佈植層（S 2 )。於想要條件下’以熱處理單晶矽基板 ，以於單晶矽基板中形於成BOX層（S3)。此等步驟 類似圖1流程圖。步驟（s 2 )時，保護層視需要可省略 0 本實施例中，矽基材於形成BOX層後*被淸洗 (S 4 )，以再次形成離子佈植層（S5)。然後’於 S3中，進行熱處理’以形成一 B〇X層（S6)。如此 完成S I MOX晶圓（S 7 )。若基板表面上有粒子時’ 諸粒子作用爲遮罩，則導致一些區不能形成離子佈植層。 本實施例可防止氧離子不均勻佈植，因形成80又層後淸 I--I----Ii I i — — — — — — ^illlnf (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） -24- 46 8 278 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（22) 洗矽基板表面，再次佈植離子。 雖然’示於圖7中有二離子佈植步驟，但離子佈植可 視需要於任何時候加以重複。較佳在步驟（S 1 )後而（ S 2 )前，淸洗矽基板。 可完成最後離子佈植步驟後，以單一步驟完成熱處理 ，而形成Β Ο X層。 參考圖8 A至8 F說明本實施例。 準備矽基板8 1 ，其欲已被氫退火且具表面層8 2含 少量例如COP之瑕疵（圖8A)。表面層8 2上形成保 護層88 (圖8B) 。89爲附著至矽基板之粒子。保護 層8 8可防止表面因佈植離子而粗化，視需要可不形成。 圖8 C形成離子佈植層8 4。粒子8 9作爲遮罩，藉 以產生未形成離子佈植層之區。雖然，離子佈植層8 4形 成於圖8 C之表面層8 2中，但其位置並不限定。 雖然，接著熱處理形成埋入氧化膜（BOX)層8 5 ，但在粒子8 9影響下，BOX層也可以不連續（圖8D )0 然後，淸洗矽基板81，以除去粒子89 (未示出） 。之後，再形成離子佈植層74(圖8E)，並熱處理形 成Β 0 X層7 5。 對S 0 I層8 6表面於含氫還原氣氛中進行熱處理， 在除去表面保護層8 8之後’可完成具平滑SO I層之 SIMOX 晶圓 87(圖 8F)。 可淸洗矽基板之化學物爲DHF (HF及H2〇混合溶 1 --- — —--ί 訂----1 — (請先«讀背面之注意ί項再填寫本頁) 本纸張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） -25- 4 6 8 27 8 A7 B7 五、發明說明（23) 液），APM (含NH4OH與H2〇2混合溶液）， ί諝先閲蹟背面之注意事項再填寫本頁} HPM (含HC 1及H2〇2之混合溶液），SPM (含 H2S〇4與H2〇2混合溶液），FPM (含HF與 H2〇2混合溶液），BHF (NH4F，HF與H2〇混合 溶液）。 實施例3 圖9 A至9 E爲本發明第三實施例。 準備矽基板9 1，其具表面層9 2經氫退火，及一保 護層98形成在表面層92上（圖9A)。於需要時，可 省略保護層9 8。如圖9 B所示，由表面層9 8側佈植氧 離子，形成離子佈植層9 4。 接著，熱處理以形成BOX層95 (圖9C)。若於 非氧化氣氛中形成B 0 X層，則可事先加1 %或更少之氧 至非氧化氣氛中。 然後，視情形除去保護層9 8，對矽基板9 1進行高 溫熱處理，即於氧化氣氛中之I TOX處理（內部熱氧化 )。 經濟部智慧財產局負工消費合作社印製 I TOX處理非僅再次在S 0 I層9 2面上形成表面 氧化膜9 9 ，同時，也加厚內BOX層9. 5 ’藉以提高 BOX層之可靠性（圖9D)。在ITOX處理前’除去 保護層9 8之程序可以省略。 當未在形成離子佈植層9 4前1形成保護層9 8時’ 一保護層可以在形成離子佈植層9 4後被形成。 -26- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 6 B 27 8 A7
五、發明說明（24 ) 氧化氧氛可具氧及鈍氣（A r，He等）構成。 爲限制表面氧化膜形成速度，加厚內氧化膜，可減少 氣氛中之氧濃度，及提高熱處理溫度。 ί請先閱讀背面之注意事項再填寫本頁) 就I TOX處理，可用含氧之氣氛，由氧及鈍氣 (Ar ，He等）構成。ITOX處理可進行於保持大氣 水準之氣氛中|或減壓或增壓。氣氛中之氧濃度在1 %至 1 0 0 %範圍內。 I TOX處理溫度宜介於1 0 0 o°c至不高於矽熔點 間，較佳爲1 5 0°C至不高於矽熔點間。若欲改善埋入氧 化膜品質，較佳爲不小於1 2 0 0 t，最好於不少於 1 3 0 0°C至不高於矽熔點= 藉由除去表面氧化膜9 9，可能得到S IMOX晶圓 97，其在SOI層表面上，具很少例如COP之瑕疵， BOX層可靠性高（圖9E)。爲免表面污染，在處理裝 置前不除去保護層9 9。 除去表面氧化膜9 9後，在含氫還原氣氛中熱處理， 可以提高SOI層92之平坦性。 經濟部智慧財產局貴工消費合作社印製 〔實例1〕 兩個由C Z法所製造之8吋單晶矽基材被備製成矽基 材。基材之一係於含氫還原氣氛中進行熱處理。熱處理條 件爲包含100%之氫，12 00°C及兩小時。另一基材 爲了比較之故，並未熱處理。 氧離子以18〇KeV之加速能量及以1 . 5x -27- 本紙張尺度適用中國Η家標準（CNS)A4規格（210 X 297公釐） A7 468278 B7______ 五、發明說明（25) 1 〇 18每平方公分的密度加以佈植。基材於離子佈植時係 被保持於5 5 0°C之溫度。 隨後，每一基材係以1 3 5 0 °C被熱處理於0 2 ( 1 〇 % )之氣氛中四小時。 每一基材被完成爲1 7 9 nm厚之單晶矽半導體層（ SOI層）之S IMOX晶圓（SOI晶圓）及400 nm厚之埋入氧化矽層（BOX層）。 爲了檢測於S 0 I層表面上之C 0 P，S 0 I晶圓係 被以一SC—1淸洗液體（1.0重量％之NHiOH， 6 . 0重量％2H2〇2之混合液體）處理十分鐘。於 SOI晶圓表面上之COP (於0 . 1至0 · 2微米大小 )數量係使用表面粒子檢測器（例如由KLA -天科公司 所製造之S P - 1 )加以計算。 就使用未氫退火之矽基板之S 0 I晶圓，每單位晶圓 檢測出200個COP。 另一方面，在佈植氧離子前，已氫退火之c Z晶圓， 以此爲矽基板製成S 0 I晶圓，每單位晶圓檢測5個 COP。故如此SO I晶圓充分減少歸因於CZ — S 1基 板瑕疵造成之C 0 P數。
比較每單位晶圓C 0 P數，由S 0 I.層以硏磨或氧化 及剝除氧化膜，除去約7 9 nm之表面後，表面粒子檢測 器指出未氫退火之SO I晶圓表面有2 5 0 COP，於氧 離子佈植前已氫退火的S 0 I晶圓表面上則有7個C〇P J — - — — — — — — -II - ----^ - II - — II (請先閱讀背面之泫意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） -28- 經濟部智慧財產局具工消費合作社印製 468278 A7 __,_ B7 _ 五、發明說明（26) 在氧離子佈植前，令S i基板表面氧化，形成保護層 ，而有效防止表面因佈植離子變粗糙。 形成B ◦ X層後，可再對矽基板以氫退火而降低例如 C〇P之瑕疵。 此外，較佳於形成離子佈植層前，對矽基板表面進行 熱氧化，形成氧化矽層作爲保護層。雖然0 S F可能在晶 圓中形成，及形成SO I層內之瑕疵，當以熱氧化一般 C Z晶圓而形成氧化矽層時，形成一 S 0 I層對最終 S 0 I層產生影響，但本發明對已氫退火之表面層2 2的 表面氧化，可防止0 S F已產生。此效果係來自形成保護 層前，以氫退火矽基板，而減少基板表面上氧濃度。 準備C Z法所製之7個單晶矽基板，作爲矽基板，並 在含氫還原氣氛熱處理，條件如下： (1) 100%H2*1200 t —小時。 (2) 100%H2中 120〇r 二小時。 (3) 10〇%H2 中 1200°c 四小時。 (4) 100%112中1100°(：四小時。 (5) 1100°C 之 4%H2 及 96%Ar 中四小時。 (6) 115CTC 之 100%H2 中十分鐘。 (7 )氧離子佈植前未氫退火。 C Z晶圓未氫退火供比較。 對矽基板表面層表面熱氧化，形成5 0 nm厚表面氧 化矽膜。形成氧化膜，防止表面因離子佈植變粗糙。有時 可不形成此等氧化矽層。 本紙張尺度適用中國0家標準（CNS)A4規格（210 X 297公釐） -29- 1-裝----I---訂 --------g (請先閲讀背面之注意事項再填寫本頁) 〇 8 278 A7 B7 經濟部智慧財產局員工消费合作社印製 五、發明說明（27) 於1 80KeV以2X 1 018cm_2之密度將氧離子 佈植表面氧化矽膜。離子佈植係進行於溫度5 5 0°C，所 得表面層瑕疵小，及離子佈植層之濃度峯値在表面層與原 先基板界面附近》 接著，基板熱處理於135 0 °C之〇2 (10%)/ Ar (90%)氣氛中四小時。除去表面氧化膜，完成 SO I晶圓，各晶圓由單晶矽半導體層（SO I層） 1 5 0 nm/埋入氧化矽層4 0 0 nm構成。 欲測SOI層表面上之COP，以SC—1淸洗液（ 1 . 0 w t % NH4〇H*6.〇wt% H2〇2 及水之 混合液）處理S 0 I晶圓十分鐘。以表面粒子偵測器（ K L A - Tencor公司出品S P — 1 )計算S ◦ I晶圓表面 上之C 0 P數。 檢測指出就未氫退火之矽基板所製S 0 I晶圓，每單 位晶圓測出2 0 0個C 0 P。以上述（1 )至（6 )條件 處理之SOI晶圓上，COP數雖略有多少但不超過20 。允許取得曾有三個COP之SO I晶圓於條件（3 )完 全無C 0 P瑕疵。 將完成SO I基板浸入49%HF溶液十分鐘，以光 學顯微鏡觀察。若S〇 I層有COP，H. F經COP蝕刻 氧化矽層，看見指出氧化矽層蝕部之圓形瑕疵。S Ο I晶 圓以條件（·7 )處理，即未於氫氣氛中熱處理，具HF瑕 疵約1 . 5/cm2，而已處理於條件（3)之SO I晶圓 則具HF瑕疵〇.〇5/cm2= --I I--------^ -裝--------訂 --------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -30- 468 278 經濟部智慧財產局貝工消费合作社印製 A7 B7 五、發明說明（28) 實例3 準備如實例2之（2 )以1 2 0 〇t熱處理C Z晶圓 ，於10 0%氫中二小時。 以1 80KeV密度2x 1 〇i7cm- 2經表面氧化矽 層佈植0氧離子。離子佈植時，C Z晶圓溫度保持於 5 5 0 X：。 接者於〇2 ( 1 〇%) /Ar 氣氛中，以 1 3 5 0 C熱處理基板四小時。所形成埋入氧化矽膜厚約 1 0 0 n m。 淸洗晶圓後’再以1 8 0 K e V佈植氧離子5 X 1 cm 2 ,晶圓接受類似熱處理。重複淸洗，離子佈 植及熱處理，直至佈植氧總量爲2 X 1 〇18cmi。 除去表面氧化膜’完成SO I層1 5 0 nm/埋入氧 化矽層400nm之SO I晶圓。 如實例1測量S 0 I層表面c 0 P數，結果每單位晶 圓約五個COP，故晶圓幾乎無歸因CZ — S i基板之例 如COP及FPD之瑕疵。 實例4 如實例2之（2)中，於氫氣氛對CZ — S i晶圓熱 處理，準備表面極少瑕疵之S i晶圓。 對晶圓表面上之單晶矽層（S 0 I層）表面熱氧化， 形成2 0 nm厚氧化矽膜。 以1 8 0KeV4xl 017cm_2佈植氧離子至表面 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） 31 · ----------~贫 (請先閱讀背面之ii意事項再填寫本頁) A7 46 8 27 8 __-___B7__ 五、發明說明（29 ) 氧化矽膜。佈植時晶圓保持於5 5 0°C。 (請先閱讀背面之注意事項再填窝本頁) 接著’在〇2(l〇%)/Ar (90%)氣氛中，以 1 3 5 0 °C熱處理基板四小時，將離子佈植層變成埋入氧 化矽層。如此，完成由SO I層3〇〇nm/埋入氧化矽 層9 0 nm構成之晶圓。 接著，於〇2(70%)/Ar (30%)氣氛中，以 1 3 5 0°C熱處理晶圓四小時。由SO I層除去表面氧化 膜，完成SO I晶圓，其係由SOI層175nm/埋入 氧化矽層1 1 0 nm構成。 因爲’ SO I層爲單晶矽層一部分，其中以氫氣氛熱 處理減少瑕疵，所以每單位晶圓之S 0 I晶圓具五個 COP及FPD瑕疵。 〔實例5〕 一矽基材係藉由處理電阻率0 . 0 0 5 Ω· cm ( 100)之摻Sb的η型矽晶圓，於1200 °C二小時之 100%氫氣中，加以備製。 對基板表面熱氧化，形成5 0 n m厚氧化砍膜。 經濟部智慧財產局員工消费合作社印製 以180KeV經晶圓表面上氧化矽膜佈植氧離子至
4x 1 01Tcm_2之密度。晶圓佈植時.，保持於5 50 °C 〇 接著，於〇2(10%)/Ar (90%)氣氛中，以 1 350 °C熱處理晶圓四小時。完成由SO I層300 nm/埋入氧化膜9 0 nm構成之S 0 I晶圓。 -32- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 6 8 27 8 A7 _____B7 __ 五、發明說明（30 ) <請先閱讀背面之注意事項再填寫本頁) 在〇2(70%)/Ar (90%)氣氛中，以 1 3 5 0°C對SO I晶圓熱處理四小時。藉由自晶圓表面 除去氧化膜，完成由S Ο I層2 0 0 nm/埋入氧化膜 120nm構成之SOI晶圓。 SOI晶圓之SOI層實^無CZ~S i基板產生之 例如COP及FPD之瑕疵。 〔實例6 ] 準備比電阻0.01Ω· cm之P+型CZ_Si晶圓 〇 晶圓在1 0 0 %之Η 2中，以1 2 0 0 °C熱處理二小時 而被氫退火。 對基板表面熱氧化，形成5 0 nm厚S i 〇2層。以 180KeV經表面氧化矽膜佈植氧離子至2xl018 cm_2之密度。基板於佈植時，保持5 5 0°C。 經濟部智慧財產局員工消ff合作社印髮 再於〇2(10%)/Ar (90%)氣氛中，以 1 3 5 0 °C對基板熱處理四小時。除去表面氧化矽膜，完 成SO I晶圓，其係由SO I層1 5 0 nm/埋入氧化膜 4 0 0 n m構成。 SO I層實質無CZ_S i基板引起之例如COP及 F P D之瑕疵。 接著以使用鈀合金（1 1 0 0 °C，4小時..）之氫淨化 器，以高純度氫1 0 0%氣氛，對SO I晶圓熱處理。測 量此S 0 I晶圓表面粗糙度，指出均方根粗糙度由熱處理 -33- 本紙張尺度適用中固S家標準（CNS>A4規格（210 X 297公复） 4 6 8 27 8 ΚΙ _Β7_ 五、發明說明（31) 前 Rrms = 0 5nm改良至 〇 · 3nm。 S〇I晶圓在熱處理前具2 x 1 018/cm3硼濃度 ，在SO I層熱處理後降至5x 1 Oi5/cm3以下。 於形成S ◦ I層後，較佳，以氫退火表面，以減少表 面粗糙度及基板中雜質密度。^ I [ ----1 裝 ------訂-------!韓 (請先閱讀背面之注意ί項再填寫本頁) 經濟部智慧財產局負工消费合作社印製 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） -34-

Claims (1)

  1. 第88H0033號專利申請秦6 8 27 8 A8 中文申請專利範圍修正本民國90年2月ιΊ 修辑· 正 本 D8 c丨ΰ年）Ώ|>π 普 i ' I η F 7c 申請專利範圍zi 6 8 27 8 ¥年 内Γ 容 2- 否 准 予1 修，ί 正η ° ϊ *έ Ά 部 晳 .¾ n •ί. /•’j ft 合 ti 卬 1 .—種半導體基板之製造方法，包含步驟： 準備一氫退火單晶矽基板； 在單晶矽基板中，佈植離子，而形成離子佈植層；及 在單晶矽基板中，形成埋入絕緣膜* 2 .如申請專利範圍第1墳之半導體基板之製造方法 ’其中在準備氫退火單晶矽基板後，而在形成離子佈植層 前，在單晶矽基板上，形成一保護層，並且離子係由保護 層側佈植。 3 ·如申請專利範圍第1或2項之半導體基板之製造 方法，其中氫退火單晶矽層爲其表面具有一少瑕疵層之基 板。 4 .如申請專利範圍第3項之半導體基板之製造方法 ’其中該少瑕疵層具COP (晶體造成之粒子）或F PD (圖案瑕疵）或OSF (氧化物堆積錯誤）之數小於單晶 矽基板中其他區* 5 .如申請專利範困第1或2項之半導體基板之製造 方法’其中該準備氫退火單晶矽基板之步驟，係於含氫還 原氣氛中*對單晶矽基板熱處理。 6 .如申請專利範圍第5項之半導體基板之製造方法 ，其中該含氫還原氣氛爲1 0 0%氫氣爽氫氣與稀有氣體 之混合或氫與氮氣之混合》 7 ·如申請專利範圔第1或2項之半導體基板之製造 方法，其中氫退火係執行於不低於8 〇 or及不高於矽熔 點之溫度。 kmtii用中國國家標轚（CNS ) A4*M4· ( 21〇χ29?公釐） {讀先W讀背面之注意事項再填寫本頁) 1 6 8 278 il C8 ___ D8 六、申請專利範園 8 ·如申請專利範圍第1或2項之半導體基板之製造 方法，其中氫退火係執行於高於1 〇 〇 o°c至不高於矽溶 點。 9 .如申請專利範圍第1或2項之半導體基板之製造 方法，包含步騍在形成離子佈檜·層前，淸洗單晶矽基板。 1 0 .如申請專利範圍第1或2項之半導體基板之製 造方法，其中單晶矽基板爲C Z矽晶圓》 1 1 ·如申請專利範圍第1或2項之半導體基板之製 造方法*其中單晶矽基板爲MC Z矽晶圖。 12.如申請專利範圍第3項之半導體基板之製造方 法，其中少瑕疵層表面上每軍位面稹COP數爲不小於 Ο/cm2至不大於1.6/cm2» 1 3 .如申請專利範圍第3項之半導體基板之製造方 法，其中少瑕疵層表面上每單位面稹COP數爲不小於 Ο/cm2至不大於0.5/cm2« 1 4 .如申請專利範圔第3項之半導體基板之製造方 法，其中少瑕疵層表面上每單位面積COP數爲不小於 0/ cm2至不大於0 _ 0 5/ cm2» 1 5 .如申請專利範圔第3項之半導體基板之製造方 法，其中少瑕疵層表面上每單位晶圖COP數爲不小於0 至不大於1 0 0。 16.如申請專利範圍第3項之半導髖基板之製造方 法，其中少瑕疵層表面上每單位晶圓C 0 P數爲不小於0 至不大於5 0 β 表姣浃尺度適用中國國家搮攀（CNS > A4ft格（2丨0X297公着) ^ ~ (請先H讀背面之注意事項再嗔寫本Ϊ ) 訂 468 278 A8 B8 C8 D8 六、申請專利範圍 {請先《讀背面之注意事項再填寫本f ) 17. 如申請專利範圍第3項之半導體基板之製造方 法’其中少瑕疵層表面上每單位晶圖C 0 P數爲不小於〇 至不大於1 0。 18. 如申請專利範園第3項之半導體基板之製造方 法’其中少瑕疵層表面上氧密度不大於5 X 1 0 17原子/ cm3» 19. 如申請專利範圔第2項之半導體基板之製造方 法，其中單晶矽基板上之保護層爲氧化矽層或氮化矽層。 20. 如申請專利範園第1或2項之半導體基板之製 造方法，其中離子佈植層係佈植氧離子或氮離子而成· 21. 如申請專利範圍第1或2項之半導體基板之製 造方法•其中佈植離子介於1.0xl0ls/cm2至 1 . 0xl0ie/cm2,以形成離子佈植層。 22. 如申請專利範圍第1或2項之半導體基板之製 造方法，其中離子佈植屠係以電漿浸入離子佈植法形成。 23. 如申請專利範圈第1或2項之半導體基板之製 造方法，其中該埋入絕緣膜係對形成有離子佈植層之單晶 矽基板熱處理加以形成· 2 4 .如申請專利範圖第1或2項之半導體基板之製 造方法，其中該單晶矽基板係於形成埋入絕緣膜後，於氧 化氣氛中被熱處理· 25.如申請專利範圍第1或2項之半導體基板之製 造方法，其中該矽基板於形成埋入絕緣膜後，受到表面處 理。 夂托*尺度適历中a ®家梯奉（CNS ( 210 X W7公釐） -3 - 46 8 2TB A8 B8 Ci 08六、申請專利範圍 26 _如申請專利範園第2 5項之半導體基板之製造 方法’其中該表面處理係對矽基板表面進行硏磨及/或氫 退火* 2 7 . —種半導體基板之製造方法，包含步驟： 準備以髙於1 0 0 〇°C至木低於矽熔點之範圍中之一 溫度，氫退火單晶矽基板； 於單晶矽基板中，佈植氧離子，而形成離子佈植層； 及 於單晶矽基板中，形成埋入氧化矽膜* 2 8 .如申請專利範圍第2 7項之半導體基板之製造 方法，其中預先形成熱氧化矽膜，作爲氫退火單晶矽基板 上之一保護層，再由熱氧化矽膜一側佈植離子。 2 9 .—種半導體基板之製造方法*包含步驟： 準備氫退火單晶矽基板； \/箪晶矽基板中，佈植氧離子，形成離子佈植層； 在非氧氣氛中，以第一熱處理，於單晶矽基板中，形成 一埋入氧化矽膜；及 形成埋入氧化矽膜後，.在氧化氣氛中’對單晶矽基板 進行第二次熱處理· 3 0 ·如申請專利範園第2 9項之f導體基板之製造 方法，其中氧係以1%或更少之體稹比加入至非氧化氣氛 中· (请先《讀背面之注意事項*填寫本霣) 衣氓朱/C度遥用t國國家揲系（CMS > A4«t格（210X297公釐） -^
TW088110033A 1998-06-18 1999-06-15 Semiconductor substrate and manufacturing method of semiconductor substrate TW468278B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP17140298 1998-06-18
JP15644299A JP3762144B2 (ja) 1998-06-18 1999-06-03 Ｓｏｉ基板の作製方法

Publications (1)

Publication Number Publication Date
TW468278B true TW468278B (en) 2001-12-11

Family

ID=26484193

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088110033A TW468278B (en) 1998-06-18 1999-06-15 Semiconductor substrate and manufacturing method of semiconductor substrate

Country Status (7)

Country Link
US (1) US6313014B1 (zh)
EP (1) EP0966034B1 (zh)
JP (1) JP3762144B2 (zh)
KR (1) KR100358638B1 (zh)
CN (1) CN1155065C (zh)
DE (1) DE69941652D1 (zh)
TW (1) TW468278B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI423309B (zh) * 2009-02-04 2014-01-11 Micron Technology Inc 半導體材料製造
TWI821530B (zh) * 2019-02-25 2023-11-11 日商愛沃特股份有限公司 護膜中間體之製造方法及護膜之製造方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3211233B2 (ja) * 1998-08-31 2001-09-25 日本電気株式会社 Ｓｏｉ基板及びその製造方法
US6248642B1 (en) * 1999-06-24 2001-06-19 Ibis Technology Corporation SIMOX using controlled water vapor for oxygen implants
JP2001144275A (ja) 1999-08-27 2001-05-25 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウエーハの製造方法および貼り合わせｓｏｉウエーハ
JP4103391B2 (ja) * 1999-10-14 2008-06-18 信越半導体株式会社 Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
TW587332B (en) 2000-01-07 2004-05-11 Canon Kk Semiconductor substrate and process for its production
KR100545990B1 (ko) * 2000-06-02 2006-01-25 주식회사 실트론 실리콘웨이퍼 내의 금속 불순물 제거 방법
JP2002075917A (ja) * 2000-08-25 2002-03-15 Canon Inc 試料の分離装置及び分離方法
US6461933B2 (en) * 2000-12-30 2002-10-08 Texas Instruments Incorporated SPIMOX/SIMOX combination with ITOX option
JP2002289820A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
JP2002289552A (ja) * 2001-03-28 2002-10-04 Nippon Steel Corp Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板
DE10131249A1 (de) 2001-06-28 2002-05-23 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Films oder einer Schicht aus halbleitendem Material
US6555451B1 (en) * 2001-09-28 2003-04-29 The United States Of America As Represented By The Secretary Of The Navy Method for making shallow diffusion junctions in semiconductors using elemental doping
US20030134486A1 (en) * 2002-01-16 2003-07-17 Zhongze Wang Semiconductor-on-insulator comprising integrated circuitry
US6506654B1 (en) * 2002-03-26 2003-01-14 Advanced Micro Devices, Inc. Source-side stacking fault body-tie for partially-depleted SOI MOSFET hysteresis control
JP4376490B2 (ja) * 2002-07-19 2009-12-02 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP2004119943A (ja) * 2002-09-30 2004-04-15 Renesas Technology Corp 半導体ウェハおよびその製造方法
US7192886B2 (en) * 2002-10-25 2007-03-20 Intersurface Dynamics, Inc. Method for using additives in the caustic etching of silicon for obtaining improved surface characteristics
TW200428637A (en) * 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
JP4442560B2 (ja) * 2003-02-19 2010-03-31 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP4854917B2 (ja) * 2003-03-18 2012-01-18 信越半導体株式会社 Ｓｏｉウェーハ及びその製造方法
FR2857895B1 (fr) * 2003-07-23 2007-01-26 Soitec Silicon On Insulator Procede de preparation de surface epiready sur films minces de sic
US6911376B2 (en) * 2003-10-01 2005-06-28 Wafermasters Selective heating using flash anneal
US7473656B2 (en) * 2003-10-23 2009-01-06 International Business Machines Corporation Method for fast and local anneal of anti-ferromagnetic (AF) exchange-biased magnetic stacks
EP1676311A1 (en) 2003-10-24 2006-07-05 Sony Corporation Method for manufacturing semiconductor substrate and semiconductor substrate
JP2005210062A (ja) * 2003-12-26 2005-08-04 Canon Inc 半導体部材とその製造方法、及び半導体装置
US7887632B2 (en) 2004-01-15 2011-02-15 Japan Science And Technology Agency Process for producing monocrystal thin film and monocrystal thin film device
US7718009B2 (en) * 2004-08-30 2010-05-18 Applied Materials, Inc. Cleaning submicron structures on a semiconductor wafer surface
DE102005007599B3 (de) * 2005-02-18 2006-05-11 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Feldstoppzone
US7244659B2 (en) * 2005-03-10 2007-07-17 Micron Technology, Inc. Integrated circuits and methods of forming a field effect transistor
US20060228492A1 (en) * 2005-04-07 2006-10-12 Sumco Corporation Method for manufacturing SIMOX wafer
US20090130816A1 (en) * 2005-07-22 2009-05-21 Sumco Corporation Method for manufacturing simox wafer and simox wafer manufactured thereby
JP5157075B2 (ja) * 2006-03-27 2013-03-06 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘウェーハの製造方法
JP2007266059A (ja) * 2006-03-27 2007-10-11 Sumco Corp Ｓｉｍｏｘウェーハの製造方法
JP2008004821A (ja) * 2006-06-23 2008-01-10 Sumco Corp 貼り合わせウェーハの製造方法
US7557002B2 (en) * 2006-08-18 2009-07-07 Micron Technology, Inc. Methods of forming transistor devices
US7989322B2 (en) 2007-02-07 2011-08-02 Micron Technology, Inc. Methods of forming transistors
JP5700617B2 (ja) 2008-07-08 2015-04-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP2012104808A (ja) * 2010-10-14 2012-05-31 Dainippon Screen Mfg Co Ltd 熱処理装置および熱処理方法
CN102586886A (zh) * 2012-03-10 2012-07-18 天津市环欧半导体材料技术有限公司 一种用于去除硅晶片表面氧沉积物的硅晶片退火方法
US20140130854A1 (en) * 2012-11-12 2014-05-15 Samsung Sdi Co., Ltd. Photoelectric device and the manufacturing method thereof
KR102384962B1 (ko) 2015-11-27 2022-04-11 에스케이하이닉스 주식회사 반도체 메모리 장치
CN111470880A (zh) * 2019-01-23 2020-07-31 元创绿能科技股份有限公司 具有多孔隙的离子交换膜及其制造方法
CN110006727A (zh) * 2019-04-10 2019-07-12 深圳市锐骏半导体股份有限公司 一种离子注入机稳定性的监控方法
CN112490113A (zh) * 2020-11-12 2021-03-12 武汉新芯集成电路制造有限公司 一种半导体器件的制作方法
CN113421849B (zh) * 2021-06-09 2023-01-03 中环领先半导体材料有限公司 一种带绝缘埋层的硅衬底的制备工艺

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62123098A (ja) 1985-11-22 1987-06-04 Toshiba Ceramics Co Ltd シリコン単結晶の製造方法
JPS6472533A (en) 1987-09-11 1989-03-17 Nippon Telegraph & Telephone Manufacture of single crystal semiconductor substrate
US5310689A (en) 1990-04-02 1994-05-10 Motorola, Inc. Method of forming a SIMOX structure
EP1251556B1 (en) * 1992-01-30 2010-03-24 Canon Kabushiki Kaisha Process for producing semiconductor substrate
US5429955A (en) 1992-10-26 1995-07-04 Texas Instruments Incorporated Method for constructing semiconductor-on-insulator
US5458755A (en) 1992-11-09 1995-10-17 Canon Kabushiki Kaisha Anodization apparatus with supporting device for substrate to be treated
JP3036619B2 (ja) 1994-03-23 2000-04-24 コマツ電子金属株式会社 Ｓｏｉ基板の製造方法およびｓｏｉ基板
JPH0837286A (ja) 1994-07-21 1996-02-06 Toshiba Microelectron Corp 半導体基板および半導体基板の製造方法
JPH0846161A (ja) 1994-07-29 1996-02-16 Mitsubishi Materials Corp Ｓｏｉ基板及びその製造方法
DE19623791A1 (de) 1996-06-14 1997-12-18 Linde Ag Verfahren zur Entfernung von Stickoxiden aus Gasen
US5989981A (en) 1996-07-05 1999-11-23 Nippon Telegraph And Telephone Corporation Method of manufacturing SOI substrate
JPH1041241A (ja) 1996-07-26 1998-02-13 Sharp Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI423309B (zh) * 2009-02-04 2014-01-11 Micron Technology Inc 半導體材料製造
TWI821530B (zh) * 2019-02-25 2023-11-11 日商愛沃特股份有限公司 護膜中間體之製造方法及護膜之製造方法
US12001136B2 (en) 2019-02-25 2024-06-04 Air Water Inc. Pellicle intermediary body, pellicle, method for manufacturing of pellicle intermediary body, and pellicle manufacturing method

Also Published As

Publication number Publication date
CN1155065C (zh) 2004-06-23
EP0966034A1 (en) 1999-12-22
US6313014B1 (en) 2001-11-06
CN1241016A (zh) 2000-01-12
EP0966034B1 (en) 2009-11-25
KR100358638B1 (ko) 2002-10-25
JP3762144B2 (ja) 2006-04-05
KR20000006300A (ko) 2000-01-25
JP2000077352A (ja) 2000-03-14
DE69941652D1 (de) 2010-01-07

Similar Documents

Publication Publication Date Title
TW468278B (en) Semiconductor substrate and manufacturing method of semiconductor substrate
JP4331593B2 (ja) 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法
TW454346B (en) Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure
US6350703B1 (en) Semiconductor substrate and production method thereof
TW404061B (en) Semiconductor substrate and method of manufacturing the same
US7713842B2 (en) Method for producing bonded wafer
US6461939B1 (en) SOI wafers and methods for producing SOI wafer
JP5135935B2 (ja) 貼り合わせウエーハの製造方法
JP2006270000A (ja) 歪Ｓｉ−ＳＯＩ基板の製造方法および該方法により製造された歪Ｓｉ−ＳＯＩ基板
KR101066315B1 (ko) 접합 웨이퍼의 제조 방법
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
US7947571B2 (en) Method for fabricating a semiconductor on insulator substrate with reduced Secco defect density
JP2008066500A (ja) 貼り合わせウェーハおよびその製造方法
WO2009031392A1 (ja) 貼り合わせウェーハの製造方法
JP4631347B2 (ja) 部分ｓｏｉ基板およびその製造方法
JP2004087768A (ja) Ｓｏｉウエーハの製造方法
JP2006165061A (ja) Ｓｏｉウェーハの製造方法
JP5703920B2 (ja) 貼り合わせウェーハの製造方法
JP2010129839A (ja) 貼り合わせウェーハの製造方法
JP5124973B2 (ja) Ｓｏｉウェーハの製造方法
JP2004214399A (ja) 半導体基板の製造方法およびウェーハ剥離熱処理装置
JP4442090B2 (ja) Ｓｏｉ基板の製造方法
JP2006013179A (ja) Ｓｏｉウェーハの製造方法
JP2009111347A (ja) 貼り合わせウェーハの製造方法
JP2006032725A (ja) 半導体ウェーハの酸化膜形成方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees