JP4631347B2 - 部分soi基板およびその製造方法 - Google Patents

部分soi基板およびその製造方法 Download PDF

Info

Publication number
JP4631347B2
JP4631347B2 JP2004231479A JP2004231479A JP4631347B2 JP 4631347 B2 JP4631347 B2 JP 4631347B2 JP 2004231479 A JP2004231479 A JP 2004231479A JP 2004231479 A JP2004231479 A JP 2004231479A JP 4631347 B2 JP4631347 B2 JP 4631347B2
Authority
JP
Japan
Prior art keywords
active layer
soi substrate
oxide film
silicon
partial soi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004231479A
Other languages
English (en)
Other versions
JP2006049725A (ja
Inventor
真一 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2004231479A priority Critical patent/JP4631347B2/ja
Publication of JP2006049725A publication Critical patent/JP2006049725A/ja
Application granted granted Critical
Publication of JP4631347B2 publication Critical patent/JP4631347B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

この発明は部分SOI基板およびその製造方法、詳しくは表面の平坦性が高く、基板内にボイドが発生しない部分SOI基板およびその製造方法に関する。
近年、低消費電力、高速動作の実現を可能とするSOI(Silicon On Insulator)デバイス技術の開発が進められている。
通常、SOI厚が均一のSOI基板にSOIトランジスタを作製しているが、このSOIトランジスタを、バイポーラトランジスタと同一の基板上に形成すれば、多種多様のLSIが作製可能となる。このようなLSIを得るには、まず部分的にSOI構造を有した半導体基板、いわゆる部分SOI基板を作製する必要がある。
部分SOI基板の製造方法として、例えば特許文献1および特許文献2に記載されたものが知られている。特許文献1は、SIMOXタイプの部分SOI基板の製造方法である。以下、図4を参照してこれを具体的に説明する。まず、SIMOX基板100を用意し(図4(a))、これを熱酸化装置に挿入して加熱し、活性層101の表面にシリコン酸化膜102を形成する(図4(b))。次に、フォトリソグラフィ、HF溶液によるエッチングによりシリコン酸化膜102を部分的に溶失させ、窓部102aを形成する(図4(c))。次に、窓部102aを通して、活性層101の一部およびSiO2 からなる埋め込み酸化膜102の一部をエッチングし、窓部102aを深くする(図4(d))。その後、窓部102aから露出したバルク層104の一部にシリコン105をエピタキシャル成長させる(図4(e))。そして、シリコン酸化膜をHF洗浄により除去し、活性層101の表面研磨を施すことで、部分SOI基板を作製する(図4(f))。図4中、103は埋め込み酸化膜である。
次に、特許文献2の方法は、図5に示すように貼り合わせタイプの部分SOI基板の製造方法である。まず、単結晶シリコンからなる活性層用ウェーハ200と支持基板用ウェーハ201とを用意し(図5(a))、次いでパターン形成により、活性層用ウェーハ200の貼り合わせ側の面に、酸化膜面が部分的に存在するような加工を施す。これにより、活性層用ウェーハ200の貼り合わせ側の面に、部分的にシリコン酸化膜202が形成される(図5(b))。そして、活性層用ウェーハ200と支持基板用ウェーハ201とを室温で貼り合わせ、貼り合わせウェーハ203を形成し、その後、これを貼り合わせ熱処理する(図5(c))。次に、貼り合わせウェーハ203の活性層用ウェーハ200側の面に、表面研削と表面研磨とを順次施す。こうして、活性層用ウェーハ200を減厚し、活性層204とした部分SOI基板が作製される(図5(d))。
特開平5−82525号公報(第1頁、図1) 特開2001−15720号公報(第1頁、図1)
しかしながら、特許文献1では、窓部102aから露出したバルク層104の一部にシリコン105をエピタキシャル成長する際、成長途中でシリコン105がシリコン酸化膜102の領域を通過することになる。シリコン(Si)とシリコン酸化膜(SiO2 )とは、分子量および密度が異なる。分子量は、Siが28.09で、SiO2が60.08である。密度は、Siが2.33で、SiO2が2.24である。そのため、エピタキシャル成長中のシリコン105がシリコン酸化膜102の領域を通過する際、シリコン105に成長欠陥が発生し易かった。
また、特許文献2では、貼り合わせ側の面に部分的にシリコン酸化膜202が形成された活性層用ウェーハ200と、支持基板用ウェーハ201とを貼り合わせる。このとき、両ウェーハ200,201の貼り合わせ界面では、シリコン酸化膜202の部分と活性層用ウェーハ200のシリコンの部分との境界に段差が発生し、パターン状のボイドが生じ易かった。
そこで、発明者は、鋭意研究の結果、部分SOI基板の埋め込み酸化膜うち、活性層とバルク層とが連続した部分を、不活性ガスまたは還元ガスの雰囲気で高温アニールし、埋め込み酸化膜の一部を、酸素の熱拡散によって消滅させれば、活性層とバルク層とが連続した部分にエピタキシャル成長する必要がなく、また基板内にボイドも発生しないことを知見し、この発明を完成させた。
この発明は、活性層とバルク層とが連続した部分にエピタキシャル成長を行う必要がなく、また基板内にボイドも発生しない部分SOI基板およびその製造方法を提供することを目的としている。
また、この発明は、活性層の表面において、活性層とバルク層とが連続した部分と他の部分との段差を低減させることができる部分SOI基板およびその製造方法を提供することを目的としている。
さらに、この発明は、活性層の表面の平坦性を高めることができる部分SOI基板およびその製造方法を提供することを目的としている。
請求項1の発明は、シリコン製の活性層とシリコン製のバルク層との間に埋め込み酸化膜が形成されたSOI基板の一部に、前記活性層とバルク層とが連続する部分SOI構造を有した部分SOI基板において、前記埋め込み酸化膜の一部の領域を、不活性ガスまたは還元ガスの雰囲気で高温アニールし、この一部の領域の埋め込み酸化膜を消滅させた部分SOI基板である。
請求項1の発明によれば、活性層の表面を被う保護膜の一部に窓部が形成されたSOI基板を、不活性ガスまたは還元ガスの雰囲気で高温アニールする。その際、埋め込み酸化膜のうち、活性層とバルク層とを連続させた一部の領域の酸素が外方拡散する。これにより、その領域の酸素濃度が低下し、埋め込み酸化膜に含まれた酸素が溶解消滅して部分SOI構造が形成される。その結果、部分SOI構造の作製に際し、活性層とバルク層とが連続した部分に従来のようにエピタキシャル成長を行う必要がない。しかも、貼り合わせ方式による部分SOI構造でないので、SOI基板の内部にボイドも発生しない。
ここでいうバルク層とは、部分SOI基板のうち、埋め込み酸化膜を中間にして活性層と対峙する、SOI基板の本体となる部分を意味する。したがって、SIMOX方式の部分SOI基板におけるバルク層だけでなく、貼り合わせ方式の部分SOI基板における支持基板用ウェーハなどを含む。
部分SOI基板の種類は限定されない。例えば(1) 支持基板用ウェーハに埋め込み酸化膜を介して貼り合わせた活性層用ウェーハを減厚して活性層とした貼り合わせ方式の部分SOIウェーハ、(2) この活性層の薄膜化に選択エッチングを採用したELTRAN方式の部分SOIウェーハ、(3) 活性層の薄膜化に水素イオン剥離を採用したスマートカット方式の部分SOIウェーハ、(4) 活性層の薄膜化に局所プラズマエッチングを採用したPACE方式の部分SOIウェーハ、および、(5) 活性層とバルク層との間に、イオン注入および熱処理により埋め込み酸化膜を形成したSIMOX方式の部分ウェーハなどを採用することができる。
活性層および支持基板用ウェーハの素材としては、単結晶シリコンを採用することができる。
埋め込み酸化膜(埋め込み絶縁膜)としては、例えばシリコン酸化膜、窒化シリコンなどを採用することができる。埋め込み酸化膜の厚さは、例えば0.01〜2.0μmである。
請求項2の発明は、シリコン製の活性層とシリコン製のバルク層との間に埋め込み酸化膜が形成されたSOI基板の活性層側の面に保護膜を形成する保護膜形成工程と、該保護膜を部分的に除去して活性層の一部を露出させる窓部を形成する窓部形成工程と、該窓部の形成後、不活性ガスまたは還元ガスの雰囲気でSOI基板を高温アニールし、前記窓部を通して、前記埋め込み酸化膜の一部を消滅させ、前記活性層とバルク層とが部分的に連続した部分SOI構造を形成させる高温アニール工程と、前記SOI基板の活性層側の面から保護膜を除去する保護膜除去工程とを備えた部分SOI基板の製造方法である。
請求項2の発明によれば、活性層を被覆する保護膜の一部に窓部が形成されたSOI基板を、不活性ガスまたは還元ガスの雰囲気で高温アニールする。その際、埋め込み酸化膜のうち、活性層とバルク層とを連続させる一部の領域の酸素が外方拡散して酸素濃度が低下し、埋め込み酸化膜に含まれた酸素が溶解消滅し、部分SOI構造が形成される。その結果、部分SOI構造の作製に際して、活性層とバルク層とが連続した部分に従来のようにエピタキシャル成長を行う必要がない。しかも、貼り合わせ方式による部分SOI構造でないため、SOI基板の内部にボイドも発生しない。
保護膜の形成方法としては、例えば熱酸化膜、CVD(Chemical Vapor Deposition)法、真空蒸着法、スパッタリング法、エピタキシャル成長法、リソグラフィー法などを採用することができる。
窓部の形成方法としては、フォトリソグラフィおよびエッチングにより、保護膜を部分的に溶失させる方法を採用することができる。エッチング液は、保護膜の素材に応じて適宜変更される。
不活性ガスとしては、例えばヘリウム(He)ガス、ネオン(Ne)ガス、アルゴン(Ar)ガス、クリプトン(Kr)ガス、キセノン(Xe)ガス、ラドン(Rn)ガスが挙げられる。還元ガスとしては、例えば水素ガスを採用することができる。
高温アニールの条件は限定されない。アニール温度は1100〜1350℃、好ましくは1150〜1250℃である。1100℃未満では酸素の固溶度が小さく、酸化膜が溶解する速度が遅くなり処理時間が長くなる。また、1350℃を超えると保護膜が溶解したり、金属汚染やスリップが発生する。
アニール時間は1〜5時間である。雰囲気ガスには水素ガスやアルゴンガスを採用することができる。
保護膜を除去する方法は、保護膜の素材に応じて適宜選択される。例えば、保護膜がシリコン酸化膜の場合には、HF溶液などを採用することができる。
請求項3の発明は、前記高温アニール工程後、前記窓部を通して露出した活性層の表面の一部にシリコンを被着させ、前記埋め込み酸化膜の一部の消滅を原因とした活性層の表面の段差を低減する請求項2に記載の部分SOI基板の製造方法である。
請求項3の発明において、高温アニール工程後とは、高温アニールの直後から活性層用の平坦化を行うまでの間である。
高温アニールの前または高温アニールの後において、窓部を通して露出した活性層の表面の一部にシリコンをエピタキシャル成長する。これにより、埋め込み酸化膜の一部の消滅を原因とした活性層の表面の段差を低減することができる。段差は酸化膜がSiに変化する場合に発生し、酸化膜が消滅した部分がへこむことにより起きる。
ここでのシリコンのエピタキシャル成長は、あくまでも活性層の表面の段差を低減させるためのものである。したがって、従来のように活性層とバルク層とを連続させる部分にシリコンを被着させなければ、部分SOI構造が成り立たないというものではない。
シリコンを被着させる方法としては、例えばエピタキシャル成長を採用することができる。エピタキシャル成長条件は限定されない。原料ガスとしては、例えばSiH4 、SiH2 Cl2 、SiHCl3 、SiCl4 などを採用することができる。
キャリアガスとしては、例えば水素ガス、不活性ガスなどを採用することができる。
エピタキシャル成長装置の反応炉の加熱手段としては、例えばハロゲンランプ、赤外線ランプなどを採用することができる。
エピタキシャル成長装置としては、半導体ウェーハを1枚ずつエピタキシャル成長処理する枚葉式でもよい。また、複数のウェーハを一度に処理するバッチ式のエピタキシャル成長装置でもよい。
請求項4の発明は、前記高温アニール工程前、前記窓部を通して露出した活性層の表面の一部にシリコンを被着させ、前記埋め込み酸化膜の一部の消滅を原因とした活性層の表面の段差を低減する請求項2に記載の部分SOI基板の製造方法である。
請求項4の発明において、高温アニール工程前とは、活性層の一部に窓部が形成されてから、SOI基板に高温アニールが施されるまでの間である。
高温アニールの前または高温アニールの後において、窓部を通して露出した活性層の表面の一部にシリコンをエピタキシャル成長する。これにより、埋め込み酸化膜の一部の消滅を原因とした活性層の表面の段差を低減することができる。
請求項5の発明は、前記保護膜除去工程後、再度、前記部分SOI基板を不活性ガスまたは還元ガスの雰囲気で高温アニールし、前記活性層の表面を平坦化する請求項2〜請求項4のうち、何れか1項に記載の部分SOI基板の製造方法である。
請求項5の発明によれば、保護膜除去工程後、再び部分SOI基板を不活性ガスまたは還元ガスの雰囲気で高温アニールする。これにより、活性層の表面の平坦性を高めることができる。
ここでの高温アニールの条件も限定されない。例えば、アニール温度は1100〜1350℃、好ましくは1150〜1250℃である。1100℃未満では平坦化速度が遅い。また、1350℃を超えると埋め込み酸化膜が消滅したり、金属汚染やスリップが発生する。
アニール時間は0.5〜2時間である。雰囲気ガスには、水素ガスやアルゴンガスなどが挙げられる。
請求項1の部分SOI基板および請求項2の部分SOI基板の製造方法によれば、活性層とバルク層とが連続した埋め込み酸化膜の一部を、不活性ガスまたは還元ガスの雰囲気での高温アニールにより消滅させるので、活性層とバルク層とが連続した部分にエピタキシャル成長を行う必要がなく、また基板内にボイドが発生しない。
特に、請求項3および請求項4の部分SOI基板の製造方法によれば、高温アニールの前または後において、窓部を通して露出した活性層の表面の一部にシリコンを被着させるので、埋め込み酸化膜の一部の消滅を原因とした活性層の表面の段差を低減することができる。
請求項5の部分SOI基板の製造方法によれば、保護膜除去工程後、再度、部分SOI基板を不活性ガスまたは還元ガスの雰囲気で高温アニールし、活性層の表面を平坦化するので、活性層の表面の平坦性を高めることができる。
以下、この発明の実施例を図面を参照して説明する。
図1に示す第1の実施例では、まずSIMOX基板(SOI基板)10を用意する(図1(a))。SIMOX基板10の製造方法は、次の通りである。まず、単結晶シリコンインゴットをCZ法により引き上げ、その単結晶シリコンインゴットに、ブロック切断、スライス、面取り、鏡面研磨などを施す。これにより、厚さ725μm、直径200mm、比抵抗20Ωcmの鏡面仕上げされたシリコンウェーハが得られる。
このシリコンウェーハの表面から、中電流イオン注入装置を使用し、180keVの加速電圧で酸素イオンを注入する。このときのドーズ量は、4×1017atoms/cm2 である。
その後、シリコンウェーハを熱処理炉に投入し、1320℃で10時間、熱処理する。雰囲気ガスは、アルゴンと酸素との混合比が99:1の混合ガスである。これにより、注入された酸素とシリコンとが結合し、酸素イオン注入領域にSiO2 からなる埋め込み酸化膜が形成される。その結果、シリコンウェーハの表面側に活性層11が形成される。一方、シリコンウェーハの裏面側にバルク層12が形成される。埋め込み酸化膜の膜厚は約0.1μmである。これにより、活性層11とバルク層12との間に埋め込み酸化膜13が介在されたSIMOX基板10が作製される。
次いで、SIMOX基板10にシリコン酸化膜(保護膜)14を形成する(図1(b))。具体的には、SIMOX基板10を熱酸化炉に投入し、1000℃で30分間だけ加熱する。雰囲気ガスにはドライ酸素ガスを採用している。シリコン酸化膜14の厚さは10nm程度である。
それから、フォトリソグラフィおよびエッチングにより、SIMOX基板10の活性層11側のシリコン酸化膜14に、所定ピッチで多数の窓部14aを形成する(図1(c))。具体的には、まず活性層11側のシリコン酸化膜14にレジストを塗布する。それから、露光、現像することで、レジストに所定ピッチで多数の開口部を形成する。次いで、所定濃度のHF溶液(室温)により、各開口部を介して多数の窓部14aを形成する。その後、レジストを除去する。
窓部14aの形成後、100%の水素ガスの雰囲気で、SIMOX基板10を高温アニールする(図1(d))。高温アニールの条件は、加熱温度1150℃で1時間である。これにより、各窓部14aを通して、埋め込み酸化膜13の一部が酸素の熱拡散によって消滅する。その結果、活性層11とバルク層12とが部分的に連続した部分SOI構造が得られる。その際、活性層11の各窓部14aから露出した部分がへこむ。すなわち、埋め込み酸化膜13から酸素を消滅させると、SiとSiO2 との分子量、密度の差から、酸素消滅前の埋め込み酸化膜部分の体積が約2分の1となり、凹部が形成される。
次に、部分SOI構造を有するSIMOX基板10を、HF5重量%のHF洗浄液(室温)に10分間浸漬し、シリコン酸化膜14を除去する(図1(e))。
その後、部分SOI構造を有するSIMOX基板10をエピタキシャル成長装置の膜形成室に投入し、活性層11の表面にシリコン15をエピタキシャル成長させる。ただし、このシリコン15のエピタキシャル成長工程は、その後に大きな研磨量で活性層11の表面を研磨すれば、省略してもよい。それから、仕上げ研磨、仕上げ洗浄を施すことで、部分SOI基板20が作製される。得られた部分SOI基板20は、ウェーハケースなどに梱包後、デバイスメーカに出荷される。
このように、活性層11とバルク層12とが連続した埋め込み酸化膜14の一部を、水素ガス雰囲気での高温アニールにより消滅させるので、活性層11とバルク層12が連続した部分に、エピタキシャル成長を必ずしも行わなくてもよい。しかも、貼り合わせ方式ではないので、部分SOI基板20内にボイドが発生しない。
また、高温アニール後、窓部14aを通して露出した活性層11の表面の一部にシリコンをエピタキシャル成長するので、埋め込み酸化膜13の一部の消滅を原因とした活性層11の表面の段差を低減することができる。
次に、図2を参照して、この発明の第2の実施例を説明する。
図2に示すように、第2の実施例では、高温アニール(図2(a))後、シリコン酸化膜14を除去することなく、活性層11の各窓部14aから露出したへこみ部分を埋めるエピタキシャル成長を施す(図2(b))。この際のシリコン15の膜厚は0.2μmである。これにより、へこみが解消される。次いで、HF洗浄してシリコン酸化膜14を除去し(図2(c))、その後、再度、部分SOI基板20を水素ガスの雰囲気で高温アニールし、活性層11の表面を平坦化処理する(図2(d))。これにより、活性層11の表面の平坦性を高めることができる。2回目の高温アニールの条件は、加熱温度1150℃、加熱時間1時間である。
また、この2回目の高温アニールに代えて、活性層11の表面を研磨してもよい。具体的には、図示しない枚葉式の研磨装置の研磨ヘッドの下面に活性層11側を下方に向けて部分SOI基板20を保持する。次いで、活性層11側の面を研磨定盤の上面に展張された研磨布に押し付け、表面研磨する。研磨布には、ロデール社製の軟質不織布パッド、Suba600(Asker硬度80°)を用いる。研磨中、所定量のコロイダルシリカが研磨布上に供給される。
第2の実施例では、このようにシリコン酸化膜14を除去する前に、活性層11の各窓部14aから露出したへこみ部分を、シリコン15のエピタキシャル成長により埋めるようにしたので、へこみが解消され、ボイドもなく活性層11の表面を平坦化できる。
また、シリコン酸化膜14の除去後、再度、部分SOI基板20を水素ガスの雰囲気で高温アニールし、活性層11の表面を平坦化するようにしたので、活性層11の表面の平坦性を高めることができる。
その他の構成、作用、効果は、第1の実施例と略同じであるので、説明を省略する。
次に、図3を参照して、この発明の第3の実施例を説明する。
図3に示すように、第3の実施例では、まずSIMOX基板10を用意し(図3(a))、SIMOX基板10にシリコン酸化膜14を形成する(図3(b))。それから、SIMOX基板10の活性層11側のシリコン酸化膜14に、所定ピッチで多数の窓部14aを形成する(図3(c))。
次いで、SIMOX基板10の活性層11側の面にシリコン15をエピタキシャル成長させ、各窓部14aをシリコン15により埋める(図3(d))。シリコン15の厚さは、窓部14aの深さと略同じである。
その後、水素ガスの雰囲気で、SIMOX基板10を高温アニールし、各窓部14aを通して、埋め込み酸化膜13の一部を酸素の熱拡散によって消滅させる(図3(e))。このとき、活性層11の各窓部14aから露出した部分はへこむが、高温アニールの前工程で、埋め込み酸化膜13の体積の減少分が、あらかじめシリコン15のエピタキシャル成長により補われている。その結果、高温アニール後の活性層11の表面の平坦度は、第1の実施例および第2の実施例の際に比べて高まる。よって、活性層11の表面の研磨量が低減される。
その他の構成、作用、効果は第1の実施例と略同様であるので、説明を省略する。
この発明の第1の実施例に係る部分SOI基板の製造方法のフローシートである。 この発明の第2の実施例に係る部分SOI基板の製造方法のフローシートである。 この発明の第3の実施例に係る部分SOI基板の製造方法のフローシートである。 従来手段に係る部分SOI基板の製造方法のフローシートである。 従来手段に係る他の部分SOI基板の製造方法のフローシートである。
符号の説明
10 SIMOX基板(SOI基板)、
11 活性層、
12 バルク層、
13 埋め込み酸化膜、
14 シリコン酸化膜(保護膜)、
14a 窓部、
15 シリコン、
20 部分SOI基板。

Claims (5)

  1. シリコン製の活性層とシリコン製のバルク層との間に埋め込み酸化膜が形成されたSOI基板の一部に、前記活性層とバルク層とが連続する部分SOI構造を有した部分SOI基板において、
    前記埋め込み酸化膜の一部の領域を、不活性ガスまたは還元ガスの雰囲気で高温アニールし、この一部の領域の埋め込み酸化膜を消滅させた部分SOI基板。
  2. シリコン製の活性層とシリコン製のバルク層との間に埋め込み酸化膜が形成されたSOI基板の活性層側の面に保護膜を形成する保護膜形成工程と、
    該保護膜を部分的に除去して活性層の一部を露出させる窓部を形成する窓部形成工程と、
    該窓部の形成後、不活性ガスまたは還元ガスの雰囲気でSOI基板を高温アニールし、前記窓部を通して、前記埋め込み酸化膜の一部を消滅させ、前記活性層とバルク層とが部分的に連続した部分SOI構造を形成させる高温アニール工程と、
    前記SOI基板の活性層側の面から保護膜を除去する保護膜除去工程とを備えた部分SOI基板の製造方法。
  3. 前記高温アニール工程後、前記窓部を通して露出した活性層の表面の一部にシリコンを被着させ、前記埋め込み酸化膜の一部の消滅を原因とした活性層の表面の段差を低減する請求項2に記載の部分SOI基板の製造方法。
  4. 前記高温アニール工程前、前記窓部を通して露出した活性層の表面の一部にシリコンを被着させ、前記埋め込み酸化膜の一部の消滅を原因とした活性層の表面の段差を低減する請求項2に記載の部分SOI基板の製造方法。
  5. 前記保護膜除去工程後、再度、前記部分SOI基板を不活性ガスまたは還元ガスの雰囲気で高温アニールし、前記活性層の表面を平坦化する請求項2〜請求項4のうち、何れか1項に記載の部分SOI基板の製造方法。
JP2004231479A 2004-08-06 2004-08-06 部分soi基板およびその製造方法 Active JP4631347B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004231479A JP4631347B2 (ja) 2004-08-06 2004-08-06 部分soi基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004231479A JP4631347B2 (ja) 2004-08-06 2004-08-06 部分soi基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006049725A JP2006049725A (ja) 2006-02-16
JP4631347B2 true JP4631347B2 (ja) 2011-02-16

Family

ID=36027910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004231479A Active JP4631347B2 (ja) 2004-08-06 2004-08-06 部分soi基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4631347B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5054509B2 (ja) 2004-02-25 2012-10-24 ソワテク 光検出装置
JP5185284B2 (ja) 2006-12-26 2013-04-17 ソイテック 半導体オンインシュレータ構造体を製造する方法
FR2910702B1 (fr) * 2006-12-26 2009-04-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat mixte
KR101358361B1 (ko) 2006-12-26 2014-02-06 소이텍 절연체 상 반도체 구조물을 제조하는 방법
EP2109883A1 (en) 2007-02-08 2009-10-21 S.O.I.T.E.C. Silicon on Insulator Technologies Method of fabrication of highly heat dissipative substrates
CN101636832B (zh) * 2007-03-19 2012-01-11 S.O.I.Tec绝缘体上硅技术公司 形成图案的薄soi
FR2936356B1 (fr) * 2008-09-23 2010-10-22 Soitec Silicon On Insulator Procede de dissolution locale de la couche d'oxyde dans une structure de type semi-conducteur sur isolant
FR2937797B1 (fr) * 2008-10-28 2010-12-24 S O I Tec Silicon On Insulator Tech Procede de fabrication et de traitement d'une structure de type semi-conducteur sur isolant, permettant de deplacer des dislocations, et structure correspondante
FR2937794A1 (fr) * 2008-10-28 2010-04-30 Soitec Silicon On Insulator Procede de traitement d'une structure de type semi-conducteur sur isolant par dissolution selective de sa couche d'oxyde
FR2942568B1 (fr) 2009-02-24 2011-08-05 Soitec Silicon On Insulator Procede de fabrication de composants.
FR2972564B1 (fr) * 2011-03-08 2016-11-04 S O I Tec Silicon On Insulator Tech Procédé de traitement d'une structure de type semi-conducteur sur isolant
EP2500933A1 (en) 2011-03-11 2012-09-19 S.O.I. TEC Silicon Multi-layer structures and process for fabricating semiconductor devices
FR3003684B1 (fr) * 2013-03-25 2015-03-27 Soitec Silicon On Insulator Procede de dissolution d'une couche de dioxyde de silicium.

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223679A (ja) * 1999-01-27 2000-08-11 Sharp Corp 半導体基板及びその製造方法
JP2003309254A (ja) * 2002-04-11 2003-10-31 Internatl Business Mach Corp <Ibm> 複数インプラント複数アニール・プロセスによる広いbox厚さ範囲にわたる中ドーズ量simox

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223679A (ja) * 1999-01-27 2000-08-11 Sharp Corp 半導体基板及びその製造方法
JP2003309254A (ja) * 2002-04-11 2003-10-31 Internatl Business Mach Corp <Ibm> 複数インプラント複数アニール・プロセスによる広いbox厚さ範囲にわたる中ドーズ量simox

Also Published As

Publication number Publication date
JP2006049725A (ja) 2006-02-16

Similar Documents

Publication Publication Date Title
JP3762144B2 (ja) Soi基板の作製方法
US6613678B1 (en) Process for manufacturing a semiconductor substrate as well as a semiconductor thin film, and multilayer structure
JP4331593B2 (ja) 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法
US6350703B1 (en) Semiconductor substrate and production method thereof
EP1635396B1 (en) Laminated semiconductor substrate and process for producing the same
JP4828230B2 (ja) Soiウェーハの製造方法
US6461939B1 (en) SOI wafers and methods for producing SOI wafer
US7713842B2 (en) Method for producing bonded wafer
JP4631347B2 (ja) 部分soi基板およびその製造方法
JP5365057B2 (ja) 貼り合わせウェーハの製造方法
JP4419147B2 (ja) 貼り合わせウェーハの製造方法
TW200947530A (en) Method for producing bonded wafer
KR101071509B1 (ko) 접합 웨이퍼 제조 방법
JPWO2005024925A1 (ja) Soiウェーハの作製方法
JP2009272471A (ja) 貼り合わせウェーハの製造方法
JP2006165061A (ja) Soiウェーハの製造方法
JP2004281805A (ja) 半導体ウェーハの平坦化処理方法
JP2009289948A (ja) 貼り合わせウェーハの製造方法
KR101032564B1 (ko) 접합 웨이퍼의 제조 방법
JP2004320000A (ja) 歪Si−SOI基板の製造方法
JP2008205217A (ja) 半導体基板の製造方法
JP2006013179A (ja) Soiウェーハの製造方法
JPH11274292A (ja) 張り合わせsoi基板の作製方法
JP2005197525A (ja) Soiウェーハの作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101101

R150 Certificate of patent or registration of utility model

Ref document number: 4631347

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131126

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250