TW457722B - Field-effect-controlled transistor and method to its manufacturing - Google Patents
Field-effect-controlled transistor and method to its manufacturing Download PDFInfo
- Publication number
- TW457722B TW457722B TW088120044A TW88120044A TW457722B TW 457722 B TW457722 B TW 457722B TW 088120044 A TW088120044 A TW 088120044A TW 88120044 A TW88120044 A TW 88120044A TW 457722 B TW457722 B TW 457722B
- Authority
- TW
- Taiwan
- Prior art keywords
- trench
- region
- semiconductor substrate
- gate electrode
- patent application
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 230000005669 field effect Effects 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 125000006850 spacer group Chemical group 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 230000002079 cooperative effect Effects 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- 238000005468 ion implantation Methods 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000004576 sand Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052691 Erbium Inorganic materials 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000282461 Canis lupus Species 0.000 description 1
- 206010011878 Deafness Diseases 0.000 description 1
- 235000005206 Hibiscus Nutrition 0.000 description 1
- 235000007185 Hibiscus lunariifolius Nutrition 0.000 description 1
- 244000284380 Hibiscus rosa sinensis Species 0.000 description 1
- 241000283973 Oryctolagus cuniculus Species 0.000 description 1
- 244000046052 Phaseolus vulgaris Species 0.000 description 1
- 235000010627 Phaseolus vulgaris Nutrition 0.000 description 1
- 208000003251 Pruritus Diseases 0.000 description 1
- 241000270666 Testudines Species 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000003796 beauty Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000002309 gasification Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001356 surgical procedure Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Description
經濟部智慧財產局員工消費合作社印製 ”457 72 迄 a? Β7 五、發明說明(,) 本發明是有闊一種場效應控制式電晶體,而且其有@ 於賴的功能能力β · 平面MOS電晶體與.,以大約5G奈米 (nra)之通道長度在其.,,¾^對於在50奈米(nm)以 上的閘極長度區域是被建議設計成不同的電晶體結構( 參開例如H. Wong等人所箸,IDEK97,第427頁h因而建 議M0S電晶體具有月,其配置於通道 區域之面續之面上,並且項~此1控~制^^ -節沿箸通道區 域的mJiL表蔬.._量。因此,,其 中一源極區,一通道區,以及一汲極區在的 主要表面之^置,而早也疋,在其 中源極區,通道區域與汲極區平行於矽晶圓的主要表面 而配置β , 在H. Wong以及其他人所箸之IEDMS7, 42 7頁中建議以 實現在 SOI(Silicon-on-Insulator)基板上的.一缻 H0S電晶體,在其中一齓^配置於通.H.域之上,以 及一閘極霍極配置於。通_„直^4^下。為了製造電晶體而 建議在矽基板上塗佈一層5¾的氣磁^,一個第一氮化 矽層,一個第一薄的氣化矽層,一嫡由非結晶矽所構成 的位置保持層,一値第二薄的氧化矽層,以及一舾第 二氮化矽層,並且如此地形成結構,使得在厚的氣化矽 層的表面在用於源極與汲極的區域中裸露β 此外,在源極區/汲極區的一個中開了一個窗戶,其在 厚的氧化矽層中一直至矽基板的表面上β此由非結晶矽 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
4 經濟部智慧財產局員工消費合作社印製 67 722 A7 ' _B7_ 五、發明說明(> ) 所構成的位置保持層是在閘極堆叠的區域中被去除。隨 後經由撰擇性的磊晶,從矽基板裸露的表面開始,在通 道區與源極/汲極的區域中成長單晶矽。藉由去除形成 结構之第一氮化矽層與第二氮化矽曆,並且澱積摻雑多 晶矽,而在通道區(荏其中選擇性的磊晶成長)的上方與 下方形成兩個閘極電搔。此方法與半體 ‘夸由D.HisaraoteM及他人所著之J E4MiL的專文第8 3 3至
-C G 6頁中建議一種平面,其具有在矽路徑中的 區,^&區與@r·每區,其藉由一個而對 一個配置於其下的。一閘極電極在通道區的 區域中,並且控制如此沿著肢函㈣鄢之 ..電™^。此電流經過的方向是平行於敗志* g。為了製造此電晶體其建議在矽基板的表面形成砂路 f之結構,其Μ —個liL·^層覆蓋,並且其側面具有所 設之。然後此矽基板的表面在氧《ibdf間隙 而形成。因而,此種氧化繼續,一直到路徑兩側所產生 的場氧化區經由其本身所形成之。在路徑之下相q捧。 此製造過程是與半導體k製程技術的二r:^。 本發明是以©,其規範說明場效應控制電 晶體,$在閘極長度中有50奈米(nm)M下的% 並且其可w Imim銜之習m而製造。此外, 應該說明1範麗〇 -4- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) (請先閱讀背面之注意事項再填寫本頁) 7722 A7 1 _B7_ 五、發明說明(4 ) 是根據申請專利範圍第之場效應控制電晶 體,以及根據申請專利範圍_:五二遺.之其而獲得 解決。本發明之其他配置是由其餘的申請專利範圍而得 出。 此場效應控制電晶體是在一半導體基板中賁現。在此半 導體基板中設有一主動區,其具有一源極區,一通道區 ,以及一汲極區,其黑ί邏, 使得介於萝之間的電流平行於半導體基板 的主要表,面而流過。在半導體基板的主要表面中通常設 有讓屬。其鄰接通道遲域,並在其中配置於閘極電極的 一部份。在此電晶體中,f極電極的一部份到®^導靡 碁板的中,因此經由此良氩蓋^而制一篆疏, 其平行於基板的主要表面而在通的I雨中UI ,街 與基板的主要表。此有效的通道寬度是因此與在 半導體基板之主要表面上的辑逼域的寬+度無關β 此電晶體不但可以作為ΰϋ;電晶體,而且,還可以作 為痒面^電晶體。如果是H〇s電晶體,其通道區域的表面 通常在溝渠的區域中具有所設之调满電i質。 經濟部智慧財產局員工消費合作社印製 考盧到將其整合入習知的矽製程技術,其為有利使用 一半導體基板,其通常在主要表面的區域中具有單晶矽 。作為半導體基板尤其是一單晶矽晶圓,sol基板之單 晶矽層,基板或He基板為適合。 較佳是在通直的狼属龜ji的.上配置閘極電棰 ¢.基&部扮,而使得電晶體有效地、jm顧 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 457722 A7 B7 m 五、發明說明(4 閘攝雷極部份。此部份是各自配置於一第一-徵-渠與 二溝渠之中。經由所設之兩個閘極電,_極部份而控在通 相之反瓤.座道。因此,通道區域中之 缀的嘉低,使得由文獻而熟知的其限制性 的低”實質上失效。../ 此外,經由所設的兩個閛極電極的部份,而使得聋i 電壓在.通Ji ..m.的五.$.„影.1隆低。\ _ V . 較佳是此垂直於半導體基板之主要表面之源極區與汲 極區的大小是#7¾或rCB —個溝_ j或美®溝渠的锣度。 因此此表面(其藉由本身而彤成,因 此使得其相對於平面配置的電流可篮每。 此外,由於此電晶體之豆.赛倍,其用於電晶體 的蠢i®是重要的。 較佳是此平行於主要平面間,摄電極的尺寸大小,受限 :笮通道區域的尺^寸大小,因此使得_^籲重摩 為最少。因此,使得寄生甯容為最小,並且獲得提高的 電晶體互導,其對於快速的切換表琨與在dULZ (十億赫E ) 1 閱 § fi
意 :事 項 S 〇 I裝 頁 I I 訂 經濟部智慧財產局員工消費合作社印製 生極 產電 中極 面閘 表 ί 要成 主形 的後 板然 基。 體區 導 動 luiu_ 半主 在此 而定 體界 晶面 電側 造從 製其 了 , 為渠 溝 晶 電 S ο Μ 為。 作質 體介 晶極 電閘 造一 了產 為上 。 商 中表 之的 渠域 溝區 於道 置通 配在 份而 部 , 其體 本紙張尺度適用中囤國家標準(CNS)A4規格(210 X 297公釐) > 45772 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(Γ ) 為了自我調整形成閘極電極而^績一個第一肩層, 其藉由非均向性蝕刻而在主動區的側面上肜蜇的間 隙*®攏成。然後產生一 構,其包圍此主動區與 導電之間隙壁。此導電之間隙壁的表面平行於半導體基 板的主要表面而因此H,。其被澱積第二導電層,其經 由導電的間隙壁之裸露之表面而與此連接閘極電極是藉 由將第二導電層與導電間隙壁结構化而形成。作為用於 導電層的材料是Μ摻雜之蒙或,兔Α&ϋ 及’/或金,鼷為合。此结構化以完成閘極電極較佳 是藉由€3 而實施。其因此使用遮罩K確定閘極長 度。經由使用细緻的結構化步驟,例如是 術,φ n法,或是經由使用間技.術,因此可κ得 到 参以下》特別最 奈廣。 此源極區/汲極區的製造較佳是藉由概>入,而對啩極電 極自行調整而實.現。 較佳是具有的横截面,其對應於絕緣结構與閛極 電極的橫截面。在此情況中的涵場是例如經由澱積 一絕緣層,其將溝渠完全填„滿t κ及經由化學„機械„1_光 而形成。 以下是本發明根據在圖示中所描述之實施例作更進一 步的說明。 圖...式之__簡置.就盟, 第]圖顯示經由一半導體基板之截面,其在產生一第 1氧化矽層與一第二氧化矽層與一遮罩之後而界定一主 -7 - 本紙張尺度適用中國國家標準(CNS)A4規格(21CU 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------MU, 57122 A7 ' _B7_ 五、發明說明(知) 動區。 第2閫顯示第1圖之俯視圖。 (請先閱讀背面之注ΨΪ事項再填寫本頁) 第3圖顯示在半導體基板中形成主動區的结構之後, 在形成閘極介電質之後,K及在主動區的側區上產生導 雷的間隙壁之後之一個經由半導體基板的截面。 第4圃顯示在半導體基板中的另外的一涸蝕刻之後之 經由半導體基板的截面。 第5圖顯示在形成一絕緣結構,形成一閘極電極,Μ 及將介於源極區與汲極區,以及絕緣結構之間的中間空 間,Κ絕緣材料填滿之後的半導體基板的俯視圖。 第6圖顯示在第5圖中VI-VI線所表示之截面。 第7圓顯示在第5圖中M Vtt-W線所表示之截面。 第8圖顯示在第5圖中線所表示之It面。 在半導體i板2的主要表面1之上塗佈一第一氧化δ夕 15 *3 經濟部智慧財產局員工消費合作杜印製 層3 ,其由Ρ -摻雜單晶矽所構成,而具有1 〇 cm 的摻雜 濃度且經由熱氧化過程。此第一氧化矽層3具有5奈米( nm)的厚度。在此第一氧化矽層3上澱積一第一氮化矽 層4,其具有20奈米(nm)的厚度。在此第一氮化矽曆4的 表面上產生一遮罩5,其界定一個由溝渠所包園的主動區 f參間第1圖與第2圖)。此遮罩5具有一個在基本上長方 形的橫截面其平行於主要表面1,其具有X 5 0 0 奈米(nm)之尺寸大小。 4 經由非均向性蝕刻而蝕刻出第一氮化矽層^办,第一氧化 矽_,Μ及半導體基板2,其中在半導體基板2中,形成一 —8 _ 本紙張尺度適用中國國家標準(CNS)A4規格〇?10 X 297公釐) 457722
(請先閱讀背面之注意事項再填寫本頁) 個由溝渠所圍繞的主動區6(參考第3圖)。使用四氟甲烷 (C F 4)與氫(H2 )作為蝕刻氣體。此蝕刻執行一直至主要表 画之下500奈米(nm)的深度之中。 經由熱氧化而在主動區6的側面上形成一個由S i 02所 構成之層厚度為3奈米(nm)之閘極電介質7。_ 藉由澱積一由摻雑多晶矽所構成之第一導電層並且固 铀(etch back)此在主動區6之側面上的第一可導電層, 而肜成由摻雜多晶矽所構成的可導電間隙壁8 (參考第3 圖)。此可導電間隙壁8 Μ環形的方式包圍主動區6 在使用四氟化矽(S i F 4)與氫(H 2)之另一個非均向性蝕 刻製程中,將閘極電'介質7的裸露部份去除。然後藉由 以C P.4作非均向蝕刻而在半導體基板2中蝕刻,Μ致使得 在主動區6與可導電間隙壁S的側面產生一絕緣溝渠9 ,其相對於此主要表面1其具有1微米(μηι)的深度° 此絕緣溝渠經由澱積一第二S i 0 2層而填滿,經由緊接 著的化學機械拋光。在其中此第一氮化矽層4作為蝕刻 中止,而由第二氧化矽曆而形成一絕緣結構1 0,其將絕 緣溝渠9填滿。 經濟部智慧財產局員工消費合作社印Μ 藉由以硼植入而在主動區6中產生通道摻雑11,其具 有摻雑濃度是5 X 1017 cm-3。 此為宪全平面的一個第二導電層12以及一個第二矽氮 化層13澱積,並且?i肋於一遮罩(未圖示)而形成结構。 此形成結構之第二導電層12與此形成结構之第二Si3N4 層13具有一條形横截面,其横向對於主動區6之縱的範 -9- 本紙張尺度適用令國國家標準(CNSM4規格(2]〇x 297公楚) 457722 A7 B7 五、發明說明(ί) 圍延伸,並且對平行於主動區6之縱„„的範圍具有4 0奈米 (nm)的寬度。在當形成第二導電層12.的結構時,此可導 電間隙壁8的裸露區域同樣地去除。此結構之形成藉由 具有SiF與H2之非均向性的蝕刻而實現。 藉由澱積一第三氣化矽層,並且回蝕此第_三_氩_北矽層 ,此介於主動區6與絶緣結構1 0之間的中間空間(它是 在所形成結構的第二導電層12之外,而在當去除導電間 隙壁8時産生),具有所設的絶緣镇料眉)β 此形成結構之第二導電層U2’與形成結構之第二氮化砂 層侧面是經由澱積一個第三氮化矽層與經由將此第 三氮化矽層作非均向性回蝕(etch back)而具有所設之 惠參閲第5圖與第8圖經由以具有50Kev 能量與2X 10 Μ 劑量的砷(AS)作植入而自裁生 所形成結構之魘之源極/汲極區16(參閲第7圖與窠 8圖此源極/汲極區16在主要表面1之下的深專,因此 是小於落..電.„間......隙屋8;所延伸的深度。 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 此/崖見間驅由此形成結構之第二導電層12而 彼此連接。此^導-鬻間,8與建接它的所形成結構之 第二導電層^間.ϋ極。因為此導罨間隙壁8本 身在半導體基板1中延伸較源極/汲極區16為深,其本身 在相對應之閘極電極導引之中,經由ίϋ /標Γ1區1 6的整 値深度,而在介於源極/汲極區1 6之間,形虛_一|~雷之 反轉通道。此介於源槿/汲極區H之間的主動區^之區域 ,因此在其Jg度上作用為氮JILi域。 -10- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 457722 A7 B7 2 五、發明說明(9 ) 為了完成此電晶體可以根據習知的方法(来圖示)而産 生在其多個位置上噴鍍金靥。 本實施例是探討一個η-通道-電晶體,本發明亦可同 樣地作為Ρ-通道-電晶體而實施。 此外,此等導電層,可以由其他的導霪材料,持別是 金屬或金屬矽化物所構成。此外,閘極電介質7本身可 以還位於主動區之主要表面1的區域之中,以至其本身 之中取消介於主動區6與第二導電層12之間的第一氧化 矽層與第一氪化砂層。如果技術上須要,此源極/汲極 區16可以具有所形成之輕接雜汲極(LDD:Lightly Doped Drain)縱切面β 符號之說明 1 ....主要表面 半導體基板 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 3 4 5 6 7 8 9 質壁 層層 介隙渠構雑 矽矽 區電間溝結摻 化化罩動極電緣緣道 氧氤遮主閘導絶絶通 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 457722 0年0>修正· t、申請專利範圍 第88120044號「場效應控制式電晶體及其製造方法」專利 案 (9◦年5月修正) 六、申請專利範圍: 1. —種場效應控制式電晶體,其特徵爲: -在半導體基板(2)中設有一主動區(6),其具有—源 極區,一'汲極區,以及一通道區,其各自鄰接於半導 體基板(2)之主要表面(1), ‘ -在半導體基板(2〕之主要表面(1)中至少設有—溝渠, 其鄰接於通道區(6),且閘極電極的一部份配置於此溝 渠中。 2. 如申請專利範圍第1項之場效應控制式電晶體,其中 此通道區的表面至少在溝渠的區域中設有閘極電介質 ⑺。 3. 如申請專利範圍第1或2項之場效應控制式電晶體, 其中此源極區(16)與汲極區(16)之垂直於主要表面(1) 之範圍是小於或等於溝渠的深度。 4. 如申請專利範圍第1或2項之場效應控制式電晶體, 其中設有一絕緣層(10),其包圍主動區(6)與溝渠。 5. 申請專利範圍第3項之場效應控制式電晶體,其中設 有一絕緣層(10),其包圍主動區(6)與溝渠。 6. 如申請專利範圍第1或2項之場效應控制式電晶體, 其中設有第一溝渠與第二溝渠,其鄰接於通道區之互 相面對的側面,並且在各溝渠中各自配置閘極電極的 一部份(8)。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) » H 1 n I' n tM (請先閲讀背面之注意事項再填窝本頁) 訂. 經濟部智慧財產局員工消費合作社印製 4577< 六 經 濟 部 智 慧 財 產 局 消 費 合 作 社 印 製 C C AS B8 CS D8、申請專利範圍 7.如申請專利範圍第3項之場效應控制式電晶體,其中 設有第一溝渠與第二溝渠,其鄰接於通道區之互相面 對的側面,並且在各溝渠中各自配置閘極電極的一部 份(8)。 8_如申請專利範圍第4項之場效應控制式電晶體,其中 設有第一溝渠與第二溝渠,其鄰接於通道區之互相面 對的側面,並且在各溝渠中各自配‘置閘極電極的一部 份(8)。 9. 一種場效應控制式電晶體的製造方法,其特徵爲: ••在半導體基板(2)之主要表面(1)中產生一溝渠,其 側面地界定一主動區(6),其具有一源極區,通道區,與 —汲極區,各區各自鄰接於半導體基板(2)之主要表面 (1), -形成閘極電極(8,12),其一部份配置於溝渠中》 10. 如申請專利範圍第9項之方法,其中 在通道區的表面上產生閘極電介質(7)。 11. 如申請專利範圍第9或10項之方法,其中 -澱積第一導電層以形成閘極電極,由此而在主動 區的側壁上藉由非均向性蝕刻而形成導電間隙壁(8), -產生一絕緣結構(10),其將主動區(6)與導電間隙壁 (8)包圍, -澱積第二導電層(12),其與導電間隙壁(8)相連接, -經由第二導電層(12)與導電間隙壁(8)之結構化而 形成閘極電極(8,12)。 本紙張尺度適用中國國家標準(CNS)A4規格(2]0 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) Ο裝 ----訂---- rv 4577^2 D8 六、申請專利範圍 12·如申請專利範圍第11項之方法,其中 當導電間隙壁(8)結構化時,在源極區(16)與汲極區 的區域中,在絕緣結構(10)與主動區(6)之間產生一中 間空間,其以絕緣材料(14)塡滿。 13·如申請專利範圍第11項之方法,其中 源極區(16)與汲極區(16)是經由離子植入以自我對準於 第二導電層(12)與絕緣結構(1〇)之方·式而形成。 14.如申請專利範圍第12項之方法,其中 源極區(16)與汲極區(16)是經由離子植入以自我對準於 第二導電層(12)與絕緣結構(1〇)之方式而形成。 {請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19853268A DE19853268C2 (de) | 1998-11-18 | 1998-11-18 | Feldeffektgesteuerter Transistor und Verfahren zu dessen Herstellung |
Publications (1)
Publication Number | Publication Date |
---|---|
TW457722B true TW457722B (en) | 2001-10-01 |
Family
ID=7888269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088120044A TW457722B (en) | 1998-11-18 | 1999-11-17 | Field-effect-controlled transistor and method to its manufacturing |
Country Status (8)
Country | Link |
---|---|
US (1) | US6515319B2 (zh) |
EP (1) | EP1138085B1 (zh) |
JP (1) | JP3692039B2 (zh) |
KR (1) | KR100415975B1 (zh) |
CN (1) | CN1252829C (zh) |
DE (2) | DE19853268C2 (zh) |
TW (1) | TW457722B (zh) |
WO (1) | WO2000030181A2 (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7163864B1 (en) * | 2000-10-18 | 2007-01-16 | International Business Machines Corporation | Method of fabricating semiconductor side wall fin |
DE10131276B4 (de) * | 2001-06-28 | 2007-08-02 | Infineon Technologies Ag | Feldeffekttransistor und Verfahren zu seiner Herstellung |
AU2002342925A1 (en) * | 2001-12-13 | 2003-07-09 | Austriamicrosystems Ag | Silicon substrate having an insulating layer with partial regions and a corresponding assembly |
KR100458288B1 (ko) * | 2002-01-30 | 2004-11-26 | 한국과학기술원 | 이중-게이트 FinFET 소자 및 그 제조방법 |
US7101742B2 (en) * | 2003-08-12 | 2006-09-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained channel complementary field-effect transistors and methods of manufacture |
KR100505712B1 (ko) * | 2003-10-22 | 2005-08-02 | 삼성전자주식회사 | 리세스 채널 어레이 트랜지스터의 제조 방법 |
KR100521384B1 (ko) * | 2003-11-17 | 2005-10-12 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
SE527487C2 (sv) * | 2004-03-02 | 2006-03-21 | Infineon Technologies Ag | En metod för framställning av en kondensator och en monolitiskt integrerad krets innefattande en sådan kondensator |
WO2006006438A1 (ja) * | 2004-07-12 | 2006-01-19 | Nec Corporation | 半導体装置及びその製造方法 |
US7271453B2 (en) * | 2004-09-20 | 2007-09-18 | International Business Machines Corporation | Buried biasing wells in FETS |
US7256464B2 (en) * | 2005-08-29 | 2007-08-14 | United Microelectronics Corp. | Metal oxide semiconductor transistor and fabrication method thereof |
US7476933B2 (en) * | 2006-03-02 | 2009-01-13 | Micron Technology, Inc. | Vertical gated access transistor |
JP2008159972A (ja) * | 2006-12-26 | 2008-07-10 | Elpida Memory Inc | 半導体装置及びその製造方法 |
JP5605975B2 (ja) * | 2007-06-04 | 2014-10-15 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置及びその製造方法、並びに、データ処理システム |
US7923373B2 (en) | 2007-06-04 | 2011-04-12 | Micron Technology, Inc. | Pitch multiplication using self-assembling materials |
IT1394649B1 (it) * | 2009-06-01 | 2012-07-05 | St Microelectronics Srl | Fotodiodo con contatto schottky sulle pareti di trincee parallele e relativo metodo di fabbricazione |
CN103779196B (zh) * | 2012-10-19 | 2016-07-06 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
WO2015094305A1 (en) | 2013-12-19 | 2015-06-25 | Intel Corporation | Self-aligned gate edge and local interconnect and method to fabricate same |
JP6973813B2 (ja) * | 2018-04-12 | 2021-12-01 | インテル・コーポレーション | 集積回路構造、及びコンピューティングデバイス |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2582794B2 (ja) * | 1987-08-10 | 1997-02-19 | 株式会社東芝 | 半導体装置及びその製造方法 |
DE69213539T2 (de) * | 1991-04-26 | 1997-02-20 | Canon Kk | Halbleitervorrichtung mit verbessertem isoliertem Gate-Transistor |
US5264716A (en) * | 1992-01-09 | 1993-11-23 | International Business Machines Corporation | Diffused buried plate trench dram cell array |
JP3252578B2 (ja) * | 1993-12-27 | 2002-02-04 | ソニー株式会社 | 平面型絶縁ゲート電界効果トランジスタの製法 |
JP3378414B2 (ja) * | 1994-09-14 | 2003-02-17 | 株式会社東芝 | 半導体装置 |
US5539229A (en) * | 1994-12-28 | 1996-07-23 | International Business Machines Corporation | MOSFET with raised STI isolation self-aligned to the gate stack |
US5753947A (en) * | 1995-01-20 | 1998-05-19 | Micron Technology, Inc. | Very high-density DRAM cell structure and method for fabricating it |
US5692281A (en) * | 1995-10-19 | 1997-12-02 | International Business Machines Corporation | Method for making a dual trench capacitor structure |
US6222254B1 (en) * | 1997-03-31 | 2001-04-24 | Intel Corporation | Thermal conducting trench in a semiconductor structure and method for forming the same |
US6433371B1 (en) * | 2000-01-29 | 2002-08-13 | Advanced Micro Devices, Inc. | Controlled gate length and gate profile semiconductor device |
US6433372B1 (en) * | 2000-03-17 | 2002-08-13 | International Business Machines Corporation | Dense multi-gated device design |
-
1998
- 1998-11-18 DE DE19853268A patent/DE19853268C2/de not_active Expired - Lifetime
-
1999
- 1999-11-17 TW TW088120044A patent/TW457722B/zh not_active IP Right Cessation
- 1999-11-18 EP EP99963255A patent/EP1138085B1/de not_active Expired - Lifetime
- 1999-11-18 KR KR10-2001-7006306A patent/KR100415975B1/ko not_active IP Right Cessation
- 1999-11-18 WO PCT/DE1999/003674 patent/WO2000030181A2/de active IP Right Grant
- 1999-11-18 JP JP2000583092A patent/JP3692039B2/ja not_active Expired - Fee Related
- 1999-11-18 CN CNB998157147A patent/CN1252829C/zh not_active Expired - Fee Related
- 1999-11-18 DE DE59914950T patent/DE59914950D1/de not_active Expired - Lifetime
-
2001
- 2001-05-18 US US09/861,431 patent/US6515319B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP1138085A2 (de) | 2001-10-04 |
EP1138085B1 (de) | 2009-01-14 |
DE19853268C2 (de) | 2002-04-11 |
WO2000030181A2 (de) | 2000-05-25 |
KR100415975B1 (ko) | 2004-01-24 |
US20020014669A1 (en) | 2002-02-07 |
US6515319B2 (en) | 2003-02-04 |
JP2002530872A (ja) | 2002-09-17 |
CN1252829C (zh) | 2006-04-19 |
DE19853268A1 (de) | 2000-05-31 |
CN1333923A (zh) | 2002-01-30 |
DE59914950D1 (de) | 2009-03-05 |
JP3692039B2 (ja) | 2005-09-07 |
KR20010080503A (ko) | 2001-08-22 |
WO2000030181A3 (de) | 2001-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW457722B (en) | Field-effect-controlled transistor and method to its manufacturing | |
TWI276181B (en) | Semiconductor device employing an extension spacer and method of forming the same | |
TW472342B (en) | Lateral thin-film silicon-on-insulator (SOI) device having a lateral drift region with a retrograde doping profile, and method of making such a device | |
US6353245B1 (en) | Body-tied-to-source partially depleted SOI MOSFET | |
TW392306B (en) | Improved structure and fabrication process to provide effective channel-stop in termination areas for trenched power transistors | |
TWI300271B (en) | Semiconductor device and method for forming the same | |
TWI234283B (en) | Novel field effect transistor and method of fabrication | |
TWI353025B (en) | Semiconductor structure with improved on resistanc | |
JP6075565B2 (ja) | シリコン・ナノチューブmosfet | |
TWI247351B (en) | A method of varying etch selectivities of a film | |
TWI357626B (en) | Strained channel transistor | |
TW200417013A (en) | Tri-gate and gate around MOSFET devices and methods for making same | |
TWI284925B (en) | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source | |
TW200945588A (en) | Self-aligned slotted accumulation-mode field effect transistor (AccuFET) structure and method | |
JPWO2007136102A1 (ja) | 集積回路、及び半導体装置の製造方法 | |
TWI270170B (en) | Method of forming a semiconductor device in a semiconductor layer and structure thereof | |
JP2009520365A (ja) | 超接合パワーmosfet | |
TW200847294A (en) | Semiconductor device and method for fabricating the same | |
TW554537B (en) | Fin field-effect transistor and method for fabricating a fin field-effect transistor | |
JP2009004425A (ja) | 半導体装置及び半導体装置の製造方法 | |
US20080150026A1 (en) | Metal-oxide-semiconductor field effect transistor with an asymmetric silicide | |
JP4645705B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US6489655B2 (en) | Integrated circuit with dynamic threshold voltage | |
TW502453B (en) | MOSFET and the manufacturing method thereof | |
JP4268647B2 (ja) | 半導体素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |