TW449906B - Semiconductor device and method for manufacturing the same - Google Patents

Semiconductor device and method for manufacturing the same Download PDF

Info

Publication number
TW449906B
TW449906B TW088117713A TW88117713A TW449906B TW 449906 B TW449906 B TW 449906B TW 088117713 A TW088117713 A TW 088117713A TW 88117713 A TW88117713 A TW 88117713A TW 449906 B TW449906 B TW 449906B
Authority
TW
Taiwan
Prior art keywords
semiconductor device
manufacturing
electrode
lower electrode
upper electrode
Prior art date
Application number
TW088117713A
Other languages
English (en)
Inventor
Toshihide Nabatame
Takaaki Suzuki
Tetsuo Fujiwara
Kazutoshi Higashiyama
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW449906B publication Critical patent/TW449906B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
    • C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

44990 6 Δ7 J\§ __ ___ B7 經濟部智慧財產局員工消費合作社印5农 五、發明說明（1 ) (技術領域） 本發明有關於含有電介質元件之半導體裝置，以及其 製造方法，特別是有關於其表面凹凸很大之基板上均質的 推積了由Ru' Ru〇2sru、 Ru〇22混合材料所成 之電極之半導體裝置及其製造方法。 (背景技術） 半導體記憶體中，特於資料之高速換寫上具有特徵者 乃有 D R A M ( D y n a m i c R a n d 〇 m A c c e s s M e in 〇 r y ) ° 此 D RAM乃隨著高密度，高積體技術之進步已引接了 2 5 6M * 1 G位元之大容量化之時代，因此被要求電路 構成元件之微細化。特別是記儲積資料之微細化乃進行之 中。做爲電容器之微細化之手段可舉出電介質材料之薄膜 化，選擇電介率高之材料由上下電極與電介質所成之構造 之立體化等。 其中做爲電介質材料，即其結晶構造爲鈣鈦石（ Perovskhe )構造之單一格子之B S T ((B a / S r ) T 1 0 3 )係與 S i ◦ 2 / S i 3 N 4 比較 時具有很大之電介質（ε )乃已屬習知之技術。利用此高 電介質材質之例子有揭示於1 9 9 5年之（Jpn. Appl. Phys.，34, 5077 )，在此報告中使用B S T之立體構造之縱 橫.比（溝深/溝寬）爲約0 . 6 5之非常和緩之條件’所 以藉濺射法製作上部電極及下部電極，以及電介質。 1 11---— — — — — — — ---線 {請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） -4- Λ 49 9〇 〇 經濟部智慧財產局員工湞費合作社印製 Α7 Β7 五、發明說明（2 ) (發明之揭示） 在上述之先前技術中，由於以濺射法來製作下部電極 之P t或R u，所以在具有凹凸之立體構造時之階級差之 被覆性並不佳，由於對於側壁之附著係與表面及底面之附 著變小，所以具有不能採用縱橫比1以上之高立體元件之 構造之問題存在。 本發明係爲了解決上述之問題所開發。提供一種，隨 著高積體化之高縱橫比之元件構造時，也具有優異之階級 差之被覆性之含有電介質元件之半導體裝置及其製造方法 0 以往雖然已有在縱橫比小之立體構造之上面，藉濺射 法來製作R U或R u 〇2或兩者混合而成之電極薄膜之報告 ，惟從未考慮以有機金屬化學氣相成長法（Μ 0 C V D ) 法之成膜技術來製作。 本發明人等，發現了，以環戊二烯基錯合體之 Μ 0 C V D法以1 8 0 t以上，2 5 0 °C以下之溫度範圍 而對於具有凹凸之底基板上可以製作均質之Ru、 Ru〇2 、或兩者混合之電極薄膜。 下面說明以該溫度範圍而可製作均質膜之原理。 使用於本發明之釕酸環戊二烯基錯合體之結晶構造表 示在第5圖。在5員環與釕金屬間，具有或；r結合，而 該解離能量係必須要有做爲結合能量而1 8 0 °C以上之溫 度。而此錯合體之附著率即在S ί系之基板上即1 8 0 t 以上2 5 0 °C以下之溫而顯呈一定，而在該以上之溫度即 --II - II - II - II ^ - — — — ·ΪΙΙΓ — — —— (請先閲讀背面之注意事項再填寫本頁) "尺度適用令國國家標準（CNSM4規格（210 X 297公釐） -5- 449906 A7 _I_B7_____ 五、發明說明（3 ) 只有表面之分離一附著會優先的進行。 f靖先閱讀背面之注意事項再填寫本頁) 因此在具有凹凸之底基板時只對於在表面（凸部之上 部平面）形成膜，而側壁，底面（凸部之下部平面）即成 爲膜厚薄之不均質之膜，特別是在高於3 0 〇°C之溫度即 由於急激之分解反應所致成爲島狀結晶，成爲無法接觸之 粗糙之膜質。 所以藉使用釕酸環戊二烯基錯合體之Μ 0 C V D法’ 在1 8 0 °C以上2 5 0 °C.以下之溫度範.圍而在具有凹凸之 底基地上之表面底面，側壁，可製作均質之R u或R u 〇2 或兩者之混合之電極薄膜也。 再者，本發明也發現了，使用点一二酮錯合體以 Μ〇C V D法在3 0 0 °C以上5 0 0 °C以下之溫度之下， 使用附著率小之表面層及附著率大之側壁層之絕緣層來構 成具有凹凸之底基板構造時，即可製作出均質之R u或 R u 〇2或兩者所混合之電極薄膜。 下面說明其原理。 經濟部智慧財產局員工消費合作社印制农 第2圖顯示使用於本發明之釕；9 -二酮錯合體之結晶 構造。在6員環之氧與釕金屬間具有π結合。由於其結合 能，所以在3 0 0 °C以上之溫度就可以開始解離。惟由於 氧-碳間之解離或氧一釕間之解離會同時的進行，所以附 著率小因此表面附近之分解一附著會優先的進行。又在於 5 0 0°C以上之溫度時即由於其急激之分解反應而成爲島 狀結晶，成爲無法接觸之膜質。 於是對於如第3圖所示之對於具有凹凸之底基地構造 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -6- 經濟部智慧財產局員工消費合作杜印制衣 4 4 9 9 0 6 A7 ___B7___ 五、發明說明（4 ) 。即由電極原料之附著率小之表面層31及附著率大之側 壁層3 2所成之二層構造之絕緣層，例如以M g 0 / S i 〇2或A 1 2〇3/S i 02，而該具有凹凸之底基板構 造上，藉由使用釕万—二酮錯合體之MOCVD法，在 3 0 0°C以上> 5 0 CTC以下之溫度範圍內地在其表面， 底面，側壁可製作均質之Ru、 Ru02或兩者混合而成之 電極薄膜也。 本發明依據此種檢討所開發，主要 >乃在具有凹凸之底 基板上，疊層了下部電極，電介質及上部電極而形成之半 導體裝置之製造方法中，其特徵爲， 藉由，做爲其有機金屬原料而使用環戊二烯基錯合體 之有機金屬化學氣相成長法而以1 8 0 °C以上2 5 0 °C以 下來形成上述下部電極及上部電極者。 環戊二烯基錯合體乃用做釕（R u )之原料，特別是 釕酸環戊二烯基錯合體最合宜。 下部電極及上部電極乃以Hu、 Ru〇2或兩者之混合 物來形成薄膜（電極）。 ^ 反應氣體即使用〇2. H2、 N2〇'〇3、 CO或 C〇2其中之一種，即可促進從原料之分解反應，可以做到 1 8 0 °C以上2 5 0 °C以下之低溫就可形。特別是在反應 氣體與載體氣體（Ar、He、或1^2氣體）之混合氣體中 ，對於載體氣體之反應氣體之比例係以1 %以上爲宜。 以此特徵之下，對於具有凹凸之底基板上，對於表面 ，底面以及側壁均可以製作均質之薄膜電極也。所以可獲 本紙張尺度適用中國國家標準（CNS)A4規格（2]0 X 297公釐） ------_----------乂--------訂-----線 (請先閱讀背面之注意事項再填寫本頁) A7 449 90 6 B7____ 五、發明說明（5 ) 得具有縱橫比（溝深/溝寬）3以上之高縱橫比之立體構 造所成之上部電極/電介質/下部電極所成之高積體化之 電介質元件。 再者本發明之半導體裝置之製造方法乃主要乃在具有 凹凸之底基板上疊層了下部電極、電介質、及上部電極而 成之半導體裝置之製造方法中，其特徵爲， 上述之具有凹凸之底構造乃由，電極原料之附著率小 之表面層及附著率大之側壁層所成之二惽構造之絕緣層所 構成，而做爲其有機金屬原料而使用Θ -二酮錯合體之有 機金屬化學氣相成長法，以3 0 0°C以上5 0 0°C以下來 形成上述下部電極及上部電極者。 卢-二酮錯合體係用做R u原料，特別是 (Ru (d pm) 3錯合體爲宜。 下部電極及上部電極即形成爲由Ru、 Ru〇2或Ru 、與R u Ο 2之混合物所成之薄膜。 此時之反應氣體係使用〇2、 Η2、 Ν2〇、 〇3、 CO 及C〇2中之一種而載體氣體即使用A r、He、及Ν 2中 之一種，由而在3 0 0 °C以上5 0 0 °C以下之溫度即可促 進分解反應，可製作均質之電極薄膜。在反應氣體與載體 氣體之混合氣體中對於載體氣體之反應氣體之比例爲0 % 以上即可，換言之不使用反應氣體亦可以。 依此特徵時，由附著率小之表面層及附著率大之側壁 層之二層之絕緣層來構成具有凹凸之底基板構造，由而對 於不易蒸著之側壁上也可以形成電極薄膜，所以可製作由 本纸張尺度適用中囵國家標準（CNS)A4規格（210 X 297公釐） ------------- ---- ! Ί 訂- Ί· — ·· — ·- ---- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 *** 8 ** 44990 6 經濟部智慧財產局員工消費合作社印^? B7 五、發明說明（6 )
Ru、Ru〇2或由Ru及Ru〇2之混合物所成之均一之 膜厚之電極薄膜，所以可以獲得在隨著高積體化之縱橫比 3以上之高縱橫比之元件構造之下之具有優異之階級差被 覆性之含有電介質元件之半導體裝置。待別是該由二層之 絕緣層之底基板構造爲，MgO/S i 〇2或A 1 2〇3/ S 1 〇2時，由原料之附著率之差而更可獲得均一之電極薄 膜。 又，本發明乃備有電介質及對於上述電介質賦予電壓 之電極之半導體裝置中，其特徵爲， 上述電極係立體構造之縱橫比（（溝深/溝寬）爲3 以上之構造上所形成之由Ru、Ru〇2l或Ru與 R U 0 2之混合物所成之薄膜電極者。 上半導體裝置乃可以包含由上述之使用環戊二烯基錯 合物之MOCVD法所製成之由Ru、 Ru〇2或Ru與 R u 〇2之混合物所成之均一膜厚之電極薄膜或，由上述之 使用0 —二酮錯合物，以Μ 0 C V D法所製作之具有由 Ru、Ru〇2、或Ru及Ru〇22混合物所成之均一膜 厚之電極薄膜之上部電極/電介質/下部電極所成之電介 質元件。 由於上述電極薄膜乃得於在具有凹凸之底基板上之表 面，底面，及側壁上均質的被成膜，所以可以獲得具有高 縱橫比之立體構造之高積體化，且可以健全的達成機能之 電介質元件。在DRAM等之半導體裝置上使用此種電介 質元件時即可能達成大容量化。 -------- ----*^--— — — — — — 訂-1Ί!---- (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -9- 經濟部智慧財產局員工消費合作社印製 44990 6 A7 B7 五、發明說明（7 ) 本發明乃使用以四氫呋喃、甲苯、己烷或辛烷來做爲 溶解含有環戊二烯基錯合體之有機金屬原料之原料溶液’ 而藉液體搬送氣化有機金屬化學氣相成長法來形成上述下 部電極及上部電極爲特徵者。 依此特徵時，即長時間安定的可以供給有機金屬原料 ，所以可以形成膜質良好之下部電極及上部電極，由而可 以製造高性能之半導體裝置。本發明之半導體裝置之製造 方法乃在半導體裝置之量產性上很優異、，依本發明之半導 體裝置之製造方法時，以1 8 0 °C以上2 5 0 °C以下即可 形成均質且局品質之下部電極。 本發明乃使用以四氫呋喃、甲苯、己烷或辛烷來溶解 含有Θ -二酮錯合物之原料溶液，而藉液體搬送氣化有機 金屬化學氣相成長法來形成上述下部電極及上部電極爲特 徵者。 依此特徵時，即長時間安定的可以供給有機金屬原料 ，所以可以形成膜質優良之下部電極及上部電極，由而可 以製作高性能之半導體裝置’依本發明之半導體裝置之製 造方法時，具有優異之量產生，在本發明之半導體裝置之 製造方法時，以3 0 0 °C以上5 0 0 °C以下即可形成均質 且高品質之下部電極及上部電極也。 將使用含有環戊二烯基錯合體或/S —二酮錯合體之有 機金屬原料溶解於四氫呋喃溶媒之原料溶液之液體搬送氣 化有機金屬化學氣相成長法’就可以以室溫來保管原料溶 液1因此可以抑制在原料昇華法而會發生之原料之熱的變 本纸張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） .1〇_ -------------Λ--------訂 --------線 (請先Μ讀背面之注意事項再填寫本頁) 44990 6 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（8 ) 質’所以可以長時間的安定供給。本例中所謂之「液體搬 送氣化有機金屬化學氣相成長法」係，將有機金屬溶解於 溶媒’以資製作原料溶液，以氣化器加熱原料溶液，獲得 氣化之有機金屬由而實施化學氣相成長法者》 又，本發明之製造方法中，上述四氫呋喃，上述甲苯 、上述己烷或上述辛烷乃上述有機金屬原料之溶解度爲 005m〇1/1以上之溶媒爲其特徵者。 依此特徵時，在於液體搬送氣化有機金屬化學氣相成 長法之氣化過程中，由於同時的可實施有機金屬原料及溶 媒之蒸發所以長時間安定的供給有機金屬原料，由而可以 製造高性能之半導體裝置。 較0 . 0 5 m ο 1 / 1低之溶解度之溶媒時，在氣化 器中只有沸點低之溶媒選擇的蒸發，結果沸點高之有機原 料係在氣化器內部中析出，發生阻塞而變成很難供給地供 給原料。 在於環戊二烯基錯合物之（Ru (EtCp)2)錯合 體之對於各種溶媒之溶解度乃，對於四氫呋喃爲1 . 7 4 mo 1/1 ，對於甲苯爲1 . 4ηιο 1/1 ，對於己院爲 1 . 4 m ο 1 / 1 ，對於辛烷爲1 · 4 m ο 1 / 1。而以 液體搬送氣化有機金屬化學氣相成長法而以安定的可供給 原料。 又對於/3 —二酮錯合物之（R u ( d p m ) 3 )錯合物 之各種溶媒之溶解度乃對於四氫呋喃爲〇 . 5 2 m ο 1 / i ，對於甲苯爲0·45mo1/1 ’對於己烷爲 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -11 - --------I ----A------ — 訂· J I I I ! !線 _ . (請先閲讀背面之注意事項再填寫本頁) 4 49 90 6 a? ______B7_；_ 五、發明說明（9 ) (請先閱讀背面之注意事項再填寫本頁) 0 · 27m〇 1/1 ，對於辛烷爲 〇 . 25mo 1/1 ， 而以液體搬送氣化有機金屬化學氣相成長法來安定的可以 供給原料。 又，本發明係使用〇2、 H2、 CO、或C〇2爲反應 氣體時，在成膜過程中，可以使有機金屬原料之有機成份 及反應氣體發生燃燒或行還原反應，所以可以使下部電極 及上部電極之電極膜中之殘留含碳呈顯爲1 0 — 2 a t %以 上1 a t %以下，由而可以製作不會構成接觸不良之原因 之高品質之下部電極及上部電極之高性能之半導體裝置。 本發明之半導體裝置之製造方法，乃對於具有凹凸之 底構造之表面及側面形成薄膜之方法中，其特徵爲' 上述底構造係疊層了薄膜原料之附著率小之表面層， 及附著率大之側壁層而成之二層構造而成爲其特徵者。 經濟部智慧財產局員工消費合作杜印ΐ衣 第3圖所說明之二層之底之構造並不侷限於利用於以 MOCVD法之電極之Ru薄膜形成之時，在於濺射法， 真空蒸著法，MB E法等之成膜法中，如果只表面優先的 附著時，用做對於表面及側壁以及底面形成均質之膜用之 方法而一般的可以利用也。 (實施發明之最佳之形態） 下面參照圖面具體的說明依本發明之半導體裝置之製 造方法。 (實施例1 ) 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇 X 297公釐） -12- A7 ^ 4 49 90 6 B7____ 五、發明說明（1〇) 以第5圖所示之結晶構造而在下面表示R = Η時之使 用（Ru C ρ2)錯合體之半導體裝置之製作方法。第4圖 係表示本實施例中所製造之半導體裝置中所包含之電介質 元件之剖面圖。 將S i晶圓4 1加熱於3 0 0 t |而在以熱氧化所形 成之S i 〇2層44上開設接觸孔，接著製作S i塞42。 接著以濺射法而在S i塞4 2上製作厚度1 0 0 A之 T 1 N層之阻檔層4 3。又以使用TE..OS原料之等離子 CVD法來形成厚度8000A之S i 〇2層45之後，以 上述接觸孔爲中心，加工直徑2 4 0 0人之溝而製作具有 凹凸之底基板。立體構造之縱橫比（（溝深/溝寬）爲 3.33° 在此底基板上製作了下部電極4 6。爲了製作下部電 極4 6時，將R u C p 2錯合物以0 . 〇 5〜◦ . 2 5 m ο 1 / 1之濃度來調合於T H F (四氫呋喃）溶媒中做 爲C V D原料。C V D原料係使用液體質量流量控制器而 以0 · 1〜3 s c c m之速度來供給。 將氣化器之溫度設定爲80〜1 50 °C將CVD原料 由液體一下子變爲氣體之後，以A r氣體1 9 8〜5 0 0 s c c m來搬送。 接著混合CVD/A r氣體與氧體氣體2〜8 〇〇 s c cm混合之後導入於反應容器。將反應容器之壓力爲 0.01〜50t〇rr ，而成膜溫度定爲180°C以上 250°C以下以1〜20mi η成膜而獲得膜厚20〜 -------------tA-------—訂 il------線 (請先間讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） -13- A7 44990 6 __B7__ 五、發明說明（11 ) 3 Ο n m。 對於所獲得之膜施予X線回折測定之結果’知道了在 〇2/八1*之比爲1〜25%時爲1111膜’2 5〜50%之 比爲Ru/Ru〇2之混合膜，50〜400%時爲 Ru〇2膜。又〇2/A r比爲4 0 0%以上之下仍然爲 Ru〇2之形態，而Os/A r = 0%時成爲粒狀結晶，乃 不均質之膜質者》 第1圖係，0 2 / A r比爲5 %時所獲得之R u膜之剖 面之S EM像。而表面，底面，側壁上均均質地形成有 R u膜，而知道了其膜之分步敷層（膜（側壁）/膜（表 面））爲100%，又膜之表面粗糙度係±1〇Α以下， 乃非常順滑之膜質，實施比電阻測定之結果，在室溫之下 p = 5 0 v Ω / c m 2之低電阻。 又對於此膜之殘留碳量，以二次離子質量分析法來實 施深度方向之分析，碳含有量乃在10 _2a t以上，1 a t %以上之範圍內，屬於高品質之薄膜。 接著在下部電極4 6上以MO C V D法來製作電介質 47 (採用（Ba ’ Sr) Ti〇3(BST)，使用
Ba (dpm)2，Sr (dpm)2* 或 丁 l (〇一i — P r ) 2 ( d p ηι ) 2爲出發原料，分別以 THF溶媒而以〇.〇5〜〇·25m〇l/l之濃度而 調合做爲C VD原料。各個c VD原料即以液體質量流量 控制器而以0 · 1〜3 s c c m之速度來供給於設定於 250 °C之氣化器。以200s c cm而將Ar載體氣體 本紙張尺度適用中國1家標準（CNS)A4規格（210 X 297公复） ---—— — —— — — — — '— — — — — I— »^ιί· — — — — --- (請先閱讀背面之注奇爹項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -14- 經濟部智慧財產局員工消費合作社印製 民國90年5月呈 A7 B7 ^ 449906 ;附件1:第881Π713號專利申請案 中文說明書修正頁 彻年r及r日修正/#正/補索. 五、發明說明（12) 而將C V D原料氣體導入於反應容器，同時也以5〜 1 〇〇 s c cm而將氧氣氣體導入於反應容器。以反應容 氣之壓力定爲0 . 01〜50 t 〇 r r ，而成膜溫度定爲 ，3mi η成膜成膜了 30nm之BST成膜。 接著在N2*A r氣體中，以7 0 0°C施予3 0〜 6 0 s e c之熱處理以資提高了結晶性。在此電介質4 7 上形成上部電極4 8。而以下述之下部電極4 6之形成方 法之同一方法，同一條件來實施成膜，而在縱橫比 6 . 1 7之凹凸上可以形成了分步敷層1 〇 〇%之均質之 R u薄膜，而所獲得之電介質元件乃顯示在1 V之比電介 率ε爲3 0 0之非常優異之電氣特性。 除了 R = H時之（RuCp2)錯合體之外，使用了 R = CH3 之 CH3 —（Rup2) ，R=C2H5 之 C2H5 - (RuCp2) ，R = C3H7 之 C3H5 - (RuCp2)，及 R=C4Hg 之 C4H9— (RuCp2)時，也可以與上述之同樣之方法 而對於下部電極及上部電極上形成了均質了 R u薄膜。 又在上述例中，反應氣體乃以使用〇2爲例，惟使用 Hs、 N2〇、 〇3、 CO及C〇2中之其中一種也可以形成 均質之R u薄膜。 又載體氣體係以A r爲例做說明惟使用H e或N2氣體 也可以使用Η 6或1^2氣體，在任何組合中反應氣體與載體 氣體之比乃在1〜25%時Ru膜係25〜50%中Ru /R u 〇2之混合膜爲5 0〜4 0 0%或其以上時可以形成 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝 ---—訂---------炊 44990 6 A7 B7 五、發明說明（13) R u 02膜之事實乃經證實。 (請先閱讀背面之注意事項再填寫本頁) (實施例2 ) 下面表不以第2圖所示之/5 - 一酮錯合體之結晶構造 而使用 R> = C (CHs) 3 之（Ru (dpm) 3)錯合 體之半導體裝置之製作方法。第6圖係以本實施製作之半 導體裝置中所包含之電介質元件之剖面圖。 ^ 與實施例1同樣，將S i晶圓6 1 ·予以熱氧化而形成 之S i 〇2層6 4上開設接觸孔形成S i塞6 2 ’接著形成 T 1 N阻檔層6 3之後，以等離子CVD法製作S ^ 〇2層 之絕緣層6 5之厚度7800A。 接著以M g爲對陰極之濺射法而成膜了絕緣層6 6 ( Mg 0層）濺射用氣體係使用了氧氣與氬氣之1 : 1混合 氣體。成膜壓力爲2Pa ，RF功率爲200W，而獲得 膜厚200A。而以接觸孔爲中心加工了直徑2400A 之溝而製作了具有凹凸之底基板，此立體構造之縱橫比係 3.33° 經濟部智慧財產局員工消費合作社印製 在此底基板上製作了下部電極6 7，爲了製作下部電 極67對於THF溶媒以〇. 〇5〜0·25mo1/1 之濃度調合爲第2圖之石-二酮錯合物之結晶構造之R 一 =C (CH3) 3 之（Ru (dpm) 3)做爲 CVD 原料 。使用液體質量流量控制器而以〇 . 1〜3 s c cm之速 度來供給C V D原料。將氣化器之溫度設定於1 〇 〇〜 2 0 0 C ’而將C VD原料由液體一下子變爲氣體之後。 -16- 本纸張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 4 4 9 9 0 6 a? _B7____ 五、發明說明（14 ) (請先閱讀背面之注意事項再填寫本頁) 以Ar氣體以1 98〜500 s c cm來搬送，接著 CVD/A γ氣體與氧氣氣體以〇〜8 0 0 s c cm的混 合後導入於反應容器。反應容器之壓力設定於〇 . 〇 i〜 50toor ，將成膜溫度定爲30CTC以上50〇t以 下成膜了 1〜20min，獲得了膜厚20〜3〇ηηι。 將所獲得之膜施予X線回折測定之結果查明了 〇 2 / Ar比爲0〜25 t以下時係Ru膜，25〜50%以下 即R u/R u 〇2混合膜，5 0〜4 0 0%或該値以上爲 R u 0 2 膜。 以〇2/A r比爲0%時所獲得之膜厚2 0 nm之R-膜施予斷面S E Μ觀察結果在表面，底面^側壁均均質的 形成有Ru膜，查明了膜之分步敷層（膜（側壁）/膜（ 表面））爲約1 0 0 %。 又膜之表面粗糙度爲± 8 A以上之非常順滑之膜質， 而貫施比電阻測定之結果’在室溫之下/〇 = 5 0 a £1 / c m 2顯呈了低電阻。 經濟部智慧財產局員工消費合作社印制^ 接著在下部電極6 7上，以Μ 0 C V D法而以實施例 1同樣之方法以膜厚3 0 nm製作了做爲電介質6 8 ( BST)。接著在或Αι·氣體中以700°C施予30〜 6 0 s e c之熱處理以資提高其結晶性。而在此電介質 6 8上形成了上部電極6 9。上部電極6 9之形成係與下 部電極6 7之形成之同一方法及同一條件來實施成膜’在 縱橫比6 . 1 7之凹凸上可以形成了分步敷層爲1 0 〇 % 之均質之Ru薄膜。所獲得之電介質元件之1V時之比電 -17- 本纸張尺度適用中固國家標準（CNS)A4規格（210 X 297公釐〉 44990 6 你年r月/r日修正/更正/補充A7 ___B7__ 五、發明說明（15 ) 介率.爲3 0 0乃顯示了非常優異之電氣特性。 做爲絕緣層6 6而使用，替代於Mg ◦而以A 1對陰 極藉濺射法而製作之A 1 2〇3層，也可以製作了同樣之均 質之R u薄膜。 除 了使用 RZ = C (CH3) 3 時之（Ru(dpm)3) 錯合體之外，使用R#=CH3之乙醯乙腈釕、或R#= c F3之六氟代乙醯乙腈釕時也使用與上述之方法而可以形 成了在下部電極及上部電極上均質之R U薄膜也。 再者本例中反應氣體係以使用〇2爲例，惟使用H2、 n2〇、〇3、CO及C〇2其中之一種也可以形成了均質 之R U薄膜。 又載體氣體係使用A !氣體來做說明，惟使用112，或 1^2氣體亦可，又查明了在任一組合中，對於載體氣體之反 應氣體之比爲0〜2 5%時爲Ru膜，2 5〜5 0%時爲 Ru/Ru〇2之混合膜，50〜400%或該値以上即可 以形成R u 〇2膜之事實。 (實施例3 ) 使用第7圖說明本發明之第3實施例，第7圖係在本 實施例所製造之半導體裝置中所包含之電介質元件之剖面 圖。 與實施例1同樣地，在對於S i晶圓7 1施予熱氧化 所形成之s 1 0 2層7 4開設了接觸孔，製作s i塞7 2 ’ 接著形成T i N阻檔層7 3之後，做爲下部電極7 5而使 --—— (請先閱讀背面之注意事項再填寫本頁) 裝-----訂- ------！结1 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作杜印製 44990 6 A7 _B7 _ 五、發明說明（16 ) 用R u爲對陰極之濺射法以資成膜之R u膜。濺射氣體使 用氬氣體，成膜壓力爲2Pa ，RF功率定爲1 200W ，獲得了膜厚5 0 0 0 A，接著以接觸孔爲中心加工成爲 台形形狀，由而形成了具有凹凸之下部電極7 5，此立體 構造之縱橫比爲3 . 0。 接著在下部電極7 5上，以MOCVD法，採與實施 例1同樣之方法製作了膜厚3 0 nm之B S T做爲電介質 7 6。接著以N2或A r氣體中施予3 0〜6 0 s e c熱處 理，以資提高結晶性。 在此電介質7 6上形成了上部電極7 7，上部電極 7 7係使用Ru C p2/THF原料之CVD法而以與實施 例1同樣之條件製作了膜厚2 0 nm之R u或R u 〇2或兩 者之混合薄膜來實施。 所獲得之電介質元件之1 V之比電介率ε爲2 8 0非 常優異之電氣特性。 (實施例4 ) . 使用第8圖說明本發明之第4實施例，第8圖係使用 以實施例1所製作之電介質元件之半導體裝置之D R AM 剖面圖。 在P型半導體基板8 1上，以氧化法製作元件分離氧 化膜8 3 a、8 3 b，而藉注入離子而在半導體基板之主 表面上製作了 N型之源極/漏極領域8 0 a、8 0 b。而 在此中間之通道領域上介著膜厚1 2 n m之閘極氧化膜而 u ^1- -ϋ ·ϋ J I n n n n ϋ n (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS>A4規格（210 x 297公釐） -19 - 449906 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（17 ) 形成有膜厚200nm之閘極電極81a、 82b、 82c、 82d。在源極/漏極領域80b上以光蝕法及 乾刻蝕法形成有電氣的連接8 4之埋入位線，而覆罩全體 的彤成有S i 0 2層。 而後以實施例1所示之方法製作了由上部電極及電介 質以及下部電極所成之電介質元件。接著以覆罩上部電極 4 8地形成層間絕緣膜8 8之後，藉化學蝕刻法使之平順 (平坦）化。而在該上面隔著間隔地形成第一序層之鋁配 線，又以覆罩它狀的製作絕緣保護膜8 6，而在該上面形 成了第二序層之鋁配線層8 7。 再者如上述同樣，使用以實施例所製作之電介質元件 也可以製作DRAM。 從實施例1〜4中爲了形成上部電極及下部電極之 Μ 0 C V D法中使用T H F溶媒爲例，惟只要能溶解原料 之材料，就對於溶媒並沒有限定，例如甲苯、***也可以 使用。 再者，在實施例1〜4所說明之上部電極及下部電極 之形成方法乃屬於自液體原料出發之M〇 CVD法，惟採 用從固體原料之昇華法之原料氣體供給法，或藉由液體原 料之沸騰法之原料氣體之供給法也可以獲得同樣之效果。 特別是採用液體搬送氣化有機金屬化學氣相成長法來 形成下部電極及上部電極時，由於可以長時間地安定的供 給有機原料，因此可以形成膜質優良之下部電極及上部電 極，由而可以製造高性能之半導體裝置。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） {請先閱讀背面之注項再填寫本頁) I 裝·！--I I I 訂· I ---ί 線 449906 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（18) (產業上利用之可能性） 依本發明時，可以獲得，隨著高積體化之高縱橫比之 元件構造上，包含有具有優異之階級差被覆性之電介質元 件之半導體裝置也。 圖式之簡單說明 第1圖係本發明之〇2/A r比爲5%時所獲得之R 膜之斷面S E Μ像。 > 第2圖係；3 -二酮錯合物之結晶構造圖。 第3圖係表示由二層之絕緣層所成之底構造之剖面圖 〇 第4圖係含於係本發明所製造之半導體裝置之電介質 元件之一例剖面圖。 第5圖係環戊二烯基錯合物之結晶構造圖。 第6圖係含於依本發明所製造之半導體裝置之電介質 元件之其他例剖面圖。 第7圖係含於依本發明所製造之半導體裝置之電介質 元件之其他例剖面圖。 第8圖係依本發明所製造之D R A Μ組成之剖面圖。 — — — — — — — — — — —— — "1IIIII1 a——— — — — — — {請先闓讀背面之注意事項再填寫本頁) 主要元件對照表 3 1 表面層 3 2 側壁層 4 1 S i晶圓 4 2 S i塞 4 3 阻檔層 4 4 S i〇 本紙張尺度適用中國0家標準（CNS)A4規格（21CU 297公釐） 4 49 90 6 A7 _____B7 五、發明說明（19) 經濟部智慧財產局員工消費合作杜印製 4 5 S i 0 2層 4 6 下部電極 4 7 電 介 質 4 8 上部電極 6 1 s i 晶 圓 6 2 S 1塞 6 3 τ i N 阻檔層 6 4 S i 0 2 層 6 5 絕 緣 層 6 6 絕緣層 6 7 下 部 電 極 6 8 電介體 6 9 上 部 電 極 7 1 S i晶圓_ 7 2 S i 塞 7 3 T i N阻擋層 7 4 S i 0 2層 7 ! 5 下部電極 7 6 電 介 質 7 7 上部電極 8 0 a Ν 型 之 源極/漏極領 域 8 〇b Ν 型 之 源極/漏極領 域 8 0 c Ν 型 之 源極/漏極領 域 8 1 a 閘 極 電 極 8 1 b 閘 極 電 極 8 1 c 閘 極 電 極 8 1 d 閘 極 電 極 8 1 P 型 半 導 體基板 8 2 a 閘 極 電 極 8 2 b 閘 極 電 極 8 2 c 閘 極 電 極 8 2 d 閘 極 電 極 8 3 a 元 件 分 離 膜 8 3 b 元 件 分 離 膜 8 4 電 氣 的 連 接 8 5 電 氣 的 連 接 8 6 絕 緣 保 護 膜 8 7 鋁 質 配 線 層 8 8 層 間 絕 緣 膜 n I ^ I I ^ ^ n n ^ I I >^· I ^ 1· n *1 if-*-re'J4 I IB ^ ^ ^ n If I (請先閱讀背面之注意事項再填寫本！) 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） -22-

Claims (1)

  1. Λ B c D * Λ 49 9〇6 六、申請專利範圍 第88117713號專利申請案 中文申請專利範圍修正本 1----I 1^1 -In J ----- j , ^^^1 n nt— u 〆eJ :---f-""'!··「而："意事項再填寫本頁) 民國90年5月修正 1 . 一種半導體裝置之製造方法，主要乃在具有凹凸 之底基板上，疊層了下部電極，電介質及上部電極而形成 之半導體裝置之製造方法中，其特徵爲， 藉由，做爲其有機金屬原料而使用環戊二烯基錯合體 之有機金屬化學氣相成長法而以1 8 0°C以上2 5 0 °C以 下來形成上述下部電極及上部電極者。 2 .如申請專利範圍第1項所述之半導體裝置之製造 方法，其中做爲反應氣體而使用：〇2、H2、N2〇、〇3 、（：Ο及C〇2其中之一種，而對於載體氣體之反應氣體之 比例爲1 %以上者。 3 . —種半導體裝置之製造方法，主要乃在具有凹凸 之底基板上疊層了下部電極、電介質、及上部電極而成之 半導體裝置之製造方法中*其特徵爲， 4£".部"慧57"^只工消費合作社印製 上述之具有凹凸之底構造乃由，電極原料之附著率小 之表面層及附著率大之側壁層所成之二層構造之絕緣層所 構成，而做爲其有機金屬原料而使用/3 -二酮錯合體之有 機金屬化學氣相成長法，以3 0 0 °C以上5 0 0 °C以下來 形成上述下部電極及上部電極者。 4 ·如申請專利範圍第3項所述之半導體裝置之製造 方法，其中上述之由二層絕緣層所成之底構造係Mg 0/ 3 1〇2或八12〇3/3丄〇2者。 本紙張尺度適用中國國家標準（CNS ') Α4規格（210Χ；!1)·7公螓、 44990 6 Γ8 六、申請專利範圍 5.如申請專利範圍第1項或2、 3、 4項其中之一 項所述之半導體裝置之製造方法中，上述上部電極及下部 電極係Ru、Ru〇2或Ru與Ru02之混合物者。 6 · —種半導體裝置，主要乃備有電介質及對於上述 電介質賦予電壓之電極之半導體裝置中，其特徵爲， 上述電極係立體構造之縱橫比（溝深/溝寬）爲3以 上之構造上所形成之由RU、Ru〇2、或Ru與Ru〇2 之混合物所成之薄膜電極者。 7 . —種半導體裝置之製造方法，主要乃對於具有凹 凸之底構造之表面及側面形成薄膜之方法中，其特徵爲， 上述底構造係疊層了薄膜原料之附著率小之表面層， 及附著率大之側壁層而成之二層構造而成者。 8 . —種半導體裝置之製造方法，主要乃在具有凹凸 之底基板上疊層下部電極、電介質及上部電極而形成之半 導體裝置之製造方法中，其特徵爲， 使用以四氫呋喃、甲苯、己烷或辛烷來溶解含有環戊 二烯基錯合體之有機金屬原料之原料溶液，而藉液體搬送 氣化有機金屬化學氣相成長法來形成上述下部電極及上部 電極者。 9.如申請專利範圔第8項所述之半導體裝置之製造 方法，其中 以1 8 0 °C以上2 5 0 °C以下而形成上述下部電極及 上述上部電極者。 1 0 . —種半導體裝置之製造方法’主要係在具有凹 "先聞讀"-..抑-注意事項再4寫本頁) 訂 ^•-;tr"^B+4:,-w:3:工消費合作社印製 本紙杀尺度適用t國國家標準（CNS > A4規格（2】()X 公釐）-2- 88 Γ8 DS 449906 丨六、申請專利範圍 I凸之底基板上疊層下部電極、電介質及上部電極而形成之 I 半導體裝置之製造方法中，其特徵爲’ -""_項再4:1?本頁) 使用以四氫呋喃、甲苯、己烷或辛烷來溶解含有/5 -二酮錯合物之有機金屬原料之原料溶液’而藉液體搬送氣 丨化有機金屬化學氣相成長法來形成上述下部電極及上部電 極者。 1 1 .如申請專利範圍第1 0項所述之半導體裝置之 製造方法，其中以3 0 0 °C以上5 0 0°c以下來形成上述 下部電極及上述上部電極者。 訂 1 2 .如申請專利範圍第8項或第1 〇項之半導體裝 置之製造方法，其中上述四氫呋喃、上述甲苯、上述己烷 或上述辛烷乃上述有機金屬原料之溶解度爲〇 · 05 mo 1/1以上之溶媒者。 1 3 . —種半導體裝置，主要係疊層下部電極、電介 質及上部電極而形成之半導體裝置中，其特徵爲’ 上述下部電極及上述上部電極之氧氣含有量爲 10 2at%以上lat%以下者。 ，把 慧 η 4 消 費 今 社 印 製 本紙張尺度適用中國國家標準（CNS丨Α4規格（公華
TW088117713A 1998-10-14 1999-10-13 Semiconductor device and method for manufacturing the same TW449906B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29190698 1998-10-14

Publications (1)

Publication Number Publication Date
TW449906B true TW449906B (en) 2001-08-11

Family

ID=17774996

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088117713A TW449906B (en) 1998-10-14 1999-10-13 Semiconductor device and method for manufacturing the same

Country Status (5)

Country Link
US (2) US6821845B1 (zh)
EP (1) EP1130628A4 (zh)
KR (1) KR100403435B1 (zh)
TW (1) TW449906B (zh)
WO (1) WO2000022658A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100423913B1 (ko) 2001-12-28 2004-03-22 삼성전자주식회사 루테늄 함유 박막 형성 방법
US6429127B1 (en) 2000-06-08 2002-08-06 Micron Technology, Inc. Methods for forming rough ruthenium-containing layers and structures/methods using same
US6440495B1 (en) 2000-08-03 2002-08-27 Applied Materials, Inc. Chemical vapor deposition of ruthenium films for metal electrode applications
JP4041396B2 (ja) * 2000-08-11 2008-01-30 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100387264B1 (ko) * 2000-12-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US7192827B2 (en) * 2001-01-05 2007-03-20 Micron Technology, Inc. Methods of forming capacitor structures
JP2002285333A (ja) * 2001-03-26 2002-10-03 Hitachi Ltd 半導体装置の製造方法
JP4672897B2 (ja) * 2001-04-13 2011-04-20 田中貴金属工業株式会社 ビス（シクロペンタジエニル）ルテニウム誘導体の製造方法
US20030036242A1 (en) * 2001-08-16 2003-02-20 Haining Yang Methods of forming metal-comprising materials and capacitor electrodes; and capacitor constructions
WO2003031677A1 (de) * 2001-10-08 2003-04-17 Aixtron Ag Verfahren und vorrichtung zum abscheiden einer vielzahl von schichten auf einem substrat
WO2004008513A1 (ja) * 2002-07-15 2004-01-22 Hitachi Kokusai Electric Inc. 半導体装置の製造方法及び基板処理装置
JP3894554B2 (ja) 2002-08-07 2007-03-22 松下電器産業株式会社 容量素子及びその製造方法
KR100505674B1 (ko) * 2003-02-26 2005-08-03 삼성전자주식회사 루테늄 박막을 제조하는 방법 및 이를 이용한 ｍｉｍ캐패시터의 제조방법
KR100738068B1 (ko) * 2004-08-20 2007-07-12 삼성전자주식회사 산화 환원 반응을 이용한 귀금속 전극 형성 방법
US7273814B2 (en) * 2005-03-16 2007-09-25 Tokyo Electron Limited Method for forming a ruthenium metal layer on a patterned substrate
US20120295038A1 (en) * 2005-04-29 2012-11-22 Ce Ma Method and apparatus for using solution based precursors for atomic layer deposition
US7514119B2 (en) * 2005-04-29 2009-04-07 Linde, Inc. Method and apparatus for using solution based precursors for atomic layer deposition
JP2010278319A (ja) * 2009-05-29 2010-12-09 Renesas Electronics Corp 半導体装置およびその製造方法
WO2016094639A1 (en) 2014-12-10 2016-06-16 Wisconsin Alumni Research Foundation Mini-intronic plasmid dna vaccines in combination with lag3 blockade

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614555A (en) * 1968-12-23 1971-10-19 Bell Telephone Labor Inc Monolithic integrated circuit structure
US5130172A (en) * 1988-10-21 1992-07-14 The Regents Of The University Of California Low temperature organometallic deposition of metals
US5348894A (en) * 1993-01-27 1994-09-20 Texas Instruments Incorporated Method of forming electrical connections to high dielectric constant materials
JP3224450B2 (ja) * 1993-03-26 2001-10-29 日本酸素株式会社 酸化ルテニウムの成膜方法
US5696384A (en) * 1994-12-27 1997-12-09 Mitsubishi Materials Corporation Composition for formation of electrode pattern
JP3488007B2 (ja) * 1996-03-05 2004-01-19 富士通株式会社 薄膜形成方法、半導体装置及びその製造方法
US5874364A (en) * 1995-03-27 1999-02-23 Fujitsu Limited Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
US5783716A (en) * 1996-06-28 1998-07-21 Advanced Technology Materials, Inc. Platinum source compositions for chemical vapor deposition of platinum
US5629229A (en) * 1995-07-12 1997-05-13 Sharp Kabushiki Kaisha Metalorganic chemical vapor deposition of (Ba1-x Srx)RuO3 /(Ba1-x Srx)TIO3 /(Ba1-x Srx)TiO3 /(Ba1- Srx)RuO3 capacitors for high dielectric materials
JPH0936062A (ja) * 1995-07-18 1997-02-07 Mitsubishi Materials Corp Ｐｔ合金電極形成用組成物、Ｐｔ合金電極及びＰｔ合金電極パターン
JP3611640B2 (ja) * 1995-08-10 2005-01-19 同和鉱業株式会社 第８族元素類の成膜法およびこれに使用する原料化合物
JP3676004B2 (ja) * 1996-11-28 2005-07-27 富士通株式会社 酸化ルテニウム膜の形成方法および半導体装置の製造方法
JPH10195656A (ja) 1996-12-27 1998-07-28 Matsushita Electric Ind Co Ltd 酸化物薄膜の製造方法およびそれに用いる製造装置
JPH10261772A (ja) * 1997-01-14 1998-09-29 Mitsubishi Electric Corp 半導体記憶装置及びその製造方法
JP3466851B2 (ja) * 1997-01-20 2003-11-17 株式会社東芝 半導体装置及びその製造方法
US5973351A (en) * 1997-01-22 1999-10-26 International Business Machines Corporation Semiconductor device with high dielectric constant insulator material
KR100230418B1 (ko) * 1997-04-17 1999-11-15 윤종용 백금족 금속층 형성방법 및 이를 이용한 커패시터 제조방법
JP3371328B2 (ja) * 1997-07-17 2003-01-27 株式会社高純度化学研究所 ビス（アルキルシクロペンタジエニル）ルテニウム錯 体の製造方法およびそれを用いたルテニウム含有薄膜 の製造方法
JP3334605B2 (ja) * 1998-05-07 2002-10-15 三菱電機株式会社 電極形成用ｃｖｄ原料、およびそれを用いて形成されたキャパシタ用電極、配線膜
US6358810B1 (en) * 1998-07-28 2002-03-19 Applied Materials, Inc. Method for superior step coverage and interface control for high K dielectric capacitors and related electrodes
US6165864A (en) * 1998-07-28 2000-12-26 Siemens Aktiengesellschaft Tapered electrode for stacked capacitors
JP3976462B2 (ja) * 2000-01-26 2007-09-19 エルピーダメモリ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20040214392A1 (en) 2004-10-28
KR100403435B1 (ko) 2003-10-30
KR20010080149A (ko) 2001-08-22
EP1130628A4 (en) 2007-07-04
WO2000022658A1 (fr) 2000-04-20
US7071053B2 (en) 2006-07-04
EP1130628A1 (en) 2001-09-05
US6821845B1 (en) 2004-11-23

Similar Documents

Publication Publication Date Title
TW449906B (en) Semiconductor device and method for manufacturing the same
US6319832B1 (en) Methods of making semiconductor devices
US5874364A (en) Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
US5206787A (en) Capacitor and method of fabricating same
TW436957B (en) Ruthenium silicide diffusion barrier layers and methods of forming same
TW535179B (en) Electronic device with electrode and its manufacture
US6773981B1 (en) Methods of forming capacitors
US20010050391A1 (en) Cvd source material for forming an electrode, and electrode and wiring film for capacitor formed therefrom
TW459383B (en) Semiconductor device and method of manufacturing same
TW522552B (en) Method of manufacturing capacitor in semiconductor devices
US6239459B1 (en) Capacitors, methods of forming capacitors and integrated circuitry
JP3323607B2 (ja) 半導体記憶装置の製造方法
JPH05251258A (ja) 薄膜コンデンサとその製造方法
TW462106B (en) Method of manufacturing a capacitor in a semiconductor device
TW501270B (en) Semiconductor device and its manufacturing method
US6271077B1 (en) Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same
JPH09326368A (ja) 半導体素子の金属配線構造およびその形成方法
TW588436B (en) Method to prevent oxygen out-diffusion from BSTO containing micro-electronic device
JP2007329286A (ja) 半導体装置、およびその製造方法
KR100316021B1 (ko) 텅스텐 질화막 전극을 갖는 캐패시터 형성방법
An et al. Atomic layer deposition (ALD) of Ru thin film on Ta 2 O 5/Si substrate using RuO 4 precursor and H 2 gas
KR100533991B1 (ko) 반도체 장치의 고유전체 캐패시터 제조방법
KR100646923B1 (ko) 반도체 소자의 커패시터 제조 방법
JPH0974075A (ja) 半導体装置およびその製造方法
KR100303678B1 (ko) 높은유전상수와낮은누설전류밀도를가지는비에스티(bst)박막커패시터의형성방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees