TW447100B - Microelectronic structure - Google Patents

Description

447100 A7 _B7_ 五、發明說明（1 ) 發明領域 (請先閱讀背面之注意事項再填寫本頁) 本發明是有關於一種半導體裝置，並且待別是關於用 於電性内連線之一種金屬擴散阻障。 發明背景 通常半導體裝置包括一半導體基板，與在其表面上多 個主動區域，以及在其表面頂上多値金屬層。此等金屬 層彼此由介電層區隔，而此等介電層是由Si02, Si3N4 ，BPSG或是其他合適的材料所製成，並且在此等介電層 上包括多個導電軌（track),或是在此等介電層表面上 所形成的溝槽。這些軌，其與貫穿此等介電層的接觸涧 ，共同界定半導體裝置的内連線（interconnection)結 構。 為了形成此種内連線結構，將-介電層澱積於微電子 基板之上或是金屬層之上，並且然後作非均向性蝕刻以 形成接觸洞（Vias)，其由介電層延伸至金屬層或至基板 。在下一個步驟，此洞被填以一種半導體材料，例如是 錢或多晶矽。最後，將一金屣曆澱積於介電層之頂上， 並且然後形成結構。 經濟部智慧財產局員工消費合作社印製 彤成内連線結構之另外一個方法中，是在形成接觸涧 之後，在介電層中額外地形成溝檣。此等與接觸洞作部 份式接觸的溝槽界定導電軌的位置。較佳是，此等溝槽 輿接觸洞在一個步驟中以一種導電材料完全镇滿。此導 電材料然後被抛光磨回至介電層之頂表面以獲得一平坦 的表面其具有完全镇満的溝槽。此種方法被稱為雙金屬 -3 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 447100 A7 B7 年9月^坧修正/更正/補充 五、發明說明（） 鑛嵌（法）製程。 請 先 閲 讀 背 面 之 注 意 事 項 再. 填: Μ 本 頁 這些用於金屬化的材料主要是鋁鶴與多晶砂。然而， 由於半導讎裝置之結構尺碼被降低至次微米之大小，由 於導電結構之横截面降低，此等接觸洞與導電軌之電阻 增加。為了克服此問題，因而建議使用高導電性材料例 如是銅（C U ):不幸地是，銅傾向於擴·散區半導體基板之 介電.層與主勳區，並旦因此必須完全被一金屬鑛散阻障 所包裹。一種用於此擴散阻障的適當材料例如是鉬（T a ) (US 5, 714,4 1 8; US 5, 528,599以及 US 5,817,572)。 由於鉅對於多種介電材料例如是S i 0 2的附箸間題， 因此建議（EP 0 751 566 A2)在鉅輿介電層之間設置一 頟外之氤化鉅（Γ a N )層，因此Γ a N只能以P V D (物理氣相澱 稹法）製程澱積，因而難以獲得一薄膜高度均勻之層， 而其對用於次微米大小之可靠的内連線是非常的重要。 發明總述 本發明描述一種微電子結構，其包括： -一第一層； -一金屬氮化物層其至少部份地覆蓋該第一層， 經濟部智慧財產局員工消費合作社印製 該金屬氪化物層包括由T i N與WN所構成組所選出的一 種材料， -在該金屬氮化物層上之一鉬層， 、 -在該鉅層上之一金屬層。 使用氮化鈦（T i N )或氮化_ ( W 1〇而不使用氮化鉅作為 一種替層，而可以獲得一非常薄且均勻之層。更有佳者 ··· 4 一 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 447100 A7 _B7__ 五、發明說明（3 ) ，此外，TiN與WN作為胆止銅（Cu)擴散之擴散阻障。較 佳的是，T i K或W N以一種高度均勻C V D (化學氣相澱積法） 製程而澱積。 本發明更提供一微電子結構，其包括： -一第一層，其至少部份地覆蓋一具有導電區的第二層； -該第一層具有一上與一下表面，此上表面具有溝槽形 成於其中，溝槽中的某一些具有洞孔延伸至該下表面 ，以暴露該第二層之導電區； -一以CVD法所澱積的金屬氮化物層，其包括由TiN與Ο 所構成之組所選出的一種材料，其將該第一層的溝槽 與洞孔完全隔離； -在該金屬氮化物層上之一鉬層； -在該鉅層上之一金屬層，其中該等溝槽與洞孔在本質 上是由該金屬層填滿。 本發明更提供一種方法，以形成一撤電子結構，其包 括一第一層，此方法笆括以下步驟： -均勻地澱積一金屬氮化物層在該第一層之上，此金屬 氮化物層包括一種材料，其由TiN與WN所構成的組中選 出； -在該金屬氤化物層上澱積一鉅（Ta)層； -在該钽層上澱積一金屬層。 _式之簡單説明 本發明之這些與其他的恃點，目的與優點在當有鑒於 於以下本發明詳細說明，並當其與圖式一同閲讓時而成 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） <請先閲讀背面之注意事項再填寫本頁) ο裝--------訂---------線ο. 經濟部智慧財產局員工消費合作社印製 A7 B7 447100 年孑月?^修正/更正/:½充 五、發明說明（） 為更加明顯，其中： 第1圔 顯示一微電子結構，其具有一第一靥，該層 具有形成一體之溝槽與接觸洞。 第2圔 顯示於澱積一黏附層後之微電子結構，一鉅 層，以及一催化靥。 第3圖 顯示在澱積一金屬層後之撤電子結構。 第4圖 顯示在拋光步驟後之微電子結構。 第5圖 顯示使用本發明之方法所澱積之鉅層之阻抗。 較佳實施例之詳細説明 •茌此描述一種方法，以形成一微電子結構，其具有銅 之繞線（導電軌）。 請參考第1圖，其顯示一典型的徹電子結構，其具有 第一層5 ,其至少部份地覆籃一第二層10。此第一層5 ，其通常被認知為層之間的電介質（I L D )，是由S i 0 2， B P S G (硼磷酸矽玻璃），T E 0 S (四乙基矽院0 S i 3 N 4或其 他合適之介電材料所製成，具有一相當低的介電常數。 其亦為較佳對於層5使用上逑材料之組合。更有佳者， 在S —値較佳實施例中，層5是由多層所構成，其包活 在一厚的矽氧化物層下之一薄的砂氮化物層。如果第2 層1 〇亦作用如一 I LD (層間電介質），則其較佳是由與第 一層5相同的材料所構成。在那情況中，此第二層1 0具 有導電軌1 5於其表面上整合地形成為一體，其代表導電 區2 0。 在另外一個較佳實施例中，第二層1 0代表一半導體基 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------1!^^ --------訂 -- ------IM (請先閱讀背面之注意事項再填寫本頁) 1 _ 經濟部智慧財產局員工消費合作社印製 447100 Α7 Β7 五、發明說明（5) (請先閱讀背面之注意事項再填寫本頁) 板1 〇 ^例如是單晶矽，其具有在主動區2 ϋ彫式中的導電 區2 0 這些區域藉由將半導體基板1 0作適當的摻雜而形 成。 在第二層10或半導體基板10上澱積第一層5之後，至 少在第一層5中蝕刻入一洞孔25。這是藉由使用一蝕刻 遮罩，例如是一微影可結構光阻，以及一蝕刻介質諸如 C F 4， C H F 3與氬而達成。然後藉由另外的一個蝕刻步 驟使用一第二蝕刻遮罩在第一層5的上表面35中形成溝 槽3 G。在此蝕刻中必須小心，勿將未被蝕刻遮罩遮住的 區域中之第一層5完全去除。這可以藉由使用一位於第 一層5中的蝕刻中止層或未成熟地終止蝕刻製程而達成 。提供具有溝槽或接觸洞的介電層的其他之可能則敘逑 於US 5 ,726, 100與US 5, 162 ,254之中，其在此介紹作為 參考。 此所造成的結構如第1圖中所示，此洞或此等洞2 5， 由第1層5的上表面35延伸至下表面40,而溝槽30只形 成於上表面35之上。 經濟部智慧財產局員工消費合作社印製 現在請參考第2圖，其顯示在澱積若干層後之微電子 結構^在第一步驟中，此微電子結構被導入一合適的室 中以實施一去除氣體步驟。此預處理是在大約3 5 0 °C執 行，並且作為一清除步驟以去除所吸收的污染^作為一 進一步的清除步驟較佳是施加一氬濺鍍製程於不同室中 以去除，例如，原來的氧化物。其次，此預先清潔的微 電子結構被轉送入一 CVD室以澱積-金屬氮化物層45， -7 -本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 447100 A7 B7 五、發明說明（） 例如是一 CO-TiN層β此TiN靥由化學氣相澱積法而澱積 ，其使用：TDEAT(肆-二乙基胺基鈦）初级粒子，而在溫度 大約24(rC-4Q[TC的範圍中，較佳是在大約360°C製成。 此所産生的T i N (氮化鈦）層具有大約5〜3 0奈米（n m)的厚 度，較佳是10奈米的厚度。 然後，此具有被澱積之TiN層45的微電子結構被轉送 至一室，其能夠實施離子化物理氣相澱稹（土 - 此 室被保護在大約2 5 (TC的溫度。而在以下的在T i N層4 5上 以濺鍍方式濺積-鉋層5 0 ,是較佳在2 0 D °C與3 0 D °C之間 的溫度，較佳是在2 5 0 °C實施。在澱積之後，此鉅層5 0 是大約10〜50奈米（nm)，較佳是4D奈米（11111)厚。 在一個進一步的澱積步驟中，在大約25°C的一掴另外 的I - P V D室中，在T a (鉅）層5 0上澱積一所諝的催化層5 5 (大約150奈米厚此催化層55主要是由銅所構成。因 為此層是在低溫澱積，它具有非常良好的結晶結構，逭 對於銅的進一步的澱積是很重要。 較佳是所有的澱積步驟在一個糸統中賁施，其包括至 少一 CVD室與兩値I-PVD室由適當的裝置連接以載蓮此被 處理的微電子結構從一室至另一室而不必中斷其真空狀 態。如果此種糸統不可得，則必須在澱積鉅層與催化層 之前，實施額外的去除氣體與預先清洗的步驟〇 在使用由CVD製程所踺積的TiN層50時，提供一高度均 勻的黏附層，其顯示將第一層5之上表面35,洞孔25之 底部70，以及溝槽30與洞孔25之側壁60與65，各自作均 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公釐） ί請先閱讀背面之注意事項再填寫本頁} 〉裝—!--訂---------線 經濟部智慧財產局員工消費合作社印製 ^ 447 10 0 A7 B7 五、發明說明（） (請先閱讀背面之注意事項再填寫本頁) 勻的覆蓋。此種澱積的T i N層之另一値優點是介於T i N與 Ta之間之低的接觸電阻。因為CVD法所澱積之TiN使能形 成較佳阿法（（alpha)階段（phase)的鉅，其被認為對於 澱積銅（EP 0 751 566 A2)是一個重要的先決條件。 此，由使用本發明而形成的雙層糸統，包括C V D - T i N 層與T 3層，其兩者的材料，作為金屬擴散胆障。更有佳 者，CVD-TU具有非常好的結晶，部份非晶的結構，其 允許非常均勻的覆蓋良好的結構（例如低至G . 2微米，以 及m下之洞），並且其支撐鉅之階段的脬成。 如果是使用氮化鎢（WN)而不是T i N，別可得到類似的 結果 〇 現在請參考第3圖，其顯示以電鍍（electro platuip) 方式澱積銅作為金屬層75後之微電子結構。除了銅之外 ，亦可使用鋁或銅合金。在此澱積之中，洞孔25與溝槽 30主要是以銅填入。最後，此金屬層25,包括TiN層45 與鉅層5 Q較佳是以化學機械抛光回蝕。其所得之結構顯 示於第4圖中。此被蝕回的銅75，其埋入於溝槽30與接 觸洞25，作為導電軌而有低電阻，以及對於第二層10之 導電區20有良好的電接觸。 經濟部智慧財產局員工消費合作社印製 此為重要必須注意必須藉由T i N屨4 5與鉅層5 0 ,将銅 75與第一層5完全分隔，以防止銅與電介層的任何接觸。 電阻的測量顯示，由化學氣相澱積法所澱積之在T i N 層45上所成長的鉬層50呈現，阿法（alpha)階段。此結 果可以藉由測量鉅量5 0的電阻補瀹實。如同在第5圖中 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 447100 A7 _B7__ 五、發明說明（8 ) 所示，其所測之電阻是敘述在Sze所著之"Physics of Semiconductor Devices" 1981, John Wiley & Sons, (請先閱讀背面之注意事項再填寫本頁) 2 d edition pp.31-32之中而未超過8Q/sq,此為鉋 之alpha階段之特性。第5圔更掲示在鉅澱積之前將CVD-TiN回蝕，並不會導致鉬層電阻之重大改變。此所敘逑 之測量的實施是使用位於一 4 Q奈米（n m )厚鉅層之下的1 0 奈米（n m )厚的C V D - T i N層，其澱積於大約3 4 D °C與6 0托耳 (torn)中。此兩層之步驟覆蓋是非常高。 號之 說明 5… …第 —* 層 10., …第 二 層 15.. …導 電 軌 2 0·. 電 區 2 5.. …洞 3 0.. …溝 槽 3 5,, …± 表 面 4 0.. …下 表 面 4 5.. …T i Ν層 5 0.. …ii 層 5 5.. …j崔 化 層 6 0.. …側 壁 6 5.. …側 壁 7 0.. …ig 部 75.....金屬層 經濟部智慧財產局員工消費合作社印製 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

1. 447100 A8 B8 C8 D8 六、申請專利範圍 1 . 一種微電子結構，其特擻為其包括： -一第一層； (請先閱讀背面之注音？事項再填寫本頁) -一金屬氮化物層其至少部份覆蓋該第一層，該金屬 氮化物層包括一種材料，其中T i N與W N所構成的組 中選出； -一鉬層在該金屬氮化物層之上；以及 -一金屬層在該鉋層之上。 2. 如申請專利範圍第1項之微電子結構，其中該金屬氮 化物層是CVD澱積金屬氮化物層。 3. 如申請專利範圍第1項之微電子結構，其中該金屬層 是由該金屬氮化物層與該鉅層將其與第一層完全分離。 4-如申請專利範圍第1項之微電子結構，其中該金屬氮 化物層是5〜3ϋ奈米（ηιη)厚。 5 .如申請專利範圍第1項之微電子結構，其中該鉅層是 大約1G〜50奈米（nm)厚。 6.如申請專利範圍第1項之微電子結構，其中該金屬層 包栝一種材料是由銅（C u ),鋁（A 1 ),或銅合金所構成 的組中選出。 7 .如申請專利範圍第1項之微電子結構，其中該第一層 經濟部智慧財產局員工消費合作社印製 具有一上表面而溝槽形成於其中，該等溝槽由該金屬 氤化物層與該鉅層隔開，並旦在基本上由該金屬層填 入。 8 .如申請專利範圍第1項之微電子結搆，其中一具有導 電區之第二層是至少部份被該第一層所覆蓋，此第一 -1 1 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 447100 A8 B8 C8 D8 六、申請專利範圍 層具有一上表面與下表面，以及洞孔，從該上表面延 伸至下表面，以暴露該第二層之導電區，此等洞在基 本上是以該金屬層填入。 9 . 一種微電子結構，其特戬為其具有： -一第一層，其至少部份覆蓋具有導電區的第二層； -該第一層具有一上表面與下表面，此上表面有溝槽 形成於其中，一些溝槽具有洞孔延伸至該下表面， 以暴露該第二層之導電區； -一 CVD澱積金屬氮化物層，其包含一種金靥其由TiN 與WN所構成的組中選出，其將該第一層的該等溝槽 與該等洞孔分隔； -一鉅層在該金屬氮化物層之上； -一金屬層在該靼層之上，而該等溝槽與該等洞孔在 基板上是回該金屬層填入。 10.如申請專利範圍第9項之微電子結構，其中該金屬 氮化物層是大約5-3D奈米（nm)厚。 1 1 .如申請專利範圍第9項之微電子結構，其中該鉬層 是大約1ϋ·*5β奈米（nm)厚。 12. 如申請專利範圍第9項之微電子結構，其中該金屬 層钽括一種材料是從由銅（C u ),鋁（A 1 )或銅合金所構 成的組中選出。 13. —種形成具有一第一層之微電子結構之方法，其特徵 為此方法具有以下步驟： -在該第一層上均勻地澱積一金屬氮化物層，此金屬 -1 2 -‘ (請先閱讀背面之注意事項再填寫本頁) 政 tr· -線. 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4蜆格（210 X 297公釐） 447100 A8 B8 C8 D8 申請專利範圍 氮化糨層包括一種材料，其由T i N與W N所構成的組 物積 化澱 氪上 .- 屬瘤 出金鉅 選該該 中在在 第 圍 範 利 專 請 申 如 物 化 氤 屬 金 該 中 其 法 一。方 積層:?0 0 0, 上金3B 層 is 約 大 是 層 奈 ο 3 厚 )/ ra Π 物 化 氮 屬 金 該 中 其 法 方 之 〇 項積 13澱 第 P 圍00 範T 利40 專W * J 申 α是 ·ίί層 約 大 在 是 層0 該 中 其 法 方 之 項 3 第 * 圍積 範澱 利 C 專 ο 請？ 串 如 ο ο 2 約 大 是 層 鉬 該 中 其 法 方 之 項 3 第。 圍厚 範幻 π- Π 禾 ( 專米 請奈 φ δ 如 ο (請先閱讀背面之注音項再填窝本頁) —裝 lfflia\ 訂-- -線_ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）