TW413927B - Bias circuit of semiconductor integrated circuit - Google Patents

Description

413927

五、發明說明u) 發明背景 1. 發明範圍 ， 本發明係有關於半導體積體電路，而更明確而言，係關 於接收一外部電位之偏壓電路，以產生一預定的偏壓電 流。 2. 相關技藝之說明 在接收一外部電位以產生一預定偏壓電流的半導體積體 電路之偏壓電路中，其具有諸如一 M 0S電晶體的内部電路 操作是受到來自偏壓電路的偏壓電流輸出的控制。特別 是，該偏壓電路必須供應預定的偏壓電流’而不管外部電（ 位、溫度、及半導體處理的變化。 同時，在高速的半導體記憶積體電路中’當電源關閉狀 態轉換成待命狀態或主動狀態的時候，該偏壓電流必須很 快到達一預定位準，而且在需長時間到達一預定位準的偏 壓電流時，内部電路便會發生故障。 發明概诚 本發明的目的是提供一偏壓電路，其中一固定偏壓電流 能穩定供應，而不管工作電壓、溫度、及半導體處理的變 化，且當半導體積體電絡從電源關閉狀態轉換成待命狀態（ 或主動狀態的時候，偏壓電流會很快到達一預定位準。 因此，若要達成上述的目的，所提供的半導體積體電路 的偏壓電路包含：一第一偏壓電路’用以根據溫度提升而 增加電流；一第二偏壓電路，用以根據溫度提升減少電 流；一電流合計電路，回應該第一偏壓電路的輸出端信號

第7頁 413927 五、發明說明（2) 能鏡射該第一偏壓電路的電流’並回應該第二偏壓電路的 輸出端彳S號能鏡射遠第二偏壓電路的電流，及加辦該等所 鏡射的電流，以藉此輸出該第一偏壓電流；一第二下拉裝 置，回應一啟始脈波可減少該第一偏壓電路的輸出端電2 位準·，一第二下拉裝置，回應該啟始脈波可減少該第二偏 壓電路的輸出端電壓位準·，及一自動脈波產生器，回應該 半導體積體電路的一電源關閉信號而自動產生該啟始脈 波。 根據本發明的偏壓電路係進一步包含：一第一電流反射 器，用以鏡射從該電流合計電路所輪出的該第一偏壓電（ 流；-第二電流反射器’用以鏡射該第一電流反射器的輸 出端電流，以輸出一第二偏壓電流；及一第三下拉裝置， 用以響應該啟始脈波減少該第一電流反射器的輸出端電壓 位準β 根據本發明的偏壓電路，固定偏壓電流能穩定供應，而 不管工作電壓、溫度、及半導體處理的變化，而且該偏壓 電流能很快到達一預定位準。 式之簡單說明 本發明的上述目的及優點藉由較佳具體實施例與附圖的 詳細描述而變得更明顯。 圖1係根據本發明的一具體實施例的偏壓電路之電路 n ;及 圖2係圖1的自動脈波產生器之電路圖。 t佳具體實施例之說明

413927 五、發明說明（3)

本發明現在下文中詳細插述附圖，然而，本發明能以許 多不同的形式具體表達，雨且未限制於在此所發表的該等 具體實施例。理想上，這些具體實施例會提供，所以此揭 露會徹底f完全，而且會完全傳達在在技藝中所熟知技術 的本發明範圍。相同的數字在所有的圖式中係表示相同的 几件°本發明現會在下文中更詳細地描述附圖，其中顯示 本發明的較佳具體實施例。然而，本發明能以許多不同的 形式具體表達’其構成非局制在此所發表的具體實施例。 理想上，這些具體實施例會提供，所以此揭露會徹底及完 全’.而且係完全傳達在技藝中所熟知技術之本發明範圍。（ 圖式中的相同數字表示相同的元件D 請即參考圖1，根據本發明的一具體實施例之偏壓電路 包括一第一偏壓電路1〇、—第二偏壓電路2〇、一電流總和 電路30、一第一下拉裝置6〇、一第二下拉裝置7〇、及一自 動脈波產生器90。該偏壓電路還具有一第一電流反射器 40、一第二電流反射器、及一第三下拉裝置8〇。 該第一偏壓電路1 〇係根據溫度上升而增加電流〖丨，並根 據溫度下降而減少電流〗丨。即是，該電流〖丨與溫度成比 例。該第二偏壓電路2 〇係根據溫度的上升減少電流〖3，並< 根據溫度下降而增加電流丨3。即是，該電流丨3與溫度成反 比。該電流合計電路3〇係隨著該第一偏壓電路1 〇的輸出端 A信號鏡射電流II，並隨著該第二偏壓電路2〇的輸出端b信 號鏡射電流I 3，且該等所鏡射的電流14和I 5會加總，以輸 出該第一偏壓電流Ibiasi。

413927

:第-下拉裝置60係隨著-啟始脈波⑺而降低該第 ，電路10的輸出端A之電壓位準，而該第二下拉裝置偽 :該啟始脈波SP而降低該第二偏壓電路2〇的輸出端 壓位準。 該自動的脈波產生器90係隨著半導體積體電路的電源 閉信號PWRDN而自動產生該啟始脈波（sp)。即是，當邏輯 高值的電源關閉信號PffRDN轉換成邏輯低位準值時，該自 動脈波產生器90便產生該啟始脈波sp。該電源關閉信號 PWRDN在半導體積體電路的電源關閉狀態期間係邏輯高位 準，而且當電源關閉狀態結束時，即當電源關閉狀態轉換（ 成待命狀態或主動狀態時，邏輯高位準信號會轉換成邏輯 低位準。 如上所提，該偏壓電路具有第一電流反射器4〇、第二電 流反射器50、及第三下拉裝置8〇。 該第一電流反射器40係鏡射從電流合計電路3〇所輸出的 該第一偏壓電流Ibiasl ’而該第二電流反射器5〇鏡射第一 電流反射器4 0的輸出端電流1 6 ’以輸出該第二偏壓電流偏 壓Ibias2。該第三下拉裝置80會隨著該啟始脈波SP而降低 該第一電流反射器40的輸出端C之電壓位準。 下文將會描述該等每個元件的結構。 該第一偏壓電路10包括PMOS電晶體1.1和12、NMOS電晶體 13和14、一電阻R1、及二極體D1和D2。一電位VDD係提供 給PMOS電晶體11的源極，而PMOS電晶體11的閘極與汲極關 係彼此相連，而且連接至該第τ.偏壓電路10的輸出端A。

第10頁 413927 五、發明說明（5) 該電位VDD係提供給PMOS電晶體12的源極，而PMOS電晶體 12的閘極係連接至pmos電晶體1 1的問極。該NMOS電晶體13 的沒極係連接至PMOS電晶體11的汲極與閘極。該NMOS電晶 艘1 4的汲極與閘極係共同連接至PM〇s電晶體丨2的汲極。電 阻R1的一接點係連接至NM0S電晶體1 3的源極，而電阻R1的 另一接點係連接至二極體D1的正端。一地電壓(JND係提供 給二極體D1的負端。該二極體D2的正端係連接至NM0S電晶 體14的源極，而該地電壓GND係提供給二極體D2的負端。 該第二偏壓電路20包括一PMOS電晶體21、一NM0S電晶體 22、及一電阻R2。該電位VDD係提供給PMOS電晶體21的源（ 極’而PMOS電晶體21的閘極與沒極係彼此相接，而且連接 至該第二偏壓電路20的輸出端B。該關⑽電晶體22的汲極 係連接至P Μ 0 S電晶體2 1的閘極與没極，而n Μ 〇 S電晶體2 2 的閘極係連接至該第一偏壓電路1〇的NM0S電晶體丨3之閘 極。該電阻R2的一接點係連接至〇03電晶體22的源極，而 —地電壓GND係提供該電阻R2的另一接點。 δ玄電流合sf·電路30包括PMOS電晶體31和32。該電位vdd 係提供給PMOS電晶體31的源極，而PMOS電晶體31的閘極係 連接至該第一偏壓電路1 0的輸出端A。該電位VDD係提供給 PMOS電晶體3 2的源極，而該PMOS電晶體32的閘極係連接< 至該第二偏壓電路20的輸出端B。而且，該pmos電晶體31 的没極及該P Μ 0 S電晶體3 2的沒極係彼此相接，並且連接至 該電流合計電路30的輸出端。 該第一下拉裝置60包括一ΝΜ0§.電晶體61。該NM0S電晶體

第11頁 五 '發明說明（6) 61的汲極係連接至該第一偏壓電路1〇的輸出端A，該啟始 脈波SP係提供給NMOS電晶-體61的閘極，而地電壓GND係提 供給NMOS電晶體61的源極。 該第二下拉裝置70包括一NMOS電晶體71。該NMOS電晶體 71的汲極係連接至該第二偏壓電路2〇的輸出端B，該啟始 脈波SP係提供給NMOS電晶體71的閉極，而該地電壓GND係 提供給NMOS電晶體71的源極= 同時，該第一電流反射器40包括NMOS電晶體41、42、 43、和44。該NMOS電晶體42的汲極與閘極係共同連接至該 電流合計電路30的輸出端’亦即，該等pm〇S電晶體31和32 ( 的波極係共同連接《該NMOS電晶體44的汲極係連接至該 NMOS電晶體42的源極，該NMOS電晶體44的閑極係連接至該 NMOS電晶體42的開極，而該地電壓GNI)係提供給該”⑽電 晶體44的源極。該NMOS電晶體41的汲極係連接至該第—電 流反射器40的輸出端C，而且該NMOS電晶體41的閘極係連 接至該NMOS電晶體42的閘極與没極，該nm〇S電晶體43的沒 極係連接至NMOS電晶體4 1的源極，該NMOS電晶體43的閑極 連接至NMOS電晶體41的問極，而該地電壓GNI)係提供給 NMOS電晶體43的源極。 該第二電流反射器50包括pm〇s電晶體51和52。該電位 < VDD係提供給PM0S電晶體51的源極，該pM〇s電晶體51 極係連接至該第一電流反射器4〇的輸出端c，而該pM〇s電 晶體51的汲極係輸出該第二偏壓電流Ibias2。該電位 係提供給PM0S電晶體52的源極而且該PM〇s電晶體52的閘 413927 五、發明說明（7) 極與汲極係共同連接至該第一電流反射器40的輸出端C。 該第三下拉裝置80包括r NMOS電晶體81。該MMOS電晶體 81的汲極電係連接至該第一電流反射器40的輸出端C，該 啟始脈波SP係提供給NMOS電晶體81的閘極，而該地電壓 GND係提供給NMOS電晶體81的源極。 請即參考圖2，該自動脈波產生器包括一逆向延遲100， 用以於一預定的時間將該電源關閉信號PWRDN逆向及延 遲’及一NOR閘1 1 0，用以將該電源關閉信號與一逆向延遲 1 〇〇的輸出信號做NOR運算，以產生該啟始脈波sP。 該逆向延遲100包括一連續連接奇數的反相器，在此情（ 況是在圖3的三個反相器101、1〇2、和103。該自動脈波產 生器可具有其他的邏輯閘極。 當邏輯高值的電源關閉信號PffRDN轉換成邏輯低值時， 該自動脈波產生器即產生該啟始脈波Sp，該啟始脈波SP具 有符合該逆向延遲1 0 0之延遲時間的正脈波寬度。該電源 關閉信號PWRDN在電源期間半導體積體電路的電源關閉狀 態期間是高值，而且當電源關閉狀態結束時，亦即該電源 關閉轉換成待命狀態或主動狀態時，一邏輯高值的信號即 轉換成邏輯低值》 下文將會參考圖1和2來描述根據本發明的偏壓電路操 作。 該第一偏壓電路10的NM0S電晶體13和14之閘極及該第二 偏壓電路20的NM0S電晶體22之閑極係彼此相接’所以該等 NM0S電晶體13、14、和22的閘择之電壓位準相等。當該等

第13頁 413927 五、發明說明（8) 電阻R1和R2適當受到控制時，以致於該等NM〇s電晶體丨3、 1 4、和22的源極之電壓位-準相等，方程式}如下所示。 VD1 + I1R1 = VD2 ....(方程式 1) ” 在此，VD1表示在二極體^的正端與第一偏壓電路1〇的 負端之間的電壓，VD2表示在二極體D2的正端與第一偏壓 電路10的二極體D2負端之間的電壓，而Π表示通過二極體 D1的電流。 同時’該二極體電流是以方程式2表示。 I = IsEXP(VD/VT) · . ·.(方程式2) 在此，Is表示二極體的飽合電流，VD表示在二極體的正1 端與負端之間的電壓’而VT表示熱電壓。在二極體的正端 與在方程式2的負端之間的電壓VD能以方程式3表示。 VD = VTln(I /Is) _...(方程式 3) 方程式4是從方程式1和3獲得。 乂1'1[1(11/13)+111?卜¥1'111(12/1〇.一.（方程式4) 在此’II表示通過二極體D1的電流，而12表示通過二極 體D 2的電流。例如’當該N Μ 0 S電晶體1 4的長度與n Μ 0 S電晶 體13相同’且該NMOS電晶體14的寬度是8倍於nm〇s電晶體 13的時候’12會變成811。因此，方程式5的η可從方程式（ 4獲得。

Il=(VTIn8)/Rl ·...(方程式5) 在此’該電阻R1 表示一常數，而ντ與KT/q成比例。 在此_，K表示Boltzmann’s 常數，而丁表示溫度。 因此，該第一偏壓電路1 0的電流I 1與溫度T比例。即當

58678.PTD 第14頁 413927 五、發明說明（9) 溫度上升時，該電流I 1增加，且當溫度下降，該電流丨丨便 會減少。 . 而且，該第二偏壓電路20的電流13是以方程式6表示。 I3 = VD2/R2 · . ·.(方程式6) 在此，VD2表示電阻R2的兩端與二極體D2的正端電壓之 間的電壓與負端的電壓相同。因此，方程式7可從方程式3 與6獲得。 I3 = VTln(I2/Is)(l/R2) ____(方程式7) 在此，I s與溫度T成比例，而V T與溫度T成比例。 然而，I s比VT更佔優勢，所以第二偏壓電路2 0的電流I 3 與溫度Τ成比例。即當溫度上升，該電流I 3會減少，而當 溫度下降，該電流I 3會減少。 同時，該電流合計電路30的PMOS電晶體31與該第一偏壓 電路10的PMOS電晶體11係形成一電流反射器。因此，該 PMOS電晶體31會隨著來自PMOS電晶體11的閘極與汲極信號 而鏡射該第一偏壓電路10的電流II，亦即該第一偏壓電路 10的輸出端A，藉此產生鏡射電流14。在此，該第一偏塵 電路1 0的電流11與溫度成比例，所以該鏡射電流I 4與溫度 成tb例。 而且，該電流合計電路3〇的PMOS電晶體32與該第二偏壓 電路2 0的PMOS電晶體21係形成一電流反射器。因此，該 PMOS電晶體32會隨著來自pfcfos電晶體21的閘極與汲極信號 而鏡.射該第二偏壓電路2 0的電流1 3，亦即，該第二偏歷電 路2 0的輸出端B，藉此產生鏡射-電流1 5。在此，該第一偏

58678. FTD 第15頁 413927 五、發明說明（ίο) 壓電路2 0的電流I 3與溫度成比例，·所以鏡射電流1 5與溫度 成比例^ - 該等鏡射電流14和I 5加總計，藉此當作第一偏壓電流 Ibiasl的輸出。因此，當溫度上升，該電流14會增加，而 電流I 5會減少，且當溫度下降，電流I 4會減少，而電流I 5 會增加，所以第一偏壓電流I b i a s 1值會保持不變，而不管 溫度的變化。而且，第一偏壓電流I b i a s 1值是保持不變， 而不管工作電壓VDD與半導體處理的變化。 然後，第一電流反射器4 0鏡射來自第一電流合計電路3 0 所輸出的第一偏壓電流Ibiasl ，而該第二電流反射器50會 鏡射來自第一電流反射器40所輸出的電流1 6。在此，該第 一偏壓電流I b i a s 1值會保持不變，所以該第二偏壓電流 Ibias2值會保持不變，而不管溫度的變化。而且，該第二 偏壓電流Ibias2值會保持不變，而不管工作電壓VDD與半 導體處理的變化。該第一電流反射器4 0及該第二電流反射 器50是典型的電流反射器。 同時，當在電源關閉狀態的半導體積體電路轉變成待命 狀態或主動狀態時，一邏輯高位準值的電源關閉信號 PWRDN會轉換成一邏輯低信號。因此，該自動脈波產生器 90會產生具有一正脈波寬度的啟始脈波SP。第一下拉裝置 60的NMOS電晶體61、第二下拉裝置70的關OS電晶體71、及 第三下拉裝置80的NMOS電晶體81會在啟始脈波SP的正間隔 期間導通。因此，該第一偏壓電路1 0的輸出端A之電壓位 準、第二偏壓電路20的輸出端1電壓位準、及第一電流反

第16頁 413927 五、發明說明（11) 射器40的輪出 結果’在第 之間的電壓增 增加。而且， 其源極之間的 進一步增加。 端C電壓位準會減少。 一偏壓電路10的PMOS電晶體1 1的問極與源極 加’所以通過該PMOS電晶體11的電流進一步 在第二偏壓電路20的PMOS電晶體21的閘極與 電壓增加，所以通過該PMOS電晶體21的電流 因此，由電流合計電路30的PMOS電晶體31和 32所鏡 I b i as 1 而且 源極之 的電流 射的該 如上 能固定 處理的 變成待 一預定 定工作 射的電 很快到 ，在第 間的電 。因此 第二偏 所述， 及穩定 變化， 命狀態 位準。 而使用 流14和15進一步 達一預定位準。 二電流反射器50 壓增加，藉此進 ，由第二電流反 壓電流I b i a s 2很 根據本發明的一 地提供，而不管 而且當電源關閉 或主動狀態的時 因此，該半導體 該偏壓電路。 增加，如此該第一偏壓電流 的PMOS電晶體52的 —步增加通過PMOS 的PMOS電晶 射器50 快到達 偏壓電 工作電 狀態時 候，該 積體電 一預定位準 路，預定的 壓、溫度、 的半導體積 偏壓電流能 路係根據本 閘極與其 電晶體52 ( 體51所鏡 0 偏壓電流 及半導體 體電路轉 彼快到達 發明的穩

Claims (1)

1. 413927 六、申請專利範圍 1. 一種半導體 一第一偏壓 一第二偏壓 一電流合計 號以鏡射該第一 的輸出端信號以 所鏡射之電流， 一第一下拉 壓電路的輸出端 —第二下拉 壓電路的輸出端 2. 如申請專利 一步包含一自動 電源關閉信號而 3. 如申請專利 電路包含： -第一PMOS ;及極與一閘極係 -第二PMOS 閘極係連接至該 積體電 電路， 電路， 電路， 偏壓電 鏡射該 以藉此 裝置， 電壓位 裝置， 電壓位 範圍第 脈波產 自動產 範圍第 路之偏壓電路，二 崎包含： 根據溫度的增+ J曰加而提高電流； 根據溫度的辨4 增加而減少電流； 係回應該第一偏壓電路的輸出端信 路的電流’及回應該第二偏壓電路 第二偏壓電路的電㉟，並加總該等 輸出該第一偏麋電流； 係回應一啟始脈波以減少該第一偏 準；及 係回應該啟始脈波以減少該第二偏 準。 1項之偏壓電路，該偏壓電路係進 生器’係回應該半導體積體電路的 生該啟始脈波。 1項之偏壓電路’其中該第一偏壓 電晶體’其具有提供電位的一源極 共同連接至該輸出端； 電晶體’其具有提供電仇的一源極 第一PMOS電晶體的閘極： 及 —第一 NMOS電晶體’其具有一》及極係連接至該第一 PM〇s電晶體的汲極與閘極，及一閘極係連接至該第二PM0S 電晶體的没極； 一第二NMOS電晶體，其具有.一汲極與一閘極係共同連

   第18頁 ^23927

   接至該第二PMOS電晶體的汲極； —電阻’其具有連接至該第一 NM〇s電晶體源極之—接 一第一二極體，其連接在該電阻的另一接點與一地 壓之間；及 ％ —第二二極體’其連接在該第二NM0S電晶體的該源柄 與該地電壓之間。 “ 4.如申請專利範圍第3項之偏壓電路，其中該第二偏 電路包含： 源極，及 .—第一PM0S電晶體，其具有提供電位的 及極與一閑極係連接至該輸出端； —第一 _S電晶體，其具有—汲極係連接至該第— =電晶體的沒極與閘肖，及一閘極係連接至該第 電路的該第一NM0S電晶體之閉極；及 堅 壓之^電阻，其連接在該第—NM〇s電晶體的源極與該地電 電5路：：請專利範圍第1項之偏壓電$，其中該電流合計 Η掹：第—PM〇S電晶冑’其具有提供電位的-源極，而-甲極係連接至該第一偏壓電路的輸出端；及 極技I第二剛s電晶體，其具有提供電位的—源極，一開 ::連接至該第二偏壓電路的輪出#，及—汲極係連接至 成第一PM0S電晶體的汲極。 6.如申請專利範圍第}項之偏壓電路，其中該第一下拉

   第19頁 4139J37

   ί 含一NM〇S電晶體，其具有一汲極係連接至該第—偏 應地電Ϊ:輸出$ ’ 一間極提供該啟始脈波’&-源極供 裝t申請專利範圍第1項之偏壓電路，其中該第二下杈 偏壓2含一關〇S電晶體，其具有的一汲極係連接至該第二 地電ΐ Ϊ的一輸出端、提供該啟始脈波的—閘極、及供ί 地1：壓的—源極。 题 8 ’如申請專利範圍第丨項之偏壓電路’該偏壓電路 一步包含： ’、硬 計電路所（ 的輸出端 一電流反 一第一電流反射器，用以鏡射來自該電流合 輸出的該第一偏壓電流； .一第二電流反射器，用以該第一電流反射器 電流，以輸出一第二偏壓電流；及 第二下拉裝置’回應該啟始脈波減少該第 射器的輸出端電壓位準。 9. 如申請專利範圍第8項之偏壓電路，該偏壓電路係進 —步包含一自動脈波產生器，係回應該半導體積體電 電源關閉信號而自動產生該啟始脈波。 > 10. 如申請專利範圍第8項之偏壓電路，其中該第— 反射器包含： 〜 一第一NMOS電晶體，其具有一汲極與一閘極，其係 接至該電流合計電路的—輸出端， 厂第二NMOS電晶體，其具有一汲極係連接至該第— NMOS電晶體的源極，一問極係連接至該第—NM〇s電晶體的

   58678.FTD 第20頁 — 413927 六、申請專利範圍 閘極與汲極，及供應地電 一第三NMOS電晶體， 端’及一閘極係連接至該 及 —第四NMOS電晶體， NMOS電晶體的源極，一閘 閘極’及一源極供應地電 11 ·如申請專利範圍第8 反射器包含： 一第一PMOS電晶體， 極與一閣極係連接至該第 —第二PMOS電晶體， 極係連接至該第一PMOS電 出該第二偏壓電流。 1 2.如申請專利範圍第8 裝置包含一NMOS電晶體， 流反射器的一輸出端，一 一源極供應地電壓。 汲 壓的一源極； 唭具有一汲極係連接至—輸 第一 NMOS電晶體的閘極與沒極· 其具有一没極係連接至該第三 極係連接至該第三NMOS電晶體的 壓。 項之偏壓電路，其中該第二電流 其具有提供電位的一源極， 一電流反射器的一輸出端；及 其具有提供電位的一源極，一 j：及 晶體的没極與閘極，及一閉極輸 項之偏壓電路，其中該第三下拉 其具有一汲極係連接至該第一電 閘極供應該啟始脈波一閘極，及

   58678. PTD 第21頁