KR100596978B1 - 온도-비례 전류 제공회로, 온도-반비례 전류 제공회로 및이를 이용한 기준전류 제공회로 - Google Patents

온도-비례 전류 제공회로, 온도-반비례 전류 제공회로 및이를 이용한 기준전류 제공회로 Download PDF

Info

Publication number
KR100596978B1
KR100596978B1 KR1020040093100A KR20040093100A KR100596978B1 KR 100596978 B1 KR100596978 B1 KR 100596978B1 KR 1020040093100 A KR1020040093100 A KR 1020040093100A KR 20040093100 A KR20040093100 A KR 20040093100A KR 100596978 B1 KR100596978 B1 KR 100596978B1
Authority
KR
South Korea
Prior art keywords
transistor
current
gate
drain
nmos transistor
Prior art date
Application number
KR1020040093100A
Other languages
English (en)
Other versions
KR20060053414A (ko
Inventor
짱웨이청
이승훈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040093100A priority Critical patent/KR100596978B1/ko
Priority to US11/225,587 priority patent/US7227401B2/en
Priority to JP2005324173A priority patent/JP4491405B2/ja
Priority to NL1030431A priority patent/NL1030431C2/nl
Priority to TW094140030A priority patent/TWI334518B/zh
Priority to CN2005100488961A priority patent/CN1828471B/zh
Publication of KR20060053414A publication Critical patent/KR20060053414A/ko
Application granted granted Critical
Publication of KR100596978B1 publication Critical patent/KR100596978B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

기준전류 제공회로는 제 1 전류생성부에서 온도가 증가하면 증가하고 온도가 감소하면 감소하는 제 1 서브전류를 생성하고, 온도가 증가하면 감소하고 온도가 감소하면 증가하는 기준전압을 생성한다. 제 2 전류생성부에서는 선형 영역에서 동작하는 모스 트랜지스터 및 기준전압을 이용하여 온도가 증가하면 감소하고 온도가 감소하면 증가하는 제 2 서브전류를 생성한다. 합성부에서 제 1 서브전류 및 제 2 서브전류를 합하여 기준전류로 제공한다. 따라서, 온도나 전압 또는 프로세스 변화의 영향을 적게 받는 기준전류를 제공할 수 있다.

Description

온도-비례 전류 제공회로, 온도-반비례 전류 제공회로 및 이를 이용한 기준전류 제공회로{CIRCUIT FOR PROVIDING POSITIVE TEMPERATURE COEFFICIENT CURRENT, CIRCUIT FOR PROVIDING NEGATIVE TEMPERATURE COEFFICIENT CURRENT AND CURRENT REFERENCE CIRCUIT USING THE SAME}
도 1은 본 발명의 일 실시예에 따른 기준전류 제공회로의 회로도이다.
도 2는 본 발명의 일 실시예에 따른 기준전류 제공회로의 회로도이다.
* 도면의 주요부분에 대한 부호의 설명 *
200 : 온도-비례 전류생성부
210 : 피모스 저전압 캐스코우드 전류미러
220 : 엔모스 저전압 캐스코우드 전류미러
400 : 온도-반비례 전류생성부
410 : 제어전압 제공부
500 : 합성부
520 : 제 1 미러부
530 : 제 2 미러부
540 : 제 3 미러부
본 발명은 기준전류 제공회로에 관한 것으로, 특히 저항소자 없이 구현되고 온도에 독립적인 기준전류를 제공하는 기준전류 제공회로에 관한 것이다.
기준전류 제공회로(current reference circuit)는 외부에서 인가되는 전원을 이용하여 기준전류를 제공하는 회로이다. 이 때, 기준전류 제공회로는 공급되는 전원이나 프로세스 파라미터들 또는 온도 변화에 독립적이어야 한다. 즉, 기준전류 제공회로는 공급되는 전원이나 프로세스 파라미터들 또는 온도의 변화에 불구하고 일정한 기준전류를 제공하여야 한다.
기준전류 제공회로는 아날로그 집적회로에서 매우 중요한 역할을 한다. 예를 들어, 차동증폭기의 바이어스 전류는 기준전류 제공회로에 의하여 공급되며 증폭율이나 회로의 노이즈 특성 등에 크게 영향을 끼친다. 또한, 아날로그/디지털 변환기나 디지털/아날로그 변환기 등에 사용되는 기준전류는 입/출력 범위에 크게 영향을 끼친다.
온도 변화에 불구하고 일정하게 유지되는 기준전류를 제공하기 위해, 기준전류 제공회로는 온도-비례(proportional to absolute temperature; PTAT) 전류 제공회로 및 온도-반비례(inverse proportional to absolute temperature) 전류 제공회 로를 포함하여 온도-비례 전류와 온도-반비례 전류를 합하여 온도에 독립적인 기준전류를 생성한다.
종래 기술에 따른 기준전류 제공회로는 기준전류를 생성하기 위해 저항소자를 사용하였다. 예를 들어, 한국 특허 공개번호 제 2000-0040543호나, McGraw-Hill에서 출판된 Behzad Razavi의 'Design of Analog CMOS Intergrated Circuit'의 11장에는 저항소자를 사용한 기준전류 제공회로가 개시되어 있다.
저항소자는 프로세스 변화나 온도 변화에 따라 그 특성의 변화가 심하기 때문에 기준전류가 전원이나, 프로세스 변화 또는 온도 변화에 따라 변화하여 문제가 된다.
따라서, 저항소자를 사용하지 아니한 기준전류 제공회로가 연구되었으나 저항소자 없이 기준전류 제공회로를 구현하는 것은 매우 어렵고, 구현된 회로가 매우 복잡하여 집적시키기 어렵고 전력 소모가 큰 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 저항소자 없이 전원이나 온도 변화에 불구하고 일정한 전류를 제공하는 기준전류 제공회로를 제공하는 것이다.
본 발명의 다른 목적은 저항소자 없이 양의 온도 계수를 가지는 전류 및 음의 온도 계수를 가지는 전압을 생성하는 온도-비례 전류 제공회로를 제공하는 것이다.
본 발명의 또 다른 목적은 저항소자 없이 선형 영역에서 동작하는 모스 트랜지스터를 이용하여 음의 온도 계수를 가지는 전류를 생성하는 온도-반비례 전류 제공회로를 제공하는 것이다.
상기한 본 발명의 목적을 달성하기 위한 기준전류 제공회로는 제 1 전류생성부에서 온도가 증가하면 증가하고 온도가 감소하면 감소하는 제 1 서브전류를 생성하고, 온도가 증가하면 감소하고 온도가 감소하면 증가하는 기준전압을 생성한다. 제 2 전류생성부는 선형 영역에서 동작하는 모스 트랜지스터를 포함하고, 기준전압을 이용하여 온도가 증가하면 감소하고, 온도가 감소하면 증가하는 제 2 서브전류를 생성한다. 또한, 합성부는 제 1 서브전류 및 제 2 서브전류를 합하여 기준전류를 생성한다.
이 때, 제 1 전류생성부는 저항소자를 사용하지 아니하며, 피모스 저전압 캐스코우드 전류미러(PMOS low-voltage cascode current mirror), 엔모스 저전압 캐스코우드 전류미러(NMOS low-voltage cascode current morror) 및 바이폴라 정션 트랜지스터(bipolar juction transistor; BJT)들을 포함할 수 있다.
이 때, 제 2 전류생성부는 선형 영역에서 동작하는 모스 트랜지스터에 제어전압을 제공하기 위한 제어전압 제공부를 포함할 수 있다.
실시예에 따라, 기준전류 제공회로는 제 1 전류생성부에 제 1 바이어스 전압 및 제 2 바이어스 전압을 제공하는 바이어스 전압 생성부 및 전원인가시에 제 1 전 류생성부가 디제너레이트 바이어스 포인트(degenerate bias point)를 벗어나도록 하는 시동부를 더 포함할 수 있다.
디제너레이트 바이어스 포인트(degenerate bias point)는 전원인가시에 모든 트랜지스터들이 전류를 흘리지 않는 상태를 말한다. 디제너레이트 바이어스 포인트에 대한 자세한 내용 및 그 해결방법에 대해서는 McGraw-Hill에서 출판된 Behzad Razavi의 'Design of Analog CMOS Intergrated Circuit'의 11장에 상세하게 개시되어 있다.
본 발명의 다른 목적을 달성하기 위한 온도-비례 전류 제공회로는 피모스 저전압 캐스코우드 전류미러에서 온도-비례 전류를 복제하여 복제전류를 생성한다. 엔모스 저전압 캐스코우드 전류미러는 게이트가 서로 연결되고 외형비가 서로 다른 엔모스 트랜지스터들을 포함하고, 복제전류를 복제하여 온도-비례 전류를 생성하고, 온도-반비례 전압을 생성한다. 또한 바이폴라 정션 트랜지스터들은 다이오드 연결된 베이스 및 컬렉터가 접지전위에 연결되어 각각 온도-비례 전류 및 복제전류를 흘려준다. 이 때, 바이폴라 정션 트랜지스터들의 에미터는 각각 엔모스 트랜지스터들의 소스에 연결된다.
본 발명의 또 다른 목적을 달성하기 위한 온도-반비례 전류 제공회로는 선형 영역에서 동작하는 제 1 모스 트랜지스터, 제 1 모스 트랜지스터가 선형 영역에서 동작하도록 하기 위한 제어전압을 생성하는 제어전압 제공부 및 외부에서 인가되는 온도-반비례 전압을 제 1 모스 트랜지스터로 제공하여 온도 반비례 전류를 생성하는 제 2 모스 트랜지스터를 포함한다.
이상에서, 온도-비례(Proportional To Absolute Temperature; PTAT)는 반드시 온도에 선형적으로 비례하는 경우만을 나타내는 것은 아니다. 즉, 온도-비례는 온도가 증가하는 경우에는 증가하고, 온도가 감소하는 경우에는 감소하는 모든 경우를 포함하는 것으로 보아야 한다. 마찬가지로, 온도-반비례는 온도가 증가하는 경우에는 감소하고, 온도가 감소하는 경우에는 증가하는 모든 경우를 포함하는 것으로 보아야 한다.
온도 계수(Temperature Coefficient; TC)는 온도 변화에 따른 변화율을 뜻한다. 양의 온도 계수를 가지는 경우는 온도가 증가함에 따라 증가하는 경우를 뜻하고, 음의 온도 계수를 가지는 경우는 온도가 증가함에 따라 감소하는 경우를 뜻한다.
따라서, 온도 변화나 프로세스 변화에 불구하고 일정한 기준 전류를 제공할 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면들을 참조하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 기준 전류 제공회로의 회로도이다.
도 1을 참조하면, 기준 전류 제공회로는 온도-비례 전류생성부(200), 온도-반비례 전류생성부(400) 및 합성부(500)를 포함한다.
온도-비례 전류생성부(200)는 온도가 증가하면 증가하고 온도가 감소하면 감소하는 제 1 서브전류(I1)를 생성하고, 온도가 증가하면 감소하고 온도가 감소하면 증가하는 기준전압(Vgn)을 생성한다.
온도-반비례 전류생성부(400)는 선형 영역에서 동작하는 엔모스 트랜지스터(406)를 포함하며, 기준전압(Vgn)을 이용하여 온도가 증가하면 감소하고, 온도가 감소하면 증가하는 제 2 서브전류(I2)를 생성한다.
합성부(500)는 제 1 서브전류(I1) 및 제 2 서브전류(I2)를 합하여 기준전류(Iref)를 생성한다. 이하, 도 1에 도시된 온도-비례 전류생성부(200), 온도-반비례 전류생성부(400) 및 합성부(500)의 구조 및 동작을 상세히 살펴본다.
온도-비례 전류생성부(200)는 피모스 저전압 캐스코우드 전류미러(PMOS low-voltage cascode current mirror)(210), 엔모스 저전압 캐스코우드 전류미러(NMOS low-voltage cascode current mirror)(220) 및 두 개의 바이폴라 정션 트랜지스터들(209, 210)을 포함한다.
피모스 저전압 캐스코우드 전류미러(210)는 제 1 서브전류(I1)를 복제하여 복제서브전류(I1')를 생성한다.
피모스 저전압 캐스코우드 전류미러(210)는 4개의 피모스 트랜지스터들(205, 206, 207, 208)을 포함한다.
피모스 트랜지스터들(207, 208)은 각각 소스가 전원전압(VDD)에 연결되고, 게이트가 서로 연결된다. 피모스 트랜지스터(206)는 소스가 피모스 트랜지스터(208)의 드레인에 연결되고, 게이트에 제 1 바이어스 전압(Vcasp)이 입력되며, 드레인이 피모스 트랜지스터(208)의 게이트에 연결된다. 피모스 트랜지스터(205)는 소스가 피모스 트랜지스터(207)의 드레인에 연결되고, 게이트에 제 1 바이어스 전압(Vcasp)이 입력된다.
엔모스 저전압 캐스코우드 전류미러(220)는 복제서브전류(I1')를 복제하여 제 1 서브전류(I1)를 생성한다.
엔모스 저전압 캐스코우드 전류미러(220)는 4개의 엔모스 트랜지스터들(201, 202, 203, 204)을 포함한다.
엔모스 트랜지스터(204)의 드레인은 피모스 트랜지스터(206)의 드레인에 연결되고, 게이트에는 제 2 바이어스 전압(Vcasn)이 입력된다. 엔모스 트랜지스터(203)의 드레인은 피모스 트랜지스터(205)의 드레인에 연결되고 게이트에는 제 2 바이어스 전압(Vcasn)이 입력된다. 엔모스 트랜지스터(202)의 드레인은 엔모스 트랜지스터(204)의 소스에 연결되고, 게이트는 엔모스 트랜지스터(203)의 드레인과 연결된다. 엔모스 트랜지스터(201)의 드레인은 엔모스 트랜지스터(203)의 소스에 연결되고, 게이트는 엔모스 트랜지스터(202)의 게이트에 연결된다.
다이오드 연결된 바이폴라 정션 트랜지스터(210)의 베이스 및 컬렉터는 접지전위(GND)에 연결되고, 에미터는 엔모스 트랜지스터(202)의 소스에 연결된다.
다이오드 연결된 바이폴라 졍션 트랜지스터(209)의 베이스 및 컬렉터는 접지전위(GND)에 연결되고, 에미터는 엔모스 트랜지스터(201)의 소스에 연결된다.
이하, 온도-비례 전류생성부(200)가 어떻게 온도가 증가하면 증가하고 온도가 감소하면 감소하는 제 1 서브전류(I1)를 생성하고, 온도가 증가하면 감소하고 온도가 감소하면 증가하는 기준전압(Vgn)을 생성하는지 상술한다.
피모스 트랜지스터(207) 및 피모스 트랜지스터(208)는 동일 쌍(identical pair)이고, 피모스 트랜지스터(205) 및 피모스 트랜지스터(206)는 동일 쌍이다. 따라서, 제 1 서브전류(I1) 및 복제서브전류(I1')는 실질적으로 동일하게 된다.
엔모스 트랜지스터들(201, 202)의 게이트가 서로 연결되어 있으므로, 접지전위(GND)를 기준으로 한 엔모스 트랜지스터(201)의 게이트의 전압과 접지전위(GND)를 기준으로 한 엔모스 트랜지스터(202)의 게이트의 전압은 동일하다. 따라서, 하기 수학식 1과 같이 표현할 수 있다.
Figure 112004052913075-pat00001
상기 수학식 1에서 Vbe1 및 Vbe2는 각각 바이폴라 정션 트랜지스터들(209, 210)의 에미터-베이스 전압이고, Vgs201 및 Vgs202는 각각 엔모스 트랜지스터들(201, 202)의 게이트-소스 전압이다.
바이폴라 정션 트랜지스터의 베이스-에미터 전압은 하기 수학식 2와 같이 나타낼 수 있다.
Figure 112004052913075-pat00002
상기 수학식 2에서 Vbe는 바이폴라 졍선 트랜지스터의 베이스-에미터 전압이고, VT는 열전압(thermal voltage)이고, IC는 컬렉터 전류이고, IS는 바이폴라 정션 트랜지스터의 포화전류(saturation current)이다.
또한 모스 트랜지스터의 게이트-소스 전압은 하기 수학식 3과 같이 나타낼 수 있다.
Figure 112004052913075-pat00003
상기 수학식 3에서 Vgs는 모스 트랜지스터의 게이트-소스 전압이고, ID는 모스 트랜지스터의 드레인 전류이고, un은 전자 이동도(electron mobility)이고, Cox는 게이트 전극과 채널에 의해 형성된 평행판 커패시터의 단위 면적당 커패시턴스이고, W/L은 모스 트랜지스터의 외형비(aspect ratio)이고, Vth는 모스 트랜지스터의 문턱전압(threshold voltage)이다.
바이폴라 정션 트랜지스터의 베이스 전류를 무시하고, 상기 수학식 2 및 수 학식 3을 상기 수학식 1에 적용하면 하기 수학식 4를 얻는다.
Figure 112004052913075-pat00004
상기 수학식 4에서 I1'는 복제서브전류(I1')이고, IS209는 바이폴라 정션 트랜지스터(209)의 포화전류이고, (W/L)201은 엔모스 트랜지스터(201)의 외형비이고, Vth201은 엔모스 트랜지스터(201)의 문턱전압이다. 또한, I1은 제 1 서브전류(I1)이고, IS210는 바이폴라 정션 트랜지스터(210)의 포화전류이고, (W/L)202은 엔모스 트랜지스터(202)의 외형비이고, Vth202은 엔모스 트랜지스터(202)의 문턱전압이다. 수학식 표현에서의 이와 같은 표현은 이후의 모든 수학식에 적용된다.
바디 효과(body effect)를 무시하면, Vth201 = Vth202로 놓을 수 있고 제 1 서브전류(I1)는 복제서브전류(I1')와 같으므로 하기 수학식 5를 얻는다.
Figure 112004052913075-pat00005
상기 수학식 5를 제 1 서브전류(I1)에 대하여 다시 쓰면 하기 수학식 6을 얻는다.
Figure 112004052913075-pat00006
상기 수학식 6은 VT를 kT/q(k는 볼쯔만 상수, T는 절대온도, q는 전자의 전하량)로 표시한 것이다. 상기한 기호들은 이후의 수학식에서도 동일하게 사용된다.
상기 수학식 6에서 IS210/IS209는 m으로 표시하였고, (W/L)201/(W/L)202 는 n으로 표시하였다. 이 m 및 n은 모두 1보다 큰 실수이다. 예를 들어, m은 7 이고 n은 2 일 수 있다.
도 1에 도시된 바이폴라 정션 트랜지스터(210)는 바이폴라 정션 트랜지스터(209)보다 m배의 포화전류를 갖는 하나의 트랜지스터로 구현될 수도 있으나, m이 자연수인 경우라면 바이폴라 정션 트랜지스터(209) m개를 병렬 연결하는 방식으로 구현할 수도 있다.
모스 트랜지스터를 이용한 회로에서 unCox은 T-1.5에 비례한다. 따라서, 상기 수학식 6에서 제 1 서브전류(I1)는 T0.5에 비례하고, -55°C ~ 125°C와 같은 관심있는 온도영역에서 제 1 서브전류(I1)는 거의 온도에 선형적으로 비례하는 것으로 볼 수 있다.
이하, 온도-비례 전류생성부(200)가 온도가 증가하면 감소하고 온도가 감소하면 증가하는 기준전압을 제공하는 동작을 설명한다.
이 때, 온도-비례는 온도가 증가함에 따라 증가하고 온도가 감소함에 따라 감소하는 모든 경우를 포함한다.
접지전위(GND)를 기준으로 한 엔모스 트랜지스터(201)의 게이트 전압(Vgn)은 하기 수학식 7과 같이 표현될 수 있다.
Figure 112004052913075-pat00007
상기 수학식 7에서 Vth는 엔모스 트랜지스터(201)의 문턱전압이다.
상기 수학식 2에서 좌/우변을 온도 T에 대하여 편미분하면, 하기 수학식 8을 얻을 수 있다.
Figure 112004052913075-pat00008
바이폴라 정션 트랜지스터의 베이스 전류를 무시하면 IC209는 제 1 서브전류(I1)와 실질적으로 같다고 볼 수 있고, 상술한 바와 같이 제 1 서브전류(I1)는 T0.5에 비례하므로 IC209를 하기 수학식 9와 같이 표현할 수 있다.
Figure 112004052913075-pat00009
상기 수학식 9에서 c는 비례상수이고, T는 온도를 나타낸다.
또한, Is209는 하기 수학식 10과 같이 나타낼 수 있다.
Figure 112004052913075-pat00010
상기 수학식 10에서 b는 비례상수이고, Eg는 밴드갭 에너지(bandgap energy)를 나타낸다. 밴드갭 에너지 Eg는 1.12eV정도로 알려져 있다. k와 T는 상술한 바와 같다.
상기 수학식 9 및 상기 수학식 10을 참조하면 하기 수학식 11 내지 수학식 14가 도출된다.
Figure 112004052913075-pat00011
Figure 112004052913075-pat00012
Figure 112004052913075-pat00013
Figure 112004052913075-pat00014
상기 수학식 11 내지 수학식 14를 상기 수학식 8에 적용하면, 하기 수학식 15를 얻을 수 있다.
Figure 112004052913075-pat00015
예를 들어, Vbe1 = 0.8V, VT = 26mV, Eg/q = 1.12V, T = 300K에서 상기 수학식 15를 통하여 -1.2mV/°C 정도의 온도계수(temperature coefficient; TC)를 얻을 수 있다.
온도가 증가함에 따라 모스 트랜지스터의 문턱전압이 감소한다. 따라서, 상기 수학식 7에서 Vth도 음의 온도 계수를 가진다. 예를 들어, Vth는 -2.5mV/°C 정도의 온도계수를 가진다.
비록, 상기 수학식 7의 우변에서 세 번째 텀(term)은 온도에 비례하나 관심있는 온도범위에서 첫 번째 텀과 두 번째 텀에 비하여 상대적으로 그 영향이 적다. 예를 들어, 상기 수학식 7의 우변에서 세 번째 텀은 0.4mV/°C 정도의 온도 계수를 가진다. 그러므로, 상기 수학식 7의 우변은 온도가 증가하면 감소하고, 온도가 감소하면 증가한다. 결국, 기준전압(Vgn)은 온도가 증가하면 감소하고, 온도가 감소하면 증가한다. 특히, -55°C ~ 125°C와 같은 관심있는 온도영역에서 기준전압(Vgn)은 온도 증가에 따라 거의 선형적으로 감소한다.
온도-반비례 전류생성부(400)는 제어전압 제공부(410), 두 개의 엔모스 트랜지스터들(405, 406) 및 피모스 트랜지스터(407)를 포함한다.
제어전압 제공부(410)는 엔모스 트랜지스터(406)가 선형 영역에서 동작하도록 하는 제어전압(Vg406)을 제공한다.
제어전압 제공부(410)는 피모스 트랜지스터들(401, 402) 및 엔모스 트랜지스터들(403, 404)을 포함한다.
피모스 트랜지스터(401)의 소스는 전원전압(VDD)에 연결되고, 게이트는 피모스 트랜지스터(207)의 게이트에 연결된다. 피모스 트랜지스터(402)의 소스는 피모스 트랜지스터(401)의 드레인에 연결되고, 게이트는 피모스 트랜지스터(205)의 게이트에 연결된다. 다이오드 연결된 엔모스 트랜지스터(403)의 드레인 및 게이트는 피모스 트랜지스터(402)의 드레인에 연결된다. 다이오드 연결된 엔모스 트랜지스터(404)의 드레인 및 게이트는 엔모스 트랜지스터(403)의 소스에 연결되고, 소스는 접지전위(GND)에 연결된다.
엔모스 트랜지스터(406)는 선형 영역에서 동작하여 저항소자의 역할을 한다. 엔모스 트랜지스터(406)의 소스는 접지전위(GND)에 연결되고, 게이트에는 엔모스 트랜지스터(403)의 게이트로부터 제어전압을 입력받는다. 따라서, 엔모스 트랜지스터(406)는 선형 영역에서 동작하도록 바이어스된다.
엔모스 트랜지스터(405)는 게이트에 온도-비례 전류생성부(200)에서 생성된 기준전압(Vgn)을 입력받아 선형 영역에서 동작하는 엔모스 트랜지스터(406)로 제공함으로써 온도가 증가하면 감소하고, 온도가 감소하면 증가하는 제 2 서브전류(I2)를 생성한다.
엔모스 트랜지스터(405)의 소스는 엔모스 트랜지스터(406)의 드레인에 연결되고, 게이트는 엔모스 트랜지스터(201)의 게이트에 연결된다.
다이오드 연결된 피모스 트랜지스터(407)의 드레인 및 게이트는 엔모스 트랜지스터(405)의 드레인에 연결되고, 소스는 전원전압(VDD)에 연결된다.
이하, 온도-반비례 전류생성부(400)가 어떻게 온도가 증가하면 감소하고 온도가 감소하면 증가하는 제 2 서브전류(I2)를 생성하는지 상술한다.
이 때, 온도-반비례는 온도가 증가함에 따라 감소하고 온도가 감소함에 따라 증가하는 모든 경우를 포함한다.
엔모스 트랜지스터(406)의 드레인 전류는 하기 수학식 16과 같이 표시된다.
Figure 112004052913075-pat00016
상기 수학식 16에서 I2는 엔모스 트랜지스터(406)의 드레인 전류이며 이 전류가 제 2 서브전류(I2)가 된다. 또한, gm405는 엔모스 트랜지스터(405)의 트랜스컨덕턴스(transconductance)이고, rds406은 선형 영역에서 동작하는 엔모스 트랜지스터(406)의 등가저항이다. 상기 수학식 16에서의 근사화(approximation)는 rds406이 1/gm405보다 훨씬 크다고 가정한 것이다. 실제로, 엔모스 트랜지스터의 트랜스컨덕턴스는 매우 큰 값이며 엔모스 트랜지스터(406)의 외형비(aspect ratio)를 작게 하여 rds406을 크게 할 수 있어 상기 수학식 16과 같이 근사화를 할 수 있다.
엔모스 트랜지스터(406)의 등가저항은 하기 수학식 17과 같이 나타낼 수 있다.
Figure 112004052913075-pat00017
상기 수학식 17에서 Vg406은 도 1에 도시된 제어전압(Vg406)이다.
이 때, 제어전압(Vg406)은 하기 수학식 18과 같이 나타낼 수 있다.
Figure 112004052913075-pat00018
엔모스 트랜지스터(403)의 바디 효과(body effect)를 무시하고, 상기 수학식 18을 상기 수학식 17에 적용시키면 하기 수학식 19를 얻을 수 있다.
Figure 112004052913075-pat00019
상기 수학식 19의 우변에서 대괄호 안의 첫 번째 텀은 온도가 증가함에 따라 증가하고, 두 번째 텀은 온도가 증가함에 따라 감소한다. 반대로 상기 수학식 19의 우변에서 대괄호 안의 첫 번째 텀은 온도가 감소함에 따라 감소하고, 두 번째 텀은 온도가 감소함에 따라 증가한다. 따라서, 피모스 트랜지스터(401) 및 엔모스 트랜 지스터들(403, 404, 406) 등의 외형비를 조절하여 온도 변화에 불구하고 저항값이 일정하게 유지되도록 할 수 있다. 특히, 제어전압(Vg406)을 발생시키기 위해 두 개의 엔모스 트랜지스터들(403, 404)을 사용하는 것이 중요하며, 이 중 하나의 엔모스 트랜지스터가 생략될 경우, 상기 수학식 18의 결과에 있어서 우변의 두 번째 텀이 2Vth에서 Vth로 변경되며, 결과적으로 상기 수학식 19의 결과에 있어서 우변의 두 번째 텀이 제거되게 된다. 이러한 경우, rds406은 온도의 변화에 따라 저항값이 변화하게 된다.
온도-비례 전류 생성부(200)에서 생성된 기준전압(Vgn)은 온도가 증가하면 감소하고 온도가 감소하면 증가하므로 상기 수학식 16의 근사화에 의하여 제 2 서브전류는 온도가 증가하면 감소하고 온도가 감소하면 증가하게 된다.
합성부(500)는 제 1 미러부(520), 제 2 미러부(530) 및 제 3 미러부(540)를 포함한다.
제 1 미러부(520)는 제 1 서브전류(I1)를 복제한다. 제 1 미러부(520)는 온도-비례 전류생성부(200)의 피모스 트랜지스터들(206, 208)과 저전압 캐스코우드 전류미러를 형성하는 피모스 트랜지스터들(508, 509)을 포함한다. 피모스 트랜지스터(508)의 소스는 전원전압(VDD)에 연결되고, 게이트는 피모스 트랜지스터(208)의 게이트에 연결된다. 피모스 트랜지스터(509)의 소스는 피모스 트랜지스터(508)의 드레인에 연결되고, 게이트는 피모스 트랜지스터(206)의 게이트에 연결된다.
제 2 미러부(530)는 제 2 서브전류(I2)를 복제한다. 제 2 미러부(530)는 온도-반비례 전류생성부(400)의 피모스 트랜지스터(407)와 전류미러를 형성하는 피모스 트랜지스터(510)를 포함한다. 피모스 트랜지스터(510)의 소스는 전원전압(VDD)에 연결되고, 게이트는 피모스 트랜지스터(407)의 게이트에 연결되고, 드레인은 피모스 트랜지스터(509)의 드레인에 연결된다.
제 3 미러부(540)는 피모스 트랜지스터(509)의 드레인 전류 및 피모스 트랜지스터(510)의 드레인 전류를 합한 전류를 복제하여 기준전류(Ibias)를 생성한다.
제 3 미러부(540)는 전류미러를 형성하는 두 개의 엔모스 트랜지스터들(511, 512)을 포함한다. 다이오드 연결된 엔모스 트랜지스터(511)의 드레인 및 게이트는 피모스 트랜지스터(510)의 드레인 및 피모스 트랜지스터(509)의 드레인에 연결된다. 엔모스 트랜지스터(511)의 소스는 접지전위(GND)에 연결된다. 엔모스 트랜지스터(512)의 소스는 접지전위(GND)에 연결되고, 게이트는 엔모스 트랜지스터(511)의 게이트에 연결되며, 드레인에서 기준전류(Ibias)를 생성한다.
기준전류(Ibias)는 하기 수학식 20과 같이 나타낼 수 있다.
Figure 112004052913075-pat00020
상기 수학식 20에서 Ibias는 기준전류(Ibias)이고, I1은 제 1 서브전류(I1)이고, I2는 제 2 서브전류(I2)이다. 상기 수학식 20에서 온도가 증가하면 제 1 서브전 류(I1)는 증가하고, 제 2 서브전류(I2)는 감소한다. 또한, 온도가 감소하면 제 1 서브전류(I1)는 감소하고, 제 2 서브전류(I2)는 증가한다. 따라서, 트랜지스터들의 외형비를 적절히 조절하여 기준전류(Ibias)가 일정하게 유지되도록 할 수 있다. 또한, 엔모스 트랜지스터(511) 및 엔모스 트랜지스터(512)의 외형비를 조절하여 기준전류(Ibias)의 크기를 조절할 수 있다.
도 2는 본 발명의 일 실시예에 따른 기준전류 제공회로의 회로도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 기준전류 제공회로는 온도-비례 전류생성부(200), 온도-반비례 전류생성부(400), 합성부(500), 바이어스 전압 생성부(300) 및 시동부(100)를 포함한다.
도 2에 도시된 온도-비례 전류생성부(200), 온도-반비례 전류생성부(400) 및 합성부(500)는 도 1에 도시된 그것과 동일하며 동일한 도면부호로 표시하였음을 밝혀둔다.
이하, 바이어스 전압 생성부(300) 및 시동부(100)에 대하여 상술한다.
바이어스 전압 생성부(300)는 온도-비례 전류생성부(200)로 제 1 바이어스 전압(Vcasp) 및 제 2 바이어스 전압(Vcasn)을 제공한다.
바이어스 전압 생성부(300)는 제 1 전압생성부(320) 및 제 2 전압생성부(330)를 포함한다. 제 1 전압생성부(320)는 온도-비례 전류생성부(200)의 피모스 캐스코우드 전류미러(210)로 제 1 바이어스 전압(Vcasp)을 제공한다. 제 2 전압생성부(330)는 온도-비례전류생성부(200)의 엔모스 캐스코우드 전류미러(220)로 제 2 바이어스 전압(Vcasn)을 제공한다.
제 1 전압생성부(320)는 피모스 트랜지스터들(307, 311, 312, 313) 및 엔모스 트랜지스터들(308, 309, 310)을 포함한다.
피모스 트랜지스터(307)의 소스는 전원전압(VDD)에 연결되고, 게이트는 피모스 트랜지스터(207)의 게이트에 연결된다. 다이오드 연결된 엔모스 트랜지스터(308)의 드레인 및 게이트는 피모스 트랜지스터(307)의 드레인에 연결되고, 엔모스 트랜지스터(308)의 소스는 접지전위(GND)에 연결된다. 엔모스 트랜지스터(309)의 게이트는 엔모스 트랜지스터(308)의 게이트에 연결되고, 소스는 접지전위(GND)에 연결된다. 피모스 트랜지스터(311)의 소스는 전원전압(VDD)에 연결되고, 다이오드 연결된 드레인 및 게이트는 엔모스 트랜지스터(309)의 드레인에 연결된다. 피모스 트랜지스터(312)의 소스는 전원전압(VDD)에 연결되고, 게이트는 피모스 트랜지스터(311)의 게이트에 연결된다. 피모스 트랜지스터(313)의 소스는 피모스 트랜지스터(312)의 드레인에 연결되고, 다이오드 연결된 게이트 및 드레인은 피모스 트랜지스터(205)의 게이트에 연결된다. 이 때, 다이오드 연결된 피모스 트랜지스터(313)의 게이트 및 드레인에서 제 1 바이어스 전압(Vcasp)이 생성된다. 엔모스 트랜지스터(310)의 드레인은 피모스 트랜지스터(313)의 드레인에 연결되고, 게이트는 엔모스 트랜지스터(309)의 게이트에 연결되며, 소스는 접지전위(GND)에 연결된다.
제 2 전압생성부(330)는 피모스 트랜지스터들(301, 302), 엔모스 트랜지스터들(303, 304, 305) 및 바이폴라 정션 트랜지스터(306)를 포함한다.
피모스 트랜지스터들(301, 302)의 소스는 전원전압(VDD)에 연결되고, 게이트 는 피모스 트랜지스터(207)의 게이트에 각각 연결된다. 엔모스 트랜지스터(303)의 다이오드 연결된 드레인 및 게이트는 피모스 트랜지스터(302)의 드레인 및 엔모스 트랜지스터(203)의 게이트에 연결된다. 이 때, 다이오드 연결된 엔모스 트랜지스터(303)의 게이트 및 드레인에서 제 2 바이어스 전압(Vcasn)이 생성된다. 엔모스 트랜지스터(305)의 다이오드 연결된 드레인 및 게이트는 피모스 트랜지스터(301)의 드레인에 연결된다. 엔모스 트랜지스터(304)의 드레인은 엔모스 트랜지스터(303)의 소스에 연결되고, 게이트는 엔모스 트랜지스터(305)의 게이트에 연결되며, 소스는 엔모스 트랜지스터(305)의 소스에 연결된다. 바이폴라 정션 트랜지스터(306)의 다이오드 연결된 베이스 및 컬렉터는 접지전위(GND)에 연결되고, 에미터는 엔모스 트랜지스터(304)의 소스에 연결된다.
이하, 제 2 전압생성부(330)가 어떻게 제 2 바이어스 전압(Vcasn)을 생성하는지 살펴본다.
제 2 전압생성부(330)에서 제 2 바이어스 전압(Vcasn)은 바이폴라 정션 트랜지스터(306)의 에미터-베이스 전압, 엔모스 트랜지스터(304)의 드레인-소스 전압 및 엔모스 트랜지스터(303)의 게이트-소스 전압의 합으로 나타낼 수 있다. 따라서, 하기 수학식 21이 도출된다.
Figure 112004052913075-pat00021
바이폴라 정션 트랜지스터(306)의 에미터-베이스 전압(Vbe3)을 적절한 값으 로 만들기 위해 피모스 트랜지스터(301) 및 피모스 트랜지스터(302)에 흐르는 전류의 합은 피모스 트랜지스터(207)에 흐르는 전류의 p배가 되어야 한다. 이 때, p는 바이폴라 정션 트랜지스터(306)의 포화전류를 바이폴라 정션 트랜지스터(209)의 포화전류로 나눈 값으로, 1을 포함하는 양의 실수일 수 있다. 바이폴라 정션 트랜지스터(306)는 바이폴라 정션 트랜지스터(209)보다 m배의 포화전류를 갖는 하나의 트랜지스터로 구현될 수도 있으나, m이 자연수인 경우라면 바이폴라 정션 트랜지스터(209) m개를 병렬 연결하는 방식으로 구현할 수도 있다. 따라서, 하기 수학식 22가 도출된다.
Figure 112004052913075-pat00022
엔모스 트랜지스터(304)의 드레인-소스 전압을 적절한 값으로 만들기 위해서는 하기 수학식 23 및 수학식 24가 만족되도록 할 수 있다.
Figure 112004052913075-pat00023
Figure 112004052913075-pat00024
엔모스 트랜지스터(303)의 게이트-소스 전압을 적절한 값으로 만들기 위해서 하기 수학식 25가 만족되도록 할 수 있다.
Figure 112004052913075-pat00025
다음에, 제 1 전압생성부(320)가 어떻게 제 1 바이어스 전압(Vcasp)을 생성하는지 살펴본다.
제 1 전압생성부(320)에서 제 1 바이어스 전압(Vcasp)은 전원전압(VDD)에서 피모스 트랜지스터(312)의 소스-드레인 전압 및 피모스 트랜지스터(313)의 소스-게이트 전압을 뺀 전압으로 나타낼 수 있다. 따라서, 하기 수학식 26이 도출된다.
Figure 112004052913075-pat00026
상기 수학식 26에서 Vds312는 피모스 트랜지스터(312)의 드레인-소스 전압으로 음의 값을 가진다. 또한, Vgs313은 피모스 트랜지스터(313)의 게이트-소스 전압으로 음의 값을 가진다.
피모스 트랜지스터(312)의 드레인-소스 전압 및 피모스 트랜지스터(313)의 게이트-소스 전압을 적절한 값으로 만들기 위해 하기 수학식 27 및 수학식 28이 만족되도록 할 수 있다.
Figure 112004052913075-pat00027
Figure 112004052913075-pat00028
따라서, 트랜지스터들의 외형비를 조절하여 적절한 제 1 바이어스 전압(Vcasp) 및 제 2 바이어스 전압(Vcasn)을 생성할 수 있다.
시동부(100)는 전원인가시에 온도-비례 전류 생성부(200)가 디제너레이트 바이어스 포인트(degenerate bias point)에서 벗어나도록 한다. 디제너레이트 바이어스 포인트(degenerate bias point)는 전원인가시에 모든 트랜지스터들이 전류를 흘리지 않는 상태를 말한다.
시동부(100)는 피모스 트랜지스터들(101, 102) 및 엔모스 트랜지스터들(103, 104, 105, 106)을 포함하는 스타트-업(start-up) 회로이다.
피모스 트랜지스터(101)의 소스는 전원전압(VDD)에 연결되고, 게이트는 접지전위(GND)에 연결된다. 피모스 트랜지스터(102)의 소스는 피모스 트랜지스터(101)의 드레인에 연결되고, 게이트는 접지전위(GND)에 연결된다. 엔모스 트랜지스터(105)의 드레인은 피모스 트랜지스터(102)의 드레인에 연결되고, 게이트는 엔모스 트랜지스터(204)의 게이트에 연결된다. 엔모스 트랜지스터(106)의 드레인은 엔모스 트랜지스터(105)의 소스에 연결되고, 게이트는 엔모스 트랜지스터(202)의 게이트에 연결되며, 소스는 접지전위(GND)에 연결된다. 엔모스 트랜지스터(103)의 드레인은 피모스 트랜지스터(208)의 게이트에 연결되고, 게이트는 엔모스 트랜지스터(105)의 드레인에 연결되고, 소스는 접지전위(GND)에 연결된다. 엔모스 트랜지스터(104)의 드레인은 피모스 트랜지스터(206)의 게이트에 연결되고, 게이트는 엔모스 트랜지스터(105)의 드레인에 연결되며, 소스는 접지전위(GND)에 연결된다.
전원인가초기에, 엔모스 트랜지스터들(202, 204)이 전류를 흘리지 않으면 엔모스 트랜지스터들(105, 106)도 전류를 흘리지 않는다. 또한, 피모스 트랜지스터들(101, 102)도 전류를 흘리지 않는다. 따라서, 엔모스 트랜지스터(105)의 드레인 노드의 전압(Vst)은 엔모스 트랜지스터들(103, 104)을 온 시킬만큼 높은 전압이 된다. 그러므로, 피모스 트랜지스터(208)의 게이트 전압(Vgp) 및 피모스 트랜지스터(206)의 게이트 전압인 제 1 바이어스 전압(Vcasp)은 모두 접지전위(GND)에 가까운 값으로 된다. 따라서, 피모스 트랜지스터들(206, 208)이 온 되어 엔모스 트랜지스터들(202, 204)로 전류를 흘려주게 되고 결과적으로 엔모스 트랜지스터(204)의 게이트 전압인 제 2 바이어스 전압(Vcasn) 및 엔모스 트랜지스터(202)의 게이트 전압(Vgn)이 상승하게 된다. 엔모스 트랜지스터들(201, 202, 203, 204)이 온 되면 엔모스 트랜지스터들(105, 106)도 온 된다.
피모스 트랜지스터들(101, 102)의 외형비(W/L)를 작은 값으로 하여 피모스 트랜지스터들(101, 102)이 온 되었을 경우에 엔모스 트랜지스터(105)의 드레인 노드의 전압(Vst)이 엔모스 트랜지스터들(103, 104)의 문턱전압보다 낮게 되도록 할 수 있다. 따라서, 엔모스 트랜지스터들(201, 202, 203, 204)이 전류를 흘리게 되면 엔모스 트랜지스터들(103, 104)이 오프되게 되고, 결과적으로 기준전류 제공회로의 트랜지스터들이 적절한 바이어스 포인트를 찾은 이후에 시동부(100)가 기준전류 제공회로의 동작에 영향을 끼치지 않게 된다.
도 1 및 도 2에 도시된 실시예를 통하여 본 발명의 기술사상을 설명하였으나, 본 발명의 기술사상은 도 1 및 도 2에 도시된 실시예에 한하는 것으로 볼 수 없다. 예를 들어, 도 1 및 도 2를 통하여 설명한 실시예에서 선형 영역에서 동작하는 트랜지스터는 엔모스 트랜지스터를 이용하였으나 피모스 트랜지스터를 선형 영역에서 동작시켜서 본 발명의 기술사상을 구현할 수도 있다. 또한, 도 2에 도시된 바이어스 전압 생성부(300) 및 시동부(100)는 온도-비례 전류생성부(200)에 적절한 바이어스 전압을 제공하고, 전원인가시에 적절한 바이어스 포인트를 찾을 수 있도록 하는 한 다양한 방법에 의하여 구현될 수 있는 것이다.
상술한 바와 같이, 본 발명의 전류 제공회로는 저항소자를 사용하지 아니하여 프로세스, 온도 또는 전원의 변화의 영향이 적은 기준전류를 제공할 수 있다. 특히, 저전압 캐스코우드 전류미러를 이용하여 전원의 변화에 강한 특성을 가진다. 또한, 선형 영역에서 동작하는 모스 트랜지스터가 저항소자의 역할을 하게 하여 온도 변화의 영향이 적은 저항값을 얻을 수 있어 효과적으로 기준전류를 제공할 수 있다. 또한, 저항소자를 이용하지 않고도 종래 기술에 비하여 적은 수의 트랜지스 터를 사용하여 기준전류 제공회로를 구현함으로써 칩 사이즈를 줄이고 전력 소모를 줄일 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (21)

  1. 온도가 증가하면 증가하고 온도가 감소하면 감소하는 제 1 서브전류를 생성하고, 온도가 증가하면 감소하고 온도가 감소하면 증가하는 기준전압을 생성하는 제 1 전류생성부;
    모스 트랜지스터를 포함하며, 상기 모스 트랜지스터가 상기 제 1 서브 전류를 바탕으로 선형 영역에서 동작하도록 구성되고, 상기 기준전압을 바탕으로 온도가 증가하면 감소하고, 온도가 감소하면 증가하는 제 2 서브전류가 상기 모스 트랜지스터를 통해 흐르도록 구성된 제 2 전류생성부; 및
    상기 제 1 서브전류 및 제 2 서브전류를 합하여 기준전류를 생성하는 합성부를 포함하는 것을 특징으로 하는 기준전류 제공회로.
  2. 제 1 항에 있어서,
    상기 제 1 전류생성부는
    상기 제 1 서브전류를 복제하여 복제서브전류를 생성하는 피모스 저전압 캐스코우드 전류미러;
    상기 복제서브전류를 복제하여 상기 제 1 서브전류를 생성하는 엔모스 저전압 캐스코우드 전류미러; 및
    각각 다이오드 연결되어 상기 제 1 서브전류 및 복제서브전류를 흘려주는 제 1 바이폴라 정션 트랜지스터 및 제 2 바이폴라 정션 트랜지스터를 포함하는 것을 특징으로 하는 기준전류 제공회로.
  3. 제 2 항에 있어서,
    상기 모스 트랜지스터는 제 1 엔모스 트랜지스터이고,
    상기 제 2 전류생성부는
    상기 제 1 서브 전류를 전압으로 변환하여 제어 전압을 생성하고, 상기 제어 전압을 상기 제 1 엔모스 트랜지스터의 게이트에 인가하는 제어전압 제공부; 및
    게이트에서 상기 기준전압을 입력받고. 소스는 상기 제1 엔모스 트랜지스터의 드레인과 연결된 제 2 엔모스 트랜지스터를 더 포함하는 것을 특징으로 하는 기준전류 제공회로.
  4. 제 3 항에 있어서, 상기 합성부는
    상기 제 1 서브전류를 복제하기 위한 제 1 미러부;
    상기 제 2 서브전류를 복제하기 위한 제 2 미러부; 및
    상기 제 1 미러부가 복제한 전류 및 제 2 미러부가 복제한 전류를 합한 전류를 복제하여 기준전류를 생성하는 제 3 미러부를 포함하는 것을 특징으로 하는 기준전류 제공회로.
  5. 제 4 항에 있어서,
    상기 피모스 저전압 캐스코우드 전류미러는
    각각 소스가 전원전압에 연결되고 게이트가 서로 연결되는 제 2 피모스 트랜지스터 및 제 3 피모스 트랜지스터;
    소스가 상기 제 2 피모스 트랜지스터의 드레인에 연결되고, 게이트에 제 1 바이어스 전압이 입력되며, 드레인이 상기 제 2 피모스 트랜지스터의 게이트에 연결되는 제 4 피모스 트랜지스터; 및
    소스가 상기 제 3 피모스 트랜지스터의 드레인에 연결되고, 게이트에 상기 제 1 바이어스 전압이 입력되는 제 5 피모스 트랜지스터를 포함하고,
    상기 제 2 피모스 트랜지스터 및 상기 제 3 피모스 트랜지스터는 동일 쌍이고, 상기 제 4 피모스 트랜지스터 및 상기 제 5 피모스 트랜지스터는 동일 쌍인 것을 특징으로 하는 기준전류 제공회로.
  6. 제 5 항에 있어서,
    상기 엔모스 저전압 캐스코우드 전류미러는
    드레인이 상기 제 4 피모스 트랜지스터의 드레인에 연결되고, 게이트에 제 2 바이어스 전압이 입력되는 제 3 엔모스 트랜지스터;
    드레인이 상기 제 5 피모스 트랜지스터의 드레인에 연결되고, 게이트에 상기 제 2 바이어스 전압이 입력되는 제 4 엔모스 트랜지스터;
    드레인이 상기 제 3 엔모스 트랜지스터의 소스에 연결되고, 소스가 상기 제 1 바이폴라 정션 트랜지스터의 에미터에 연결되는 제 5 엔모스 트랜지스터; 및
    드레인이 상기 제 4 엔모스 트랜지스터의 소스에 연결되고, 게이트가 상기 제 5 엔모스 트랜지스터의 게이트 및 상기 제 4 엔모스 트랜지스터의 드레인에 연 결되며, 소스가 상기 제 2 바이폴라 정션 트랜지스터의 에미터에 연결되는 제 6 엔모스 트랜지스터를 포함하고,
    상기 제 6 엔모스 트랜지스터의 외형비는 상기 제 5 엔모스 트랜지스터의 외형비의 n배(n은 1보다 큰 실수)이고,
    각각 다이오드 연결된 상기 제 1 및 제 2 바이폴라 정션 트랜지스터의 베이스 및 컬렉터는 접지전위에 연결되고, 상기 제 1 바이폴라 정션 트랜지스터의 포화전류는 상기 제 2 바이폴라 정션 트랜지스터의 포화전류의 m배(m은 1보다 큰 실수)인 것을 특징으로 하는 기준전류 제공회로.
  7. 제 6 항에 있어서,
    상기 제 2 전류생성부는
    다이오드 연결된 드레인 및 게이트가 상기 제 2 엔모스 트랜지스터의 드레인에 연결되고, 소스가 상기 전원전압에 연결되는 제 1 피모스 트랜지스터를 더 포함하는 것을 특징으로 하는 기준전류 제공회로.
  8. 제 7 항에 있어서,
    상기 제어전압 제공부는
    소스가 상기 전원전압에 연결되고, 게이트가 상기 제 3 피모스 트랜지스터의 게이트에 연결되는 제 6 피모스 트랜지스터;
    소스가 상기 제 6 피모스 트랜지스터의 드레인에 연결되고, 게이트에 상기 제 1 바이어스 전압이 입력되는 제 7 피모스 트랜지스터;
    다이오드 연결되어 상기 제 7 피모스 트랜지스터의 드레인에 연결된, 드레인 및 게이트에서 상기 제어전압을 생성하여 상기 제 1 엔모스 트랜지스터의 게이트로 제공하는 제 7 엔모스 트랜지스터; 및
    다이오드 연결된 게이트 및 드레인이 상기 제 7 엔모스 트랜지스터의 소스에 연결되고, 소스가 상기 접지전위에 연결되는 제 8 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 기준전류 제공회로.
  9. 제 8 항에 있어서,
    상기 제 1 미러부는
    상기 제 2 피모스 트랜지스터 및 상기 제 4 피모스 트랜지스터와 저전압 캐스코우드 전류미러를 형성하는 제 8 피모스 트랜지스터 및 제 9 피모스 트랜지스터를 포함하고,
    상기 제 2 미러부는
    상기 제 1 피모스 트랜지스터와 전류미러를 형성하는 제 10 피모스 트랜지스터를 포함하고,
    상기 제 3 미러부는
    전류 미러를 형성하여 상기 제 9 피모스 트랜지스터의 드레인 전류 및 상기 제 10 피모스 트랜지스터의 드레인 전류를 합한 전류를 복제하는 제 9 엔모스 트랜지스터 및 제 10 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 기준전류 제공회로.
  10. 제 9 항에 있어서,
    상기 기준전류 제공회로는
    상기 제 1 전류생성부에 상기 제 1 및 제 2 바이어스 전압을 제공하는 바이어스 전압 생성부; 및
    전원인가시에 상기 제 1 전류생성부가 디제너레이트 바이어스 포인트에서 벗어나도록 하는 시동부를 더 포함하는 것을 특징으로 하는 기준전류 제공회로.
  11. 제 10 항에 있어서,
    상기 바이어스 전압 생성부는
    상기 피모스 저전압 캐스코우드 전류미러에 상기 제 1 바이어스 전압을 제공하기 위한 제 1 전압생성부; 및
    상기 엔모스 저전압 캐스코우드 전류미러에 상기 제 2 바이어스 전압을 제공 하기 위한 제 2 전압생성부를 포함하는 것을 특징으로 하는 기준전류 제공회로.
  12. 제 11 항에 있어서,
    상기 제 1 전압생성부는
    소스가 상기 전원전압에 연결되고, 게이트가 상기 제 3 피모스 트랜지스터의 게이트에 연결되는 제 13 피모스 트랜지스터;
    다이오드 연결된 드레인 및 게이트가 상기 제 13 피모스 트랜지스터의 드레인에 연결되고, 소스가 상기 접지전위에 연결되는 제 14 엔모스 트랜지스터;
    소스가 상기 접지전위에 연결되고, 게이트가 상기 제 14 엔모스 트랜지스터의 게이트에 연결되는 제 15 엔모스 트랜지스터;
    다이오드 연결된 드레인 및 게이트가 상기 제 15 엔모스 트랜지스터의 드레인에 연결되고, 소스가 상기 전원전압에 연결되는 제 14 피모스 트랜지스터;
    소스가 상기 전원전압에 연결되고, 게이트가 상기 제 14 피모스 트랜지스터의 게이트에 연결되는 제 15 피모스 트랜지스터;
    소스가 상기 제 15 피모스 트랜지스터의 드레인에 연결되고, 다이오드 연결된 드레인 및 게이트가 상기 제 5 피모스 트랜지스터의 게이트에 연결되어 상기 제 1 바이어스 전압을 생성하는 제 16 피모스 트랜지스터; 및
    드레인이 상기 제 16 피모스 트랜지스터의 드레인에 연결되고, 게이트가 상기 제 15 엔모스 트랜지스터의 게이트에 연결되며, 소스가 상기 접지전위에 연결되는 제 16 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 기준전류 제공회로.
  13. 제 12 항에 있어서,
    상기 제 2 전압생성부는
    각각 소스가 상기 전원전압에 연결되고, 게이트가 상기 제 3 피모스 트랜지스터의 게이트에 연결되는 제 11 피모스 트랜지스터 및 제 12 피모스 트랜지스터;
    다이오드 연결된 드레인 및 게이트가 상기 제 12 피모스 트랜지스터의 드레인 및 상기 제 4 엔모스 트랜지스터의 게이트에 연결되어 상기 제 2 바이어스 전압을 생성하는 제 11 엔모스 트랜지스터;
    다이오드 연결된 드레인 및 게이트가 상기 제 11 피모스 트랜지스터의 드레인에 연결되는 제 12 엔모스 트랜지스터;
    드레인이 상기 제 11 엔모스 트랜지스터의 소스에 연결되고, 게이트가 상기 제 12 엔모스 트랜지스터의 게이트에 연결되며, 소스가 상기 제 12 엔모스 트랜지스터의 소스에 연결되는 제 13 엔모스 트랜지스터; 및
    다이오드 연결된 베이스 및 컬렉터가 상기 접지전위에 연결되고, 에미터가 상기 제 13 엔모스 트랜지스터의 소스에 연결되는 제 3 바이폴라 정션 트랜지스터를 포함하는 것을 특징으로 하는 기준전류 제공회로.
  14. 제 13 항에 있어서,
    상기 시동부는
    소스가 상기 전원전압에 연결되고, 게이트가 상기 접지전위에 연결되는 제 17 피모스 트랜지스터;
    소스가 상기 제 17 피모스 트랜지스터의 드레인에 연결되고, 게이트가 상기 접지전위에 연결되는 제 18 피모스 트랜지스터;
    드레인이 상기 제 18 피모스 트랜지스터의 드레인에 연결되고, 게이트가 상기 제 3 엔모스 트랜지스터의 게이트에 연결되는 제 17 엔모스 트랜지스터;
    드레인이 상기 제 17 엔모스 트랜지스터의 소스에 연결되고, 게이트가 상기 제 5 엔모스 트랜지스터의 게이트에 연결되며, 소스가 상기 접지전위에 연결되는 제 18 엔모스 트랜지스터;
    드레인이 상기 제 2 피모스 트랜지스터의 게이트에 연결되고, 게이트가 상기 제 17 엔모스 트랜지스터의 드레인에 연결되며, 소스가 상기 접지전위에 연결되는 제 19 엔모스 트랜지스터; 및
    드레인이 상기 제 4 피모스 트랜지스터의 게이트에 연결되고, 게이트가 상기 제 17 엔모스 트랜지스터의 드레인에 연결되며, 소스가 상기 접지전위에 연결되는 제 20 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 기준전류 제공회로.
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 온도에 비례하는 온도-비례 전류를 전압으로 변환한 제어전압을 생성하는 제어전압 제공부;
    상기 제어 전압을 게이트에 인가받고 선형 영역에서 동작하는 제 1 모스 트랜지스터; 및
    상기 제1 모스 트랜지스터과 직렬로 연결되고, 온도에 반비례하는 온도-반비례 전압을 게이트로부터 인가받아 온도-반비례 전류를 생성하는 제 2 모스 트랜지스터를 포함하는 것을 특징으로 하는 온도-반비례 전류 제공회로.
  20. 제 19 항에 있어서,
    상기 제어전압 제공부는 직렬로 연결된 제 1 및 제 2 다이오드 연결 트랜지스터를 포함하여, 상기 제1 다이오드 연결 트랜지스터의 소스는 접지전위에 연결되고, 상기 제2 다이오드 연결 트랜지스터의 드레인에서 상기 제어전압을 생성하는 것을 특징으로 하는 온도-반비례 전류 제공회로.
  21. 제 20 항에 있어서,
    상기 제 1 모스 트랜지스터는 소스가 상기 접지전위에 연결되고 게이트는 상기 제 2 다이오드 연결 트랜지스터의 드레인에 연결되는 제 1 엔모스 트랜지스터이고,
    상기 제 2 모스 트랜지스터는 소스가 상기 제 1 엔모스 트랜지스터의 드레인에 연결되고, 드레인를 통하여 상기 온도-반비례 전류를 출력하는 제 2 엔모스 트랜지스터인 것을 특징으로 하는 온도-반비례 전류 제공회로.
KR1020040093100A 2004-11-15 2004-11-15 온도-비례 전류 제공회로, 온도-반비례 전류 제공회로 및이를 이용한 기준전류 제공회로 KR100596978B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040093100A KR100596978B1 (ko) 2004-11-15 2004-11-15 온도-비례 전류 제공회로, 온도-반비례 전류 제공회로 및이를 이용한 기준전류 제공회로
US11/225,587 US7227401B2 (en) 2004-11-15 2005-08-31 Resistorless bias current generation circuit
JP2005324173A JP4491405B2 (ja) 2004-11-15 2005-11-08 抵抗素子のないバイアス電流発生回路
NL1030431A NL1030431C2 (nl) 2004-11-15 2005-11-15 Weerstandsloze instelstroomopwekschakeling.
TW094140030A TWI334518B (en) 2004-11-15 2005-11-15 Resistorless bias current generation circuit
CN2005100488961A CN1828471B (zh) 2004-11-15 2005-11-15 无阻式偏流发生电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040093100A KR100596978B1 (ko) 2004-11-15 2004-11-15 온도-비례 전류 제공회로, 온도-반비례 전류 제공회로 및이를 이용한 기준전류 제공회로

Publications (2)

Publication Number Publication Date
KR20060053414A KR20060053414A (ko) 2006-05-22
KR100596978B1 true KR100596978B1 (ko) 2006-07-05

Family

ID=36385651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040093100A KR100596978B1 (ko) 2004-11-15 2004-11-15 온도-비례 전류 제공회로, 온도-반비례 전류 제공회로 및이를 이용한 기준전류 제공회로

Country Status (4)

Country Link
US (1) US7227401B2 (ko)
KR (1) KR100596978B1 (ko)
CN (1) CN1828471B (ko)
TW (1) TWI334518B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994444B2 (en) 2007-05-18 2015-03-31 Samsung Electronics Co., Ltd. Proportional to absolute temperature current generation circuit having higher temperature coefficient, display device including the same, and method thereof

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7439601B2 (en) * 2004-09-14 2008-10-21 Agere Systems Inc. Linear integrated circuit temperature sensor apparatus with adjustable gain and offset
US7667533B1 (en) * 2005-11-16 2010-02-23 Marvell International Ltd. Self biased low noise high PSRR constant GM for VCO
KR100671210B1 (ko) * 2006-02-27 2007-01-19 창원대학교 산학협력단 와이드 스윙을 갖는 캐스코드 전류미러형 스타트-업 회로
US7994848B2 (en) * 2006-03-07 2011-08-09 Cypress Semiconductor Corporation Low power voltage reference circuit
US7449941B2 (en) * 2006-08-25 2008-11-11 Micron Technology, Inc. Master bias current generating circuit with decreased sensitivity to silicon process variation
KR100795013B1 (ko) * 2006-09-13 2008-01-16 주식회사 하이닉스반도체 밴드 갭 레퍼런스 회로와 이를 이용한 온도 정보 출력장치
KR100790476B1 (ko) 2006-12-07 2008-01-03 한국전자통신연구원 저전압 밴드갭 기준전압 발생기
KR100832887B1 (ko) * 2006-12-27 2008-05-28 재단법인서울대학교산학협력재단 Ｃｍｏｓ 소자로만 구성된 온도 보상 기능을 갖춘 기준전류 생성기
US7843254B2 (en) * 2007-10-31 2010-11-30 Texas Instruments Incorporated Methods and apparatus to produce fully isolated NPN-based bandgap reference
US7920015B2 (en) * 2007-10-31 2011-04-05 Texas Instruments Incorporated Methods and apparatus to sense a PTAT reference in a fully isolated NPN-based bandgap reference
ES2339089B1 (es) * 2008-05-27 2011-04-04 Farsens, S.L. Generador de corriente estable.
US20100148857A1 (en) * 2008-12-12 2010-06-17 Ananthasayanam Chellappa Methods and apparatus for low-voltage bias current and bias voltage generation
US7944271B2 (en) * 2009-02-10 2011-05-17 Standard Microsystems Corporation Temperature and supply independent CMOS current source
JP5326648B2 (ja) * 2009-02-24 2013-10-30 富士通株式会社 基準信号発生回路
US9218015B2 (en) 2009-03-31 2015-12-22 Analog Devices, Inc. Method and circuit for low power voltage reference and bias current generator
US8228052B2 (en) 2009-03-31 2012-07-24 Analog Devices, Inc. Method and circuit for low power voltage reference and bias current generator
KR101645449B1 (ko) * 2009-08-19 2016-08-04 삼성전자주식회사 전류 기준 회로
CN101968944B (zh) * 2010-10-14 2013-06-05 西北工业大学 液晶显示驱动芯片工作温度检测电路
US8487660B2 (en) * 2010-10-19 2013-07-16 Aptus Power Semiconductor Temperature-stable CMOS voltage reference circuits
CN103049026B (zh) * 2011-10-12 2014-12-10 上海华虹宏力半导体制造有限公司 一种电流偏置电路
EP2648061B1 (en) * 2012-04-06 2018-01-10 Dialog Semiconductor GmbH Output transistor leakage compensation for ultra low-power LDO regulator
KR20140071176A (ko) * 2012-12-03 2014-06-11 현대자동차주식회사 전류 발생 회로
CN103412610B (zh) * 2013-07-17 2014-11-05 电子科技大学 低功耗无电阻全cmos电压基准电路
US9323275B2 (en) 2013-12-11 2016-04-26 Analog Devices Global Proportional to absolute temperature circuit
CN103713684B (zh) * 2013-12-18 2016-01-20 深圳先进技术研究院 电压基准源电路
CN104460805A (zh) * 2014-12-17 2015-03-25 内蒙古科技大学 低温度系数和低电源电压系数的基准电流源
US9438240B1 (en) * 2015-08-31 2016-09-06 Cypress Semiconductor Corporation Biasing circuit for level shifter with isolation
FR3042066B1 (fr) * 2015-10-01 2017-10-27 Stmicroelectronics Rousset Procede de lissage d'un courant consomme par un circuit integre et dispositif correspondant
US10156862B2 (en) * 2015-12-08 2018-12-18 Dialog Semiconductor (Uk) Limited Output transistor temperature dependency matched leakage current compensation for LDO regulators
CN106227286B (zh) * 2016-08-04 2017-06-30 电子科技大学 一种非带隙无电阻cmos基准源
US10222817B1 (en) 2017-09-29 2019-03-05 Cavium, Llc Method and circuit for low voltage current-mode bandgap
CN106383542B (zh) * 2016-12-19 2017-09-15 成都信息工程大学 一种非带隙无电阻cmos基准源
KR20190029244A (ko) 2017-09-12 2019-03-20 삼성전자주식회사 밴드 갭 기준 전압 생성 회로 및 밴드 갭 기준 전압 생성 시스템
CN108776504A (zh) * 2018-06-27 2018-11-09 重庆湃芯入微科技有限公司 一种特殊偏置结构的带隙基准电压源
TWI707221B (zh) * 2019-11-25 2020-10-11 瑞昱半導體股份有限公司 電流產生電路
FR3104751B1 (fr) 2019-12-12 2021-11-26 St Microelectronics Rousset Procédé de lissage d’un courant consommé par un circuit intégré et dispositif correspondant
CN111916121B (zh) * 2020-07-29 2022-10-14 北京中电华大电子设计有限责任公司 一种读参考电流源
CN114077277B (zh) * 2020-08-19 2023-09-05 圣邦微电子（北京）股份有限公司 稳压电路
FR3113777A1 (fr) 2020-08-25 2022-03-04 Stmicroelectronics (Rousset) Sas Alimentation de circuit électronique
FR3113776A1 (fr) 2020-08-25 2022-03-04 Stmicroelectronics (Rousset) Sas Alimentation de circuit électronique
KR102542290B1 (ko) * 2021-10-06 2023-06-13 한양대학교 에리카산학협력단 영의 온도 계수를 가지는 nA급 기준전류 생성 회로

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183549B1 (ko) * 1996-07-10 1999-04-15 정명식 온도 보상형 정전류원 회로

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2682470B2 (ja) * 1994-10-24 1997-11-26 日本電気株式会社 基準電流回路
JP3039611B2 (ja) * 1995-05-26 2000-05-08 日本電気株式会社 カレントミラー回路
US6107868A (en) * 1998-08-11 2000-08-22 Analog Devices, Inc. Temperature, supply and process-insensitive CMOS reference structures
KR100278663B1 (ko) * 1998-12-18 2001-02-01 윤종용 반도체 집적회로의 바이어스 회로
KR100368982B1 (ko) * 1999-11-30 2003-01-24 주식회사 하이닉스반도체 씨모스 정전류 레퍼런스 회로
FR2842317B1 (fr) * 2002-07-09 2004-10-01 Atmel Nantes Sa Source de tension de reference, capteur de temperature, detecteur de seuil de temperature, puce et systeme correspondant
US6664847B1 (en) * 2002-10-10 2003-12-16 Texas Instruments Incorporated CTAT generator using parasitic PNP device in deep sub-micron CMOS process
US7026860B1 (en) * 2003-05-08 2006-04-11 O2Micro International Limited Compensated self-biasing current generator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0183549B1 (ko) * 1996-07-10 1999-04-15 정명식 온도 보상형 정전류원 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994444B2 (en) 2007-05-18 2015-03-31 Samsung Electronics Co., Ltd. Proportional to absolute temperature current generation circuit having higher temperature coefficient, display device including the same, and method thereof

Also Published As

Publication number Publication date
TW200636415A (en) 2006-10-16
CN1828471A (zh) 2006-09-06
US20060103455A1 (en) 2006-05-18
US7227401B2 (en) 2007-06-05
CN1828471B (zh) 2010-06-23
KR20060053414A (ko) 2006-05-22
TWI334518B (en) 2010-12-11

Similar Documents

Publication Publication Date Title
KR100596978B1 (ko) 온도-비례 전류 제공회로, 온도-반비례 전류 제공회로 및이를 이용한 기준전류 제공회로
JP4817825B2 (ja) 基準電圧発生回路
JP4722502B2 (ja) バンドギャップ回路
US7511568B2 (en) Reference voltage circuit
JP2682470B2 (ja) 基準電流回路
EP1235132B1 (en) Reference current circuit
US7902912B2 (en) Bias current generator
JP5085238B2 (ja) 基準電圧回路
JP2004240943A (ja) バンドギャップ基準回路
JP2006133869A (ja) Ｃｍｏｓカレントミラー回路および基準電流／電圧回路
Olivera et al. Adjustable output CMOS voltage reference design
KR102544302B1 (ko) 밴드갭 레퍼런스 회로
JPH0727425B2 (ja) 電圧発生回路
Hu et al. A novel precision CMOS current reference for IoT systems
CN110989758B (zh) 一种带高阶补偿电路的基准源电路结构
Pavan Systematic development of CMOS fixed-transconductance bias circuits
Dai et al. Threshold voltage based CMOS voltage reference
JP2007095031A (ja) 低電圧用バンドギャップ基準電圧発生回路
JP4394106B2 (ja) 基準電流生成回路
JPH11231955A (ja) 基準電流源回路
JP5382697B2 (ja) 基準回路
JP2007287095A (ja) 基準電圧発生回路
CN107783586B (zh) 一种无双极晶体管的电压基准源电路
JP4491405B2 (ja) 抵抗素子のないバイアス電流発生回路
Chen et al. Design of a CMOS bandgap reference circuit with a wide temperature range, high precision and low temperature coefficient

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090615

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee