經濟部智慧財產局員工消費合作社印製 A7 __B7_ 五、發明說明（1 ) 〔發明所靥技術領域〕 ^ 本發明係有關筒狀存儲结點（storage node)製造過程 中，含有氣相HF處理製程之對準（alUnment)符號，或具 有重叠精度檢査用之重叠記號的半導體装置，及其製造方 法者。 〔習用技術〕 在動態隨機存取記億體（DRAM)等須高積體化之半導體 装置中，記憶胞（memory cell)的微细化為必要之技術， 且在實施元件微细化之同時，亦須確保該電容量，因此， 檢討使堆積（stack)電極之形狀為筒狀（cylinder)或翅狀 (fin),隧道（tunnel)型等3次元構造，以使面積增大之方 法。 茲將具筒狀電容器之DRAM予Μ說明如下： 第9圖為日本專利特開平6-196649號公報所掲示由習 用半導體装置之製造方法形成之構成為DRAM記憶胞之筒狀 電容器剖面圖。 在第9圖中，101為半導體基板，102為沈積於半導體 基板101表面的硼碟砂玻璃（borophoshosilicate glass, 簡稱BPSG)膜，103係於BPSG膜102表面，MCVD法沈積成之 矽氧化膜，由導電膜構成的存儲结點接觸孔（storage node contact)104則貫穿BPSG膜102及矽氧化膜103與形成 於半導體基板101表面領域的不純物領域擋接，再於矽氧化 膜103上方與存脯结點接觸孔104之上部相接，形成為向垂 直方向伸展之茼狀存鼸结點105，更於存儲结點105表面由 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公«〉 1 3 9 7 32 -------------445^ --------訂·--------"5^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A#年//月修正/史正/補充 B7_五、發明説明fe ) 介電趙膜106沈積上轚極107,由存髌结點105,介電體膜 106及上電搔107構成茼狀電容器108。 在形成第9画所示之半導體装置時，係於形成存儲结 點接觴孔104後，將構成存儲结點105茼底部導電物質予Μ 圖案形成（patterning), Μ照相製版圖案形成所須之遮罩 圖案時，則須使用在半導體基板101表面上，Μ對準符號予 Μ對合位置，此外，於半導體基板101上，形成重叠符號， 便Μ檢驗重叠之精確度，亦為獲得良好形狀之半導體裝置 必須條件。 其次，以第10圖說明第9圖所示筒狀電器之製造方法 ，亦以同圖說明習用技術例中同時形成對準符號（alignment mark)之製造方法。 第10圖中，左圖將表示具筒狀電容器之記億胞彤成領 域，右圖係表示具對準符號或重叠符號的符號開口部之符 號形成領域。 如第10(a)圖所示，於半導體基板101之表面，依序沈積 BPSG膜102,矽氧化膜103，在其上再形成具有存儲结點接 觸孔（contact hole)110及相當於符號開口部111之開口部 的光胆圖案（resist pattern)109,然後，Μ光阻圖案109 作為蝕刻遮罩，對矽氧化膜103及BPSG膜102依序施行非等 向性（anisotropic)蝕刻作業，分別完成存儲结點接觸孔 110及符號開口部111的開孔。 存館结點接觸孔110的口徑约為〇.3w π,符號開口部111 之口徑約為4ub,閬口部之平面形狀則為方形。 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家揉準（CNS ) A4規格（2丨〇><297公釐） 2 (修正頁）3973 2 經濟部智茗財產局貝工消费合作杜印製 A7 B7 五、發明說明（） 其次，如第10(b)圓所示，去’除光阻圖某109,在矽氧化 膜103表面上沈積摻磷多晶矽112，Μ充填存髄结點接觭孔 110內部，獲得存髂结點接觸部104，此時，亦於符號開口 部111内壁沈積摻磷多晶矽112,沈積於符號開口部之摻 磷多晶矽112的表面形狀，係反映符號開口部ill之形狀成 為凹狀。 然後，將BPSG膜113對應於筒狀電容器垂直方向之該尺 寸，沈積成一薄膜厚度，再於摻磷多晶矽112表面上，形成 相當於存儲结點105底面部份之形狀，及覆蓋符號開口部m 形狀之光阻圖案114a, 114b。 其後，如第10(c)画所示，以光阻圖案U4a,114b為蝕 刻遮罩，W乾蝕刻法（dry etching)依序蝕刻BPSG膜113及 摻磷多晶矽112 ,分別對應於蝕刻遮罩形狀之摻磷多晶矽 112a及BPSG膜113a,M作成摻磷多晶矽112b,BPSG膜113b圖 案。 其次，如第10(d)圃所示，將摻磷多晶矽115沈稹為所 定膜厚，再如第10(e)圖所示，對該摻磷多晶矽115實施非 等向性蝕刻，於BPSG膜113a及摻磷多晶矽112a之側壁上， 獲得Μ導電物質形成之側壁115a,在實施該處理的同時，形 成符號形成領域之BPSG膜113b及附著於摻磷多晶矽112側 面之側壁115b, Μ及形成於BPSG膜113b表面之側嬖116。 而由側壁115a及摻磷多晶矽112a構成筒狀存儲结點 105,依據亦由側壁115b及摻磷多晶矽112b構成符號部117。 然後，如第10(f)圖所示，以氣相HF處理去除BPSG膜113 --I I---I -----裝----！| 訂·--— II---線 (請先Μ讀背面之注意事項再填寫本頁) 本紙張尺度適用令國國家標準（CNS〉A4規格<210 X 297公釐〉 3 39732 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（4 ) ◦ 於是，可分別形成介電體膜106及上電極107，Μ形成 筒形電容器108。 但如上述，於筒狀罨容器108的形成製程中，形成符號 部117時，即如第10(f)圖所示，於該前製程，將形成於符 號形成領域之側壁116,在氣相HF處理時，予以消除（lift off),若消除之側壁116,再附著於記憶胞部份，因係以導電 物質構成，造成懕為電氣絕緣的複數元件短路，有使製造 率降低的問題存在。 又，於形成重叠符號時，亦同樣有因側壁狀導電物質 的去除而發生製造率降低問題。 又，於日本專利特開平7-142379號公報掲示，另種對 準符號的形成技術。 該技術係在對準符號開口部面積為4Wnx4Wm,或 4wmX2jum尺寸時，在其後之配線形成製程中，為防止在 開口部内壁形成側壁的鋁合金殘留，Μ消除因該鋁合金的 剝離，及再附著於能動元件領域内，造成霉路圖案短路之 不當情形者。 如依上述技術可使對準符號開口部形狀為複數微小開 口部的集合形狀，每一微小開口部之一邊為1WB1K下之大 小，在Μ鋁合金沈積之階段，即已完全埋蓋於開口部内， 而在配線之鼴案形成時.使之不於對準符號形成領域上， 形成由導電瞑所成之側壁者。 〔發明欲解決之問題〕 -----ii_c裝 -------訂-------LC (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 >^ 297公爱） 4 3 97 3 2 A7 B7 五、發明說明（5 ) 本發明係為解決上述問題，’提供一種在形成dram筒狀 電容器時使用之對準符號形成製程，或於重叠精度檢査時 使用的重叠符號形成製程，即使在氣相Η卩處理時，亦不會 形成導致製造率降低原因的導電性側壁的之半専體装置， 及其製造方法為目的。 〔解決問題之手段〕 第1項發明的半導體裝置為具有符號開口部之半導裝 置，係於上述符號開口部之内壁及底面上，依序沈積第i 導電膜，BPSG膜，且於上述BPSG膜表面，.覆蓋第2導電膜 者。 第2項發明的半導體裝置，係於該符號開口部之最大 開口尺寸為第1導電膜與BPSG膜之合計膜厚之2倍Μ上者 第3項發明的半導體裝置為具有單數微细開口圖案， 或由複數微细開口圖案之集合構成符號開口部之半導體裝 置，係具餚於上述符號開口部上沈積，或在上述微细開口 圖案内壁及底面沈積之第1導電膜，及圍繞上逑第1導電 膜外圍，且向垂直方向伸展，而成之筒狀第2導電膜，又 上述微细開口圖案之開口尺寸為茼狀之上述第2専電膜高 度方向尺寸之2倍K下者。 第4項發明之半導體装置，係於第3項發明之半導體 装置構成中，該微细開口圖案，係相當於形成在同一半導 體裝置内之接觸孔大小者。 第5項發明之半導體装置係於第3項發明之半導體装 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱 --------------裝--- (請先閱讀背面之注意事項再填寫本頁) LSJ· -線 經濟部智慧.財產局負工消費合作社印製 3 97 32 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（6 ) 置構成中，該微细開口圖案為细縫形狀者。 第6項發明之半導艚裝置，係於具有形成在基板上絕 緣膜內之擂止膜（stopper),形成於上述絕緣膜表面至上述 撞止膜表面的符號開口部内壁及底面領域之第1導電膜， K及圍繞上述第1導電膜外圃，向垂直方向伸展所成之茼 狀第2導電膜者。 第7項發明的半導體裝置製造方法，係具傅：於具有 第1領域及第2領域的基板上沈積絕緣膜之製程；在上述 第1領域開設貫通上述絕緣膜之接觸孔，及於上述第2領 域開設符號開口部之製程；沈積埋設上述接觸孔之第1導 電膜之製程；在上述第1導電膜上沈積BPSG膜之製程；於 覆蓋上述BPSG膜之上述接觸孔之領域及覆蓋上逑符號開口 部之領域，分別形成蝕刻遮軍之製程；使用上述蝕刻遮罩 ，對上述BPSG膜及上述第1導電膜實施非等向性蝕刻以形 成圖案，再去除上述蝕刻遮罩之製程；由CVD法沈積第2導 電膜之製程；於覆蓋上述符號開口部領域上實施形成遮罩 圖案之製程；Μ上述遮罩作為独刻遮罩，對上述第2導罨 膜實腌非等向性蝕刻，Μ在上述第1領域之上述BPSG膜， 及上述第1導電膜側面獲得附著之由上逑第二導電膜所成 之側壁及同時去除於上述第2領域之形成上述遮罩領域以 外之上述第2導鼋膜之製程；去除上述遮罩之製程以及由 氣相HF處理.選擇性地去除上述第1領域上的上述8?5(：膜 之製程，由上述第1領域上之上述第1導電膜與上述側壁 構成茼狀存餹结點者。 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公釐） 3 9 7 3 2 (請先閱讀背面之沒意事項再填寫本頁)
I I 1 I A7 B7 五、發明說明（7 ) ---------------- (請先閱讀背面之注意事項再填寫本頁) 本發明第8項發明的半導體‘裝置，係具備：在於具有 第1領域及第2領域的基板上沈積絕緣膜之製程；在上述 第1領域開設貫通上述絕緣膜之接觸孔，只於上述第2領 域開設符號開口部之製程；沈積埋設上述接觸孔的第1導 電膜之製程，·在上述第1導電膜上沈積具平坦表面的BPSG 膜之製程；在覆蓋上述BPSG膜上述接觸孔的領域，及覆蓋 上述符號開口部之領域上，分別形成蝕刻遮罩之製程；使 用上述蝕刻遮罩，對上述BPSG膜及第1導電膜實施非等向 性蝕刻K形成圖荼，再消除上述蝕刻遮罩之製程；由CVD: 法沈積第2導電膜之製程；對上述第2導電膜施行非等向 性蝕刻，K在上述第1領域及第2領域之BPSG膜及第1導 電膜之側面，分別形成上述第2導電膜側壁之製程Μ及由 氣相HF處理消除上述BPS G膜之製程，由上述第1領域上之 上述第1導電膜與側壁構成茼狀存儲结點者。 -線 經濟部智慧財產局員工消费合作社印製 第9項發明的半導體裝置製造方法，係於第8項發明 之半導體装置之製造方法中，將符號開口部由單數或複數 缝狀開口部，或單數或複數微细開口圖案予Μ構成，且上 述鏠狀開口部之缝寬，或上述微细開口圖案之平面形狀開 口尺寸，調整為較第1導電膜與BPSG膜之膜厚合計之2倍 值為小者。 第10項發明的半導體裝置之製造方法，係於第9項發 明的半導装置之製造方法中，使該微细開口圖案與同一半 導體装置内接觸孔形成為相同大小者。 第11項發明的半導體裝置之製造方法，係具備：在具 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） 7 3 9 7 3 2 經濟部智慧財產局員工消費合作社印製 A7 B7 _____ 五、發明說明（3 ) 有第1領域及第2領域基板上，沈積絕緣膜之製程；在上 述第2領域之絕緣膜内形成播止膜之製程；在上述第1領 域開設貫通絕緣膜之接觸孔，同時由第2領域之上述絕緣 膜表面至上述擋止膜表面，開設符號開口部之製程；沈積 第1導電膜以埋設上述接觸孔之製程；在上述第1導罨膜 沈積BPSG膜之製程；在覆蓋上述BPSG膜之上述接觸孔領域 ,及覆蓋上述符號形成領域之領域上，分別形成蝕刻遮罩 之製程；使用上述蝕刻遮罩，對上逑BPSG膜及第1専電膜 實腌非等向性蝕刻形成圖案，再去除上逑牲刻遮罩之製程 ;*CVD法沈積第2導霉膜之製程；釾上述第2導電膜實施 非等向性蝕刻，在上述第1領域及上述第2領域之BPSG膜 及第1等電膜之側面，分別肜成第2専鼋膜側壁之製程及 由氣相HF處理去除上述BPSG膜之製程，由上述第1領域上 之第1導電膜與上述側壁，構成茼狀存儲结點者。 第12項發明的半導體装置之製造方法，係於第11項發 明的半導體裝置之製造方法中，其對第2導電膜實施非等 向性蝕刻，形成側壁製程後，對上述第2導罨膜實施過蝕 刻，Μ去除對應於上述第2導電膜絕緣膜表面至擋止膜表 面深度之膜厚部份。 第13項發明的半導體裝置之製造方法，馀於第7,8,9, 或11中之任何一項半導體装置製造方法中，於覆蓋BPSG膜 接觸孔的領域及覆蓋開口部的領域上分別形成蝕刻遮罩時 ,係將第2領域之上述符號開口部作為對準符號使用者。 第14項發明的半導體装置之製造方法，係於第7,3,9, 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公爱） g 3 97 3 2 -----------^我--------訂---------Ακ1 卜 — 卜 (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明說明（9 ) 或11項中之任何一項之半導體装'置製造方法中，將符號開 口部作為菫叠精度檢査用之重叠符號使用者。 〔本發明之實施形態〕 〔第1實施形態〕 茲將本發明之第1簧施形態說明如下： 第1圖為表示以本發明第1實施形態1形成的半導體 裝置之剖面構造圖，係表示有對準符號部或重叠符號部之 任何一種符號者。 在第1圖中，1為半導體基板，2係沈積在半導體基: 板1上之B P S G層間絕緣膜，3係M C V D法在層間絕緣膜2表 面沈積之矽氧化膜，且Κ曆間絕緣膜2與矽氧化膜3構成 絕緣膜4,5係由絕緣膜4表面向底面開口的開口部，係在 同一半導體基板1上與存儲结點接觸孔同時開孔之開口部 ，該開口部之平面形狀為一矩形狀，其一邊尺寸約為數 程度，開口部之形狀，可對應於發明装置做適當之變化。 又，6b係於開口部底面與内壁，Μ及開口部5周圍的 絕緣膜4表面上沈積之摻磷多晶矽所成之第1導轚膜，7b 係於第1導霄膜6b上沈積成之BPSG膜，8b係為覆蓋BPSG膜 7b表面K摻璘多晶矽沈積成之第2導電膜。 由該第1専電膜6b,BPSG膜7b,第2導電膜8b構成符號 部9。 第1導轚膜6b係於構成存儲结點接觭孔及茼狀存醏结 點底面部的導菜物質時，同時沈積形成之導電膜，同理， BPSG膜7b係於茼狀電容器之茼狀部形成時，為附著側壁， 本紙張尺度適用+國國家標準（CNS)A4規格（210x297公釐） 9 397 3 2 --------------裝--- (請先閱讀背面之注意事項再填寫本頁) 5J. -·線 經濟部智慧財產局員工消费合作钍印製 A7 B7 五、發明說明（1Q) 在底面部上形成BPSG膜沈積的if時沈積成的薄瞑，第2導 電膜7b即係在沈積構成筒狀轚容器之筒上部之導電性側壁 物質時，同時沈積的導電膜。 在第1圖所示符號部之形成過程中，不去除BPSG膜7b ,亦因於BPSG膜7b表面上不肜成導電性側壁，所K不導致 製造率之降低。 其次，Μ第2圃說明第1圖所示半導體装置之製造流 程，第2圖左側係表示記億胞形成領域之製造工程圖，右 側則為表示符.號形成領域之製造工程鼴。 如第2 (a)圖所示，先於半導趙基體1表面，以常壓CVD 法沈積膜厚約5000A之BPSG層間絕緣膜2,於該上層以 LPCVD沈積成膜厚為5000A之矽氧化膜3,¾得絕緣膜4,然 後K遮軍圖案l〇a, 10b在同一半導髖基板1上開孔作成存儲 结點接點孔11時，同時Μ乾蝕刻法，在符號形成領域形成 符號開口部5而由該符號開口部5構成對準符號及重β符 號》 其次，如第2圖（b )所示，在去消遮罩圖案1 0 a , 1 0 b後， 再MLPCVD法沈積由膜厚約1000〜2000A之摻磷多晶矽所 成的第1導電膜7 ，將存儲结點接點孔11内部，以該導電 物質填充成存儲结點接觸點，然後，再將BPSG膜7沈積為 膜厚約4000〜8000A之於符號形成領域中之BPSG膜7之表 面形狀，係沿符號開口部5内壁形狀者。 以旋轉法塗敷遮罩膜，Μ照相製版在記憶胞形成領域 及符號形成領域上，分別將遮罩圖案12a, 12b予以形成，該 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公«) 1 〇 3 9 732 ------i Jf 裝 /-,, (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製
A7 B7 五、發明說明（11 ) 遮罩圖案12a之形狀，則與最终形成之筒狀存髂结點底面部 相同，而遮罩圖案12b之形狀則為覆蓋符號開口部5的大小 其後，如第2圖（c)所示，Μ遮罩圖案12a, 12b為蝕刻遮 罩，對BPSG膜7及第1導電膜6,依序實施非等向性蝕刻， Μ獲得與遮罩形狀相同之第1導電膜6a,6b及BPSG膜7a,7b ，再將遮罩圖案12a, 12b予以去除。 其次，如第2圖（d)所示，MLPCVD法沈積膜厚500〜1000 A,由摻磷多晶矽所成的第2導電膜8,再形成遮罩圖荼13_ Μ覆蓋符號開口部5。 然後，如第2圖（e)所示，對多晶矽實施非等向性蝕刻 ,於記憧胞形成領域中，使BPSG膜7a的側面殘留導電性之 側壁，作為構成筒狀存儲结點14之筒狀部8a,而由該茼狀 部8a與第1導電膜6a構成筒狀存儲结點14,於符號形成領 域中，遮罩圖案13形成領域Μ外之第2導電膜δ於蝕刻時 去除，殘留有相當於遮罩圖案13形狀之第2導電膜3b,該 第2導電膜8b與BPSG膜7b、第1導電膜6b構成符號部9,遮 罩圖案1 3則予Μ消除。 其次，如第2圖（f)所示，實施氣相HF處理選擇性地去 除BPSG膜7a, Μ獲得茼狀存儲结點14,該氣相HF處理係以 HF分壓600Pa,H2〇分壓300Pa實行5分鐘處理者，在該條件 下，Μ常懕CVD法沈積的矽氧化膜的蝕刻速度為ΙΟΑ/πίη, 又因BPSG膜的蝕刻速度為lw m/min,故不必蝕刻構成茼狀 存儲结點14下層絕緣膜4之由BPSG所成之層間絕緣膜2,可 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ι ι 3 9 7 3 2 --------------裝·— (請先閱讀背面之注意事項再填寫本頁) 訂. -線 經濟部智慧財產局貝工消f合作社印製 經濟部智慧財產局員工消費合作社印製 A7 B7____ 五、發明說明（12) 僅對筒狀部核心（core)之BPSG膜’7a予Μ選擇性蝕刻。 於氣相HF處理，因構成符號部9之8PSG膜7,為第2導 電膜8b覆蓋，不致於被去除，且於BPSG膜7b表面上，亦不 形成等電性之側壁，故可抑制K注氣相HF處理時，產生導 電性側壁剝離造成製造率降低的問題。 如上，係MBPSG所成物質說明層間絕緣膜2,亦可由其 他絕緣物質予Μ構成，同樣，亦可具有相同性質之物 質替代其他的構成要件。 〔第2實施形態〕 在第1實施形態中，係將對準符號及重叠符號之符號 開口部5之形狀，以後缜之沈積第1導電膜6b,不全部埋 蓋之較大開口徑為例予Μ表示者。 在第2實施形態例2中，係就一符號開口部能於次製 程的沈積之導電膜（第1實施形態中係以第1導電膜6b說 明）埋蓋該開口徑，而由複數符號開口所成之開口部的集 合，構成對準符號或重叠符號之半導體裝置加Μ說明之。 第3圖為第2實施形態2半導體裝置，符號形成部份 之剖面圖，圖中15為開口於絕緣膜4內的细缝狀符號開口 部，複數個符號開口部15之集合，構成對準記號及重叠精 度記號，又6c為由摻磷多晶矽所成，填充於符號開口部15 内部，及沈積在絕緣膜4表面之第1導電膜8c係表示由摻 磷多晶矽所成，而圍缡於第1導電膜6c之端部，且向垂直 方向延伸成茼形的茼狀部，係由第1導電膜6<:與筒上部8c 構成符號部9,其他與前述說明所用號碼相同的部份，係表 ------------ί(裝--------訂---------- <請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家櫟準（CNS)A4規格（210 X 297公餐） 12 3 97 32 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（13) 示相同或與其相當之部份者。 符號開口部15係以複數個向同一方向伸展之细缝並排 設置，符號開口部15之细缝寬度，係較於次製程沈積的第 1導電膜6c之膜厚與BPSG膜（相當於第1實施形態之BPSG膜 7b)的2倍為小，如上述方式決定第1導轚膜6c與符號開口 部15之细鏠寬度，可K在沈積第1導電膜6C之階段，將符 號開口部15內部完全填充，因此可如第3圖所示，使開口 li 部15上之第1導電膜6c表面予Μ平坦或略為平坦，以使在 後缅製程，不致於形成由等電物質所成之側壁，而可抑制 製造率下降之Μ注問題。 其次，以使用第4臞說明第3圖所示之半導體裝置製 造方法如下： 如第4圖（a)所不，與第1實施形態1時一樣，在半導 體基板1上沈積,猪緣膜4,再形成具有存儲结點接觸孔11圖 1 案形狀之遮罩圖案10a,及具複數傾開口部15並排形狀圖案 , 之遮罩圖案l〇c,將該遮罩圖案l〇a及l〇c作為蝕刻遮罩，對 絕緣膜4實施非等向性蝕刻作業，以獲得存儲结點接觸孔 11及由複數個符號開口部15構成之對準符號或重叠符號。 其次，如第4圖（b)所示，在去除遮眾圖案l〇a，l〇c後， KLPCVD法沈積的摻磷膜厚約1000〜2000A多晶矽構成之 第1導電膜6,更於上屋沈積厚度為4000〜8000A的BPSG膜 7且於形成BPSG膜7的階段使其表面平坦。 第4(b)圖係表示沈積第一導電膜6的階段中，完全充填 符號開口部15的狀況，但得於在次製程形成BPSG膜的階段 本紙張尺度適用中國國家標準（CNS)A4规格（210 X 297公釐）1 3 3 973 2 _____________^-----------------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 A7 B7 五、發明說明（14) 中充填符號開口部15, Μ使該表‘面平坦，實施形態2中， 係於符號開口部15開孔後，使第1導霣膜6為1000Α, BPSG 膜為4000Α之厚度，Μ使之為合計5000Α,若符號開口部 15的细繾寬度為1 u nK下，則可將相當於符號部9領域之 BPSG膜7b表面予K平坦化。 又在BPSG膜7上，於記憶胞形成領域，形成存儲结點 14底面部形狀之遮罩圖案12a於符號形成領域，形成與符號 部9相當形狀之遮罩圖案12b。 其次，如第4圖（c)所示，Μ矽氧化膜3為蝕刻擋止膜 ，而以遮罩圈案12a,12b為蝕刻遮罩，依序對BPSG膜7及第 1導電膜6實施非等向性蝕刻作桊，Μ獲得相當形狀之BPSG 膜7a,7b及第1導電膜6a及6b,然後去除遮罩圖案12a及12b。 再如第4圈（d)所示，MLPCVD法沈積成由摻磷多晶體矽 所成約1000A〜2000A厚度的第2導電膜。 再如第4圖所示（e),對第2導霄膜8全面實施非等向 性蝕刻，分別在BPSG膜7a及第1導轚膜63側面，及於BPSG 膜7b及第1導電膜6c側面獲得由摻磷多晶矽所成之側壁， 而於記憶體形成領域則獲得存儲结點茼狀部8a,在符號形 成領域則可獲得構成符號部9之筒狀部8c。 係於此階段中去除BPSG膜7b表面上的専電物霣。 其次，如第4画（f)所示，Μ第1實施形態所示的氣相 HF處理實腌去除BPSG膜7a及7b,可在記憶胞領域獲得筒狀 存儲结點14,在記號形成領域中則可得由第1導鼋膜6c及 茼狀部8c構成之符號部9。 ------------^^i------訂---I-----} (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家樣準（CNS)A4規格（210 X 297公楚> 14 3 9 7 3 2 15 A7 B7 五、發明說明（ 第5圖係表示第4圖之（f)符’號部9的平面圖，係表示 有複數涸同一形狀的细缝狀符號開口部15,並設之一例。 如上，在形成存雔结點底面部，及構成存儲结點接觭 孔之第1導電膜6a,與形成為圓茼核心之BPSG膜7a時，對 準符號形成領域之符號開口部15之细缝寬度為較上述膜厚 合計值的2倍值為小之值，故可使BPSG膜7b之表面平坦。 又於上說明中，係K符號開口部5之细缝寬度為lum ，但僅為其中一例，其可變化為對準上必須的圖案形狀則 不必重述。 〔第3實施形態〕 Μ下就本發明的第3實施形態說明如下： 於前述第2實施形態中，係例示對準符號或重叠符號 為複數细縫形符號開口部15之集合者。 第3實施形態與第2實施形態的相異點，在於第3實 施形態之符號開口部形狀，係構成記憶胞存儲结點接觸點 之形狀大小相當。 第6圖（a)為形成筒狀部8c階段時的符號部9平面圖， 6d係相當於第2實施形態中之第1導電膜6c,係用Μ填充 接點孔狀符號開口部16a之開口部薄膜，此外，與前述相同 编號則為表示其相同或相當之部份者。 符號開口部16a係Μ複數並排配置，而成為一矩形狀之 付號。 在6 4 M D R A Μ時，該接觸孔徑為0 . 2〜0 . 3 w m ,其尺寸偏 差為±0.05// nM下，故於次製程形成第1導電膜6d及存儲 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經 濟 部 智 慧 財 產 局 員 X. 消 費 合 作 社 印 製 3 9 7 3 2 經濟部智慧財產局員工消費合作社印製 A7 B7__ 五、發明說明（16 ) 结點茼狀部時之核心BPSG膜沈積‘階段，將符號開口部16a内 部予K全部填充，而使BPSG膜表面平坦，因此，在第4(e) 圖所示階段，就不致於在BPSG膜7b表面形成由導電物質所 成之側壁。 如此，則可於形成存儲结點茼狀部時，Μ氣相H F處理 去除作為核心用的BPSG膜，亦不會有導電性側壁之剝離， 可防止製造率之降低。 又，在第6圖（a)中，記述符號開口部16a之形狀係相當 於存儲结點接觸孔之形狀，但如第6圔.（b)所示，形成與存 脯结點接觸孔之開口徑相當開孔寬度之满，作為符號開口 部16bK形成預定形狀（圖中係以矩形表示）亦同，且於次 製程之第1導電膜6及BPSG膜7沈積階段，將開口部完全填 滿，可使表面為平坦，因此，實施氣相HF處理Μ去除BPSG 膜時，亦不致使導電性側壁剝離，可防止製造率下降。 且以符號開口部16a,16b形成接觸孔大小的開口徑（或 開口寬度）之微细開口部，故得實施高精確度對準，或重叠 精度之檢査，能Μ每記億胞方式控制該尺寸精度。 〔第4實施形態〕 其次，說明本發明之第4實施形態於后： 前述第1〜3實施形態，係於記憶胞形成領域進行存儲 结點接觸孔11開孔時，對符號形成領域之絕緣膜4進行開 孔作桊，形成開口部5, 15及16,構成符號開口部的開口部 深度，係與絕緣膜4之膜厚，亦即為存儲结點接觸孔11之 深度相當。 (請先閱讀背面之注意事項再填寫本頁) ic ‘哀--------訂- 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公犮） 16 3 9 732 A7 B7 五、發明說明（17) 第4實施形態偽表示構成對‘準符號或重叠符號開口部 之深度方向尺寸，係較存鍺结點接觸孔深度方向為小之狀 --------------裝--- (請先閱讀背面之沒意事項再填寫本頁) 況。 第7圖為由第4實施形態所成之半導體裝置之符號形 成領域剖面圖，圖中的6e係較存髄结點接觸孔為淺之符號 開口部18內沈積的第1導電膜，係在記憶胞形成領域構成 存儲结點接觸孔及茼狀存儲结點底面部導電膜成膜時同時 沈積的薄膜。 又，17係形成在層間絕緣膜2膜内的撞止膜，在符號： 開口部18開孔時，作為擋止蝕刻甩膜層，其他，與前說明 中相同號碼，係表示相同或相當的部份，不另赘述。 -線 經濟部智慧財產局員工消費合作社印製 第7圖中所示之符號部9並不由符號開口部18貫穿絕 緣膜4而成，因其開口部深度方向尺寸，相當於沈積在撞 止膜17上層之絕緣膜4之膜厚，故在較淺之開口部之一部 份形成填充，於是，構成符號部9的第1導電膜6e表面較 為平坦，故相當於沈積在上層構成存儲结點之圓筒部核心 之BPSG膜表面亦形成為較平坦狀況，故於BPSG膜表面，不 形成於次製程中由導電物霣形成的側壁，因而可抑制半導 體装置製造過程中之製造率降低。 其次，以第8圖說明具有符號部9的半導體装置之製 造方法如下： 如第8圖（a)所示，於符號形成領域，由BPSG膜構成之 層間絕緣膜2之膜内，形成由摻磷多晶矽所成之撞止膜17 ，該播止膜17係於未圖示之字元（w〇rd)線或位元線之形成 本紙張尺度適用t國國家標準（CNS)A4規格（210 x 297公爱） 1 7 3 9 73 2 經濟部智慧財產局員工消费合作社印製 A7 B7___ 五、發明說明（13) 製程中沈積成的導霄物質予Μ圈"案化而得，亦可以另外形 成擂止膜17,例如，於由BPSG構成屋間絕緣膜2及撞止膜 17，矽氧化膜3之階段可使沈積於播止膜17表面上的絕緣 膜4之膜厚為1000Α。 其次，於記憧胞形成領域作成存齡结點接觸孔11之同 時，亦於符號形成領域作成符號開口部18,此時的蝕刻作 業將止於撞止膜17之表面，由絕緣膜4表面起约有深度 1000Α左右的符號開口部18形成。 再如第8圈（b)所示，去除作為接觸孔開孔用的遮罩圖 案10a, 10b，M LPCVD法沈積膜厚1000〜2000A左右之摻磷 多晶矽，再形成膜厚4000〜8000Α之BPSG膜7,此時，形成 於符號形成領域中，BPSG膜7表面之段差較小，其段差將 小於1 0 00 Α。 其後，將符號形成領域上之符號開口部作為對準符號 ，以實施遮罩與半導題基板1之定位，將相當於存儲结點 底面部份之遮罩鼴案12a及相當於覆蓋符號形成領域中符 號開口部U之遮罩画案12b,於BPSG膜構成画案。 然後，如第8圖（c)所示，以遮罩鼴案12a,12b為蝕刻遮 罩，對BPSG膜7及第1等電膜6實施非等向性蝕刻作業，以 分別獲得對應於各遮罩圖案形狀之BPSG膜7a,7b及第1導電 膜6a及6b,再去除遮單12a,12b。 其次，如第8圖（d)所示，MLPCVD法沈積膜厚1000〜 2000A之摻磷多晶矽，Μ得第2導霣膜8。 其後，如第8圖（e)所示，對第2導霣膜8實施非等向 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） 1 8 3 9 73 2 ------^------^ · l·------訂------r--- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消#合作社印製 A7 B7 五、發明說明（19) 性蝕刻，在記憶胞形成領域之第’1専電膜6a及BPSG膜7a的 側面，形成側壁狀之附著筒狀部8a, Μ得筒狀側壁14,同 時，於符號形成領域之第1導電膜6e及BPSG膜7b側面，形 成側壁狀之附著茼狀部8c,以得符號部9。 此時，於BPSG膜7b表面，生成有對應於符號開口部18 開孔深度之段差，此時之最大段差可達1000A左右，陲著 表面段差部的傾斜角度，於該段差部殘留有側壁狀的第2 導電膜8時，為完全去除該物，可對第2導電膜8實施過 度蝕刻1000AM上為條件之非等向性蝕刻，以抑制造成製 造率下降原因之BPSG膜上的導罨性側壁形成。 其次，如第8圖（f)所示，實施氣相HF處理，將形成為 茼狀存儲结點14核心之BPSG膜7a去除，同時亦將符號形成 領域的BPSG膜予Μ去除，K獲得如第7圖所示之對準符號 或重叠符號。 如上所述，於第4實施形態之半導體装置，係在形成 存儲结點接觸孔11之同時，於符號開口部18的開孔製程中 ，形成作為減少符號開口部18之開口深度的蝕刻擋止膜17 於絕緣膜4内，如此，則可在存儲结點接觸孔11開設之同時， 進行符號開口部18之開設，Κ形成較淺的符號開口部18, 因此可使沈積在符號開口部18上曆之BPSG膜表面成幾乎為 平面的形狀，故Μ筒狀存髄结點14之茼狀部3a,形成導電 性側壁時，不易在BPSG膜7b表面，Μ側壁殘存在第2導電 膜8上，又因，對第2導罨膜8實施與符號開口部18開口 深度，有闞之過度蝕刻，該成為異物的導電膜不會留存在 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） 1 9 3 9 73 2 -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7___ 五、發明說明（20 ) BPSG膜上，因而可抑制製造率之> 降。 在該第4實施例中，係以一較大開口部構成之符號開 口部18為例表示，當然亦可用樓數儷較小開口部予K集合 成符號開口部，又，符號開口部18之形狀，係於在上部沈 積作為第1導電膜6e及BPSG膜7b的導電物質之階段時，開 口部上之表面大到不成平坦面大到程度時，尤顯現其效果 0 又，構成擋止膜17的物霣係以摻璘多晶矽為示例說明 ，但並不限於此，可使用多晶矽化金羼（polycide)及氮化 矽膜等其他物質，唯於存儲结點接觸孔U的開孔蝕刻處理 時，其選擇比係3 K上之物質即可。 〔發明之效果〕 茲將各發明之效果記逑於下： 本發明第1項的半導體装置，係Μ第2導電膜覆蓋符 號開口部上之BPSG膜，而於其後實腌氣相HF處理，亦不致 以去除BPSG膜，故可抑制導致製造率下降原因之導霣性異 物產生。 本發明第2項的半導體裝置，係使符號開口部之開口 尺寸較第1導霣膜及BPSG膜的合計膜厚值大2倍，故於形 成BPSG膜，產生導霄性異物側壁原因的表面段差時，因有 第2導電膜覆蓋於BPSG膜上，該苻號開口部的相當領域之 BPSG膜，不致於被去除，故可抑制導致製造率降低的異物 之產生。 本發明第3項的半導體裝置，偽形成筒吠存醏结點之 —11--------^ 裝—----丨—訂---------丨·_ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公« ) 20 39 7 32 A7 B7 五、發明說明（21) 經濟部智慧財產局員工消費合作社印製 同時，於形成符號開口部時 BPSG膜表面形成平坦，故於 導致製造率下降原因的導電 圃荼之開口尺寸較小，故得 精度檢査。 本發明的第4項半専髓 觸孔的大小一樣，其尺寸精 可進行良好的對準及重叠精 本發明的第5項半導體 成為细鏠形狀，使用此種微 降，亦可實施尺寸精度良好 本發明的第6項半専體 在絕緣膜表面至摟止膜表面 膜，故於形成筒狀存儲结點 *1 使符號開口部表面為略平坦 因的異物產生。 本發明第7項的半導體 理去除BPSG膜時，不致於使 剝離而使製造率降低，故可 本發明第8項的半導體 程中，可使符號開口部上方 除BPSG膜時，不致於使符號 使製造率下降，故可製造良 本發明第9項的半導體 •因可使筒狀存儲结點核心之 實施氣相HF處理時，亦可抑制 性異物產生，又，因微细開口 Μ實施較精確之對準，或重叠 装置中，該微细開口圖案與接 度得以由每一記憶胞控制，故 度檢査。 裝置，因該微细開口圖荼形成 细開口圖案，可抑制製造率下 之對準或重叠之精度檢査。 裝置中，其符號開口部係形成 為止的較淺位置而不穿透絕緣 同時亦形成BPSG膜核心時，可 化，K抑制造成製造率下降原 裝置製造方法中，K氣栢HF處 符號開口部上方的導電性異物 製造良好半導體裝置。 装置製造方法中，在該製造過 表面平坦，故以氣相HF處理去 開口部的導霣性異物剝離K致 好的半導體装置。 裝置製造方法，使用第8項的 --------------裝--- (請先閱讀背面之注意事項再填寫本頁) ιί.· .線 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） 2 1 3 9 7 32 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（22) 半導體裝置製造方法外，使符 <開口部之形狀為细缝或微 细的開口圖案，且其開口尺寸為，使其於形成BPSG膜階段 可將開口部完全充填而使BPSG膜表面成為平坦狀，故在Μ 氣相HF處理去除BPSG膜時，亦不致於由符號開口部上的導 轚性異物剝離以致使製造率降低，亦可得製造良好的半導 體装置，而且，亦可將該微细開口圖案，作為對準符號或 重*符號使用，Μ獲得高精度對準及簠叠之精度檢査。 本發明第10項的半導體裝置製造方法，係對本發明第 9項的半導體裝置製造方法的效果外，形成與接觸孔相同_ 大小之開口部作為微细開口圃案，可將該微细開口圃案作 為對準符號或重叠精度符號予以使用，因而可由每一記億 胞控制尺寸精度，Μ得高精度之對準及重叠精度檢査。 本發明第11項的半導體裝置製造方法中，係Μ擋止膜 形成較淺符號開口部，故在沈積BPSG膜的階段中可使表面 平坦，且Μ氣相HF處理去除BPSG膜時，不致於剝離符號開 口部上的導電性異物以致使製造率下降，得Κ製造良好半 導體装置。 本發明第12項的半導體装置製造方法中，在對沈積於 符號形成領域之BPSG膜上的第2導電膜實施非等向性蝕刻 後為對第2導電膜S施相當於符號開口部深度之過度蝕刻 ,故可完全去除BPSG膜上之導電膜，故不致於在實腌氣相 HF處理Μ去除BPSG膜時，使符號開口部上的導電性異物剝 離造成製造率下降，而得製造良好半導體裝置。 本發明的第13及14項半導趙装置製造方法，係於本發 ------------(裝--------訂---------I *-----t <請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公釐） 22 3 9 7 3 2 A7 B7 五、發明說明（23) 明第7,3,9, 10項之半導體裝置之'製造方法中，可將符號開 □ 用 使 號 符 叠 重 之 用 査 檢 度 精 叠 i 33 或 號 符 準 對 為 作 明 說 的 單 ffu 式 部圖 意 示 置 裝 撞 導 半 之 態 形 施 實 1 第 明 發 本 示 表 為 圖 1X 第 圖 造 製 置 裝 體 導 半 之 態 形 施 實 第 明 發 本 示 表 為 。 Bti— 圖 2 意 第 示 程 Η 圖 意 示 之. 置 装 體 導 半 之 態 形 施 實 2 第 明 發 本 示 表 為 圖 3 第 造 製 置 裝 捿 導 半 之 態 形 腌 簧 2 第 明 發 本 示 表 為 。 匾画 4 意 第 示 法 方 第第 第 明 發 本 為 圖 5 第 明 發 本 為 圖 6 圖圖 面面 平平 置置 装裝 撞 摄 MM9 導導 半半 之 之 態態 形形 施施 實實 2 3 示 之 置 裝 撞 S 導 半 之 態 形 施 實 4 第 明 發 本 示 表 為 圖 7 第 --------------裝--- (請先閱讀背面之注意事項再填寫本頁) -Ι5Ί· · ΙΛ 圖 意 造 製 置 裝 體 導 半 之 態 形 施 實 4 第 明 發 本 示 表。 為圖 圖意 8 示 第之 法 方 線 經濟部智慧財產局員工消f合作钍印製 圖圖 意 意 示示 之之 術術 技技 用用 習 習 示示 表表 為為 j 匾圖明 9 1 說 第第號 符 板 基 趙 導 半 2 3 4 膜 緣 絕 間 層 膜 化膜 氧緣 矽絕 本紙張尺度適用t國國家標準（CNS)A4規格（210 X 297公龙） 23 3 9 7 3 2 五、發明說明（24) A7 B7 經濟部智慧財產局員工消費合作社印製 5 Αήήι :號開 ,»^ 部 6,6 a , 6b ,6c ,6d . 6 e 第 1 導 電 膜 7，7 a , 7b BPSG 膜 8,8b 第 2 導 電 膜 8a, 8b .茼 狀 部 9 付 號 部 10a ,1 Ob ,10 c , 1 2 a ,12b, ,13 遮 罩 ΓΒΠ MM 案 11 存 儲 结 點 接 觸 孔 14 筒 狀 存 儲 结 點 15, 16； a , 16b ,18 付 號 開 P 部 17 播 止 膜 10 1 半 専 艟 基 板 102 ,1 ： L 3 砸 磷 矽 玻 瑀 膜 (BPSG膜） 103 矽 氧 化 膜 104 , ,1 ] :0 存 儲 结 點 接 觸 孔 105 存 儲 结 點 106 介 電 體 膜 107 上 轚 極 108 茼 狀 電 容 器 109 , 11 4 a ,11 4b 光 阻 圖： 案 111 開 □ 部 112, 11 2 a ,11 2b , 1 1 5摻 m 多, 晶砂 115a ,1 15 b , 1 16 側: 壁 117 付！ 號1 部 <請先閱讀背面之注意事項再填寫本頁) ---訂---- 本紙張尺度適用中國困家楳準（CNS)A4規格（210 χ 297公釐） 2 4 3973 2