TW379429B - Lead frame, the manufacturing method, semiconductor device and the manufacturing method - Google Patents

Lead frame, the manufacturing method, semiconductor device and the manufacturing method Download PDF

Info

Publication number
TW379429B
TW379429B TW087108173A TW87108173A TW379429B TW 379429 B TW379429 B TW 379429B TW 087108173 A TW087108173 A TW 087108173A TW 87108173 A TW87108173 A TW 87108173A TW 379429 B TW379429 B TW 379429B
Authority
TW
Taiwan
Prior art keywords
layer
wires
lead frame
metal layer
semiconductor device
Prior art date
Application number
TW087108173A
Other languages
English (en)
Inventor
Kenji Osawa
Hidetoshi Kusano
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Application granted granted Critical
Publication of TW379429B publication Critical patent/TW379429B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（1 ) 發明背景 發明領域 本發明有關一種導線架’其中作爲不同厚度之銅層金 屬層形成於作爲中間層之蝕停層二側，以其較薄金屬層成 導線’亦有關使用此導線架之半導體裝置及製造半導體裝 置之方法。 相關技術說明 已有技術使用具蝕停層之導線架安裝半導體裝置，其 中銅製厚金屬層作爲外導線或外環而形成於鋁製触停層上 ’而銅製薄金屬層或金屬製圖案導線形成於另一側，以飽 停層作爲蝕停物蝕刻金屬層以對厚金屬層及薄金屬層定圖 案形成之後之導線’使用上述二金屬層爲蝕罩而蝕刻蝕停 層。 圖1 0A至1 0E及圖1 1A至1 1 c顯示製造此導 線架之方法，由程序（A )至（Η )。 (A )備妥圖1 〇 Α所示具三層結構之導線架材料1 。關於導線架1 ’約3 # m厚鋁膜3以氣相沈積或濺射形 成於銅或銅合金約1 5 0 厚之基底2表面上，並形成 約0 · 1至2 "m厚薄銅或鎳構成之下片層4。導線架材 料1最後留下成一外環。 (B )接著，上述下片層4上形成一防蝕膜，並曝光 顯影而定圖案。防蝕膜圖案爲欲形成導線圖案之負圖案。 完成定圖案時，使用防鈾膜爲罩以鍍片形成銅或鎳膜。數 本紙張尺度適用中國國家橾準（CNS ) A4规格（210X297公釐） -4- ^-------抑衣— (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 A7 _________B7 _. 五'發明説明（2 ) 字5爲鏡片形成之導線’圖6顯示形成導線及其他後除去 防蝕膜之狀態。 (C )接著’如圖丨〇 c所示，形成導線架，其中選 擇地由二側餘刻導線架材料1使選擇性蝕刻穿透導線架材 料一部分而集積多數薄膜電路。上述蝕刻中，使用氯化鐵 蝕劑。 (ϋ )接著’如圖1 〇 d所示，.隔絕層（絕緣膜）6 選擇地形成於導線架材料1之導線側表面上。使用光敏性 樹脂材料於隔絕層6，並塗上，曝光及顯影隔絕層而成所 欲圖案。數字7爲一開口，供曝光一部分，其中隔絕層6 各導線之球電極8形成，而隔絕層6選擇地蝕刻而提供開 □ 7。 (Ε)接著，如圖1〇Ε所示，一焊球8成爲一外端 子而形成於導線5之表面上，使用隔絕層6作爲罩。以 80至1 l〇#m厚鎳片及〇 . 1至5//m厚焊料或金片 形成焊球8。 (F )接著，如圖1 1 A所示，由後側選擇地蝕刻導 線架材料1後側上厚銅層2之外環一部分9內。以上蝕刻 中，使用蝕劑如H2 S 〇4及H2〇2。原因在於以上蝕劑可 蝕銅但不蝕鋁，而鋁層3 a可作爲蝕停層。如此，留下鋁 層3 a，除去圖10 C選擇蝕刻之部分。 (G )接著，如圖1 1 B所示’導線5下以下片層4 及作爲蝕停層之鋁層3 A受蝕刻’使用以上導線5及留下 之厚銅層2爲罩。如此，各導線分開而脫離各導線彼此短 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-5 - (請先閲讀背面之注意事項再填寫本頁) 裟·
*tT 經濟部中央標準局員工消費合作社印裝 A7 B7 五、發明説明（3 ) 路之狀態。 (Η )接著，必要時如圖1 1 c所示，各導線5端形 成一凸點1 0。因此’凸點可形側於半導體裝置側上，而 無凸點形成。 圖1 2截面圖顯示半導體裝置安裝，使用圖1 〇及 1 1方法所製之導線架。數字1 1爲半導體裝置，其各電 極經凸點1 0接至以上各導線5端。.數字1 2爲密封樹脂 供密封半導體裝置1 1，1 3爲淺碟形散熱器，接至導線 架與半導體裝置1 1各後方，1 4爲一導電黏劑，由銀漿 構成以接合半導體裝置1 1後方至散熱器1 3。 關於以上多重結構之導線架，其中銅及其他構成之厚 金屬層形成於中間層之鋁蝕停層一側上，而一薄金屬層或 薄金屬層構成於導線形成於另一側上，及其製法，已有甲 請人所屬公司提供各式方案，但習知技術有以下問題。 首先，爲形成鋁層3，須使用氣相沈積或濺射，乃須 用昂貴之設備’產生高成本。其次，氣相沈積或擬射形成 之金屬層與金屬層下方之層接合強度小，不論金屬層是否 由銘構成，且化學物於導線架製造時浸入銘層3與銅膜2 間’易使其間剝離。原因在於以氣相沈積或濺射形成金屬 層’層間根據Van der waals力之接合強度相當小，相較於 以鍍金屬形成之金屬層黏著強度爲然。 尤其’化學物立即侵入外環9銅膜2與鋁蝕停層3間 ’引起剝離。致封裝外尺寸改變，脫層引起密封，黏著等 之樹脂裂開。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公董） -6- .......,1- m i 1^—· n^— —^1· nn 111 I { m 0¾ 、v5 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局員工消費合作杜印製 A7 _B7____ 五、發明説明（4 ) 發明槪述 本發明可解決以上問題，其目的欲形成蝕停層於具多 層結構之導線架，使用簡單裝置而無大型裝置鍍層而具蝕 停層爲中間層，此外爲強化蝕停層與各相鄰金屬層間黏著 強度，並防止化學物侵入蝕停層與相鄰金屬層之間而致剝 離。 申請專利範圍第1項所揭示導線架特徵在於導線架中 ，蝕停層位於厚外導線與薄內導線之間，以鎳或鎳合金形 成飽停層。 因此根據此導線架，以鎳或鎳合金形成蝕停層，可用 鍍層形成。故不須如氣相沈積或濺射高價方式形成鋁爲蝕 停層，可降低設施成本，因此，降低導線架或使用半導體 裝置成本。 以鍍層形成蝕停層，蝕停層與各相鄰金屬層間接合強 度提高，相較以氣相沈積或濺射形成蝕停層爲然。原因在 於隨鍍層形成金屬層’生長晶格，可得較大黏著強度，而 不取決Van der Waals力。故可防止化學物侵入蝕停層與各 相鄰金屬層間剝離而生劣化。 申請專利範圍第2項之導線架特徵在於導線架所具薄 引線層之導線及厚金屬層構成之外環或外架，導線與外環 或外架經由鎳或鎳合金之蝕停層作爲中間層而連接。 因此根據第2項之導線架，以鎳或鎳合金形成蝕停層 ’可由鍍層而成’不須以氣相沈積或濺射形成鋁之蝕停層 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐）_ 7 _ I---------裝------訂 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 A7 B7 五、發明説明（5 ) ，降低設施成本，並降低導線架及使用導線架之半導體裝 置成本。 因以鍍層形成蝕停層，蝕停層與各相鄰金屬層間接合 強度可提升，相較以氣相沈積或濺射形成蝕停層爲然。因 此，可防止化學物侵入蝕停層與各相鄰金屬層間而引起劣 化及剝離。尤其’可防止封裝外尺寸改變及密封、接合用 樹脂裂痕，此乃因提供外環時化學物.侵入外環之金屬層與 蝕停層間產生剝離引起。 申請專利範圍第3項所揭示導線架之製法特徵在於製 造導線架之方法至少具一蝕刻程序使用蝕停層爲罩選擇地 蝕刻金屬層，而厚金屬層形成於蝕停層一側上作爲中間層 ，而薄金屬層構成之導線形成於另一側，及一程序使用二 側上金屬層爲罩供蝕刻蝕停層，以鎳或鎳合金形成蝕停層 〇 因此根據第3項之導線架製法，因以鎳或鎳合金形成 蝕停層，乃可用鍍層形成。故不須昂貴之氣相沈積或濺射 形成鋁，乃降低設施成本及導線架或使用導線架之半導體 裝置成本。 因以鍍層形成蝕停層，蝕停層與各相鄰金屬層間接合 強度提升，相較以氣相沈積或濺射形成蝕停層爲然。因此 可防止化學物侵入蝕停層與各相鄰金屬層之間引起劣化及 剝離。 申請專利範圍第4項之半導體裝置特徵在於多數導線 形成於隔絕層之半導體裝置側上表面，故導線表面與隔絕 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -8- A衣-- * I (請先閱讀背面之注意事項再填寫本頁)
11T 經濟部中央標準局員工消費合作杜<ίη A7 B7 五、發明説明（6 ) 層表面位於同平面，由各導線隔絕層突出之部分端作爲一 端子以連接至半導體裝置側上半導體裝置之電極，供曝光 各導線之開口形成於隔絕層之半導體裝置背側部分中，導 線之半導體裝置背側之電極形成於各開口處，半導體裝置 經半導體裝置側上端子接至電極，由較導線厚之金屬層構 成之外環具一層鎳或鎳合金層於表面側上以包圍半導體裝 置，並位於形成導線之部分外之表面.側上。 因此，根據第四項之半導體裝置，因以鎳或鎳合金形 成安裝半導體裝置所用導線架之蝕停層，半導體裝置可具 以上導線架提供之優點。 申請專利範圍第5項所揭示之導線架製法特徵在於根 據第3項之製法製造導線架，而半導體裝置經由半導體裝 置電極接至導線架之導線。 因此根據第5項之半導體裝置製法，使用導線架製造 半導體裝置，導線架中以鎳或鎳合金形成蝕停層，導線架 所具優點可利用於半導體裝置之製法。 圖式簡要說明 圖1 A至1 E截面圖顯示本發明導線架之製法第一例 ，依程序而排列； 圖2 A及2 B爲上述例立體圖，依程序排列； 圖3截面圖爲上述導線架製法變換例中使用導線架之 半導體裝置主要部分； 圖4A至4E截面圖顯示程序（A)至（H)之（A :適用中國國家標準（CNS ) A4規格（210X297公楚）.g . (請先閲讀背面之注意事項再填寫本頁) 袈. 訂 Α7 Β7 五、發明説明（7 ) )至（E )，根據本發明導線架製法第二例； 圖5A至5 C截面圖顯示程序（A)至（η)之（F )至（Η )，根據本發明導線架製法第二例； 圖6爲第二例使用導線架安裝半導體裝置之截面圖； 圖7 Α至7 Η爲本發明導線架之製法第三例截面圖， 依程序排列； 圖8 Α至8 D顯示第三例導線架.與半導體裝置組合， 依程序排列； 圖9爲第三例使用導線架安裝之半導體裝置平面圖， 除去密封劑； 圖1 0A至1 0E截面圖顯示習知製造導線架之方法 中程序（A )至（Η )之（A )至（E )，依程序排列； 圖1 1 A至1 1 C截面圖顯示習知製造導線架之方法 中程序（A )至（Η )之（F )至（Η )，依程序排列； 圖1 2截面圖顯示使用習知導線架安裝半導體裝置； 圖1 3顯示電子設備之行動電話例；及 圖1 4顯示一導線上晶片，其中將圖8半導體裝置顛 倒。 主要元件對照表 1 導線架 2 基底 3 鋁膜 4 下片層 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐）_ _ (請先閱讀背面之注意事項再填寫本頁) 、1Τ 經濟部中央標準局員工消費合作社印製 A7 B7 經濟部中央標準局員工消費合作社印製 五 、發明説明（8 ) 5 導線 6 隔絕層 7 開口 8 焊球 9 部分 3 a 鋁層 1 0 凸點 1 1 半導體裝置 1 2 密封樹脂 1 3 散熱器 1 4 黏齊!1 2 1 導線架材料 2 2 鈾停層 2 3 金屬層 2 4 金屬層 2 5 a 光防蝕膜 2 5 b 光防蝕膜 2 6 導孔 2 7 外導線 2 8 內導線 2 9 厚部 3 0 凸點 3 1 導線架材料 3 2 基底 (請先閱讀背面之注意事項再填寫本頁) 年
,1T 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） A7 B7 五、發明説明（9 3 3 3 4 3 5 3 6 3 7 3 8 4 0 4 1 4 2 4 3 4 4 經濟部中央標準局員工消費合作社印裝 6 4 5 8 5 2 5 6 8 0 5 7 5 4 鎳膜 下片層 導線 隔絕層 開口 球電極 凸點 半導體裝置 樹脂 散熱器 黏劑 外環 導線架材料 懸浮部 導線 下片層 外環 隔絕層 球電極 鎳片 緩衝黏著層 半導體裝置 密封劑 餓停層 '於-- (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（1〇 ) 較佳實施例詳細說明 本發明第一導線架特徵在於以鎳或鎳合金形成薄引線 層構成之外導線與內導線間之鈾停層’而第二導線架特徵 在於薄金屬層構成之導線與厚金屬層構成之外架或外環間 餓停層爲鎳或鎳合金形成。 構成外導線及外環或外架之厚金.屬層例如爲銅或銅合 金，形成厚5 0至2 0 0 //m之厚金屬層。構成導線之內 導線或金屬層爲銅或銅合金。金屬層可直接形成於鎳或鎳 合金蝕停層上，以增強金屬層與蝕停層間黏著，厚度 ◦ . 1至2 . 0/im之薄銅鍍層於蝕停層上，金屬層亦可 形成於銅下片層上。 可用鎳形成蝕停層，亦可用含磷P鎳合金等其他材料 形成，較佳厚度約0.1至5#m。 本發明導線架之製法特徵在於導線架之製法至少有一 蝕刻程序以蝕停層爲蝕停物而選擇地鈾刻金屬層，其中一 厚金屬層形成於蝕停層一側爲中間層，而薄金屬層形成於 另一側，及一蝕刻程序以二側上金屬層爲罩蝕刻蝕停層， 以鎳或鎳合金形成蝕停層。選擇地以蝕停層爲蝕停物蝕刻 金屬層之蝕刻程序中，當然使用之蝕劑對鎳或鎳合金之蝕 刻速度慢，而對二側上金屬層之蝕刻速度較快。可用任何 蝕劑，只要其性質符合，若金屬層由銅或銅合金構成，如 液態胺混合溶液，其化學式爲N Η 4 Ο Η N Η 3，其濃度爲 1 5%以上，及氯化銅其化學式爲C u C < 2，其密度爲 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）_ 13 (請先閲讀背面之注意事項再填寫本頁) ,1Τ A7 ______B7_ 五、發明説明（11 ) 2 0 %以上。 使用金屬層爲蝕停物而選擇地蝕刻蝕停層之程序中， 當然使用之蝕劑對金屬層之蝕刻速度慢，而對鎳或鎳合金 餓停層作爲中間層之蝕停層之蝕刻速度較快。可用任何鈾 劑’只要其具此性質，若金屬層爲銅或銅合金，較佳爲處 理酸液，主要具2 5%之硫酸及6%之過氧化氫。 參考圖式於下詳細本發明例。 圖1 A至1 E截面圖爲本發明導線架製法等一例，依 程序排列，圖2 A及2 B爲此例立體圖，依程序排列。 (A )如圖1 A所不，準備夾層之層之金屬片爲導線 架材料2 1 ，導線架材料2 1具之層結構，其中一蝕停層 2 2厚2度3 0 //m保持於厚金屬層2 3與薄金屬層2 4 間’厚金屬層爲1 0 0至2 5 0 //m厚之4 2%合金或銅 基合金，薄金屬層爲厚約1 0至5 0 之銅箔。成爲外 導線之厚金屬層2 3可確保機械強度，成爲內導線之薄金 屬層2 4可形成細微圖案。 經濟部中央標準局員工消費合作社印製 m.- - ...... I II - - . I— II— - - --- - I I - - 11 丁 W3 、τ (請先聞讀背面之注意事項再填寫本頁) 蝕停層2 2爲鎳或鎳合金。就其未以金屬層2 3及 2 4之蝕劑蝕刻，如液態胺N Η 4 Ο Η N Η 3濃度1 5 %以 上與氯化銅C u C < 2密度2 0 %以上之混合溶液，選擇以 上金屬用於蝕停層2 2之材料，蝕停層2 2可防止金屬層 2 3及2 4爲稍後另一蝕刻而蝕去。 (Β)接著，如圖1Β所示，光防蝕膜2 5 a及 2 5 b分別選擇地形成於金屬層2 3及2 4各表面上。形 成於厚金屬層2 3表面上之光防蝕膜2 5 a具有一圖案構 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）_ ·|4 - 經濟部中央標準局員工消費合作社印製 A7 ____B7 五、發明説明（12 ) 成一部分而將導線架內導線除外，薄金屬層2 4表面上形 成之光防蝕膜2 5 b具有一圖案構成一部分而特厚，如內 導線及一導孔2 6附近。光防蝕膜2 5之開口寬度最少通 常爲1 0至2 0 // m ’但如導孔2 6附近必須厚之開口部 分寬度應考量側蝕刻量。 (C )接者’蝕刻導線架材料1之厚金屬層2 3表面 ’所用混合液爲液態胺N Η 4 Ο Η N Η 3 1 5 %以上濃度與 氯化銅CuC 密度2 0%以上。然後如圖；l c所示，選 擇地蝕刻金屬層2 3，並形成導線架本體之外導線2 7。 (D )接著，使用以上蝕劑或加有氟化鹽及表面活化 劑之硫酸鹽’而蝕刻薄金屬層2 4。如圖1 D所示，選擇 地蝕刻金屬層2 4 ’並形成具內金屬層2 8及導孔6之薄 部2 9。若金屬層2 4爲1 8 μιη厚之銅箔，可實際形成 內導線2 8，節距約4 0 a m ’極爲精細，可符合增加腳 數之需求。 之後’以溶劑除去光防蝕膜2 5 a及2 5 b。圖2A 立體圖顯不除去光防餓膜2 5 a及2 5 b之狀態。 (E )接著’以酸溶液蝕劑除去蝕停層2 2，主要爲 2 5 %硫酸與6 %之過氧化氫構成。蝕劑對銅蝕速慢，對 鎳或鎳合金快。如圖1 E所示，蝕刻後，蝕停層2 2僅留 下蝕去金屬層2 3及金屬層2 4後之部分，除去以上部分 外之蝕停層22 ’完成導線架。圖2B顯示完成導線架之 狀態。 必要時’導線架表面整個或部分鍍層錫、金及1〇% 本紙張尺度適用中國國家標準（cns ) A4規格Uioxm公嫠） -15- m. -- —^1 - - - · ! - - - — I - I- -I -I —— — ---- - - (請先閱讀背面之注意事項再填寫本頁) A7 ___B7_ 五、發明説明（13 ) 鉛與9 0 %錫構成之焊料。 上例中’完成選擇性蝕刻後分別分開完成剝離光防蝕 膜25a及25b及除去蝕停層22，亦可同時完成。當 除去防蝕膜時施加超音波，可立即除去之。 根據此導線架之製法，可形成夠厚之導線架材料2 1 之金屬層2 3，以確保導線架基礎金屬（外導線）之機械 強度’並形成夠薄之金屬層2 4以形成精細之蝕刻內導線 2 8° 理由在於隨蝕停層2 2保持於金屬層2 3及2 4之間 ，可獨立蝕刻金屬層2 3及2 4。 因此，所得足夠機械強度之導線架有精細之內導線。 獨立蝕刻非係指分開程序蝕刻，而係蝕刻金屬層2 3時不 影響金屬層2 4或無逆向蝕刻。亦可同時蝕刻金屬層2 3 及蝕刻金屬層2 4。 經濟部中夬標準局員工消費合作社印製 1·- u I n I .^1 n n I n If In I n I T 言 - - (請先閱讀背面之注意事項再填寫本頁) 再者，根據本例以鎳或鎳合金形成蝕停層2 2，亦以 鍍層形成蝕停層2 2。因此，不須以昂貴氣相沈積或濺射 裝置形成鉛蝕停層2 2，降低設施成本，並降低導線架或 使用導線架之半導體裝置成本。 因以鍍層形成蝕停層2 2，可提高蝕停層2 2至各相 鄰金屬層2 7及2 8之黏著強度，相較以氣相沈積或濺射 形成蝕停層爲然。理由在於以鍍層形成金屬層，生長晶格 ，明顯取得較Van der Waals力黏著強度大之著強度。因 此可防止化學物侵入鈾停層2 2與各相鄰金屬層2 7及2 8間而致劣化及剝離。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（14 ) 圖3爲利用導線架之半導體裝置，導線架中於內導線 2 8端形成由蝕停層2 2構成之凸點3 0，變化圖1部分 方法。根據圖1所示導線架製法可罩任一部分並於之後触 刻蝕停層2 2而形成導線架’其中於選擇地蝕刻導線架材 料2 1之金屬層2 3及2 4並除去光防蝕膜2 5 a及 2 5 b後’再次以光防蝕膜形成蝕停層2 2之凸點3 〇。 不消說’上述方法就所用蝕劑不同於圖1例。圖3中4 1 爲一半導體裝置’ 41a爲電極墊片，42爲樹脂。 圖4A至4 E及圖5 A至5 C截面圖顯示本發明導線 架製法，依照程序（A )至（Η )排列。 (Α)備妥圖4Α具三層結構之導線架材料31。形 成導線架材料3 1係形成鎮膜3 3爲3 厚之餓停層， 以鍍層於銅或銅合金之5 0至2 0 〇 厚基底3 2表面 上，另形成薄銅或鎳構成厚〇 . 1至2 /zm之下片層3 4 。導線架材料3 1最終程序爲一外環。形成下片層3 4可 提高後述導線黏著性，但非必須。 (B )接著上述下片層3 4上形成防蝕膜，並以曝光 顯影定圖案。防蝕膜圖案爲欲形成導線負圖案。完成定圖 案時，以防蝕膜爲罩鍍層銅膜。數字3 5爲鍍層形成之導 線’圖4 Β爲形成導線3 5及其他等後除去防蝕膜之狀態 。成爲導線之金屬膜層狀物可用於導線架材料，亦可餓刻 金屬膜而形成導線。 (C)接著，如圖4 C所示，形成導線架，其中由二 側選擇地蝕刻導線架材料3 1使選擇性鈾刻穿透導線架材 ml In 1^1 ·11 -i Itt^. - I—- - - I. 、-° • . (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -17- 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（15 ) 料預定部分而集合多數薄膜電路。蝕刻中’所用蝕刻之混 合液包含液態胺NH4OHNH3濃度1 5 %以上及氮化銅 CuC<2密度20%以上。 (D )接著，如圖4 D所示’隔絕層（絕緣膜）3 6 選擇地形成於二側表面上而形成導線架材料3 1之導線。 使用具光敏性之樹脂材料塗上隔絕層，予以曝光及顯影而 形成所欲圖案。數字3 7爲隔絕層3. 6之開口以曝光欲成 各導線3 5球電極3 8之部分，隔絕層3 6選擇地蝕刻而 提供開口 3 7。 (E)接著，如圖4E所示，成爲外端子之焊球38 以隔絕層3 6爲罩形成於各導線3 5表面上。焊球3 8由 80至1 lOym厚鎳片及焊料或0 . 1至5//m厚金片 或鈀形成。 (F )接著，如圖5 A所示，自後側選擇地蝕刻除去 導線架材料3 1後側上成爲厚銅層3 2外環之部分3 9內 一部分。以上蝕刻中，飩劑爲混合溶液，即液態胺 NH4〇HNH3濃度1 5%以上及寧化銅CuC 密度 2 0%以上。理由在於以上蝕劑蝕銅，但不蝕鎳，故鎳或 鎳合金3 3作爲餓停層。本程序中，留下鎳或鎮合金3 3 ’而圖4 C選擇地蝕刻除去之部分除外。 接著，如圖5 B所示，導線3 5下方之下片層3 4及 作爲蝕停物之蝕停層3 3利用導線3 5及留下厚銅厚3 2 爲罩而蝕去。以上蝕刻中，混合溶液由硫酸及過氧化氫構 成°如此各導線3 5分開而脫離各導線彼此短路之狀態。 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X：297公釐） -18- n. HI I I- - - —II - - - 1--- l^i - —1 -- m In Τ» 、T - * (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（16 ) (Η )接著，必要時如圖5 C所示’各導線3 5端形 成一凸點4 0。因此半導體裝置4 1側上可形成凸點，或 不形成凸點。 圖6截面圖爲根據圖4及5方法所製導線架裝上之半 導體裝置。數字4 1爲半導體裝置，其各電極經凸點4 0 接至各導線端。數字4 2爲密封半導體裝置4 1之樹脂， 4 3爲淺碟形散熱器，接至導線架及半導體裝置4 1各後 方，4 4爲銀漿導電黏劑，以接合半導體裝置4 1後方至 散熱器4 3。 根據此導線架製法，以鎳或鎳合金形成蝕停層3 3， 可用鍍層形成。故不須昂貴氣相沈積或濺射裝置形成鋁之 蝕停層。降低設施成本，並降低導線架或使用導線架之半 導體裝置成本。 因以鍍層形成蝕停層3 3，可提高蝕停層3 3與各相 鄰金屬層3 2及3 4間黏著強度，相較以氣相沈積或濺射 形成蝕停層3 3爲然。故可防止化學物侵入蝕停層3 3與 各相鄰金屬層間引起劣化及剝離，尤其若提供外環3 9， 致化學物侵入外環3 9金屬層與蝕停層3 3間引起封裝外 尺寸改變及密封接合用樹脂4 2生裂之情況及剝離可防止 〇 圖7 Α至7 Α爲本發明導線架製法第三例截面圖’依 程序排列。 (A)首先，如圖7A所示，備妥具三層結構金屬夾 層板之導線架材料5 1。形成導線架材料5 1可層化厚1 本紙張尺度適用中國國家標率（CNS ) Α*規格（21〇χ297公釐） -19- —---------势-- • - (請先閱讀背面之注意事項再填寫本頁)
、1T 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（17 ) 5 0 // m銅層爲外環以包圍半導體裝置並黏著而強化，厚 3 /im鎳層6 3作爲蝕停層而以鍍層而以鍍層形成，及厚 2 銅或鎳下片層6 4。下片層6 4可具多層結構，如 2/zm鎳層位於0 . 2"m鉻層上。 (B )接著如圖7 B所示，導線5 3及懸浮部6 0 ( 圖7及9未示懸浮部6 0 )形成於上述下片層6 4上。具 體地，根據導線5 3及懸浮部6 0形成圖案之負圖案塗上 防蝕劑形成導線及懸浮部6 0及鍍層銅或鎳達3 Ο μ m厚 ’以防鈾劑爲罩而以層6 4爲下片。 懸浮部6 0位於導線5 3同一層而懸吊外環5 8以強 化並包圍半導體裝置4 1，例如由銅或鎳構成。其時，環 5 8經由懸浮部6 0集積於導線架主部外，而此時仍未形 成環，所提供之結構層化銅、鋁、鎳及其他等。 (C )接著如圖7 C所示，由二側選擇地蝕刻金屬層 化物5 1而整合多數薄膜電路，選擇性蝕刻穿透金屬層化 物預定部，而形成導線架。以上蝕刻中，所用蝕劑含氯化 鐵’具混合溶液爲液態胺N Η 4 Ο Η N Η 3濃度1 5 %以上 及氯化銅CuC密度20%以上。 (D )接著，如圖7 D所示，隔絕層（絕緣膜）5 2 選擇地形成於導線由以上層化物5 1構成側上表面。使用 光敏性樹脂材料爲隔絕層5 2，將其塗上，曝光及顯影而 形成所欲圖案。數字6 1及6 2爲隔絕層5 2 .之開口，所 曝光部分爲欲形成各導線5 3之球電極5 6，並選擇地蝕 刻隔絕層5 2以提供開口 6 1。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -20- 裝-- - (請先閱讀背面之注意事項再填寫本頁) 訂 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（18 ) (E )接著如圖7 E所示，使用隔絕層5 2爲罩於各 導線5 3表面上形成作爲外端子之焊球5 6。以8 0至 1 1 O/im厚鎳片及焊料或〇 . 1至5vm厚金片或鈀形 成焊球5 6。 (F)接著，如圖7F所示，由後方選擇地蝕刻，除 去層化物5 1後方成爲厚銅層6 2外環部分內一部分。以 上蝕刻所用蝕劑包含氯化鐵，具混合溶液液態胺N Η 4 Ο Η ΝΗ3濃度1 5%以上及氯化銅C u C < 2密度2 0%以上 。理由爲以上蝕劑蝕銅但不蝕鎳，故鎳層6 3可作爲蝕停 層。 此程序中，留下鎳層6 3，但除去圖7 C選擇蝕刻之 部分。 (G )接著如圖7 G所示，以導線5 3及懸浮部6 0 (圖7未示懸浮部6 0，見圖9 )爲罩，蝕刻導線5 3下 方下片層6 4及鎳或鎳合餓停層6 3。以上蝕刻中，使用 硫酸與過氧化氫混合溶液。因此各導線5 3與各懸浮部 6 0分開而脫離彼此短路之狀態。數字6 5爲導線架5 1 主部，主部6 5似乎與圖7 G外環5 8分開，此乃因圖 7 G截面未顯示懸浮部6 〇，實際上主體經懸浮部6 〇與 外環5 8 —體。 (Η )接著，必要時，如圖7 Η所示，各導線5 3端 5 3 a形成一凸點6 6。因此半導體裝置5 4 .側上可形成 凸點或不形成凸點。 本例中，使用選擇地形成於下片層上防蝕層爲罩生長 (請先閱讀背面之注意事項再填寫本頁) 裝-
、1T -- ^ν„ 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -21 - 經濟部中央標準局員工消費合作杜印製 A7 B7_ _ 五、發明説明（19) 片膜爲形成導線5 3，但可由銅或鎳層6 4形成導線，其 厚而以選擇性触刻定圖案。 根據本例，可使用導線架製法製成導線架5 1，其中 外導線形成於三層結構之金屬層化物一側上，而內導線形 成於另一側上，而金屬構成之金屬層化物6 1基材剛性大 ’可極精確定位形成細小導線5 3。 以鎳或鎳合金形成鈾停層6 3，.可用鍍層形成蝕停層 6 3。故不須以昂貴氣相沈積或濺射裝置形成鋁爲蝕停層 。降低設施成本，並降低導線架及使用導線架之半導體裝 置成本。 因以鏟層形成蝕停層，可提高蝕停層6 3對金屬層（ 外環）5 8之黏著強度，相較以氣相沈積或濺射形成蝕停 層爲然。故可防止化學物侵入蝕停層與各相鄰金屬層間引 起劣化及剝離。 圖8A至8 D顯示圖7程序導線架5 1組合’完成半 導體裝置4 1依程序排列。 (A )首先如圖8 A所示，與導線架5 1對齊之半導 體裝置4 1定位並經緩衝黏著層5 7接合。隨緩衝黏劑7 接合導線架5 1與半導體裝置5 4，並保護半導體裝置 4 1表面，需要緩衝性。 (B )接著如圖8 B所示’各導線5 3端3 a之凸點 6 6以單點接合連接至半導體裝置4 1之電極.墊片5 5。 如此，由導線5 3隔絕層5 2突出之一部分端點作爲 半導體裝置側上端子，不須切割端子以供接合。如此’本 本紙張尺度適用中國國家標準（CNS ) A4说格（210X297公釐）-22 - (請先閱讀背面之注意事項再填寫本頁) 裝- 訂 A7 B7 五、發明説明（20 ) 發明導線架與習知者不同，並降低接合所需時間。 (C)接著’如圖8 C所’不如環氧樹脂及矽樹脂之 密封劑6 9注入半導體裝置4 1與導線架5 1間及其與外 環5 8之間’利用密封方式，密封固定於半導體裝置5 4 與導線架5 1之間及其與外環5 8之間。 (D )接著如圖8 D所示，將多數半導體裝置4 1導 線整合並切去導線架5 1不必要部分，使導線架5 1每一 半導體裝置彼此分開。故提供之半導體裝置具導線架5 1 爲中間電路基材，具球柵陣列之外端子5 6分別接至中間 電路基材上半導體裝置之各電極，並以外環5 8強化。圖 9顯示除去密封劑5 9形成之半導體裝置平面圖。 根據此導線架製法’以錬或鎮合金形成触停層6 3， 可用鍍層形成。故不須昂貴氣相沈積或濺射裝置形成鋁之 蝕停層。降低設施成本，並降低導線架或使用導線架之半 導體裝置成本。 經濟部中央標準局員工消費合作社印製 !i. j —^1 —^1 I -II ---- - I----- I ,1""^ * 礞 (請先閲讀背面之注意事項再填寫本頁) 因以鍍層形成蝕停層，可提高蝕停層6 3對金屬層（ 外環）5 8之黏著強度，相較以氣相沈積或濺射形成鈾停 層爲然。故可防止化學物侵入蝕停層與各相鄰金屬層間孔 起劣化及剝離。 圖4及5所示例及圖7例中，鎳或鎳合金蝕停層形成 於金屬層表面上爲導線架基材，而薄銅下片層形成於蝕停 層上以銅金屬層作爲導線至鎳或鎳合金蝕停層.之黏著性。 然而若取得所欲黏著性而不形成下片層，以上下片層非必 須。若未形成下片層，當選擇地蝕刻金屬層形成導線時不 本紙浪尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 23 _ 經濟部中央標準局員工消費合作社印製 A7 _ B7 五、發明説明（21 ) 須除去，優點爲導線不因除去而有毛屑。 上述以低成本製造半導體裝置，並電速按電路板上電 極及半導體裝置外電極而提高可靠性，如圖1 4所示，其 可用於各式電子設備，尤其以上半導體裝置可用於迷你行 動電路，有利縮小。圖1 3爲行動電話電子設備例A，本 發明半導體裝置C置於電子設備內電路板B上，充作電子 設備至少部分內部電路。 根據申請專利範圍第1項之導線架，以鎳或鎳合金形 成蝕停層，可用鍍層形成。故不須昂貴氣相沈積或濺射裝 置形成鋁之蝕停層。降低設施成本，並降低導線架或使用 導線架之半導體裝置成本。 因以鍍層形成蝕停層，可提高蝕停層與各相鄰金屬層 間黏著強度，相較以氣相沈積或濺射形成蝕停層爲然。故 可防止化學物侵入蝕停層與各相鄰金屬層間引起劣化及剝 離。 根據申請專利範圍第2項之導線架，以鎳或鎳合金形 成蝕停層，可用鍍層形成。故不須昂貴氣相沈積或濺射裝 置形成鋁之蝕停層。降低設施成本，並降低導線架或使用 導線架之半導體裝置成本。 因以鍍層形成蝕停層，可提高鈾停層與各相鄰金屬層 間黏著強度，相較以氣相沈積或濺射形成蝕停層爲然。故 可防止化學物侵入蝕停層與各相鄰金屬層間孔.引起劣化及 剝離，尤其若提供外環，致化學物侵入外環金屬層與蝕停 層間引起封裝外尺寸改變及密封接合用樹脂生裂之情況及 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ 24 - -i I - ί In · ----I - --- - - - -- - - -mi (請先閱讀背面之注意事項再填寫本頁) A7 B7_ 五、發明説明（22 ) 剝離可防止。 根據申請專利範圍第3項之導線架製法，以鎳或鎳合 金形成餓停層，可用鑛層形成。故不須昂貴氣相沈積或濺 射裝置形成鋁之蝕停層。降低設施成本，並降低導線架或 使用導線架之半導體裝置成本。 因以鍍層形成蝕停層，可提高蝕停層與各相鄰金屬層 間黏著強度’相較以氣相沈積或濺射形成蝕停層爲然。故 可防止化學物侵蝕停層與各相鄰金屬層間引起劣化及剝離 〇 根據申請專利範圍第4項之半導體裝置，因以鎳或鎳 合金形成供安裝半導體裝置之導線架之蝕停層，半導體裝 置可具上述提供導線架之優點。 根據申請專利範圍第5項之半導體裝置製法，因導線 架中以鎳或鎳合金形成蝕停層，以此導線架製成半導體裝 置，此半導體裝置製法可具上述提供導線架之優點。 _^^i· 1II-1 - = nn n^i ml >-n^i nn HI UK ml US. 、va A (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適财關家縣^

Claims (1)

  1. 經濟部中夬標準局員工消費合作社印製 ,V、 Bd C8 08 " ' ! -一—— * -* - 一* ~ — ' 丨丨· 穴、申請專利範圍 1 . 一種導線架之製造方法，包含： 以鎳或鎳合金形成蝕停層於第一金屬層上之步驟； 以第二金屬層形成多數導線於蝕停層上之步驟； 形成隔絕層之步驟，提供多數開口於多數導線上； 選擇性蝕刻第一金屬層之步驟，使用鈾停層爲停止物 :及 蝕刻蝕停層之步驟，以多數導線及第一金屬層之未蝕 刻部爲罩。 2 .如申請專利範圍第1項之導線架之製造方法，其 中： 以鍍層鎳或鎳合金形成蝕停層。 3 .如申請專利範圍第1項之導線架之製造方法，其 中： 隔絕層埋入多數導線；及 半導體裝置位於導線架之側表面具有隔絕層及多數_ 線。 4 .如申請專利範圍第1項之導線架之製造方法，# 中： 另包含形成一外電極於多數開口之步驟。 5 ·如申請專利範圍第1項之導線架之製造方法，# 中： 以鍍層形成多數導線。 6 .如申請專利範圍第1項之導線架之製造方法，_ 中： 本紙浪尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -26 - ~ — (請先閱讀背面之注意事項再填寫本頁) 裝 、17 Ν ,νο -Λ ΟΛΑ BCD 經濟部中央標隼局員工消費合作社印製 六、申請專利範圍 一下片金屬層形成於蝕停層上。 7 種半導體裝置，其中： 多數導線形成於半導體裝置位於隔絕層之側表面上， 故各導線表面與隔絕層表面位於同一平面； 供分別曝光多數導線之多數開口形成於與隔絕層表面 相反之表面上； 一外電極形成於各開口處； 半導體裝置之電極電連接至多數導線； ’ 較導線厚之金屬層構成之外環位於一部分周界，此部 分中多數導線經由一懸浮部而形成；及 外環具一金屬層化物，其中鎳或鎳合金金屬層形成於 懸浮部之側上。 8 ·如申請專利範圍第7項之導線架，其中： 鎳或鎳合金金屬層以鍍層形成於金屬層化物之另一層 上。 9 . 一種半導體裝置之製造方法，包含： 以鎳或鎳合金形成蝕停層於第一金屬層上之步驟； 以第二金屬層形成多數導線於蝕停層上之步驟； 形成隔絕層之步驟，提供多數開口於多數導線上； 形成一外電極於開口處之步驟； 以蝕停層爲停止物選擇地蝕刻第一金屬層之步驟； 蝕刻蝕停層之步驟，以多數導線及第一金屬層之未蝕 刻部爲罩；及 電連接多數導線及半導體裝置上各電極之步驟。 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐-21 - ^^^^1 ν^ϋ ^^^^1 fm n^i nn m 0¾ 、v" (請先閱讀背面之注意事項再填寫本頁) 六、申請專利範圍 1 〇 · —種聯接半導體裝置至電路板之方法，其中： 一半導體裝置由以下所製造： 以鎳或鎳合金形成蝕停層於第一金屬層上之步驟； 以第二金屬層形成多數導線於蝕停層上之步驟； 形成隔絕層之步驟，提供多數開口於多數導線上； 形成一外電極於開口處之步驟： 以蝕停層爲停止物選擇地蝕刻第一金屬層之步驟； 蝕刻蝕停層之步驟，以多數導線及第一金屬層之未鈾 刻部爲罩；及 電連接多數導線及半導體裝置上各電極之步驟，其中 另包含一步驟電連接外電極與電路板上電極。 1 1 .—種導線架，其中： 多數導線形成於半導體裝置位於隔絕層之側表面上’ 故導線表面與隔絕層表面位於同一平面； 供分別曝光多數導線之多數開口形成於隔絕層表面相 反之表面上： 一外電極形成於各開口處； 經濟部中央標準局員工消費合作社印製 較導線厚之金屬層構成之外環位於一部分周界’該部 分中經由一懸浮部提供多數導線；及 外環具一金屬層化物，其中鎳或鎳合金金屬層形成於 懸浮部之側上； 1 2 ·—種電子設備，包含： —電路板；及 本紙張尺度適用中國國家榇準（CNS ) A4規格（21〇><297公釐） Λ :·， Β8 C8 D8 六、申請專利範圍 —半導體裝置，其中： 多數導線形成於半導體裝置位於隔絕層之側表面上， 故導線表面與隔絕層表面位於同一平面； 供分別曝光多數導線之多數開口形成於隔絕層表面相 反之表面上： 一外電極形成於各開口處； 較導線厚之金屬層構成之外環位於一部分周界，該部 分中經由一懸浮部提供多數導線；及 外環具一金屬層化物，其中鎳或鎳合金金屬層形成於 懸浮部之側上，其中： 半導體裝置經由外電極電連接至電路板上之電極。 .H - - - - 1 I I..... - I------ X» U3. 、vs «' (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作杜印製 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐） * *
TW087108173A 1997-05-27 1998-05-26 Lead frame, the manufacturing method, semiconductor device and the manufacturing method TW379429B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9136776A JP3003624B2 (ja) 1997-05-27 1997-05-27 半導体装置

Publications (1)

Publication Number Publication Date
TW379429B true TW379429B (en) 2000-01-11

Family

ID=15183260

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087108173A TW379429B (en) 1997-05-27 1998-05-26 Lead frame, the manufacturing method, semiconductor device and the manufacturing method

Country Status (5)

Country Link
US (4) US6140153A (zh)
JP (1) JP3003624B2 (zh)
KR (1) KR100563177B1 (zh)
SG (1) SG68051A1 (zh)
TW (1) TW379429B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
TW446627B (en) * 1998-09-30 2001-07-21 Toyo Kohan Co Ltd A clad sheet for lead frame, a lead frame using thereof and a manufacturing method thereof
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6479893B2 (en) * 2000-12-04 2002-11-12 Semiconductor Components Industries Llc Ball-less clip bonding
JP2002261190A (ja) * 2001-02-28 2002-09-13 Sony Corp 半導体装置、その製造方法及び電子機器
KR101009818B1 (ko) * 2002-04-11 2011-01-19 엔엑스피 비 브이 전자 디바이스 제조 방법, 캐리어 및 캐리어 제조 방법
CN1998077B (zh) * 2004-05-20 2010-06-16 斯班逊有限公司 半导体装置的制造方法及半导体装置
WO2007036911A2 (en) * 2005-09-30 2007-04-05 Nxp B.V. Fine-pitch routing in a lead frame based system-in-package (sip) device
DE602006020179D1 (de) 2005-11-28 2011-03-31 Nxp Bv Ransponder
US7371616B2 (en) * 2006-01-05 2008-05-13 Fairchild Semiconductor Corporation Clipless and wireless semiconductor die package and method for making the same
US20080298024A1 (en) * 2007-05-31 2008-12-04 A.L.M.T. Corp. Heat spreader and method for manufacturing the same, and semiconductor device
KR101204092B1 (ko) 2008-05-16 2012-11-22 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지와 그 제조방법
US8551820B1 (en) 2009-09-28 2013-10-08 Amkor Technology, Inc. Routable single layer substrate and semiconductor package including same
JP2013041950A (ja) * 2011-08-12 2013-02-28 Sharp Corp 発光装置
KR20140060390A (ko) 2012-11-09 2014-05-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 랜드 및 그 제조 방법과 이를 이용한 반도체 패키지 및 그 제조 방법
US9911685B2 (en) 2012-11-09 2018-03-06 Amkor Technology, Inc. Land structure for semiconductor package and method therefor
US10529672B2 (en) 2017-08-31 2020-01-07 Stmicroelectronics, Inc. Package with interlocking leads and manufacturing the same
US11887916B2 (en) 2020-09-09 2024-01-30 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3824008A1 (de) * 1988-07-15 1990-01-25 Contraves Ag Elektronische schaltung sowie verfahren zu deren herstellung
JP2797542B2 (ja) * 1989-11-06 1998-09-17 ソニー株式会社 リードフレームの製造方法
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
US5541447A (en) * 1992-04-22 1996-07-30 Yamaha Corporation Lead frame
US5422514A (en) * 1993-05-11 1995-06-06 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
JP2853516B2 (ja) * 1993-05-25 1999-02-03 ソニー株式会社 リードフレームとその製造方法
JP2856061B2 (ja) * 1994-01-19 1999-02-10 ソニー株式会社 リードフレームとその製造方法
DE69527473T2 (de) * 1994-05-09 2003-03-20 Nec Corp., Tokio/Tokyo Halbleiteranordnung bestehend aus einem Halbleiterchip, der mittels Kontakthöckern auf der Leiterplatte verbunden ist und Montageverfahren
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
JP2861841B2 (ja) * 1994-11-22 1999-02-24 ソニー株式会社 リードフレームの製造方法
US5945741A (en) * 1995-11-21 1999-08-31 Sony Corporation Semiconductor chip housing having a reinforcing plate
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
JP3039355B2 (ja) * 1996-02-06 2000-05-08 ソニー株式会社 フィルム回路の製造方法
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
JP2970491B2 (ja) * 1995-09-20 1999-11-02 ソニー株式会社 半導体パッケージ及びその製造方法
JP3422144B2 (ja) * 1995-09-22 2003-06-30 ソニー株式会社 半導体パッケージの製造方法
JPH09312374A (ja) * 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
US6074898A (en) * 1996-09-18 2000-06-13 Sony Corporation Lead frame and integrated circuit package
US5937278A (en) * 1996-10-15 1999-08-10 Sony Corporation Method of manufacturing lead frame having inner lead connected to outer lead by metal etch stop layer
US6117566A (en) * 1997-02-03 2000-09-12 Nippon Denkai, Ltd. Lead frame material
JPH10326795A (ja) * 1997-03-28 1998-12-08 Sony Corp 半導体装置とその製造方法
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
JPH1174413A (ja) * 1997-07-01 1999-03-16 Sony Corp リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器
JPH1197573A (ja) * 1997-09-19 1999-04-09 Sony Corp 半導体パッケージ

Also Published As

Publication number Publication date
US6140153A (en) 2000-10-31
KR100563177B1 (ko) 2006-05-25
JP3003624B2 (ja) 2000-01-31
SG68051A1 (en) 1999-10-19
US6369441B1 (en) 2002-04-09
JPH10335569A (ja) 1998-12-18
KR19980087404A (ko) 1998-12-05
US6403402B1 (en) 2002-06-11
US6351025B1 (en) 2002-02-26

Similar Documents

Publication Publication Date Title
TW379429B (en) Lead frame, the manufacturing method, semiconductor device and the manufacturing method
TW398063B (en) Lead frame and its manufacturing method thereof
US8230591B2 (en) Method for fabricating an electronic device substrate
US7880091B2 (en) Electronic device substrate, electronic device and methods for making same
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US7514636B2 (en) Circuit component module, electronic circuit device, and method for manufacturing the circuit component module
TWI248141B (en) Semiconductor device and manufacturing method therefor
JP2002016183A (ja) 半導体パッケージ用回路基板及びその製造方法
WO2013020309A1 (zh) 电子元件埋入式电路板及其制造方法
JPWO2003056889A1 (ja) 接続基板、および該接続基板を用いた多層配線板と半導体パッケージ用基板と半導体パッケージ、ならびにこれらの製造方法
KR100679470B1 (ko) 리드 프레임 및 그 제조방법과, 반도체 디바이스 및 그제조방법
TW398047B (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
TW200826206A (en) Semiconductor fabrication method and structure thereof
JP2005317901A (ja) 回路部品モジュールおよびその製造方法
JPH06177315A (ja) 多層リードフレーム
CN101990791B (zh) 印刷电路板及其制造方法
JPS59124794A (ja) 電子回路基板の製造方法
CN108666293B (zh) 线路载板及其制造方法
JP2000077573A (ja) リ―ドフレ―ム、その製造方法及び半導体装置の製造方法
CN113286440A (zh) 导线架及其制作方法
JPS63296346A (ja) 半導体装置用フィルムキャリア
JPH06216310A (ja) 多層リードフレーム
JPH1126625A (ja) 半導体装置用基板及びその製造方法
JPH03119793A (ja) マルチコアハイブリッドｉｃ
JPH02174240A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees