JPH10335569A - リードフレーム、その製造方法、半導体装置及びその製造方法 - Google Patents

リードフレーム、その製造方法、半導体装置及びその製造方法

Info

Publication number
JPH10335569A
JPH10335569A JP9136776A JP13677697A JPH10335569A JP H10335569 A JPH10335569 A JP H10335569A JP 9136776 A JP9136776 A JP 9136776A JP 13677697 A JP13677697 A JP 13677697A JP H10335569 A JPH10335569 A JP H10335569A
Authority
JP
Japan
Prior art keywords
layer
etching
etching stop
stop layer
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9136776A
Other languages
English (en)
Other versions
JP3003624B2 (ja
Inventor
Kenji Osawa
健治 大沢
Hidetoshi Kusano
英俊 草野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9136776A priority Critical patent/JP3003624B2/ja
Priority to SG1998001118A priority patent/SG68051A1/en
Priority to TW087108173A priority patent/TW379429B/zh
Priority to US09/084,189 priority patent/US6140153A/en
Priority to KR1019980019192A priority patent/KR100563177B1/ko
Publication of JPH10335569A publication Critical patent/JPH10335569A/ja
Application granted granted Critical
Publication of JP3003624B2 publication Critical patent/JP3003624B2/ja
Priority to US09/702,456 priority patent/US6403402B1/en
Priority to US09/702,437 priority patent/US6369441B1/en
Priority to US09/702,457 priority patent/US6351025B1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 多層構造のリードフレームのエッチング
ストップ層をメッキにより大がかりな装置を用いること
なく簡単に形成できるようにし、エッチングストップ層
の他の金属層との密着力を高め、以てエッチングストッ
プ層と他の層との間に薬品が浸透しての劣化による剥離
の発生防止。 【解決手段】 エッチングストップ層２２を中間層とし
てその一方の面に厚い金属層２３を、他方の面に薄い金
属層２４を形成した状態でエッチングストップ層２２を
エッチングストッパとして上記金属層２３、２４を選択
的にエッチングするエッチング工程と、上記両面の金属
層２３、２４をマスクとしてエッチングストップ層２２
をエッチングする工程を少なくとも有するリードフレー
ムの製造方法において、エッチングストップ層２２とし
てニッケル系金属からなるものを用いる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、エッチングストッ
プ層を中間層としその両側に厚さの異なる銅等の金属層
が形成され、そのうち薄い方の金属層によりリードが形
成されたリードフレームと、そのリードフレームの製造
方法と、そのようなリードフレームを用いた半導体装置
と、その半導体装置の製造方法に関する。
【０００２】
【従来の技術】リードフレームとして、例えば、アルミ
ニウムからなるエッチングストップ層の一方の側に例え
ば外枠、外形リングとなる例えば銅からなる厚い金属層
を形成し、他方の側に例えば銅からなる薄い金属層を、
ないしは該金属からなるパターニングされたリードを形
成し、厚い金属層のパターニング及び薄い金属層のリー
ドを形成するためのパターニングのための金属層のエッ
チングを上記エッチングストップ層をエッチングストッ
パとして用いて行い、その後、上記両金属層をマスクと
して該エッチングストップ層をエッチング除去するとい
うようなエッチングストップ層を有するリードフレーム
を用いた半導体装置の実装技術がある。
【０００３】図１０（Ａ）乃至（Ｅ）及び図１１（Ｆ）
乃至（Ｈ）はそのようなリードフレームの製造方法を工
程順（Ａ）〜（Ｈ）に示すものである。
【０００４】（Ａ）図１０（Ａ）に示すような三層構造
のリードフレーム材１を用意する。該リードフレーム１
は厚さ例えば１５０μｍ程度の銅又は銅合金からなる基
板２の表面に蒸着或いはスパッタリングにより厚さ例え
ば３μｍ程度のアルミニウム膜３を形成し、更に厚さ例
えば０．１〜２μｍ程度の薄い銅又はニッケルからなる
メッキ下地層４を形成する。リードフレーム材１は最終
段階では外形リングになる。
【０００５】（Ｂ）次に、上記メッキ下地層４上にレジ
スト膜を形成し、該レジスト膜を露光、現像してパター
ニングする。レジスト膜のパターンは形成すべきリード
のパターンに対してネガのパターンである。このパター
ニングが終わると該レジスト膜をマスクとして銅或いは
ニッケル等からなる膜をメッキにより形成する。５は該
メッキにより形成されたリードであり、図１０（Ｂ）は
リード５等形成後のレジスト膜の除去後の状態を示す。
【０００６】（Ｃ）次に、図１０（Ｃ）に示すように、
リードフレーム材１に対してそれを貫通するエッチング
を両面から選択的に行うことにより複数のフィルム回路
が一体に連結されたリードフレーム形状に成形する。エ
ッチングは例えば塩化第２鉄系のエッチング液を用いて
行う。
【０００７】（Ｄ）次に、図１０（Ｄ）に示すように、
上記リードフレーム材１のリード形成面側の表面に絶縁
層（絶縁フィルム）６を選択的に形成する。該絶縁層６
は感光性を有する樹脂材料を用い、それを塗布し、露
光、現像することにより所望のパターンに形成する。
７、７、・・・は絶縁層６の各リード５、５、・・・の
ボール電極（８）を形成すべき部分を露出させる開口で
あり、該開口７、７、・・・を有するように絶縁層６の
選択的形成が行われる。
【０００８】（Ｅ）次に、図１０（Ｅ）に示すように、
上記リード５、５、・・・表面に上記絶縁層６をマスク
として外部端子となる半田ボール８、８、・・・を形成
する。該半田ボール８、８、・・・はニッケルメッキ
（厚さ例えば８０〜１１０μｍ）及び半田若しくは金メ
ッキ（厚さ例えば０．１〜５μｍ）により形成される。
【０００９】（Ｆ）次に、図１１（Ｆ）に示すように、
リードフレーム材１の裏面側に位置する厚い銅層２の外
形リングとなる部分９よりも内側を裏面側からの選択的
エッチングにより除去する。このエッチングは、例えば
Ｈ2 ＳＯ4 ／Ｈ2 Ｏ2 系のエッチング液を用いて行う。
なぜならば、このエッチング液は銅を侵すが、アルミニ
ウムを侵さず、アルミニウム層３ａにエッチングストッ
パとしての役割を果たさせることができるからである。
尚、この段階では、該アルミニウム層３ａは図１０
（Ｃ）の選択的エッチングの際に除去された部分を除き
残存している状態である。
【００１０】（Ｇ）次に、図１１（Ｇ）に示すように、
上記リード５、５、・・・及び残存する厚い銅層２をマ
スクとしてそのリード５、５、・・・の下地であるメッ
キ下地層４及びエッチングストッパであったアルミニウ
ム層３ａをエッチングする。これにより、各リード５、
５、・・・が独立し、ここで初めて互いに電気的にショ
ートした状態ではなくなる。
【００１１】（Ｈ）次に、必要に応じて図１１（Ｈ）に
示すように、各リード５、５、・・・の端部にバンプ１
０、１０、・・・を形成する。従って、バンプは半導体
素子４側に形成する場合もあるし、全く形成しない場合
もある。
【００１２】図１２は図１０、図１１に示した方法で製
造したリードフレームを用いて実装した半導体装置を示
す断面図である。１１は半導体素子で、その各電極が上
記各リード５、５、・・・の端部にバンプ１０、１０、
・・・を介して接続されている。１２は半導体素子１１
を封止する封止樹脂、１３はリードフレーム及び半導体
素子１１の裏面に接続された薄皿状のヒートスプレッ
ダ、１４は該ヒートスプレッダ１３に半導体素子１１の
裏面を接着する例えば銀ペーストからなる導電性接着剤
である。
【００１３】
【発明が解決しようとする課題】このような、アルミニ
ウムからなるエッチングストップ層を中間層としその一
方の面に厚い銅などの金属層を他方の面に薄い金属層或
いはそれからなるリードを形成した多層構造のリードフ
レーム、その製造方法に関しては種々のものが本願出願
人会社から種々の提案が為されているが、それらの技術
には下記の如き問題があった。
【００１４】先ず第１に、アルミニウム層３を形成する
には、蒸着乃至スパッタリング法を用いることが必要で
あり、それには蒸着装置或いはスパッタリング装置とい
う高価な装置を用いることが必要であり、高コスト化の
要因になるという問題がある。第２に、蒸着或いはスパ
ッタリングにより形成された金属層はそれがアルミニウ
ムであるか否かを問わず下地との接着力が弱く、リード
フレームフレームの製造過程で薬品のその間（アルミニ
ウム層３・銅膜２間）への浸透、その間での剥離が生じ
易いという問題がある。というのは、蒸着、スパッタリ
ングによる金属層の形成は層間の接着力がファンデルワ
ース力によることになり、その力は例えばメッキ等によ
り形成する場合における密着力に比較して顕著に弱いか
らである。
【００１５】特に、外形リング９の銅膜２とアルミニウ
ムからなるエッチングストップ層３との間における薬剤
の侵入が生じ易く、剥離が生じ易くなる。そして、かか
る層間剥離はパッケージの外形寸法の変化、封止、接着
等をする樹脂のクラックの発生等の問題をもたらす。
【００１６】本発明はこのような問題点を解決すべく為
されたものであり、エッチングストップ層を中間層とす
る多層構造のリードフレームのエッチングストップ層を
メッキにより形成できるようにして大がかりな装置を用
いることなく簡単な装置でエッチングストップ層の形成
ができるようにし、更に、エッチングストップ層の他の
金属層との密着力を高め、以てエッチングストップ層と
他の層との間に薬品が浸透して劣化が生じたり、その間
が剥離したりすることを防止することを目的とする。
【００１７】
【課題を解決するための手段】請求項１のリードフレー
ムは、厚いアウターリードと、薄いインナーリードとの
間にエッチングストップ層を介在せしめたリードフレー
ムにおいて、該エッチングストップ層をニッケル系金属
により形成したことを特徴とする。
【００１８】従って、請求項１のリードフレームによれ
ば、エッチングストップ層をニッケル系金属により形成
したので、エッチングストップ層の形成がメッキにより
行うことができる。従って、アルミニウムをエッチング
ストップ層として用いた場合のように蒸着或いはスパッ
タリングにより形成するために高価な蒸着装置或いはス
パッタリング装置を必要としないので、使用設備の低価
格化を図ることができ、延いてはリードフレーム或いは
それを用いた半導体装置の低価格化を図ることができ
る。
【００１９】また、エッチングストップ層の形成をメッ
キにより行うことができるので、エッチングストップ層
とそれと接する金属層との接着力を、蒸着或いはスパッ
タリングによりエッチングストップ層を形成する場合に
比較して強くすることができる。というのは、メッキに
よる金属層の形成は結晶格子を成長させながら行われる
ので、ファンデルワールス力による密着力よりも顕著に
強い密着力が得られる。従って、エッチングストップ層
とそれと接する金属層との層間に薬剤が侵入して劣化が
生じたり、剥離が生じるおそれをなくすことができる。
【００２０】請求項２のリードフレームは、薄い配線層
からなるリードと、厚い金属層からなる外形リング又は
外枠とを有するリードフレームにおいて、該リードと外
形リング又は外枠との間が、その間の中間層を成したニ
ッケル系金属からなるエッチングストップ層により連結
されたことを特徴とする。
【００２１】従って、請求項２のリードフレームによれ
ば、エッチングストップ層をニッケル系金属により形成
したので、エッチングストップ層の形成がメッキにより
行うことができる。従って、アルミニウムをエッチング
ストップ層として用いた場合のように蒸着或いはスパッ
タリングにより形成するために高価な蒸着装置或いはス
パッタリング装置を必要としないので、使用設備の低価
格化を図ることができ、延いてはリードフレーム或いは
それを用いた半導体装置の低価格化を図ることができ
る。
【００２２】また、エッチングストップ層の形成をメッ
キにより行うことができるので、上述したように、エッ
チングストップ層とそれが接する金属層との接着力を、
蒸着或いはスパッタリングによりエッチングストップ層
を形成する場合に比較して強くすることができる。従っ
て、エッチングストップ層とそれが接する金属層との層
間に薬剤が侵入して劣化が生じたり、剥離が生じるおそ
れをなくすことができる。特に、外形リングを有する場
合において生じていたところの、外形リングの金属層と
エッチングストップ層との間における薬剤の侵入が生
じ、剥離が生じてパッケージの外形寸法の変化、封止、
接着等をする樹脂にクラックが発生することを防止する
ことができる。
【００２３】請求項３のリードフレームの製造方法は、
エッチングストップ層を中間層としてその一方の面に厚
い金属層を、他方の面に薄い金属層を形成した状態で上
記エッチングストップ層をマスクとして上記金属層を選
択的にエッチングするエッチング工程と、上記両面の金
属層をマスクとして上記エッチングストップ層をエッチ
ングする工程を少なくとも有するリードフレームの製造
方法において、エッチングストップ層としてニッケル系
金属からなるものを用いることを特徴とする。従って、
請求項３のリードフレームの製造方法によれば、エッチ
ングストップ層をニッケル系金属により形成したので、
エッチングストップ層の形成がメッキにより行うことが
できる。従って、アルミニウムをエッチングストップ層
として用いた場合のように蒸着或いはスパッタリングに
より形成するために高価な蒸着装置或いはスパッタリン
グ装置を必要としないので、使用設備の低価格化を図る
ことができ、延いてはリードフレーム或いはそれを用い
た半導体装置の低価格化を図ることができる。
【００２４】また、エッチングストップ層の形成がメッ
キにより行うことができるので、エッチングストップ層
のそれが接する金属層との接着力を、蒸着或いはスパッ
タリングによりエッチングストップ層を形成する場合に
比較して強くすることができる。従って、エッチングス
トップ層とそれと接する金属層との層間に薬剤が侵入し
て劣化が生じたり、剥離が生じるおそれをなくすことが
できる。
【００２５】請求項４の半導体装置は、絶縁層の半導体
素子側の表面部に複数のリードが、該リード表面と該絶
縁層表面とが同一平面上に位置するように形成され、各
リードの絶縁層から食み出した部分の先端が半導体素子
の電極と接続される半導体素子側端子とされ、上記絶縁
層の反半導体素子側の部分に上記各リードに対応してそ
れを露出させる開口が形成され、該各開口にリードの反
半導体素子側電極が形成され、半導体素子側端子に半導
体素子がその電極にて接続され、上記リード形成部の外
側に、該リードよりも厚い金属層からなり表面側にニッ
ケル系金属からなる層を有したところの、上記半導体素
子を囲繞する外形リングが設けられたことを特徴とす
る。
【００２６】従って、請求項４の半導体装置によれば、
半導体素子の実装に用いるリードフレームのエッチング
ストップ層をニッケル系金属により形成したので、その
ようなリードフレームが有した上記各利点をその半導体
装置が享受できる。
【００２７】請求項５の半導体装置の製造方法は、請求
項３記載の製造方法によりリードフレームを製造し、該
リードフレームのリードに半導体素子を該半導体素子の
電極にて接続することを特徴とする。
【００２８】従って、請求項５の半導体装置の製造方法
によれば、エッチングストップ層をニッケル系金属によ
り形成したリードフレームを用いて半導体装置の製造を
行うが故に、そのようなリードフレームが有した上記各
利点をその半導体装置の製造方法が享受できる。
【００２９】
【発明の実施の形態】本発明リードフレームの第１のも
のは、アウターリードと、薄い配線層からなるインナー
リードとの間に介在するエッチングストップ層をニッケ
ル系金属により形成したものであり、第２のものは、薄
い金属層からなるリードと、厚い金属からなる外枠或い
は外形リングとの間のエッチングストップ層をニッケル
系金属により形成したものである。
【００３０】アウターリード、外形リング或いは外枠を
成す厚い金属層の材料は例えば銅乃至銅合金からなり、
厚さは例えば５０〜２００μｍというような厚さを有す
る。インナーリード或いはリードを成す金属層は例えば
銅乃至銅合金からなる。尚、該金属層は、ニッケル系金
属からなるエッチングストップ層の上に直接形成するよ
うにしても良いが、より下地との密着性を高めるため
に、該エッチングストップ層上に薄い（例えば０．１〜
２．０μｍ）銅をメッキしてそれを下地層とし、その上
に形成するようにしても良い。
【００３１】エッチングストップ層はニッケルにより形
成しても良いし、それに他の物質、例えばリンＰを混合
させたニッケル合金でも良く、その厚さは例えば０．１
〜５μｍ程度が好適である。
【００３２】本発明リードフレームの製造方法は、エッ
チングストップ層を中間層としてその一主面に厚い金属
層を、他主面に薄い金属層を形成した状態で上記エッチ
ングストップ層をエッチングストッパとして上記金属層
を選択的にエッチングするエッチング工程と、上記両面
の金属層をマスクとして上記エッチングストップ層をエ
ッチングする工程を少なくとも有するリードフレームの
製造方法において、エッチングストップ層としてニッケ
ル系金属からなるものを用いる。エッチングストップ層
をエッチングストッパとして上記金属層を選択的にエッ
チングするエッチング工程には、当然にニッケル系金属
にはエッチング速度が低く、その両側に形成された金属
層に対してエッチング速度が顕著に高いエッチング液を
用いる。このような性質を有するものであるならばどの
ようなエッチング液でも良いが、該金属層が銅乃至銅系
の金属からなる場合には、例えばアンモニア水（化学式
ＮＨ4 ＯＨ ＮＨ3 濃度例えば１５％以上）と塩化第二
銅（化学式ＣｕＣｌ2 濃度例えば２０％以上）との混合
液が好適である。
【００３３】また、上記金属層をエッチングストッパと
して上記エッチングストップ層を選択的にエッチングす
るエッチング工程には、当然に該金属層にはエッチング
速度が低く、その中間層を成すところのニッケル系金属
からなるエッチングストップ層に対してエッチング速度
が顕著に高いエッチング液を用いる。このような性質を
有するものであるならばどのようなエッチング液でも良
いが、該金属層が銅乃至銅系の金属からなる場合には、
例えば硫酸２５％程度、過酸化水素６％程度のものを主
剤とした調整品たる酸性液体が好適である。
【００３４】
【実施例】以下、本発明を図示実施の形態に従って詳細
に説明する。
【００３５】図１（Ａ）乃至（Ｅ）は本発明リードフレ
ームの製造方法の第１の実施例を工程順に示す断面図、
図２（Ａ）、（Ｂ）はその実施例を工程順に示す斜視図
である。
【００３６】（Ａ）図１（Ａ）に示すように三層構造の
金属板をリードフレーム材２１として用意する。該リー
ドフレーム材２１は、エッチングストップ層（厚さ２〜
３０μｍ）２２を、４２合金あるいは銅合金からなる例
えば１００〜２５０μｍ程度の厚い金属層２３と銅箔か
らなる１０〜５０μｍ程度の薄い金属層２４によってサ
ンドイッチ状に挟んだ三層構造を有している。厚い金属
層２３はアウターリードとなって機械的強度を確保する
ためのものであるのに対して、薄い金属層２４はインナ
ーリードとなるものであり、微細なパターンを形成でき
るように薄く形成されているのである。
【００３７】エッチングストップ層２２はニッケル系金
属からなる。ニッケル系金属は、金属層２３、２４に対
するエッチング液、例えばアンモニア水（化学式ＮＨ4
ＯＨＮＨ3 濃度例えば１５％以上）と塩化第二銅（化学
式ＣｕＣｌ2 濃度例えば２０％以上）との混合液にエッ
チングされない金属であるのでエッチングストップ層２
２の材料として選ばれたのであり、該エッチングストッ
プ層２２は後において金属層２３と２４の互いに一方に
対するエッチングによって他方がエッチングされること
を阻む役割を果たす。
【００３８】（Ｂ）次に、図１（Ｂ）に示すように金属
層２３及び金属層２４の表面にフォトレジスト膜２５ａ
及び２５ｂを選択的に形成する。厚い金属層２３表面に
形成されたフォトレジスト膜２５ａはリードフレームの
インナーリード以外の部分を構成するパターンを有し、
薄い金属層２４の表面に形成されたフォトレジスト膜２
５ｂはインナーリード及びガイドホール２６近辺等肉厚
を特に厚くすべき部分を成すパターンを有している。
尚、フォトレジスト膜２５の開口部の幅は通常最小１０
〜２０μｍにするが、ガイドホール２６近辺等厚肉部分
に関してはサイドエッチング量を考慮にいれて開口幅を
設定する必要がある。
【００３９】（Ｃ）次に、例えばアンモニア水（化学式
ＮＨ4 ＯＨ ＮＨ3 濃度例えば１５％以上）と塩化第二
銅（化学式ＣｕＣｌ2 濃度例えば２０％以上）との混合
液を用いてリードフレーム材１の厚い金属層２３の表面
に対してエッチングする。すると、図１（Ｃ）に示すよ
うに金属層２３が選択的にエッチングされリードフレー
ムの母体たるアウターリード２７が形成される。
【００４０】（Ｄ）次に、上記エッチング液（あるいは
硫酸塩を主剤とし、弗化物塩と界面活性剤を添加した調
整品）を用いて薄い金属層２４に対するエッチングを行
う。すると、第１図（Ｄ）に示すように金属層２４が選
択的にエッチングされ、インナーリード２８と、ガイド
ホール６の形成された厚肉部２９が形成される。金属層
２４が例えば厚さ１８μｍの銅箔の場合、実際に約４０
μｍピッチのインナーリード２８、２８、・・・を形成
することが可能であり、著しく微細化することができ、
ピン数の増加の要請に応えることができる。
【００４１】その後、溶剤によってフォトレジスト膜２
５ａ、２５ｂを除去する。このフォトレジスト膜２５
ａ、２５ｂ除去後の状態を示す斜視図が図２（Ａ）であ
る。
【００４２】（Ｅ）次いで、例えば硫酸２５％程度、過
酸化水素６％程度のものを主剤とした調整品たる酸性液
体からなるエッチング液によりエッチングストップ層２
２を除去する。このエッチング液は、銅に対してはエッ
チング速度が遅く、ニッケル系金属に対してはエッチン
グ速度が速い。このエッチングによって、図１（Ｅ）に
示すように、金属層２３と金属層２４のエッチング後に
残存する部分の間にのみエッチングストップ層２２が残
存し、それ以外のエッチングストップ層２２は除去され
た状態になり、リードフレームが完成する。図２（Ｂ）
はリードフレーム完成後の状態を示す。
【００４３】尚、必要に応じてリードフレームの表面を
錫、金、半田（鉛１０％、錫９０％）等により全面的な
いし部分的にメッキするようにしても良い。
【００４４】また、上記例では選択的エッチング終了後
のフォトレジスト膜２５ａ、２５ｂの剥離と、エッチン
グストップ層２２の除去とを別々に行っていたが、同時
に行うようにしても良い。また、レジスト除去の際に超
音波を加えるとレジスト除去がやり易くなる。
【００４５】本リードフレームの製造方法によれば、リ
ードフレーム材２１の金属層２３をリードフレームの母
材（アウターリード）として充分な機械的強度を確保す
るに必要な厚さに、金属層２４を微細なインナーリード
２８、２８、・・・をエッチングにより形成できるよう
な薄さにすることができる。というのは、金属層２３・
２４間にエッチングストップ層２２が介在しているので
金属層２３、２４に対して独立してエッチングすること
ができるからである。
【００４６】従って、充分な機械的強度を有しつつイン
ナーリードが微細なリードフレームを得ることができ
る。尚、独立してエッチングすることは、エッチングを
別々の工程で行うことを言うのではなく、金属層２３に
対するエッチングが金属２４に対して影響を及ぼさず、
又はその逆の関係に対しても影響を及ぼさないことを意
味するものである。そして、金属層２３に対するエッチ
ングと金属層２４に対するエッチングを同時に行うこと
も可能である。
【００４７】更に、本実施例によれば、エッチングスト
ップ層２２をニッケル系金属により形成したので、エッ
チングストップ層２２の形成がメッキにより行うことが
できる。従って、アルミニウムをエッチングストップ層
２２として用いた場合のように蒸着或いはスパッタリン
グにより形成するために高価な蒸着装置或いはスパッタ
リング装置を必要としないので使用設備の低価格化を図
ることができ、延いてはリードフレーム或いはそれを用
いた半導体装置の低価格化を図ることができる。
【００４８】また、エッチングストップ層２２の形成が
メッキにより行うことができるので、エッチングストッ
プ層２２のそれが接する金属層２７、２８との接着力
を、蒸着或いはスパッタリングによりエッチングストッ
プ層を形成する場合に比較して強くすることができる。
というのは、メッキによる金属層の形成は結晶格子を成
長させながら行われるので、ファンデルワールス力によ
る密着力よりも顕著に強い密着力が得られるからであ
る。従って、エッチングストップ層２２とそれと接する
金属層２７、２８との層間に薬剤が侵入して劣化が生じ
たり、剥離が生じるおそれをなくすことができる。
【００４９】図３は図１に示す方法の一部にバリエーシ
ョンを加えてエッチングストップ層２２からなるバンプ
３０をインナーリード２８の先端に形成したリードフレ
ームを用いた半導体装置を示すものである。このリード
フレームは、図１に示したリードフレームの製造方法に
おいて、リードフレーム材２１の金属層２３、２４に対
する選択的エッチングを終えフォトレジスト膜２５ａ、
２５ｂを除去した後、エッチングストップ層２２のバン
プ３０を形成すべき部分を改めてフォトレジスト膜でマ
スクし、その後、エッチングストップ層２２をエッチン
グすることにより形成することができる。勿論、エッチ
ング液の使用に関しては図１の実施例とは異なることは
ない。尚、図３において、４１は半導体素子４１ａは電
極パッド、４２は樹脂である。
【００５０】図４（Ａ）乃至（Ｅ）及び図５（Ｆ）乃至
（Ｈ）は本発明リードフレームの製造方法の第２の実施
例を工程順（Ａ）〜（Ｈ）に示す断面図である。
【００５１】（Ａ）図４（Ａ）に示すような三層構造の
リードフレーム材３１を用意する。該リードフレーム材
３１は厚さ例えば５０〜２００μｍ程度の銅又は銅合金
からなる基板３２の表面に蒸着或いはスパッタリングに
より厚さ例えば３μｍ程度のエッチングストップ層を成
すニッケル膜３３を形成し、更に厚さ例えば０．１〜２
μｍ程度の薄い銅又はニッケルからなるメッキ下地層３
４を形成する。該リードフレーム材３１は最終段階では
外形リングになる。尚、メッキ下地層３４は後述するリ
ードの密着性を高めるために形成するものであり、必ず
しも不可欠ではない。
【００５２】（Ｂ）次に、上記メッキ下地層３４上にレ
ジスト膜を形成し、該レジスト膜を露光、現像してパタ
ーニングする。レジスト膜のパターンは形成すべきリー
ドのパターンに対してネガのパターンである。このパタ
ーニングが終わると該レジスト膜をマスクとして銅から
なる膜をメッキにより形成する。３５は該メッキにより
形成されたリードであり、図４（Ｂ）はリード３５等形
成後レジスト膜を除去した後の状態を示す。尚、リード
となる金属膜が最初から積層されたものをリードフレー
ム材として用い、該金属膜をエッチングすることにより
リードを形成するようにしても良い。
【００５３】（Ｃ）次に、図４（Ｃ）に示すように、リ
ードフレーム材３１に対してそれを貫通するエッチング
を両面から選択的に行うことにより複数のフィルム回路
が一体に連結されたリードフレーム形状に成形する。エ
ッチングは例えばアンモニア水（化学式ＮＨ4 ＯＨ Ｎ
Ｈ3 濃度例えば１５％以上）と塩化第二銅（化学式Ｃｕ
Ｃｌ2 濃度例えば２０％以上）との混合液をエッチング
液として用いて行う。
【００５４】（Ｄ）次に、図４（Ｄ）に示すように、上
記リードフレーム材３１のリード形成面側の表面に絶縁
層（絶縁フィルム）３６を選択的に形成する。該絶縁層
３６は感光性を有する樹脂材料を用い、それを塗布し、
露光、現像することにより所望のパターンに形成する。
３７、３７、・・・は絶縁層３６の各リード３５、３
５、・・・のボール電極（３８）を形成すべき部分を露
出させる開口であり、該開口３７、３７、・・・を有す
るように絶縁層３６の選択的形成が行われる。
【００５５】（Ｅ）次に、図４（Ｅ）に示すように、上
記リード３５、３５、・・・表面に上記絶縁層３６をマ
スクとして外部端子となる半田ボール３８、３８、・・
・を形成する。該半田ボール３８、３８、・・・はニッ
ケルメッキ（厚さ例えば８０〜１１０μｍ）及び半田若
しくは金メッキ（厚さ例えば０．１〜５μｍ）若しくは
パラジウムにより形成される。
【００５６】（Ｆ）次に、図５（Ｆ）に示すように、リ
ードフレーム材３１の裏面側に位置する厚い銅層３２の
外形リングとなる部分３９よりも内側を裏面側からの選
択的エッチングにより除去する。このエッチングは、例
えば、アンモニア水（化学式ＮＨ4 ＯＨ ＮＨ3 濃度例
えば１５％以上）と塩化第二銅（化学式ＣｕＣｌ2 濃度
例えば２０％以上）との混合液をエッチング液として用
いて行う。なぜならば、このエッチング液は銅を侵す
が、ニッケルを侵さず、ニッケル系金属３３にエッチン
グストッパとしての役割を果たさせることができるから
である。尚、この段階では、該ニッケル系金属３３は図
４（Ｃ）の選択的エッチングの際に除去された部分を除
き残存している状態である。
【００５７】（Ｇ）次に、図５（Ｇ）に示すように、上
記リード３５、３５、・・・及び残存する厚い銅層３２
をマスクとしてそのリード３５、３５、・・・の下地で
あるメッキ下地層３４及びエッチングストッパであった
エッチングストップ層３３をエッチングする。このエッ
チングは例えば硫酸と過酸化水素を主成分とする混合溶
液を用いる。これにより、各リード３５、３５、・・・
が独立し、ここで初めて互いに電気的にショートした状
態ではなくなる。
【００５８】（Ｈ）次に、必要に応じて図５（Ｈ）に示
すように、各リード３５、３５、・・・の端部にバンプ
４０、４０、・・・を形成する。従って、バンプは半導
体素子４側に形成する場合もあるし、全く形成しない場
合もある。
【００５９】図６は図４、図５に示した方法で製造した
リードフレームを用いて実装した半導体装置を示す断面
図である。４１は半導体素子で、その各電極が上記各リ
ード３５、３５、・・・の端部にバンプ４０、４０、・
・・を介して接続されている。４２は半導体素子４１を
封止する封止樹脂、４３はリードフレーム及び半導体素
子４１の裏面に接続された薄皿状のヒートスプレッダ、
４４は該ヒートスプレッダ４３に半導体素子４１の裏面
を接着する例えば銀ペーストからなる導電性接着剤であ
る。
【００６０】このようなリードフレームの製造方法によ
れば、エッチングストップ層３３をニッケル系金属によ
り形成したので、エッチングストップ層３３の形成がメ
ッキにより行うことができる。従って、アルミニウムを
エッチングストップ層として用いた場合のように蒸着或
いはスパッタリングにより形成するために高価な蒸着装
置或いはスパッタリング装置を必要としない。また、使
用設備の低価格化を図ることができ、延いてはリードフ
レーム或いはそれを用いた半導体装置の低価格化を図る
ことができる。
【００６１】また、エッチングストップ層３３の形成を
メッキにより行うことができるので、エッチングストッ
プ層３３のそれが接する金属層３２、３４との接着力
を、蒸着或いはスパッタリングによりエッチングストッ
プ層を形成する場合に比較して強くすることができる。
従って、エッチングストップ層３３とそれと接する金属
層との層間に薬剤が侵入して劣化が生じたり、剥離が生
じるおそれをなくすことができる。特に、外形リング３
９を有する場合において生じていたところの、外形リン
グ３９の金属層とエッチングストップ層３３との間にお
ける薬剤の侵入が生じ、剥離が生じてパッケージの外形
寸法の変化、封止、接着等をする樹脂４２にクラックが
発生することを防止することができる。
【００６２】図７（Ａ）乃至（Ｈ）は本発明リードフレ
ームの製造方法の第３の実施例を工程順に示す断面図で
ある。
【００６３】（Ａ）先ず、図７（Ａ）に示すように、三
層構造の金属積層板からなるリードフレーム材５１を用
意する。該リードフレーム材５１は、外形リング（半導
体素子を囲繞しそれとの間を接着されることにより該半
導体素子を補強する。）となる厚さ例えば１５０μｍの
銅層５２と、エッチングストッパとしての役割を担う厚
さ例えば３μｍのアルミニウム層５３と、厚さ例えば２
μｍの銅あるいはニッケルからなるメッキ下地層５４を
積層したものである。尚、メッキ下地層５４は、例えば
クロム層（厚さ例えば０．２μｍ）の上にニッケル層
（厚さ例えば２μｍ）を形成した多層構造にしても良
い。
【００６４】（Ｂ）次に、図７（Ｂ）に示すように、上
記メッキ下地層６４上にリード５３、５３、・・・及び
吊り部６０、６０、６０、６０（吊り部６０、６０、６
０、６０は図７には現われない。図９参照）を形成す
る。具体的には、該リード５３、５３、・・・及び吊り
部６０、６０、６０、６０を形成すべきパターンに対し
てネガのパターンのレジストを塗布し、該レジストをマ
スクとして層６４を下地として銅（あるいはニッケル）
メッキ（メッキ厚さ例えば３０μｍ）することにより形
成する。
【００６５】該吊り部６０、６０、６０、６０は、半導
体素子（４１）を囲繞する補強用外形リング（５８）を
吊るものであり、リード５３、５３、・・・と同じ層か
らなり、従って、例えば銅あるいはニッケルからなる。
一方、リング（５８）は、今の段階ではまだ形成されて
いないが、吊り部６０、６０、６０、６０を介してリー
ドフレーム主部の外側に一体に形成されるものであり、
例えば銅、アルミニウム、銅、ニッケル等からなる積層
構造を有する。
【００６６】（Ｃ）次に、図７（Ｃ）に示すように、金
属積層板５１に対してそれを貫通するエッチングを両面
から選択的に行うことにより複数のフィルム回路が一体
に連結されたリードフレーム形状に成形する。該エッチ
ングは例えばアンモニア水（化学式ＮＨ4 ＯＨ ＮＨ3
濃度例えば１５％以上）と塩化第二銅（化学式ＣｕＣｌ
2 濃度例えば２０％以上）との混合液からなる塩化第２
鉄系のエッチング液を用いて行う。
【００６７】（Ｄ）次に、図７（Ｄ）に示すように、上
記積層板５１のリード形成面側の表面に絶縁層（絶縁フ
ィルム）５２を選択的に形成する。該絶縁層５２は感光
性を有する樹脂材料を用い、それを塗布し、露光、現像
することにより所望のパターンに形成する。６１、６
２、・・・は絶縁層５２の各リード５３、５３、・・・
のボール電極（５６）を形成すべき部分を露出させる開
口であり、該開口６１、６１、・・・を有するように絶
縁層５２の選択的形成が行われる。
【００６８】（Ｅ）次に、図７（Ｅ）に示すように、上
記リード５３、５３、・・・表面に上記絶縁層５２をマ
スクとして外部端子となる半田ボール５６、５６、・・
・を形成する。該半田ボール５６、５６、・・・はニッ
ケルメッキ（厚さ例えば８０〜１１０μｍ）及び半田若
しくは金メッキ（厚さ例えば０．１〜５μｍ）あるいは
パラジウムにより形成される。
【００６９】（Ｆ）次に、図７（Ｆ）に示すように、積
層板５１の裏面側に位置する厚い銅層６２の外形リング
となる部分５８よりも内側を裏面側からの選択的エッチ
ングにより除去する。このエッチングは、アンモニア水
（化学式ＮＨ4 ＯＨ ＮＨ3 濃度例えば１５％以上）と
塩化第二銅（化学式ＣｕＣｌ2 濃度例えば２０％以上）
との混合液からなる塩化第２鉄系のエッチング液を用い
て行う。なぜならば、このエッチング液は銅を侵すが、
ニッケルを侵さず、ニッケル層６３にエッチングストッ
パとしての役割を果たさせることができるからである。
【００７０】尚、この段階では、該ニッケル層６３は図
７（Ｃ）の選択的エッチングの際に除去された部分を除
き残存している状態である。
【００７１】（Ｇ）次に、図７（Ｇ）に示すように、上
記リード５３、５３、・・・及び吊り部６０、６０、６
０、６０（但し、図７には吊り部６０は一つも現れな
い。図９参照されたし。）をマスクとしてその下地であ
るメッキ下地層６４及びエッチングストッパであったニ
ッケル系金属からなるエッチングストップ層６３をエッ
チングする。このエッチングは例えば硫酸と過酸化水素
溶液との混合溶液を用いる。これにより、各リード５
３、５３、・・・及び吊り部６０、６０、６０、６０が
独立し、ここで初めて互いに電気的にショートした状態
ではなくなる。６５はリードフレーム５１の主部で、該
主部６５は図７（Ｇ）においては外形リング８と分離し
たかのように視えるが、しかし、それは図７に示す断面
に吊り部６０、６０、６０、６０が現れないためであ
り、実際にはその吊り部６０、６０、６０、６０を介し
て外形リング５８と一体に連結されている。
【００７２】（Ｈ）次に、必要に応じて図７（Ｈ）に示
すように、各リード５３、５３、・・・の端部５３ａ、
５３ａ、・・・にバンプ６６、６６、・・・を形成す
る。従って、バンプは半導体素子５４側に形成する場合
もあるし、全く形成しない場合もある。
【００７３】尚、本実施例においてリード５３はメッキ
下地膜上に選択的に形成したレジスト膜をマスクとして
メッキ膜を成長させることにより形成していたが、銅あ
るいはニッケルからなる層６４を厚めに形成しておくこ
ととし、それを選択エッチングによりパターニングする
ことによってリードを形成するようにしても良い。
【００７４】本実施例によれば、三層構造の金属積層板
をベースにして一方の側にアウターリードを形成し、他
方の側にインナーリードを形成するリードフレーム製造
方法をそのまま活用してリードフレーム５１を製造する
ことができ、そのベースとする金属積層板６１はベース
が金属からなり、剛性が強いので、微細なリード５３、
５３、・・・を高精度に且つ高い位置決め精度で形成す
ることが可能である。そして、エッチングストップ層６
３をニッケル系金属（ニッケル又はニッケル合金）によ
り形成したので、エッチングストップ層６３、６３の形
成がメッキにより行うことができる。従って、アルミニ
ウムをエッチングストップ層として用いた場合のように
蒸着或いはスパッタリングにより形成するために高価な
蒸着装置或いはスパッタリング装置を必要としない。依
って、使用設備の低価格化を図ることができ、延いては
リードフレーム或いはそれを用いた半導体装置の低価格
化を図ることができる。
【００７５】また、エッチングストップ層の形成がメッ
キにより行うことができるので、エッチングストップ層
６３のそれが接する金属層（外形リング）５８との接着
力を、蒸着或いはスパッタリングによりエッチングスト
ップ層を形成する場合に比較して強くすることができ
る。従って、エッチングストップ層とそれと接する金属
層との層間に薬剤が侵入して劣化が生じたり、剥離が生
じるおそれをなくすことができる。
【００７６】図８（Ａ）乃至（Ｄ）は図７に示すプロセ
スを終えたリードフレーム５１の半導体素子４１への組
付けを工程順に示すものである。
【００７７】（Ａ）先ず、図８（Ａ）に示すように、リ
ードフレーム５１に整列された半導体素子４１を位置決
めしたうえで緩衝接着層５７を介して接着する。該緩衝
接着剤７はリードフレーム５１と半導体素子５４とを接
着する役割を持つが、更に、半導体素子４１の表面を保
護する役割を担うので、クッション性を持つことが要求
される。
【００７８】（Ｂ）次に、図８（Ｂ）に示すように、各
リード５３、５３、・・・の先端部３ａ、３ａ、・・・
のバンプ６６、６６、・・・を半導体素子４１の電極パ
ッド５５、５５、・・・に例えばシングルポイントボン
ディングにより接続する。
【００７９】この場合、リード５３の絶縁層５２から食
み出した部分の先端を半導体素子側の端子となっている
ので、その端子をボンディングするにあたってカットす
る必要がない。この点においても従来とは異なる。従っ
て、ボンディングに要する時間の短縮を図ることができ
る。
【００８０】（Ｃ）次に、図８（Ｃ）に示すように、半
導体素子４１及びリードフレーム５１・外形リング５８
間にエポキシ樹脂あるいはシリコン樹脂等の封止剤５９
をポッテングにより注入して封止し、且つ半導体素子５
４及びリードフレーム５１・外形リング５８間を固定す
る。
【００８１】（Ｄ）次に、複数の半導体素子４１、４
１、・・・のリードを一体に連結したリードフレーム５
１の不要部分を切断することにより図８（Ｄ）に示すよ
うに、リードフレーム５１の各半導体素子毎の部分を互
いに他から分離する。これによってリードフレーム５１
を中間回路基板として有し、該中間回路基板上に半導体
素子１の各電極と接続されたボールグリッドアレイ状の
外部端子５６、５６、・・・を有し、外形リング５８に
より補強された半導体装置を得ることができる。図９は
そのできた半導体装置の封止剤５９を捨象して示す平面
図である。
【００８２】本リードフレームの製造方法によれば、エ
ッチングストップ層６３をニッケル系金属（ニッケル又
はニッケル合金）により形成したので、エッチングスト
ップ層６３、６３の形成がメッキにより行うことができ
る。従って、アルミニウムをエッチングストップ層とし
て用いた場合のように蒸着或いはスパッタリングにより
形成するために高価な蒸着装置或いはスパッタリング装
置を必要としない。依って、使用設備の低価格化を図る
ことができ、延いてはリードフレーム或いはそれを用い
た半導体装置の低価格化を図ることができる。
【００８３】また、エッチングストップ層の形成がメッ
キにより行うことができるので、エッチングストップ層
６３のそれが接する金属層（外形リング）５８との接着
力を、蒸着或いはスパッタリングによりエッチングスト
ップ層を形成する場合に比較して強くすることができ
る。従って、エッチングストップ層とそれと接する金属
層との層間に薬剤が侵入して劣化が生じたり、剥離が生
じるおそれをなくすことができる。
【００８４】尚、図４、図５に示す実施例、図７に示す
実施例においては、リードフレームのベース材として金
属層の表面にニッケル系金属からなるエッチングストッ
プ層を形成し、該エッチングストップ層上に薄い銅から
なるメッキ下地層を形成したものを用いているが、これ
はニッケル系金属からなるエッチングストップ層に対す
るリードを成す銅からなる金属層の密着性をより高める
ためであるが、形成しなくても必要な密着性が得られる
ならば必ずしもかかるメッキ下地層は不可欠ではない。
そして、該メッキ下地層を形成しない場合には、金属層
の選択的エッチングによりリードの形成をするときメッ
キ下地層の除去をすることが必要ではなくなり、その分
リードの細りがなくなるという利点が生じる。
【００８５】
【発明の効果】請求項１のリードフレームによれば、エ
ッチングストップ層をニッケル系金属により形成したの
で、エッチングストップ層の形成がメッキにより行うこ
とができる。従って、アルミニウムをエッチングストッ
プ層として用いた場合のように蒸着或いはスパッタリン
グにより形成するために高価な蒸着装置或いはスパッタ
リング装置を必要としない。使用設備の低価格化を図る
ことができ、延いてはリードフレーム或いはそれを用い
た半導体装置の低価格化を図ることができる。
【００８６】また、エッチングストップ層の形成がメッ
キにより行うことができるので、エッチングストップ層
のそれが接する金属層との接着力を、蒸着或いはスパッ
タリングによりエッチングストップ層を形成する場合に
比較して強くすることができる。従って、エッチングス
トップ層とそれと接する金属層との層間に薬剤が侵入し
て劣化が生じたり、剥離が生じるおそれをなくすことが
できる。
【００８７】請求項２のリードフレームによれば、エッ
チングストップ層をニッケル系金属により形成したの
で、エッチングストップ層の形成がメッキにより行うこ
とができる。従って、アルミニウムをエッチングストッ
プ層として用いた場合のように蒸着或いはスパッタリン
グにより形成するために高価な蒸着装置或いはスパッタ
リング装置を必要としない。使用設備の低価格化を図る
ことができ、延いてはリードフレーム或いはそれを用い
た半導体装置の低価格化を図ることができる。
【００８８】また、エッチングストップ層の形成がメッ
キにより行うことができるので、エッチングストップ層
のそれが接する金属層との接着力を、蒸着或いはスパッ
タリングによりエッチングストップ層を形成する場合に
比較して強くすることができる。従って、エッチングス
トップ層とそれと接する金属層との層間に薬剤が侵入し
て劣化が生じたり、剥離が生じるおそれをなくすことが
できる。特に、外形リングを有する場合において生じて
いたところの、外形リングの金属層とエッチングストッ
プ層との間における薬剤の侵入が生じ、剥離が生じてパ
ッケージの外形寸法の変化、封止、接着等をする樹脂に
クラックが発生することを防止することができる。
【００８９】請求項３のリードフレームの製造方法によ
れば、エッチングストップ層をニッケル系金属により形
成したので、エッチングストップ層の形成がメッキによ
り行うことができる。従って、アルミニウムをエッチン
グストップ層として用いた場合のように蒸着或いはスパ
ッタリングにより形成するために高価な蒸着装置或いは
スパッタリング装置を必要としない。使用設備の低価格
化を図ることができ、延いてはリードフレーム或いはそ
れを用いた半導体装置の低価格化を図ることができる。
【００９０】また、エッチングストップ層の形成がメッ
キにより行うことができるので、エッチングストップ層
のそれが接する金属層との接着力を、蒸着或いはスパッ
タリングによりエッチングストップ層を形成する場合に
比較して強くすることができる。従って、エッチングス
トップ層とそれと接する金属層との層間に薬剤が侵入し
て劣化が生じたり、剥離が生じるおそれをなくすことが
できる。
【００９１】請求項４の半導体装置によれば、半導体素
子の実装に用いるリードフレームのエッチングストップ
層をニッケル系金属により形成したので、そのようなリ
ードフレームが有した上記各利点をその半導体装置が享
受できる。
【００９２】請求項５の半導体装置の製造方法によれ
ば、エッチングストップ層をニッケル系金属により形成
したリードフレームを用いて半導体装置の製造を行うが
故に、そのようなリードフレームが有した上記各利点を
その半導体装置の製造方法が享受できる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｅ）は本発明リードフレームの製造
方法の第１の実施例を工程順に示す断面図である。
【図２】（Ａ）、（Ｂ）は上記実施例を工程順に示す斜
視図である。
【図３】（Ａ）〜（Ｅ）は上記リードフレームの製造方
法の変形例に係るリードフレームを用いた半導体装置の
要部を示す断面図である。
【図４】（Ａ）乃至（Ｅ）は本発明リードフレームの製
造方法の第２の実施例の工程（Ａ）〜（Ｈ）のうちの工
程（Ａ）〜（Ｅ）を順に示す断面図である。
【図５】（Ｆ）乃至（Ｈ）は本発明リードフレームの製
造方法の第２の実施例の工程（Ａ）〜（Ｈ）のうちの工
程（Ｆ）〜（Ｈ）を順に示す断面図である。
【図６】第２の実施例に係るリードフレームを用いて実
装した半導体装置の断面図である。
【図７】（Ａ）〜（Ｈ）は本発明リードフレームの製造
方法の第３の実施例を工程順に示す断面図である。
【図８】（Ａ）〜（Ｄ）は第３の実施例に係るリードフ
レームの半導体素子への組付けを工程順に示すものであ
る。
【図９】第３の実施例に係るリードフレームを用いて実
装した半導体装置の封止剤を捨象して示す平面図であ
る。
【図１０】（Ａ）〜（Ｅ）はリードフレームの製造方法
の従来例の工程（Ａ）〜（Ｈ）のうちの工程（Ａ）〜
（Ｅ）を順に示す断面図である。
【図１１】（Ｆ）〜（Ｈ）は上記従来例の工程（Ａ）〜
（Ｈ）のうちの工程（Ｆ）乃至（Ｈ）を順に示す断面図
である。
【図１２】上記従来例に係るリードフレームを用いて実
装した半導体装置の断面図である。
【符号の説明】
２１・・・リードフレーム材、２２・・・エッチングス
トップ層、２３、２４・・・金属層、２７・・・アウタ
ーリード、２８・・・インナーリード、３１・・・リー
ドフレーム材、３２、３３・・・金属層、３４・・・エ
ッチングストップ層、３９・・・外形リング、４１・・
・半導体素子、４２・・・封止樹脂、５１・・・金属積
層板、５２・・・厚い金属層、５３・・・エッチングス
トップ層、５４・・・メッキ下地層。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 厚い配線層からなるアウターリードと、
    薄い配線層からなるインナーリードとの間にエッチング
    ストップ層を介在せしめたリードフレームにおいて、 上記エッチングストップ層がニッケル系金属からなるこ
    とを特徴とするリードフレーム
  2. 【請求項２】 薄い配線層からなるリードと、厚い金属
    層からなる外形リング又は外枠とを有するリードフレー
    ムにおいて、 上記リードと上記外形リング又は外枠との間が、その間
    の中間層を成したニッケル系金属からなるエッチングス
    トップ層により連結されたことを特徴とするリードフレ
    ーム
  3. 【請求項３】 エッチングストップ層を中間層としてそ
    の一方の面に厚い金属層を、他方の面側に薄い金属層か
    らなるリードを形成した状態で上記エッチングストップ
    層をストッパとして上記金属層を選択的にエッチングす
    るエッチング工程と、上記両面の金属層をマスクとして
    上記エッチングストップ層をエッチングする工程を少な
    くとも有するリードフレームの製造方法において、 エッチングストップ層としてニッケル系金属からなるも
    のを用いることを特徴とするリードフレームの製造方法
  4. 【請求項４】 絶縁層の搭載半導体素子側の表面部に複
    数のリードが、該リード表面と該絶縁層表面とが同一平
    面上に位置するように形成され、 各リードの絶縁層から食み出した部分の先端が半導体素
    子の電極と接続される半導体素子側端子とされ、 上記絶縁層の反半導体素子側の部分に上記各リードに対
    応してそれを露出させる開口が形成され、 上記各開口にリードの反半導体素子側電極が形成され、 上記半導体素子側端子に半導体素子がその電極にて接続
    され、 上記リード形成部の外側に、該リードよりも厚い金属層
    からなりリード側の表面側にニッケル系金属からなる層
    を有したところの上記半導体素子を囲繞する外形リング
    が吊り部を介して設けられたことを特徴とする半導体装
    置。
  5. 【請求項５】 ニッケル系金属からなるエッチングスト
    ップ層を中間層としてその一方の面に厚い金属層を、他
    方の面側に薄い金属層からなるリードを形成した状態で
    上記エッチングストップ層をストッパとして上記金属層
    を選択的にエッチングするエッチング工程と、上記両面
    の金属層をマスクとして上記エッチングストップ層をエ
    ッチングする工程を少なくとも有するリードフレームの
    製造方法によりリードフレームを製造し、 上記リードフレームのリードに半導体素子を該半導体素
    子の電極にて接続することを特徴とする半導体装置の製
    造方法
JP9136776A 1997-05-27 1997-05-27 半導体装置 Expired - Fee Related JP3003624B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP9136776A JP3003624B2 (ja) 1997-05-27 1997-05-27 半導体装置
SG1998001118A SG68051A1 (en) 1997-05-27 1998-05-22 Lead frame the manufacturing method semiconductor device and the manufacturing method
US09/084,189 US6140153A (en) 1997-05-27 1998-05-26 Lead frame, the manufacturing method, semiconductor device and the manufacturing method
TW087108173A TW379429B (en) 1997-05-27 1998-05-26 Lead frame, the manufacturing method, semiconductor device and the manufacturing method
KR1019980019192A KR100563177B1 (ko) 1997-05-27 1998-05-27 리드프레임,그제조방법,반도체장치및그제조방법
US09/702,456 US6403402B1 (en) 1997-05-27 2000-10-31 Semiconductor chip having an underplate metal layer
US09/702,437 US6369441B1 (en) 1997-05-27 2000-10-31 Method of producing a semiconductor chip having an underplate metal layer
US09/702,457 US6351025B1 (en) 1997-05-27 2000-10-31 Semiconductor chip having an underplate metal layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9136776A JP3003624B2 (ja) 1997-05-27 1997-05-27 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP11262848A Division JP2000077573A (ja) 1999-09-17 1999-09-17 リ―ドフレ―ム、その製造方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10335569A true JPH10335569A (ja) 1998-12-18
JP3003624B2 JP3003624B2 (ja) 2000-01-31

Family

ID=15183260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9136776A Expired - Fee Related JP3003624B2 (ja) 1997-05-27 1997-05-27 半導体装置

Country Status (5)

Country Link
US (4) US6140153A (ja)
JP (1) JP3003624B2 (ja)
KR (1) KR100563177B1 (ja)
SG (1) SG68051A1 (ja)
TW (1) TW379429B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4110440B2 (ja) * 1998-09-30 2008-07-02 東洋鋼鈑株式会社 リードフレーム用クラッド板の製造方法及びリードフレームの製造方法
WO2013024560A1 (ja) * 2011-08-12 2013-02-21 シャープ株式会社 発光装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6479893B2 (en) * 2000-12-04 2002-11-12 Semiconductor Components Industries Llc Ball-less clip bonding
JP2002261190A (ja) * 2001-02-28 2002-09-13 Sony Corp 半導体装置、その製造方法及び電子機器
AU2003219354A1 (en) * 2002-04-11 2003-10-20 Koninklijke Philips Electronics N.V. Carrier, method of manufacturing a carrier and an electronic device
GB2429842B (en) * 2004-05-20 2009-01-28 Spansion Llc Method of fabricating semiconductor device and semiconductor device
US7825526B2 (en) * 2005-09-30 2010-11-02 Nxp B.V. Fine-pitch routing in a lead frame based system-in-package (SIP) device
CN101317186B (zh) 2005-11-28 2010-09-08 Nxp股份有限公司 应答机及其制造方法
US7371616B2 (en) * 2006-01-05 2008-05-13 Fairchild Semiconductor Corporation Clipless and wireless semiconductor die package and method for making the same
US20080298024A1 (en) * 2007-05-31 2008-12-04 A.L.M.T. Corp. Heat spreader and method for manufacturing the same, and semiconductor device
KR101204092B1 (ko) 2008-05-16 2012-11-22 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지와 그 제조방법
US8551820B1 (en) 2009-09-28 2013-10-08 Amkor Technology, Inc. Routable single layer substrate and semiconductor package including same
KR20140060390A (ko) 2012-11-09 2014-05-20 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 랜드 및 그 제조 방법과 이를 이용한 반도체 패키지 및 그 제조 방법
US9911685B2 (en) 2012-11-09 2018-03-06 Amkor Technology, Inc. Land structure for semiconductor package and method therefor
US10529672B2 (en) 2017-08-31 2020-01-07 Stmicroelectronics, Inc. Package with interlocking leads and manufacturing the same
US11887916B2 (en) 2020-09-09 2024-01-30 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing semiconductor devices

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3824008A1 (de) * 1988-07-15 1990-01-25 Contraves Ag Elektronische schaltung sowie verfahren zu deren herstellung
JP2797542B2 (ja) * 1989-11-06 1998-09-17 ソニー株式会社 リードフレームの製造方法
JPH0828396B2 (ja) * 1992-01-31 1996-03-21 株式会社東芝 半導体装置
US5541447A (en) * 1992-04-22 1996-07-30 Yamaha Corporation Lead frame
US5422514A (en) * 1993-05-11 1995-06-06 Micromodule Systems, Inc. Packaging and interconnect system for integrated circuits
JP2853516B2 (ja) * 1993-05-25 1999-02-03 ソニー株式会社 リードフレームとその製造方法
JP2856061B2 (ja) * 1994-01-19 1999-02-10 ソニー株式会社 リードフレームとその製造方法
EP0683517B1 (en) * 1994-05-09 2002-07-24 Nec Corporation Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
JP2861841B2 (ja) * 1994-11-22 1999-02-24 ソニー株式会社 リードフレームの製造方法
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
JP3039355B2 (ja) * 1996-02-06 2000-05-08 ソニー株式会社 フィルム回路の製造方法
US5945741A (en) * 1995-11-21 1999-08-31 Sony Corporation Semiconductor chip housing having a reinforcing plate
JP2970491B2 (ja) * 1995-09-20 1999-11-02 ソニー株式会社 半導体パッケージ及びその製造方法
JP2894254B2 (ja) * 1995-09-20 1999-05-24 ソニー株式会社 半導体パッケージの製造方法
JP3422144B2 (ja) * 1995-09-22 2003-06-30 ソニー株式会社 半導体パッケージの製造方法
JPH09312374A (ja) * 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
US6074898A (en) * 1996-09-18 2000-06-13 Sony Corporation Lead frame and integrated circuit package
US5937278A (en) * 1996-10-15 1999-08-10 Sony Corporation Method of manufacturing lead frame having inner lead connected to outer lead by metal etch stop layer
US6117566A (en) * 1997-02-03 2000-09-12 Nippon Denkai, Ltd. Lead frame material
JPH10326795A (ja) * 1997-03-28 1998-12-08 Sony Corp 半導体装置とその製造方法
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
JPH1174413A (ja) * 1997-07-01 1999-03-16 Sony Corp リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器
JPH1197573A (ja) * 1997-09-19 1999-04-09 Sony Corp 半導体パッケージ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4110440B2 (ja) * 1998-09-30 2008-07-02 東洋鋼鈑株式会社 リードフレーム用クラッド板の製造方法及びリードフレームの製造方法
WO2013024560A1 (ja) * 2011-08-12 2013-02-21 シャープ株式会社 発光装置
JP2013041950A (ja) * 2011-08-12 2013-02-28 Sharp Corp 発光装置
US9537065B2 (en) 2011-08-12 2017-01-03 Sharp Kabushiki Kaisha Light-emitting device with reflective resin

Also Published As

Publication number Publication date
KR19980087404A (ko) 1998-12-05
TW379429B (en) 2000-01-11
US6403402B1 (en) 2002-06-11
US6369441B1 (en) 2002-04-09
US6140153A (en) 2000-10-31
KR100563177B1 (ko) 2006-05-25
SG68051A1 (en) 1999-10-19
US6351025B1 (en) 2002-02-26
JP3003624B2 (ja) 2000-01-31

Similar Documents

Publication Publication Date Title
US7247938B2 (en) Carrier, method of manufacturing a carrier and an electronic device
JP3003624B2 (ja) 半導体装置
KR100834657B1 (ko) 전자 장치용 기판 및 그 제조 방법, 및 전자 장치 및 그제조 방법
JPH1174413A (ja) リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
JP2003324120A (ja) 接続端子及びその製造方法並びに半導体装置及びその製造方法
KR100679470B1 (ko) 리드 프레임 및 그 제조방법과, 반도체 디바이스 및 그제조방법
JP3661343B2 (ja) 半導体装置用基板及びその製造方法
JP3874669B2 (ja) 配線基板の製造方法
JP2000077573A (ja) リ―ドフレ―ム、その製造方法及び半導体装置の製造方法
JP4715014B2 (ja) 多層配線基板及びその製造方法
JP3019556B2 (ja) リードフレームの製造方法と半導体装置の製造方法
JP3497774B2 (ja) 配線基板とその製造方法
JPH04102341A (ja) Ｔａｂテープの製造方法
JPH05183083A (ja) リードフレーム及びその製造法
JP3632719B2 (ja) リードフレーム及びリードフレームの製造方法
JP2000082761A (ja) バンプ接合用配線板、該配線板により組み立てられた半導体装置およびバンプ接合用配線板の製造方法
KR100447495B1 (ko) 테이프캐리어형 반도체패키지의 배선패턴 및 이의 제조방법
JPH01136345A (ja) バンプ付テープキャリヤの製造法
JP2004015026A (ja) 両面配線テープキャリアの製造方法及び該方法により製造されたテープキャリア
JPH06140560A (ja) リードフレームおよびその製造方法
JP2001110931A (ja) ２層メタルフイルムキャリアの製造方法
JPH09246445A (ja) リードフレームとその製造方法と半導体装置
JPS60124832A (ja) 半導体装置の製造方法
JPH0878593A (ja) チップキャリア及びその製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees