JPH09312374A - 半導体パッケージ及びその製造方法 - Google Patents

半導体パッケージ及びその製造方法

Info

Publication number
JPH09312374A
JPH09312374A JP8129467A JP12946796A JPH09312374A JP H09312374 A JPH09312374 A JP H09312374A JP 8129467 A JP8129467 A JP 8129467A JP 12946796 A JP12946796 A JP 12946796A JP H09312374 A JPH09312374 A JP H09312374A
Authority
JP
Japan
Prior art keywords
lead
film
leads
forming
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8129467A
Other languages
English (en)
Inventor
Makoto Ito
伊藤　　誠
Kenji Osawa
健治 大沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP8129467A priority Critical patent/JPH09312374A/ja
Priority to US08/862,396 priority patent/US6114755A/en
Priority to TW086106963A priority patent/TW326565B/zh
Priority to KR1019970020304A priority patent/KR970077585A/ko
Publication of JPH09312374A publication Critical patent/JPH09312374A/ja
Priority to US09/053,988 priority patent/US6104091A/en
Priority to US09/408,024 priority patent/US6258631B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73269—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】 【課題】 超多ピン構造をなす半導体パッケージの品質
安定化を図る。 【解決手段】 リード接合面側にチップ収容凹部５ａが
形成された補強板５と、この補強板５のチップ収容凹部
５ａに収容固定された半導体チップ４と、補強板５のリ
ード接合面上に接合保持されるとともに、半導体チップ
４にバンプ１６を介してインナーリード部３ａが接合さ
れかつアウターリード部３ｂに突起電極１４が形成され
た複数のリード３と、このリード３のバンプ形成領域及
び電極形成領域を除いて該リード３上に形成されたソル
ダーレジスト膜１２と、リード３のインナーリード部３
ａ側に位置してソルダーレジスト膜１２の上に形成され
たポリイミド膜１３とを備えた半導体パッケージ１とそ
の製造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、新規なリードフレ
ームに半導体チップを接合して超多ピン構造とした半導
体パッケージとその製造方法に関するものである。
【０００２】
【従来の技術】半導体パッケージを半田ボールなどの突
起電極を備えた有機基板を介して配線基板等に接続でき
るようにしたものとして図５に示すものがある。図５に
おいては、有機材料を用いた２乃至６層程度の多層有機
配線基板５０に対し、その基板表面に半導体チップ５１
がマウントされている。そしてこの半導体チップ５１の
電極と多層有機配線基板５０の表面に形成された配線膜
５２とが例えば金線５３等を用いたワイヤボンディング
によって接続されている。
【０００３】多層有機配線基板５０の裏面には、スルー
ホール５４を介して表面の配線膜５２と電気的に接続さ
れた、突起電極となる半田ボール５５が設けられてお
り、この半田ボール５５がソルダーレジスト膜５６の開
口より外部に臨んでいる。半導体チップ５１は金線５３
とともに封止用樹脂５７にて封止されている。
【０００４】上記構成からなる半導体パッケージ５８
は、裏面に形成されている半田ボール５５を回路配線基
板５９に接続するようにしている。また多層有機配線基
板５０は、半田ボール５５が多数格子状に配設されてい
ることからボールグリッドアレイ（ＢＧＡ）と称される
ことが多く、この多層有機配線基板５０を用いた半導体
パッケージ５８をＢＧＡパッケージと称している。
【０００５】
【発明が解決しようとする課題】ところで、このＢＧＡ
パッケージ５８は、ワイヤボンディングを行って半導体
チップ５１の電極と多層有機配線基板５０の配線膜５２
とを接続しているため、半導体チップ５１側で電極パッ
ドのピッチを縮小するには限界があった。
【０００６】また、多層有機配線基板５０側での電極形
成は、いわゆる半田ボールを物理的に置く方法を採るた
めに、次のような問題があった。 (1) 半田ボール５５を所定位置にセットするときの位置
ずれが生じやすい。 (2) 半田ボール５５の大きさをふるいやメッシュ等を用
いて選別しているため、ボールサイズがバラツキやす
い。 (3) 半田ボール５５の配列ピッチの微細化に限界があ
る。 (4) 多層有機配線基板５０のベースが絶縁性基板である
ため、半田ボール５５の形成としてサイズの均一化、ピ
ッチの微細化が可能な電気メッキによる形成ができな
い。 (5) 半田ボール５５の組成に制限がある。
【０００７】そこで本出願人は、先に新規なリードフレ
ームと半導体チップを接合して超多ピン構造とした半導
体パッケージを提案した。この半導体パッケージは、図
６に示すような構造をなすもので、以下のようにして製
造される。
【０００８】先ず、図６に示す半導体パッケージ６０を
製造するにあたっては、予め用意した金属ベース（不図
示）の面上に銅電解メッキによる多数のリード６１を形
成し、そのインナーリード部６１ａを除く部分において
各リード６１を保持するためのポリイミド膜６２を形成
し、さらにソルダーレジスト膜６３を形成する。次に、
各リード６１のアウターリード部６１ｂに電解メッキに
より突起電極６４を形成し、その後、金属ベースをその
外周の連結部を残して選択的に除去し、これによって各
リード６１が分離されてなるリードフレーム６５を得
る。
【０００９】続いて、リード６１のインナーリード部６
１ａにバンプ６６を介して半導体チップ６７を接合し、
その後、インナーリード部６１ａを除くリード６１の裏
面に接着剤層６８を介してパッケージ本体６９を接着す
る。そして最終的には、パッケージ本体６９に収容した
半導体チップ６７を樹脂７０にて封止し、さらにリード
フレーム６５の連結部分を切除することで、単個の半導
体パッケージ６０が得られる。この場合、突起電極６４
は半導体チップ６７を中心にその周辺に格子状に多数、
配列形成される。
【００１０】この半導体パッケージ６０によれば、金属
ベースを用いリード６１及び突起電極６４を電気メッキ
で形成することにより、リード６１のファインパターン
化が図られる。また突起電極６４の位置ずれがないう
え、各突起電極６４のサイズも均一化され、突起電極６
４のピッチもより微細化することができ、ＬＳＩの小型
化ならびに超多ピン化が可能となる。
【００１１】ところが、この半導体パッケージ６０の構
成では、リード補強用のポリイミド膜６２とリード保護
用のソルダーレジスト膜６３とがリード６１上で互いに
重なり合い、その重なり部分で段差が生じていることか
ら、以下のような問題があった。すなわち、図７に示す
ように、ポリイミド膜６２とソルダレジスト膜６３とが
重なっている段差内部が局部的に空洞になっているた
め、パッケージ製造工程で金属ベースを選択エッチング
しようとしたときに、その空洞部分７１でリード６１が
局部的にエッチングされて断線不良が発生する虞れがあ
った。また、半田メッキボールを形成する際、図中Ａの
箇所からメッキ液等の薬液が浸入して空洞部分７１に溜
まり、その周辺に異常析出不良が発生して合金層が形成
される虞れもあった。この異常析出による合金層は、リ
ード６１間に跨がって形成され、金属ベースを選択エッ
チングしたときでもエッチングされずに残るため、リー
ド間ショートを引き起こす原因となる。さらに最終的な
リードフレームの洗浄工程においては、メッキ液等の薬
液残りが発生し、これがシミ不良を引き起こす要因にも
なっていた。
【００１２】
【課題を解決するための手段】本発明に係る半導体パッ
ケージは、リード接合面側にチップ収容凹部が形成され
たパッケージ本体と、このパッケージ本体のチップ収容
凹部に収容固定された半導体チップと、パッケージ本体
のリード接合面上に接合保持されるとともに、半導体チ
ップにバンプを介してインナーリード部が接合されかつ
アウターリード部に突起電極が形成された複数のリード
と、このリードのバンプ形成領域及び電極形成領域を除
いて該リード上に形成されたリード保護膜と、上記リー
ドのインナーリード部側に位置してリード保護膜の上に
形成されたリード補強膜とを備える。
【００１３】また、本発明に係る半導体パッケージの製
造方法は、銅又は銅合金の基板上にエッチングストップ
膜及びメッキ下地膜を順次積層してなる金属ベースの面
上に、銅メッキによる複数のリードを形成する工程と、
金属ベースのリード形成面上に、リードのバンプ形成領
域及び電極形成領域を除いてリード保護膜を形成する工
程と、リードのインナーリード部側に位置してリード保
護膜の上にリード補強膜を形成する工程と、リードのア
ウターリード部に突起電極を形成する工程と、金属ベー
スをエッチングにより選択的に除去して各リードを分離
する工程と、リードのインナーリード部に半導体チップ
を接合する工程とを有する。
【００１４】本発明においては、複数のリードの上に、
そのバンプ形成領域及び電極形成領域を除いてリード保
護膜を形成し、このリード保護膜の上にリード補強膜を
形成するようにしたので、従来のように膜同士の重なり
による段差部がリード上に形成されることがない。した
がって、リード上には局部的な空洞が存在し得ず、また
上記段差部からの薬液の浸入による薬液溜まりも存在し
得ないため、これに起因した種々の問題を確実に防止す
ることが可能となる。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。図１は本発明に係
る半導体パッケージの一実施形態を示す側断面図であ
り、図２〜図４は本実施形態における半導体パッケージ
の製造工程図である。図１に示す半導体パッケージ１
は、主として、リードフレーム（厳密にはリードフレー
ムの連結部が切除された後のリード構体を指す）２と、
このリードフレーム２の各リード３のインナーリード部
３ａに接合された半導体チップ４と、パッケージ本体と
なる補強板５とから成るもので、以下の方法で製造され
る。
【００１６】先ず、図２（ａ）に示すように、金属ベー
ス６を用意する。この金属ベース６は、厚さ１５０μｍ
程度の銅又は銅合金からなる基板（以下、銅基板とい
う）７の表面に、例えば蒸着によって厚さ４．５μｍ程
度のアルミニウム膜８を形成し、さらに厚さ１〜２μｍ
程度のニッケル膜９を形成した３層構造の積層板であ
る。ニッケル膜９は、蒸着と電気メッキによって形成さ
れる。
【００１７】このうち、アルミニウム膜８は、その後の
工程で銅基板７をエッチングするときに金属ベース６の
表面側がエッチングされないようにするためのエッチン
グストップ膜に相当するものである。これに対してニッ
ケル膜９は、金属ベース６の面上にリードを形成するた
めの銅メッキの下地、つまりメッキ下地膜に相当するも
のである。金属ベース６は、それ自身がリードとなら
ず、最終的には切除されるものであるが、非常に微細な
リードを形成するにあたっては、ベース基板として、ま
たその後においてリードフレームとして過渡的に必要不
可欠なもので、いわゆるリード形成用基板となるもので
ある。
【００１８】なお、金属ベース６としては、アルミニウ
ム膜８とニッケル膜９との間に、双方の密着性を高める
べく、例えば厚さ０．５μｍ程度のクロム膜を密着膜と
して形成するようにしてもよい。また、メッキ下地膜と
しては、ニッケル膜９の代わりに銅の薄膜を形成するよ
うにしてもよい。
【００１９】次に、図２（ｂ）に示すように、金属ベー
ス６の表面、即ちニッケル膜９の表面に選択メッキ法に
より銅からなる多数のリード即ち、リード端部に突起電
極（半田ボール等）形成用のパッド部分を一体に有する
リード３を形成する。このリード３は、半導体チップの
４辺に形成された電極に対応して四方に延長されるよう
に多数形成され、そのリード端部のパッド部分（不図
示）は外周囲に格子状に配列される。
【００２０】ここで上記選択メッキは、金属ベース６の
表面をレジストパターン等により選択的に覆い、このレ
ジストパターンをマスクとして電解メッキすることによ
り行う。このように金属ベース６上に電解メッキ法によ
り銅を選択メッキすることにより、膜質を良くしつつフ
ァインパターン化したリード３を形成することができ
る。この場合、リード３は例えば厚さ２５μｍ、幅３５
μｍ、ピッチ７０μｍで形成される。
【００２１】次に、図２（ｃ）に示すように、リードフ
レームのチップ毎の外形を規定するためのスリット１１
や、金属ベース６に製造をやりやすくするための孔（不
図示）を形成する。さらに、金属ベース６のリード形成
面上に、リード３のバンプ形成領域Ｅ１及び電極形成領
域Ｅ２を除いて、例えば厚さ４０μｍ程度のソルダーレ
ジスト膜１２を形成する。このソルダーレジスト膜１２
は、リード３を外部から保護するリード保護膜に相当す
るもので、リード３間の絶縁状態を保持する役目を果た
す。これに対して、バンプ形成領域Ｅ１は、リード３に
バンプを形成する際に必要となる領域で、電極形成領域
Ｅ２は、リード３に突起電極を形成する際に必要となる
領域であり、これらの領域Ｅ１，Ｅ２に被らないように
ソルダーレジスト膜１２がパターニングされる。
【００２２】続いて、図３（ａ）に示すように、リード
３のインナーリード部３ａ側に位置して、リード保護膜
であるソルダーレジスト膜１２の上に、例えば厚さ７５
μｍ程度のポリイミド膜１３を形成する。このポリイミ
ド膜１３は、リード３の先端側、つまりインナーリード
部３ａの反りやバタツキ等を抑えるリード補強膜に相当
するもので、各リード３を互いに連結すべくそれぞれの
リード３間に跨がって帯状に形成される。またポリイミ
ド膜１３は、上記バンプ形成領域Ｅ１を取り囲むように
して、平面視略四角形の枠状に形成される。
【００２３】このとき、ソルダレジスト膜１２はリード
３上に平坦に形成され、そのソルダーレジスト膜１２の
上に積層したかたちでポリイミド膜１３が形成されるこ
とから、リード３上には膜同士の重なりによる段差が生
じない。なお、リード補強膜については、予め枠状に形
成されたポリイミドテープをソルダーレジスト膜１２の
上に接着することで形成するようにしてもよい。
【００２４】次に、図３（ｂ）に示すように、リード３
のアウターリード部３ｂにメッキ法によって半田ボール
による突起電極１４を形成する。この突起電極１４は、
上記電極形成領域Ｅ２に露出したリードパッド上に、例
えば図示はしないが、電解メッキ法によって銅（Ｃｕ）
又はニッケル（Ｎｉ）、或いは金（Ａｕ）などの金属材
料からなる下地膜を形成し、この下地膜の上に、さらに
電解メッキ法によってＳｎ−Ｐｂ（錫−鉛）合金の半田
材料を積層したのち、その半田材料をリフローしてボー
ル状に成形することで得られる。
【００２５】なお、突起電極の形成にあたっては、上記
下地膜をＳｎ−Ｐｂ合金で形成し、その上に同組成の半
田材料を積層してボール状に成形するようにしてもよい
が、リードパッド部と突起電極との接合性を考慮する
と、下地膜としては銅、ニッケル等を採用した方が好適
である。
【００２６】次に、図３（ｃ）に示すように、外周の連
結部１５を残すように、金属ベース６の銅基板７を、こ
れに対応したエッチング液（例えば、過酸化水素１２
％、硫酸１２％、水７６％）を用いて選択エッチングに
より除去する。このエッチングに際しては、アルミニウ
ム膜８がエッチングストッパーとして作用し、銅基板７
のみを除去することができる。
【００２７】続いて、図４（ａ）に示すように、金属ベ
ース６のアルミニウム膜８を選択エッチングにて除去
し、さらにニッケル膜９を選択エッチングにより除去し
て、各リード３を分離する。その後、インナーリード３
ａの先端にスパッタ法又は蒸着法によってアルミニウム
からなるバンプ１６を形成する。
【００２８】なお、バンプ１６の形成に際しては、アル
ミニウム膜８及びニッケル膜９のエッチング時に、イン
ナーリード部３ａの先端にアルミニウム膜８によるバン
プ１６が残るように選択エッチングすることでも得られ
るが、エッチングによるバンプの汚れなどを考えると、
別途、バンプ形成を行った方が好適である。
【００２９】ここで、金属ベース６による外周の連結部
１５は、ソルターレジスト膜１２によって保持されてい
る。このようにして、多数のリード３とそのアウターリ
ード部３ｂに形成した突起電極１３を有するリードフレ
ーム２が形成される。
【００３０】次に、図４（ｂ）に示すように、リードフ
レーム２に半導体チップ４を接合する。即ち、各インナ
ーリード３ａの先端を、そこに形成されたバンプ１６を
介して半導体チップ４の電極（アルミパッド等）に接合
し、これによってリードフレーム２と半導体チップ４と
を電気的に接続させる。このとき、インナーリード部３
ａの横方向の動きはポリイミド膜１３によって抑制され
ることから、リードフレーム２と半導体チップ４との接
合強度が非常に安定したものとなる。
【００３１】続いて、図４（ｃ）に示すように、半導体
チップ４を収容するように断面凹型状の補強板５を、リ
ードフレーム２のアウタリード部３ｂに対応する裏面に
接着剤１７を介して接着する。ここで、パッケージ全体
の放熱性を考慮すると、補強板５としてはセラミックス
やアルミニウムの剛性板を採用し、接着剤１７としては
放熱性に優れた延性弾性接着剤、例えばポリオレフィン
系接着剤を採用するとよい。
【００３２】一方、半導体チップ４については、その裏
面を熱伝導性ペースト１８を介して補強板５の凹部底面
に接着し、これによって補強板５の凹部５ａ内に半導体
チップ４を収容固定する。そして最終的には、補強板５
の凹部５ａ内に樹脂１９を注入し、これによって半導体
チップ４を封止したのち、リードフレーム２の連結部１
５が除去されるように、図４（ｂ）に示す鎖線位置から
切断する。これにより、図１に示す超多ピン構造の半導
体パッケージ１が得られる。
【００３３】このようにして得られた半導体パッケージ
１の構成では、図１に示すように、パッケージ本体とな
る補強板５の凹部、即ちチップ収容凹部５ａに熱伝導性
ペースト１８によって半導体チップ４が収容固定され
る。また、補強板５のリード接合面５ｂに接着剤１７に
よって複数のリード３が接合保持される。各リード３の
インナーリード部３ａはバンプ１６を介して半導体チッ
プ４に接合され、アウターリード部３ｂには半田ボール
による突起電極１４が形成される。さらに、リード３上
には、上述したバンプ形成領域及び電極形成領域を除い
たかたちで、リード保護膜としてのソルダーレジスト膜
１２が形成され、このソルダーレジスト膜１２の上に、
インナーリード部３ａ側に位置してリード補強膜である
ポリイミド膜１３が形成される。そして、補強板５のチ
ップ収容凹部５ａに収容固定された半導体チップ４は樹
脂１９にて封止される。
【００３４】このように本実施形態においては、リード
保護膜となるソルダーレジスト膜１２を各リード３上に
平坦に形成し、そのソルダーレジスト膜１２の上に、リ
ード補強膜となるポリイミド膜１３を形成するようにし
たので、リード３上に膜同士の重なりによる段差部が形
成されることがない。したがって、半導体パッケージ１
の製造工程においては、リード３上に段差による空洞部
分が形成されず、またリード３とソルダーレジスト膜１
２との界面にエッチング液やメッキ液等の薬液が浸入す
ることがなくなるため、これに起因した種々の問題を確
実に回避することができる。
【００３５】また、リード補強膜であるポリイミド膜１
３を平面視略四角形の枠状とし、これをソルダーレジス
ト膜１２の上に形成しているため、半導体チップ４を樹
脂１９にて封止するときに、ソルダーレジスト膜１２の
上のポリイミド膜１３が外堀となって、いわゆる堰の役
目を果たすようになる。これにより、補強板５の凹部５
ａ（チップ収容凹部）に樹脂１９を注入した際には、そ
の注入量に若干のバラツキが生じても、樹脂１９の周縁
部がポリイミド膜１３の枠上で堰き止められるようにな
るため、外観的に優れた半導体パッケージ１を容易に得
ることが可能となる。
【００３６】なお、リード補強膜としては、上述したポ
リイミド膜３以外にも、リード補強機能を奏する他の材
料からなる膜を採用してもかまわない。
【００３７】
【発明の効果】以上、説明したように本発明によれば、
複数のリードの上に、そのバンプ形成領域及び電極形成
領域を除いてリード保護膜を形成し、このリード保護膜
の上にリード補強膜を形成するようにしたので、従来の
ように膜同士の重なりによる段差部がリード上に形成さ
れることがなくなる。したがって、リード上には局部的
な空洞が存在し得ず、また上記段差部からの薬液の浸入
による薬液溜まりも存在し得ないため、金属ベースの選
択エッチング時のリード断線不良や、異常析出に伴うリ
ード間ショート、さらには薬液残りによるシミ不良とい
った種々の問題を確実に回避することができる。その結
果、超多ピン構造をなす半導体パッケージの品質向上と
ともに品質安定化が図られる。
【図面の簡単な説明】
【図１】本発明に係る半導体パッケージの一実施形態を
示す側断面図である。
【図２】本発明に係る半導体パッケージの製造方法の一
実施形態を示す製造工程図（その１）である。
【図３】本発明に係る半導体パッケージの製造方法の一
実施形態を示す製造工程図（その２）である。
【図４】本発明に係る半導体パッケージの製造方法の一
実施形態を示す製造工程図（その３）である。
【図５】従来におけるＢＧＡパッケージの側断面図であ
る。
【図６】超多ピン構造の半導体パッケージの一例を示す
側断面図である。
【図７】課題を説明する図である。
【符号の説明】
１ 半導体パッケージ ２ リードフレーム ３
リード ３ａ インナーリード部 ３ｂ アウターリード部
４ 半導体チップ ５ 補強板 ６ 金属ベース ８ アルミニウム膜
９ ニッケル膜 １２ ソルダーレジスト膜 １３ ポリイミド膜
１４ 突起電極 １６ バンプ Ｅ１ バンプ形成領域 Ｅ２ 電極
形成領域

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 リード接合面側にチップ収容凹部が形成
    されたパッケージ本体と、 前記パッケージ本体のチップ収容凹部に収容固定された
    半導体チップと、 前記パッケージ本体のリード接合面上に接合保持される
    とともに、前記半導体チップにバンプを介してインナー
    リード部が接合されかつアウターリード部に突起電極が
    形成された複数のリードと、 前記リードのバンプ形成領域及び電極形成領域を除いて
    該リード上に形成されたリード保護膜と、 前記リードのインナーリード部側に位置して前記リード
    保護膜の上に形成されたリード補強膜とを備えたことを
    特徴とする半導体パッケージ。
  2. 【請求項２】 前記リード補強膜が平面視略四角形の枠
    状に形成されるとともに、前記パッケージ本体のチップ
    収容凹部に収容固定された前記半導体チップを樹脂にて
    封止してなることを特徴とする請求項１記載の半導体パ
    ッケージ。
  3. 【請求項３】 銅又は銅合金の基板上にエッチングスト
    ップ膜及びメッキ下地膜を順次積層してなる金属ベース
    の面上に、銅メッキによる複数のリードを形成する工程
    と、 前記金属ベースのリード形成面上に、前記リードのバン
    プ形成領域及び電極形成領域を除いてリード保護膜を形
    成する工程と、 前記リードのインナーリード部側に位置して前記リード
    保護膜の上にリード補強膜を形成する工程と、 前記リードのアウターリード部に突起電極を形成する工
    程と、 前記金属ベースをエッチングにより選択的に除去して前
    記各リードを分離する工程と、 前記リードのインナーリード部に半導体チップを接合す
    る工程とを有することを特徴とする半導体パッケージの
    製造方法。
JP8129467A 1996-05-24 1996-05-24 半導体パッケージ及びその製造方法 Pending JPH09312374A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP8129467A JPH09312374A (ja) 1996-05-24 1996-05-24 半導体パッケージ及びその製造方法
US08/862,396 US6114755A (en) 1996-05-24 1997-05-23 Semiconductor package including chip housing, encapsulation and the manufacturing method
TW086106963A TW326565B (en) 1996-05-24 1997-05-23 Semiconductor package and manufacturing method thereof
KR1019970020304A KR970077585A (ko) 1996-05-24 1997-05-23 반도체 패키지 및 그 제조 방법
US09/053,988 US6104091A (en) 1996-05-24 1998-04-02 Semiconductor package and the manufacturing method
US09/408,024 US6258631B1 (en) 1996-05-24 1999-09-29 Semiconductor package and the manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8129467A JPH09312374A (ja) 1996-05-24 1996-05-24 半導体パッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JPH09312374A true JPH09312374A (ja) 1997-12-02

Family

ID=15010221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8129467A Pending JPH09312374A (ja) 1996-05-24 1996-05-24 半導体パッケージ及びその製造方法

Country Status (4)

Country Link
US (3) US6114755A (ja)
JP (1) JPH09312374A (ja)
KR (1) KR970077585A (ja)
TW (1) TW326565B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380620B1 (en) 1998-08-31 2002-04-30 Sharp Kabushiki Kaisha Tape ball grid array semiconductor
JP4110440B2 (ja) * 1998-09-30 2008-07-02 東洋鋼鈑株式会社 リードフレーム用クラッド板の製造方法及びリードフレームの製造方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG60099A1 (en) * 1996-08-16 1999-02-22 Sony Corp Semiconductor package and manufacturing method of lead frame
JP3003624B2 (ja) * 1997-05-27 2000-01-31 ソニー株式会社 半導体装置
JPH1174413A (ja) * 1997-07-01 1999-03-16 Sony Corp リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器
US6395582B1 (en) * 1997-07-14 2002-05-28 Signetics Methods for forming ground vias in semiconductor packages
JPH11289023A (ja) * 1998-04-02 1999-10-19 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
US6782610B1 (en) * 1999-05-21 2004-08-31 North Corporation Method for fabricating a wiring substrate by electroplating a wiring film on a metal base
US6368894B1 (en) * 1999-09-08 2002-04-09 Ming-Tung Shen Multi-chip semiconductor module and manufacturing process thereof
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP2001230360A (ja) 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4549491B2 (ja) * 2000-03-13 2010-09-22 大日本印刷株式会社 樹脂封止型半導体装置
JP2002057252A (ja) * 2000-08-07 2002-02-22 Hitachi Ltd 半導体装置及びその製造方法
US6465885B1 (en) * 2000-10-18 2002-10-15 Jiahn-Chang Wu Positioning of soldering pads in semiconductor diode package
TW579581B (en) * 2001-03-21 2004-03-11 Ultratera Corp Semiconductor device with chip separated from substrate and its manufacturing method
JP3476442B2 (ja) * 2001-05-15 2003-12-10 沖電気工業株式会社 半導体装置及びその製造方法
US6664618B2 (en) * 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
US6537848B2 (en) * 2001-05-30 2003-03-25 St. Assembly Test Services Ltd. Super thin/super thermal ball grid array package
US7057294B2 (en) * 2001-07-13 2006-06-06 Rohm Co., Ltd. Semiconductor device
JP3868777B2 (ja) * 2001-09-11 2007-01-17 株式会社東芝 半導体装置
TW517361B (en) * 2001-12-31 2003-01-11 Megic Corp Chip package structure and its manufacture process
TW584950B (en) 2001-12-31 2004-04-21 Megic Corp Chip packaging structure and process thereof
US6673698B1 (en) 2002-01-19 2004-01-06 Megic Corporation Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers
TW544882B (en) 2001-12-31 2003-08-01 Megic Corp Chip package structure and process thereof
TW503496B (en) 2001-12-31 2002-09-21 Megic Corp Chip packaging structure and manufacturing process of the same
KR100593049B1 (ko) * 2002-08-09 2006-06-28 가시오게산키 가부시키가이샤 반도체 장치 및 그 제조방법
US6982491B1 (en) * 2004-01-20 2006-01-03 Asat Ltd. Sensor semiconductor package and method of manufacturing the same
US7446407B2 (en) * 2005-08-31 2008-11-04 Chipmos Technologies Inc. Chip package structure
DE102007034402B4 (de) * 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
US8241950B2 (en) * 2007-10-17 2012-08-14 Neuronexus Technologies, Inc. System and method to manufacture an implantable electrode
KR101766299B1 (ko) * 2011-01-20 2017-08-08 삼성전자 주식회사 발광소자 패키지 및 그 제조 방법
US10636735B2 (en) * 2011-10-14 2020-04-28 Cyntec Co., Ltd. Package structure and the method to fabricate thereof
KR101548786B1 (ko) * 2012-05-31 2015-09-10 삼성전기주식회사 반도체 패키지 및 반도체 패키지 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4209355A (en) * 1978-07-26 1980-06-24 National Semiconductor Corporation Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5728599A (en) * 1993-10-28 1998-03-17 Lsi Logic Corporation Printable superconductive leadframes for semiconductor device assembly
JP2856061B2 (ja) * 1994-01-19 1999-02-10 ソニー株式会社 リードフレームとその製造方法
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5663106A (en) * 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier
JPH0878574A (ja) * 1994-09-08 1996-03-22 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
EP0704896B1 (en) * 1994-09-22 2003-03-26 Nec Corporation Tape automated bonding type semiconductor device
US5945741A (en) * 1995-11-21 1999-08-31 Sony Corporation Semiconductor chip housing having a reinforcing plate
JP2967697B2 (ja) * 1994-11-22 1999-10-25 ソニー株式会社 リードフレームの製造方法と半導体装置の製造方法
US5616958A (en) * 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
JP2763020B2 (ja) * 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
AU714520B2 (en) * 1996-01-31 2000-01-06 Cochlear Limited Thin film fabrication technique for implantable electrodes
US5760465A (en) * 1996-02-01 1998-06-02 International Business Machines Corporation Electronic package with strain relief means

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380620B1 (en) 1998-08-31 2002-04-30 Sharp Kabushiki Kaisha Tape ball grid array semiconductor
JP4110440B2 (ja) * 1998-09-30 2008-07-02 東洋鋼鈑株式会社 リードフレーム用クラッド板の製造方法及びリードフレームの製造方法

Also Published As

Publication number Publication date
US6114755A (en) 2000-09-05
KR970077585A (ko) 1997-12-12
US6258631B1 (en) 2001-07-10
US6104091A (en) 2000-08-15
TW326565B (en) 1998-02-11

Similar Documents

Publication Publication Date Title
JPH09312374A (ja) 半導体パッケージ及びその製造方法
JP2894254B2 (ja) 半導体パッケージの製造方法
US6541848B2 (en) Semiconductor device including stud bumps as external connection terminals
US5886399A (en) Lead frame and integrated circuit package
KR20000077076A (ko) 반도체소자 탑재용 배선기판과 그 제조방법
JPH08148530A (ja) リードフレームとその製造方法
JP3003624B2 (ja) 半導体装置
JP3971500B2 (ja) 半導体素子実装用配線基板の製造方法
US6074898A (en) Lead frame and integrated circuit package
JP3422144B2 (ja) 半導体パッケージの製造方法
US11764130B2 (en) Semiconductor device
JP2004235420A (ja) 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JP4190659B2 (ja) 配線基板とその製造方法
JP4362463B2 (ja) 配線基板とその製造方法
JP2000216185A (ja) 柱状電極付き半導体ウエハ及びその製造方法並びに半導体装置及びその製造方法
JP2004207381A (ja) 配線基板及びその製造方法並びに半導体装置
JP4238694B2 (ja) 半導体ウエハおよび半導体チップの製造方法
JP3889311B2 (ja) プリント配線板
JP7382167B2 (ja) 電子装置、および電子装置の製造方法
JP7430988B2 (ja) 電子装置
JPS62272546A (ja) 半導体装置用フイルムキヤリア
JP2877122B2 (ja) 半導体装置及びリードフレーム
KR100325459B1 (ko) 칩사이즈패키지제조방법
JP2882378B2 (ja) 半導体パッケージ及びリードフレーム