TW303496B - - Google Patents

Description

經濟部中央標準局員工消費合作社印装 303496 A7 ---- B7 五、發明説明（1 ) 技術領域 本發明的技術領域是絕緣趙上碎（silic〇n_〇n_insulat〇r， 下文簡稱S 01)電路領域，特別是動態隨機存取記憶體。 發明背景 SOI技術已經爲人研究很多年，且具有一些爲人所熟知 的優點，特別是增加的操作速度、更低的電容値、以及使 用更低電壓的可能性。 S 01技術的一個爲人所熟知的問題是，對連接至電晶體 本體之接觸的需求，以及製作接觸而不耗用太多空間的問 題。 發明摘述 本發明係關於結合自動對正本體接觸之使用的S 〇〗動態 隨機存取記憶體’該接觸藉由位於氧化物絕緣層之下的接 雜層互相連接。 附圖簡要説明 圖1至4以橫斷面圖示動態随機存取記憶體的一部分，顯 示出在製造程序中各個時點之相鄰的深溝槽電容器以及相 關的本體接觸和場屏蔽絕緣。 圖5顯示出記憶體陣列之一個片段的上視圖。 圖5 A顯示出記憶體陣列的輪廓圖形。 圖6顯示出對圖1_4的正交橫斷面。 較佳具體實施例説明 參考囷1，其處以橫斷面圖示在某些起始步驟施行後之根 據本發明之動態随機存取記憶體的一部分。諸如 偏壓 I II 装—— 訂—— 嫁 • % (請先閲讀背面之注意事項再填寫本頁)

303496 經濟部中央橾準局員工消費合作社印製 A7 B7 五、發明説明（2 ) _ ~ 或場植入的傳統步驟稱之爲製備基板。具有用於（N_場效 電晶禮）電晶體之形成之η型基板30、及氧化物（;§丨〇2)層 20及ρ型SOI(或裝置）矽層1〇的SOI晶圓用作爲起始材料 。η型基板將用作爲η通道陣列中的傲存電容器平板。在一 個互補型具體實施例中，ρ型基板可與ρ型陣列（甚至可與 具有降低之儲存容量値的η型陣列）併用。 藉由佈植硼形成ρ +層32以在SOI背面氧化物20之下形成 層32。就100毫微米之氧化物層2〇和80毫微米之裝置層1〇 的例示性厚度而言，其適用於0.25微米基本標準技術，佈 植4x 1017 /立方厘米的硼濃度以形成層1〇。 具有約5 X 1〇19 /立方厘米之硼濃度和可在25至400毫微 米範圍中之厚度的層32，將用於提供本體接觸用的導線層 。η型基板作爲陣列中單元電容器的共通平板。 使用標準加工形成傳統的銲點氧化物（8毫微米）及氮化物 ，Si3N4，（200 毫微米）層。 使用深溝槽（deep trench，下文簡稱DT)軍幕以使晶圓形 成圖樣’並使用在應用材料公司5〇〇〇型（Applied Materials 5000)蚀刻工具中使用HBR和NF3作爲蝕刻劑的傳統離子 蚀刻製程（有時稱爲反應性離子蝕刻（reactive ion etching， 下文簡稱RIE))蝕刻單元電容器用的深溝槽10〇。傳統上來 説，深溝槽可具有在1和8微米之間的深度。 在深溝槽電容器中形成薄的節點介電物102 (例示性而言 ’藉由在爲人所知之製程中的快速熱氮化和再氧化而形成) 作爲電容器介電物。如果認爲較好的話，可使用其他的介 (請先閱讀背面之注意事項再填寫本頁) -裝. 訂 本紙張尺度適财_获(CNS) 21()Χ29_7|^· 五、發明説明（3 A7 B7 經濟部中央標準局員工消費合作社印製 電物。 溝槽填充有N +多結晶矽（多晶）j 10，其以諸如R丨E之任 何方便的方法使之凹陷至低於埋置之!> +層32和基板3〇間 之接合的高度。這界定絕緣環型柱的底部，其隔開平板3 〇 與電容器並隔開P +層32與電容器。多晶110形成電容器的 内電極，且基板30形成電容器陣列的共同電極。絕緣環型 柱防止P +層32和n基板30中的高電場產生。 將多晶填充物110之上的節點介電物1〇2去除，並以傳統 的化學氣相沉積製程沉積顯示爲Π4和116的環型柱氧化物， 接著以RIE去除溝槽上方部分之底部中的氡化物。 溝槽的頂端填充有多晶120 (可以使Ν +或本質性多晶，視所 須要之埋置環帶外擴散的數量而定）並以諸如尺1£之任何方 便的方法使之凹陷’如此多晶120的頂端位於背面氧化物 2 0的限制之内。使環型柱氧化物丨14凹陷至與多晶ι2〇相同 的冰度。沉積一層本質性多晶填充物125並使之凹陷至S ο I 表面的高度。 使用環帶罩幕（strap mask，下文簡稱ST軍幕）以界定顯 示於圖1中之光阻内的圖樣，暴露出一對相鄰溝槽的一半 。其間的區域以氮化物加以保護，環帶由光阻和溝槽間之 氮化物的组合加以界定。該單元佈線的上視圖顯示於囷5 中，顯示出一組用數字525標示，表示動態隨機存取記憶 體單元之長度的箭頭；一個用數字530標示，表示在其内 將形成本體接觸之區域長度的箭頭；及一個用數字535標 示’表示顯示於圖1中之開口的箭頭。相對應箭頭顯示於 (請先閱讀背面之注意事項再填寫本頁) -裝- -β 絲_ A7 經濟部中央樣準局員工消費合作社印製 五、發明説明（4 圖1中。 將環帶罩幕光阻210置於定位，進行rie操作，穿透過深 溝槽中的多晶矽125和環型柱氧化物丨16，通過背面氧化物 20的底部。環帶罩幕光阻和氮化物銲點2〇5形成這RIE的 罩幕，其界定電容器中心電極和電晶體之間的環帶連接。 參考圖2，剥除光阻210的結果接著沉積並平坦化四乙氧 基矽烷（tetraethoxy silane，下文簡稱TEOS)，使用化學-機 械性拋光、蝕刻去除或任何其他方便的技術，至氮化物銲 點205的高度。較小區域的多晶125保留作爲單元的環帶， 藉由TEOS 220的圖形中心的區域隔開，該區域將包含在本 體接觸和埋置導電層32之間的連接。這種連接本體接觸至 埋置層的方法容許在八個微影術單位面積内製成折曲位元 線的動態随機存取記憶體單元。因此，不會有面積浪費與 根據本發明之本體接觸的使用有關。 由於陣列之外的輔助邏輯電路是互補型金屬氧化物丰導 趙，場屏蔽絕緣會因爲要使N場效電晶體和p場效電晶體 隔開的需求而佔去太多的面積。因此，使用標準加工形成 陣列以外之輔助電路迴路中的淺溝槽絕緣。 現在參考圖3，其處顯示出與圖1和2相同，在剝除銲點 層202和205 ;成長出犧牲氧化物2〇4(8毫微米）；並沉積多 晶場屏蔽層260( 1〇〇毫微米）及場屏蔽覆蓋27〇(1〇〇毫微米） 之後的區域。氧化物204將也作爲場屏蔽之下的絕緣氧化 物以及主動區域中的犧牲氧化物。 圖3顯示出陣列主動區域已經用fS罩幕打開於場屏蔽26〇 -7- (紙張尺度適财關家縣（CNS ) Α4· ( 2Τόχ297公着 (請先閲讀背面之注意事項再填寫本頁〕 -裝. 訂 絲 經濟部中央標準局員工消費合作社印聚 A7 B7 五、發明説明（5 ) 中之後的區域。FS罩幕在須要的地方打開場屏蔽，以在稍 後形成主動裝置區域、本體接觸和位元線接觸。顯示於圖 5中之主動區域開口 510的邊緣在圖3中以標示爲51〇的箭頭 表示。本體接觸的置入於每一背對背深溝槽配對之間是不 需要的。再次參考圖5，在圖形之頂端和底部縱列中的開 口 510以空白空間隔開，該空間以場絕緣加以覆蓋。如所 能見到，連接埋置導線層32與裝置層10的本體接觸構件不 鄰接於電晶禮本體。然而，它受到定位，如此，來自幾個 電晶體的電洞可流離那些電晶體本體而到達該構件，因此 該構件是埋置層32和電晶體本體之間的接觸。由於將有更 多的位置可用於場屏蔽連續性，藉由使本體接觸彼此交錯 ，可實現較低的場屏蔽有效面電阻係數。 熟諳此技藝者將認知到，相較於N +多晶的效果，p +多晶 的使用提供額外的1伏特内建偏壓以關閉絕緣區域。另外 ，任何穿透過絕緣氧化物的硼擴散將增進絕緣。 氮化物間隔物274已經藉由諸如LPCVD氮化物沉積的傳 統相應沉積製程形成於場屏蔽260的邊緣上。場絕緣的邊 緣和覆蓋顯現在圖3中的侧邊。 現在參考囷4，其處顯示出圖1-3中的區域，加上完整的 動態隨機存取記憶醴單元。以角形括弧表示，標示爲450 的區域是以圖5中之4-4所指示的橫斷面。角形括旅525對 應於一個動態随機存取記憶髏單元，自背對背溝槽之間的 中間處延伸至穿透位元線接觸的中間處，其在圖5中以箭 頭525指示。 .ft ________ 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公嫠） ---------装-------ΪΤ------0 ♦ · (請先閲讀背面之注意事項再填寫本頁) s〇S496 A7 B7 五、發明説明（6 ) 圖4顯示出去除主動區域中露出之犧牲氧化物204 ;成長 傳統閘極氧化物206，例示性而言，達8毫微米的厚度；沉 積第一閘極導電性多晶層310(也稱作爲閘極接觸層）至幾乎 完全與場絕緣層260加上覆蓋270及氮化物覆蓋層320相同 的厚度；且如下文所説明地處理它們以提供改良之平面性 的結果。 將含有輔助電路迴路之陣列以外的區域遮蔽住，並將氛 化物覆蓋層320自陣列中的閘極接觸層3 10剝除。化學機械 性抛光（chemical-mechanical polish，下文簡稱 CMP)操作 降低層3 10的厚度至場屏蔽260加上覆蓋270的厚度，其使 用場屏蔽覆蓋270作爲拋光停止物。這個操作的結果是同 時位於陣列之内和之外的共同表面272。在陣列之外，由 於該層尚未爲人形成圖樣，它是均勻的，且在陣列之内， 有多晶3 10的圖樣嵌入場屏蔽260的主動陣列空孔中。這種 嵌入導體的圖樣稱之爲嵌紋。 其次，將氮化物覆蓋320自陣列以外之電路迴路中的多晶 310去除。將第二閘極導電性多晶層315(或其他的導電性 層）沉積於較低的多晶之上，並將氮化物覆蓋322沉積於它 之上。這在將是閘極的區域之上留下多晶複合閘極導電性 層310-315，並在場屏蔽260(及場覆蓋270)之上留下單—多 晶層315。層310和315之間的層界在圖4中以點線指示，以 數字272表示的虚線指出場覆蓋之上表面272的高度。 將層3 22、3 15和3 10加以蚀刻以界定同時位於阵列之内和 之外的閘極、字組線（以及，選擇性地，局部互連）。嵌紋 ________ 本紙張尺度逋用中國國家棣準（CNS ) A4規格（210X 297公釐） ' ------ ---------裝------、玎------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 經濟部中央標準局員工消費合作社印製 A7 -------B7__ 五、發明説明（7 ) 閘極接觸製程藉由使閘極導體高度在輔助電路迴路中和在 陣列中等高來解決由於陣列中相對於輔助電路中之閘極導 體高度的景深問題。在將氮化物間隔物325形成於閘極的 邊緣上之後’施行傳統的源極和汲極1 7及1 9佈植。由於透 過場屏蔽空孔5 10佈植源極和没極，佈植物爲空孔以外的 場屏蔽阻擋住。如由角形括弧525所指示，動態随機存取 *己憶體單元延伸自共通擴散19(共通於一對單元），穿過閘 極並通過溝槽電容器1〇〇的邊緣。藉由來自多晶12〇和電極 1 7的擴散，在任何方便的時間，例示而言，在退火及氧化 步驟期間，將環帶125製成導電性。 其次’在氮化物覆蓋335沉積之後，沉積並平坦化鱗碎酸 鹽玻璃（phospho-silicate glass，下文簡稱PSG)或其他的介 電層330。使用本體接觸軍幕打開氮化物覆蓋335，並將 PSG 330及閘極氧化物206蝕刻至SOI 10的表面。現在，形 成另外的氮化物間隔物327於用來形成本體接觸之空孔的 露出侧壁上。這保證，在最壞情形的對正和薄膜誤差條件 之下，本體接觸將不會對電容器節點短路。 用於連接埋置層和SOI層10中之本體之本體接觸的自動 對正本體接觸空孔藉由蝕刻穿過S〇i 1〇和背面氧化物2〇 ’向下至P埋置層32而形成。已經形成的本趙接觸空孔填 充有P +多晶3 5。藉由諸如RIE之任何方便的方法，使p +多 晶35凹陷至SOI 10的表面。這形成層32和層1〇中之電晶體 本體之間的本體接觸。由於圖5中的橫斷面4_4已經由穿過 電晶趙之主動區域空孔的軸來截取，所以來自電晶體本 ---^----^------ir------0 (請先閱讀背面之注意事項再填寫本頁) -10- 五、發明説明（8 kl B7 經濟部中央標準局員工消費合作社印裂 的電流流動垂直於圖4中的紙張平面。參考圖5，可見到， 電洞將自閘極之下的區域，以角形括弧312表示，流出， 通過電極17和溝槽電容器1〇〇，以標示有那些數字的角形 括弧表示，在圖5中向上或向下到達本體接觸35。 其次，將本體接觸35之上的空孔填充諸如氧化物的合適 絕緣體340 ^將氮化物覆蓋335剝除，並使用傳統的加工以 完成該電路。諸如製作接觸至位元和字組線，形成陣列中 和輔助電路迴路中之互連的傳統步驟將稱之爲完成該電路 。如在該技藝中爲人所知，形成自層3丨5的閘極接觸是陣 列的字組線（選擇性地以位於圖4中所顯示之諸導線上方的 低電阻係數導線加以輔助）’且位元線將以直角延伸至字组 線。位元線接觸，在圖5中顯示爲方框519，將形成於圖4 中的擴散19之上，位元線（圖5中的515)將形成於位元線接 觸之上。圖5中的點線325表示圖4中的氮化物間隔物325， 並指出多晶閘極接觸層的通路。同樣地，點狀方框丨〇〇指 示深溝槽100。 另外，圖5概略地顯示出根據本發明之積體電路5〇〇的全 視圖，於其中將輸入/輸出輔助電路迴路顯示爲方塊502 ，其包括傳統的輸入/輸出緩衝器、解碼器、感測放大器 之類。圖形的上方部分詳細地顯示出電路5 〇〇之記憶體陣 列505的一小部分。 現在參考圖6，其顯示出沿著圖5中之線6-6的正交橫斷 面，其圖示以氧化物204加以絕緣之場屏蔽260、嵌段多晶 310和字組線多晶315之間的關係。在圖6之左方和右方的 11 - 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） f請先閲讀背面之注意事項再填寫本頁} •裝· -、*!. 絲- 經濟部中央標準局員工消費合作杜印製 3〇3496 A7 ______B7 五、發明説明（9 ) TEOS 220位於鄰接至含有閘極接觸310之單元之諸單元的 溝槽電容器中。 自電源匯流線至埋置P +層32的接觸，穿過其而製成本體 接觸，可每隔5 12字組線或任何其他適合於特殊電路之層 電阻係數及其他參數的間隙而製成。場屏蔽接觸製作於記 憶體陣列之外。 熟諳此技藝者將認知到’藉由在層3 10的沉積之前，形成 接觸3 5用的空孔，然後去除可能在閘極堆疊的囷樣化期間 ，造成接觸3 5和閘極接觸3 10間之短路的多晶，可自諸如 310的早先層形成本體接觸35。在本方法中所需要的額外 步驟藉由因本發明而變得可能的密度改良而使其正當化。 各種的材料、沉積方法和蚀刻劑不是關鍵性的，熟諳此 技藝者將很容易就能夠修改所列舉的步驟或替換對等物。 所指出的厚度和摻雜劑意圖用於例示性的電路，在該電路 中陣列供應電壓是2伏特，對場屏蔽施加-1.5伏特偏壓且對 埋置層32施加-1伏特偏壓，而基板3〇是接地。字組線升壓 至3.5伏特，位元線在2伏特下操作。熟諳此技藝者將很容 易認知到，本發明的不同具體實施例，諸如不同的偏壓値 ’具有η -或是p -型層1 〇的p場效電晶體陣列，可在見到所 附的敎示時製成，且下列的申請專利範圍無意受限於所揭 不的具體實施例。 本紙張尺度適用中國®家榡準（CNS)八4赌（21〇χ297公酱） (請先閱讀背面之注意事項再填寫本頁) 裝. 訂 •絲

Claims (1)

1. ABCD 經濟部中央標準局負工消費合作社印裝 六、申請專利範圍 1. 一種形成具有記憶體陣列之S 01動態隨機存取記憶體的 方法，該記憶體在記憶體陣列中具有電晶體本體接觸， 包含步驟有： 製備SOI晶圓，其具有半導電性基板，位於該基板之 上的半導體裝置層以及位於該基板和該裝置層之間的絕 緣層； 形成位於該絕緣層之下且鄰接該絕緣層的埋置導電層 » 形成一组電容器於該記憶體陣列中； 形成場屏蔽，其具有場屏蔽上表面且與該記憶體陣列 中的該裝置層隔開； 形成一組並列的主動區域空孔於該場屏蔽中，每一個 空孔具有一個主動區域軸心； 形成一組電晶體於該裝置層中且位於該主動區域空孔 之下，其具有電晶體本體； 形成一組本體接觸空孔，其向下延伸穿過該裝置層， 到達該主動區域空孔之一個本體接觸次組合中的該埋置 導電層；及 形成一組導電構件，其連接該本體接觸次組合中的該 埋置導電層和該裝置層，因此，該組導電構件中的導電 構件在該電晶體本體和該埋置導電層之間形成本體接觸 0 2. 根據申請專利範固第1項之形成SOI動態随機存取記憶 體的方法，其中： • 13 _ 本紙張尺度適用中國國家揉準（CNS ) A4規格（2丨OX；297公釐） "~~' ' I 裝—— I I訂 I 錄 (請先閲讀背面之注$項再填寫本頁)

   申請專利範圍 經濟部中央揉準局負工消費合作社印製 在該記憶體陣列中形成一組電容器的該步驟包含：形 成一組深溝槽穿過該裝置層和該絕緣層並延伸進入該基 板的步驟；且 形成一組電容器於該组深溝槽中。 3. 根據申請專利範圍第2項之形成SOI動態隨機存取記憶 體的方法，其中： 該形成一組電晶體的步驟包括，形成一組導電性閘極 接觸於該组主動區域空孔之内並使閘極接觸上表面與該 場屏蔽上表面共平面的步驟。 4. 根據申請專利範園第3項之形成SOI動態隨機存取記憶 禮的方法，更包括形成字組線的步驟，其沿著垂直於該 主動區域軸心的軸心連接很多的該閘極接觸，該字組線 沉積於該閘極接觸上表面和該場屏蔽上表面上。 5. 根據申請專利範圍第1項之形成s 〇 I動態隨機存取記憶 體的方法，其中該形成電容器和電晶體的諸步驟包括： 在該主動區域空孔之内，沿著該主動區域轴心形成至少 兩個動態隨機存取記憶體單元，每一個單元含有—個電 容器及一個連接至該電容器的電晶體，該等電容器以該 裝置層中的本體接觸區域沿著該主動區域軸心隔開。 6. 根據申請專利範圍第5項之形成SOI動態随機存取記憶 體的方法’其中該本體接觸次組合中形成一組本體接觸 空孔的該步驟包括：形成自動對正本體接觸空孔穿過該 裝置層中之該本體接觸區域的步驟。 7. 根據申請專利範圍第2項之形成SOI動態隨機存取記憶 -14. 本紙張尺度逋用中國國家橾準（CNS ) Α4规格（210Χ297公釐） -----^----^------,ιτ------錄 (請先閲讀背面之注^^項再填寫本頁) 圍範利 專請 中 ABCD 經濟部中央棣準局貝工消費合作社印製 趙的方法’其中該等形成電容器和電晶體的步驟包括： 在琢主動區域空孔之内，沿著該主動區域軸心形成至少 兩個動態隨機存取記憶體單元，每一個單元含有一個電 容器及一個連接至該電容器的電晶體，該等電容器以該 裝置層中的本體接觸區域沿著該主動區域軸心隔開。 根據申請專利範園第7項之形成S ΟI動態隨機存取記憶 體的方法，其中該本體接觸次組合中形成一組本體接觸 空孔的步骤包括：形成自動對正本體接觸空孔穿過該裝 置層中之該本體接觸區域的步驟。 一種形成具有記憶體陣列之s 〇 I動態隨機存取記憶體的 方法，該記憶體陣列含有第一極性的電晶體和包含該第 —極性電晶體的互補型金氧半導體輔助電路迴路和相反 於該第一極性之第二極性的電晶體，在該陣列之内的那 些該第一極性電晶體具有本髏接觸，包含步驟有： 製備SOI晶圓，具有半導電性基板，位於該基板之上 的半導體裝置層以及位於該基板和該装置層之間的絕緣 層； 形成位於該絕緣層之下且鄰接該絕緣層的埋置導電層 形成一組電容器於該記憶體陣列中； 同時形成第一閘極多晶層於該陣列之外以及形成場屏 蔽，該場屏蔽具有場屏蔽上表面且與該記憶體陣列中的 該裝置層隔開； 形成一組並列的主動區域空孔於該場屏蔽中，每一個 -15- 本紙張尺度適用中困國家揉準（CNS > A4规格（210X297公釐） -----；----^------1T------^ (請先閲讀背面之注$項再填寫本頁) 經濟部中央標準局貝工消费合作社印製 3〇349β β! " " _D8 六、申請+利：-- 空孔具有一個主動區域軸心； 同時形成具該第一極性的第一組電晶體於該裝置層中 且位於該主動區域空孔之下，以及形成具該第一極性的 第二組電晶體於該輔助電路迴路中的該裝置層中； 形成一組本體接觸空孔，其向下延伸穿過該裝置層， 到達該主動區域空孔之一個本體接觸次組合中的該埋置 導電層；及 形成一陣列組的導電構件，連接該本體接觸次組合中 的該埋置導電層和該裝置層，因此，該組導電構件中的 導電構件在具第一極性之該電晶體和該埋置導電層中的 一組電晶體本體之間形成本體接觸。 10·根據申請專利範園第9項之形成s〇I動態随機存取記憶 體的方法，其中： 在該1己憶體陣列中形成一組電容器的該步驟包含，形 成一組深溝槽穿過該裝置層和該絕緣層並延伸進入該基 板的步驟；且 形成一組電容器於該組深溝槽中。 11·根據申請專利範園第i 〇項之形成S OI動態隨機存取記憶 體的方法，其中： 該形成一組電晶體的步驟包括：沉積第一閘極導電層 於該陣列之内和之外，由該第一閘極導電層形成一组導 電性閘極接觸於該组主動區域空孔之内並使閘極接觸上 表面與該場屏蔽上表面以及與該陣列外之第一閘極接觸 導電層上表面共平面的步驟。 -16 - 本紙張尺度適用中國國家梯準（CNS > A4规格（210XM7公釐） 裝 訂 I I絲 (請先閱讀背面之注意事項再填寫本頁) ABCD 經濟部中央標準局負工消費合作社印装 ~、申請專利範圍 12·根據申請專利範圍第1 1項之形成S 0 I動態隨機存取記憶 體的方法’更包括沉積第二閘極導電層於該陣列之内和 之外’因此在該陣列之外形成複合閘極導電層； 將該第二閘極導電層形成圖樣以形成字組線，沿著 垂直於該陣列中之該主動區域轴心的軸心連接很多的該 閘極接觸’該字组線沉積於該陣列中之該閘極接觸上表 面和該場屏蔽上表面上，並將複合閘極導電層形成圖樣 以在該陣列之外形成電晶體閘極。 13. 根據申請專利範圍第9項之形成S0I動態隨機存取記憶 體的方法，其中該等形成電容器和電晶體的步驟包括： 在該主動區域空孔之内，沿著該主動區域軸心形成至少 兩個動態隨機存取記憶體單元，每一個單元含有一個電 容器及一個連接至該電容器的電晶體，該等電容器以該 裝置層中的本體接觸區域沿著該主動區域軸心隔開。 14. 根據申請專利範固第1 3項之形成S ΟI動態隨機存取記憶 體的方法，其中在該本體接觸次組合中形成一組本體接 觸空孔的該步驟包括：形成自動對正本體接觸空孔穿過 該裝置層中之該本體接觸區域的步驟。 15. 根據申請專利範圍第1 0項之形成S ΟI動態隨機存取記憶 體的方法’其中該等形成電容器和電晶體的步驟包括： 在該主動區域空孔之内，沿著該主動區域軸心形成至少 兩個動態隨機存取記憶體單元，每一個單元含有一個電 容器及一個連接至該電容器的電晶體，該等電容器以該 裝置層中的本體接觸區域沿著該主動區域軸心隔開。 -17- 本紙張;適用中國國家揉準（CNS )八4*1格（21〇><297公釐） J----券-- (請先閲讀背面之注$項再填寫本頁) -3 -銷-

   申請專利範團 16·根據申請專利範圍第1 骑认、4 禾5頁 <形成SOI動態随機存取記憶 體的方法，其中該本體接魅、 ^ -J, 趙接觸次組合中形成一組本體接觸 ^. )成自動對正本體接觸空孔穿過該 裝置層中（該本體接觸區域的步驟。 I II I I裝 訂 I 線 - - (請先閲讀背面之注寒項再填寫本頁) 經濟部中央梯準局貝工消费合作社印製 -18- 本紙張尺度逋用中國國家梂準（CNS ) A4B ( 210Χ297公釐）