TW202025317A - 半導體裝置及半導體裝置的製造方法 - Google Patents

半導體裝置及半導體裝置的製造方法 Download PDF

Info

Publication number
TW202025317A
TW202025317A TW108123817A TW108123817A TW202025317A TW 202025317 A TW202025317 A TW 202025317A TW 108123817 A TW108123817 A TW 108123817A TW 108123817 A TW108123817 A TW 108123817A TW 202025317 A TW202025317 A TW 202025317A
Authority
TW
Taiwan
Prior art keywords
semiconductor device
electrode
semiconductor element
lead frame
resin
Prior art date
Application number
TW108123817A
Other languages
English (en)
Inventor
高尾勝大
Original Assignee
日商青井電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商青井電子股份有限公司 filed Critical 日商青井電子股份有限公司
Publication of TW202025317A publication Critical patent/TW202025317A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本發明之半導體裝置具備：至少一個半導體元件，其具有第一電極及第二電極；端子板，其連接於上述第二電極，且具有收容上述至少一個半導體元件之收容部及形成於上述收容部之外周之至少一個安裝端子面；及樹脂，其使上述第一電極露出，將收容於上述端子板之收容部的上述至少一個半導體元件密封。上述第一電極之安裝用表面自將上述至少一個半導體元件密封之上述樹脂之表面突出。

Description

半導體裝置及半導體裝置的製造方法
本發明係關於一種半導體裝置及半導體裝置的製造方法。
已知有一種表面安裝用之半導體裝置，該表面安裝用之半導體裝置係以使設置於半導體元件之一電極朝向引線框架之收容部之開口側的狀態收容半導體元件，且將另一電極黏晶於引線框架，利用樹脂將收容部內之半導體元件密封。該半導體裝置係將一電極與電路基板之連接墊對向配置，並利用焊料等接合材接合於電路基板之連接墊（參照專利文獻1）。 先前技術文獻 專利文獻
專利文獻1：美國專利第6,784,537號說明書
[發明所欲解決之課題]
於專利文獻1中記載之半導體裝置中，藉由模鑄成型將半導體元件密封時，容易於上述一電極之表面形成樹脂毛邊。因此，利用焊料等將該電極接合於電路基板之連接墊時，接合強度下降，或者產生導通不良。 [解決課題之技術手段]
根據本發明之第1態樣，半導體裝置具備：至少一個半導體元件，其具有第一電極及第二電極；端子板，其連接於上述第二電極，且具有收容上述至少一個半導體元件之收容部及形成於上述收容部之外周之至少一個安裝端子面；及樹脂，其使上述第一電極露出，將收容於上述端子板之收容部之上述至少一個半導體元件密封。上述第一電極之安裝用表面自將上述至少一個半導體元件密封之上述樹脂之表面突出。 根據本發明之第2態樣，於第1態樣之半導體裝置中，較佳為，上述端子板之上述至少一個安裝端子之安裝端子面與上述樹脂之上述表面為同一平面。 根據本發明之第3態樣，於第1態樣之半導體裝置中，較佳為，上述端子板之上述至少一個安裝端子之安裝端子面自上述樹脂之上述表面突出。 根據本發明之第4態樣，於第1態樣之半導體裝置中，較佳為，上述至少一個安裝端子分別設置於上述收容部之上述外周中之一邊側及與上述一邊側對向之對向邊側。 根據本發明之第5態樣，於第1態樣之半導體裝置中，較佳為，上述端子板為引線框架。 根據本發明之第6態樣，於第5態樣之半導體裝置中，較佳為，上述收容部係藉由上述引線框架之蝕刻而形成。 根據本發明之第7態樣，於第5態樣之半導體裝置中，較佳為，上述至少一個半導體元件包含複數個半導體元件，且上述複數個半導體元件收容於上述引線框架之上述收容部內。 根據本發明之第8態樣，於第5態樣之半導體裝置中，較佳為，上述引線框架具有利用連結部相互連結而成之複數個引線框架部，且上述複數個引線框架部之各者分別具有收容有上述至少一個半導體元件之上述收容部。 根據本發明之第9態樣，於第5態樣之半導體裝置中，較佳為，上述半導體元件進而具有第三電極，且上述第三電極之安裝用表面自將上述半導體元件密封之上述樹脂之表面突出。 根據本發明之第10態樣，於第9態樣之半導體裝置中，較佳為，上述半導體元件為電晶體，且分別形成源極電極及閘極電極作為上述第一電極及上述第三電極，形成汲極電極作為上述第二電極。 根據本發明之第11態樣，於第10態樣之半導體裝置中，較佳為，上述源極電極係由複數個分割源極電極所構成。 根據本發明之第12態樣，於第10態樣之半導體裝置中，較佳為，上述半導體元件具有複數個半導體元件區域，且上述複數個半導體元件區域之各者具有上述源極電極、上述閘極電極及上述汲極電極。 根據本發明之第13態樣，於第9態樣之半導體裝置中，較佳為，上述引線框架包含相互分割而成之第1引線框架區域及第2引線框架區域，且於上述引線框架之上述收容部內收容分別具有上述第一電極、上述第二電極及上述第三電極之第1半導體元件與第2半導體元件，上述第1半導體元件之上述第一電極及上述第三電極自上述樹脂之表面突出，形成於上述第2半導體元件之上述第二電極上之背墊金屬自上述樹脂之表面突出。 根據本發明之第14態樣，半導體裝置的製造方法係藉由如下所述而獲得各個半導體裝置，即，以將第二電極電性連接於收容具有第一電極及上述第二電極之半導體元件之端子板之收容部之方式進行接合，以上述第一電極之安裝用表面自樹脂之表面突出之方式，利用上述樹脂將上述半導體元件密封，將使具有上述收容部及形成於上述收容部之外部之上述端子板之安裝端子面之半導體裝置形成區域與另一上述半導體裝置形成區域連接的連結部分切斷。 根據本發明之第15態樣，於第14態樣之半導體裝置的製造方法中，較佳為，利用上述樹脂將上述半導體元件密封時，以上述樹脂之上述表面與上述端子板之上述安裝端子面成為同一平面之方式，利用上述樹脂將上述端子板密封。 根據本發明之第16態樣，於第14態樣之半導體裝置的製造方法中，較佳為，利用上述樹脂將上述半導體元件密封時，以上述端子板之上述安裝端子面自上述樹脂之上述表面突出之方式，利用上述樹脂將上述端子板密封。 [發明之效果]
根據本發明，能夠抑制於半導體元件之電極之安裝用表面形成樹脂毛邊。
-第1實施形態- 參照圖1～圖8，對本發明之第1實施形態之半導體裝置進行說明。圖1係本發明之第1實施形態之半導體裝置之外觀立體圖，圖2係圖1所示之半導體裝置之樹脂密封前之外觀立體圖。半導體裝置10具有厚度為0.3～0.8 mm左右之長方體形狀。
半導體裝置10具備MOSFET（metal-oxide-semiconductor field-effect transistor）等半導體元件20（參照圖2）、引線框架30（參照圖2）、及樹脂50。半導體元件20具有閘極電極21、2個分割源極電極22a、22b、及汲極電極24（參照圖3）。半導體元件20具有沿厚度方向積層地形成有閘極電極21、分割源極電極22a、22b（以下，有時代表兩電極地稱為「源極電極22」）、及汲極電極24之垂直型構造，且於半導體元件20之底面整面形成有汲極電極24。
引線框架30於俯視下具有具備一對長邊及一對短邊之矩形形狀，且具有收容半導體元件20之收容部31及設置於4個角部附近各自之安裝端子33。即，於半導體裝置10之收容部31之外周中之短邊的一邊側、及與該一邊側對向之對向邊側分別設置有複數個（於本實施形態中設為2個而例示）安裝端子33。引線框架30於收容部31之底面31a電性連接於半導體元件20之汲極電極24。引線框架30例如由銅、鐵等金屬形成。
半導體元件20及引線框架30係如圖1所圖示般利用樹脂50密封。更詳細而言，半導體元件20係利用樹脂50以閘極電極21之安裝用表面21a及2個分割源極電極22a、22b之安裝用表面23自樹脂50之一面51突出的方式密封。引線框架30係利用樹脂50以4個安裝端子33各自之表面即安裝端子面33a與樹脂50之一面51成為同一平面之方式密封。
圖3係圖1所示之半導體裝置之III-III線剖面圖。其中，於圖3中，相對於圖1將上下反轉。又，圖4（A）係圖2所示之半導體裝置之俯視圖，圖4（B）係圖2所示之半導體裝置之仰視圖。
如圖3所圖示般，於半導體元件20之汲極電極24形成有背墊金屬41，背墊金屬41係藉由如銀漿之導電接合材42黏晶於收容部31之底面31a。因此，汲極電極24電性連接於收容部31。各安裝端子33係與和收容部31之底面31a大致垂直地形成之側壁32一體地形成。換言之，半導體裝置10具有與2對安裝端子33之各個對一體形成之1對側壁32，收容部31以設置於1對側壁32間之槽形成。
如圖2所圖示，各安裝端子33具有安裝端子本體34、列連接部35及行連接部36，於俯視下，列連接部35及行連接部36分別自安裝端子本體34沿列方向Dr及行方向Dc突出。列連接部35及行連接部36之厚度形成為薄於安裝端子本體34。下文對詳情進行敍述，但列連接部35及行連接部36係自一體地形成有複數個半導體裝置10之半導體裝置集合體100C（參照圖8）獲得各個半導體裝置10時被切斷之部分，且分別具有切斷面35a及36a。因此，切斷面35a及36a如圖1所圖示自樹脂50露出。再者，於以下之說明中，列方向Dr設為沿著半導體裝置10之長邊方向之方向，行方向Dc設為沿著短邊方向之方向。
下文對詳情進行敍述，但引線框架30之收容部31係藉由自引線框架30之安裝端子面33a側即一面44（參照圖3）側起之蝕刻而形成。又，列連接部35及行連接部36係藉由自引線框架30之另一面45a側起對引線框架30進行蝕刻形成槽47，而形成為較安裝端子本體34之厚度更薄之厚度。
於藉由衝壓加工形成引線框架30之情形時，因衝壓時之殘留應力而導致容易於引線框架30產生翹曲等變形。若於引線框架30產生翹曲等變形，則各安裝端子面33a、閘極電極21之安裝用表面21a及分割源極電極22a、22b之安裝用表面23與接合之未圖示之電路基板之各連接墊的平行度變差，導致安裝精度下降。
對此，於本實施形態中，藉由蝕刻而形成引線框架30之收容部31及安裝端子33。因此，與衝壓加工之情形不同，形成時不產生殘留應力，從而能夠確保各安裝端子面33a、閘極電極21之安裝用表面21a及分割源極電極22a、22b之安裝用表面23與電路基板之各連接墊的平行度，從而能夠提昇安裝精度。
如圖3、圖4（A）、（B）所圖示，於模鑄成型時，將樹脂50填充至引線框架30收容部31內及槽47內。引線框架30之另一面45a自樹脂50露出（參照圖4（A））。
如上所述，除了半導體元件20之閘極電極21、分割源極電極22a、22b、引線框架30之另一面45a、各安裝端子33之安裝端子面33a及切斷面35a、36a（參照圖1）以外，半導體元件20及引線框架30被樹脂50密封。藉由樹脂50確保免受外部環境影響之保護、絕緣性、散熱性及導熱性適宜之狀態。作為樹脂50，例如使用環氧樹脂等。
如已說明般，亦如圖3所圖示，各安裝端子33之安裝端子面33a與樹脂50之一面51為同一平面。又，閘極電極21之安裝用表面21a及源極電極22之安裝用表面23自安裝端子面33a及樹脂50之一面51突出。閘極電極21之安裝用表面21a及源極電極22之安裝用表面23自樹脂50之一面51突出之突出量Δh例如較佳為0.01 mm～0.05 mm左右。但，該數值係未意圖將突出量Δh特定於該範圍而僅作為一例示出。自圖1之箭頭DA方向觀察，即自將行連接部36之切斷面36a設為正面之方向觀察，可利用測定顯微鏡確認閘極電極21之安裝用表面21a及源極電極22之安裝用表面23較樹脂50之一面51未凹陷而突出的構成即可。
半導體裝置10係如圖3所圖示般，於使閘極電極21之安裝用表面21a、源極電極22之安裝用表面23及引線框架30之安裝端子面33a朝向下方之狀態下，利用焊料等接合材將閘極電極21之安裝用表面21a、源極電極22之安裝用表面23及引線框架30之安裝端子面33a分別接合於未圖示之電路基板的各連接墊。引線框架30之安裝端子面33a形成於4個角部。因此，與於引線框架30之列方向Dr上隔開對向之一對側部各者各形成1個安裝端子面33a之構造相比，能夠抑制接合後之引線框架30之變形，從而提昇安裝之精度。
又，源極電極22係分割為2個分割源極電極22a、22b。若設為不分割源極電極22而製成1個之構造，則焊料量變多，焊料收縮時容易使引線框架30變形。藉由將源極電極22分割為2個分割源極電極22a、22b，使得焊料量變得均勻，從而能夠抑制焊料收縮時之引線框架30之變形。
再者，安裝端子面33a係設為分割為4個之構造而例示，但安裝端子面33a亦可設置3個以內或5個以上。於將安裝端子面33a之數量設為奇數之情形時，使設置於一側部側及另一側部側之安裝端子面33a之數量不同。又，源極電極22亦可設為3個以上之分割源極電極而構成。
繼而，示出本實施形態之半導體裝置10之製造方法之一例。圖5（A）～5（E）係用以說明本實施形態之半導體裝置的製造方法之各步驟中之半導體裝置的剖面圖，圖6（A）～6（D）係接著圖5之各步驟中之半導體裝置之剖面圖，圖7（A）～7（D）係接著圖6之各步驟中之半導體裝置之剖面圖。再者，於以下之說明中，設為形成2個半導體裝置10之製造方法而例示。但，該製造方法亦可適用於形成1個半導體裝置10之情況及形成3個以上之半導體裝置10之情況。
首先，準備具有列方向Dr（圖5之左右方向）上相鄰之2個半導體元件形成區域A1、A2之晶圓20w，並於各半導體元件形成區域A1、A2形成閘極電極21、源極電極22。又，於晶圓20w之底面整面形成汲極電極24。繼而，於汲極電極24形成背墊金屬41。背墊金屬41係為了降低晶圓20w之底面之電阻而設置，且例如可設為金之一層構造，或設為鈦（下層）/鎳（中間層）/金（表面層）等多層構造。背墊金屬41可藉由濺鍍、或鍍覆等形成（參照圖5（A））。
另一方面，準備具有列方向Dr上相互連接而成之2個半導體裝置形成區域B1、B2之引線框架材30M。引線框架材30M係如圖5（B）中兩點鏈線L1所示例如厚度為0.3 mm～0.7 mm左右之平坦之板狀構件。繼而，自引線框架材30M之一面44側進行半蝕刻，形成收容部31。用以形成收容部31之半蝕刻不僅將側壁32之內側區域去除，而且亦以形成圖2所圖示之4個安裝端子33之方式將行方向Dc（與圖5之紙面垂直之方向）之安裝端子33間去除。但，於該時間點，各安裝端子33之列連接部35及行連接部36具有與安裝端子本體34相同之厚度。
繼而，自與一面44對向之另一面45a側，對引線框架材30M進行半蝕刻，形成槽47。如圖2所圖示，槽47形成於各半導體裝置形成區域B1、B2之各收容部31之周圍之4邊。藉此，各安裝端子33之列連接部35及行連接部36之厚度變得薄於安裝端子本體34。於該狀態下，於半導體裝置形成區域B1與半導體裝置形成區域B2之交界部側各自所具有之安裝端子33之列連接部35相互連接，因此，半導體裝置形成區域B1與半導體裝置形成區域B2一體連結。
引線框架材30M之半蝕刻係以收容部31之底部45、安裝端子33之列連接部35及行連接部36各自之厚度成為蝕刻前之引線框架材30M之總厚度之30～50%左右的方式進行。收容部31之底部45、安裝端子33之列連接部35及行連接部36之厚度既可相同，亦可各不相同。
如圖5（C）所圖示，於與引線框架材30M之一面44對向之另一面45a預先貼附有背膠帶62。背膠帶62係用於抑制模鑄成型時樹脂材50M（參照圖6（B））向引線框架30之另一面45a側漏出之構件。
繼而，將圖5（A）所圖示之形成於晶圓20w之底面側之背墊金屬41貼附於切割膠帶63（參照圖5（D））。
繼而，如圖5（E）所圖示，於半導體元件形成區域A1與半導體元件成區域A2之交界對晶圓20w進行切晶，將半導體元件形成區域A1與半導體元件形成區域A2分離。藉此，於半導體元件形成區域A1及半導體元件形成區域A2分別形成半導體元件20。半導體元件形成區域A1與半導體元件形成區域A2之切晶係進行至切割膠帶63之厚度之中間。
繼而，如圖6（A）所示，將銀漿等導電接合材42灌注至引線框架材30M之半導體裝置形成區域B1、B2各自之收容部31之底面31a。繼而，使用拾取裝置等自切割膠帶63拾取各半導體元件20，並將導體元件20介隔導電接合材42黏晶於引線框架材30M之半導體裝置形成區域B1、B2各自之收容部31之底面31a（參照圖6（A））。藉此，於引線框架材30M之半導體裝置形成區域B1、B2各者形成黏晶有半導體元件20之中間半導體裝置集合體100A。
其後，如圖6（B）所圖示，將中間半導體裝置集合體100A收容於模具71之模腔內，並注入樹脂材50M。於模具71之上模72之內面，在收容中間半導體裝置集合體100A之前預先配置有具有彈性之脫模膜64。當將中間半導體裝置集合體100A收容於模具71之模腔內，將上模72與下模73進行鎖模時，引線框架材30M之各安裝端子面33a抵接於脫模膜64之表面64a。又，各半導體元件20之閘極電極21及源極電極22之較安裝端子面33a突出之部分沒入脫模膜64內。因此，注入至模具71之模腔內之樹脂材50M向各半導體元件20之閘極電極21之安裝用表面21a及源極電極22之安裝用表面23之周緣部漏出得到抑制。又，如上所述，於中間半導體裝置集合體100A貼附有背膠帶62，因此，樹脂材50M向引線框架材30M之另一面45a側漏出得到抑制。藉由樹脂材50M之注入，而於引線框架材30M之收容部31內及各槽47內填充樹脂材50M。
其後，使注入至模具71內之樹脂材50M硬化，如圖6（C）所圖示，將利用樹脂50密封各半導體元件20之密封完成之中間半導體裝置集合體100B與背膠帶62一同自模具71取出。
繼而，如圖6（D）所圖示，自密封完成之半導體裝置集合體100B去除背膠帶62。
繼而，自圖7（A）之箭頭DB方向藉由雷射對密封完成之半導體裝置集合體100B之另一面45a標記製品編號、批號等，並將密封完成之半導體裝置集合體100B之另一面45a貼附於切割膠帶65（參照圖7（B））。
繼而，如圖7（C）所圖示，將密封完成之半導體裝置集合體100B之引線框架材30M之各安裝端子33及樹脂50切斷，製成各個半導體裝置10。但，於該階段中，密封完成之半導體裝置集合體100B之切斷進行至切割膠帶65之厚度的中間，各半導體裝置10成為一直貼附於切割膠帶65之狀態。
圖8係自上方觀察圖7（C）所示之半導體裝置所得之俯視圖。但，於圖8中，設為具有沿列方向Dr及行方向Dc各排列2個之合計4個半導體裝置形成區域B1～B4之密封完成之半導體裝置集合體100C而圖示。再者，列方向Dr係半導體裝置形成區域B1與B2之排列方向，行方向Dc係半導體裝置形成區域B1與B3之排列方向。將列方向Dr上相鄰之半導體裝置形成區域B1與半導體裝置形成區域B2之彼此之列連接部35相互連結，將半導體裝置形成區域B3與半導體裝置形成區域B4之彼此之列連接部35相互連結，進而將行方向Dc上相鄰之半導體裝置形成區域B1與半導體裝置形成區域B3之彼此之行連接部36相互連結，將半導體裝置形成區域B2與半導體裝置形成區域B4之彼此之行連接部36相互連結。如此相互連接而成之4個半導體裝置形成區域B1～B4之整體作為1個構件形成有引線框架材30M。
沿兩點鏈線所示之列切斷線81及行切斷線82切斷圖8所圖示之密封完成之半導體裝置集合體100C。即，沿行切斷線82b切斷將列方向Dr上相鄰之半導體裝置形成區域B1與半導體裝置形成區域B2、及半導體裝置形成區域B3與半導體裝置形成區域B4之列連接部35彼此連結之連結部分。又，沿列切斷線81b切斷將行方向Dc上相鄰之半導體裝置形成區域B1與半導體裝置形成區域B3、及半導體裝置形成區域B2與半導體裝置形成區域B4之行連接部36彼此連結之連結部分。進而，沿行切斷線82c切斷半導體裝置形成區域B1與半導體裝置形成區域B3之列連接部35中之位於半導體裝置集合體100C之列方向Dr上之1對短邊之一邊側上所排列的列連接部35，沿行切斷線82a切斷半導體裝置形成區域B2與半導體裝置形成區域B4之列連接部35中之位於半導體裝置集合體100C之列方向Dr上之1對短邊之另一邊側上所排列的列連接部35。又，沿列切斷線81a切斷半導體裝置形成區域B1與半導體裝置形成區域B2之行方向Dc之行連接部36中之位於半導體裝置集合體100C之行方向Dc上之1對長邊之一邊側上所排列的行連接部36，沿列切斷線81c切斷半導體裝置形成區域B3與半導體裝置形成區域B4之行方向Dc之行連接部36中之位於半導體裝置集合體100C之行方向Dc上之1對長邊之另一邊側上所排列的行連接部36。藉此，將密封完成之半導體裝置集合體100C之半導體裝置形成區域B1～B4分別逐個分離，獲得各個半導體裝置10。
再者，上述中設為將半導體裝置形成區域B1～B4排列為2列×2行之半導體裝置集合體100C而例示，但半導體裝置集合體100C可設為於列方向Dr及行方向Dc上分別排列有1個以上之任意個數之半導體裝置形成區域。
於如此將密封完成之半導體裝置集合體100C分離為各個半導體裝置10之後，視需要對各個半導體裝置10進行功能測試。繼而，如圖7（D）所示，使用未圖示之拾取裝置等拾取已進行良品或優劣之判定標記之半導體裝置10，並儲存於既定之儲存部（未圖示）。
上述第1實施形態中之半導體裝置10起到下述效果。 （1）半導體裝置10具備：半導體元件20，其具有閘極電極21或源極電極22、及汲極電極24；引線框架30，其係連接於汲極電極24，且具有收容半導體元件20之收容部31及形成於收容部31之外周之至少一個安裝端子33的端子板；及樹脂50，其使閘極電極21及源極電極22露出，將收容於引線框架30之收容部31之半導體元件20密封。閘極電極21之安裝用表面21a及源極電極22之安裝用表面23自將半導體元件20密封之樹脂50之一面51突出。因此，能夠抑制將半導體元件20密封之樹脂50向安裝用表面21a、23之外周緣漏出導致於此處形成樹脂50之毛邊。藉此，將半導體元件20之閘極電極21或源極電極22接合於電路基板之連接墊時，能夠防止接合強度之下降、或導通不良之產生。
（2）於設置在半導體裝置10中所包含之引線框架30之收容部31之外周中之一邊側及與該一邊側對向的對向邊側分別設置有複數個安裝端子33。因此，與於設置在引線框架30之收容部31之外周中之一邊側及對向邊側各形成1個安裝端子33之構造相比，各安裝端子33之安裝端子面33a每一處之焊料接合面積變小，藉此，因焊料過多導致之基板安裝時之焊料之熱收縮產生之應力減少。因此，能夠抑制引線框架30之變形，從而減少對自樹脂50突出之閘極電極21、源極電極22施加之負荷。又，列連接部35薄於安裝端子本體33，較窄地形成寬度，因此能夠減少行切斷時之負荷。
（3）本實施形態中之半導體裝置10具有安裝用表面21a、23自樹脂50之一面51突出Δh之構造。於安裝用表面21a及23接合於未圖示之電路基板之各連接墊之安裝狀態下，將源極電極22設為分割源極電極22a、22b，或將引線框架30之安裝端子33之數量設為4個，或增加焊料接合部部位，藉此獲得焊料應力被分散之構造。因此，能夠減輕對閘極電極21及源極電極22施加之應力。
（4）半導體裝置10之引線框架30之收容部31係藉由蝕刻而形成。因此，不產生於引線框架30藉由衝壓加工而形成收容部之情形時產生之殘留應力，能夠確保各安裝端子面33a、安裝用表面21a、23與電路基板之各連接墊之平行度，從而能夠提昇安裝精度。
-第2實施形態- 圖9係表示本發明之第2實施形態之半導體裝置之剖面圖。圖9相當於第1實施形態之圖3。於第2實施形態中，引線框架30之安裝端子33之安裝端子面33a與閘極電極21之安裝用表面21a及源極電極22的安裝用表面23成為同一平面。
於該第2實施形態中，與第1實施形態同樣地，閘極電極21之安裝用表面21a及源極電極22之安裝用表面23自樹脂50之一面51突出。進而，安裝端子33之安裝端子面33a亦自樹脂50之一面51突出。因此，模鑄成型時，能夠於使引線框架30之安裝端子33之安裝端子面33a、閘極電極21之安裝用表面21a及源極電極22之安裝用表面23沒入脫模膜64內之狀態下，注入用於利用樹脂50將引線框架30密封之樹脂材50M。藉此，能夠抑制於引線框架30之安裝端子33之安裝端子面33a、閘極電極21之安裝用表面21a及源極電極22之安裝用表面23形成樹脂毛邊。第2實施形態之其他構成與第1實施形態相同，對於對應之構件標註相同符號，並省略說明。
因此，第2實施形態中之半導體裝置10亦起到與第1實施形態相同之效果（1）～（4）。又，根據第2實施形態，能夠抑制於引線框架30之安裝端子33之安裝端子面33a形成毛邊。
-第3實施形態- 圖10係表示本發明之第3實施形態之半導體裝置之仰視圖。圖10相當於第1實施形態之圖4（B）。第3實施形態之半導體裝置10具有沿著引線框架30之於行方向Dc上相互隔開之一邊37a及與一邊37a對向之對向邊37b分別形成之複數個側壁66。
於第1實施形態中，引線框架30之收容部31係以使列方向Dr上隔開之一對側壁32間沿行方向Dc延伸之直線狀之槽部形成。
與此相對，於第3實施形態中，於引線框架30之收容部31之沿列方向Dr延伸之一邊37a及與一邊37a對向之對向邊37b分別形成複數個（於本實施形態中，設為2個而例示）側壁66。設置於一邊37a及對向邊37b之複數個側壁66係以模鑄成型時將樹脂材50M注入至收容部31內之方式隔開設置。各側壁66之端面與閘極電極21之安裝用表面21a及源極電極22之安裝用表面23成為同一平面，與閘極電極21之安裝用表面21a及源極電極22之安裝用表面23一同接合於未圖示之電路基板的連接墊。但，亦可設為不將各側壁66之端面接合於電路基板之連接墊之構造。
第3實施形態中之其他構成與第1實施形態相同，閘極電極21之安裝用表面21a及源極電極22之安裝用表面23自樹脂50之一面51突出。第3實施形態之除此以外之其他構成亦與第1實施形態相同，對於對應之構件標註相同符號，並省略說明。
因此，第3實施形態中之半導體裝置10亦起到與第1實施形態相同之效果（1）～（4）。又，於第3實施形態中，於引線框架30之收容部31之一邊37a及對向邊37b設置有側壁66，因此，能夠吸收半導體裝置10之來自行方向Dc之負載或衝擊。
-第4實施形態- 圖11係表示本發明之第4實施形態之半導體裝置之仰視圖。圖11相當於第1實施形態之圖4（B）。於圖11所示之半導體裝置10中，半導體元件20具備具有閘極電極21B1、源極電極22C1及汲極電極24A1之第1半導體元件區域20A、以及具有閘極電極21B2、源極電極22C2及汲極電極24A2之第2半導體元件區域20B。換言之，半導體元件20係藉由將2個半導體元件區域作為1個分立半導體晶片形成而獲得。於第4實施形態中，閘極電極21B1、21B2之安裝用表面21a、及源極電極22C1、22C2之安裝用表面23亦自將半導體元件20密封之樹脂50之一面51突出。於第4實施形態中，第1半導體元件區域20A之源極電極22C1與第2半導體元件區域20B之源極電極22C2分別設為1個源極電極進行例示，而非設為分割源極電極進行例示。但，源極電極22C1、22C2亦可分別設為分割源極電極。
第4實施形態之其他構成與第1實施形態相同，對於對應之構件標註相同符號，並省略說明。
因此，第4實施形態中之半導體裝置10亦起到與第1實施形態相同之效果（1）～（4）。再者，亦可將第1半導體元件區域20A之汲極電極24A1與第2半導體元件區域20B之汲極電極24A2設為1個共通之汲極電極。又，半導體元件20亦可具有3個以上之半導體元件區域。
-第5實施形態- 圖12係表示本發明之第5實施形態之半導體裝置之仰視圖。圖12相當於第1實施形態之圖4（B）。於第5實施形態中，半導體裝置10具有於引線框架30之收容部31內收容有2個半導體元件20之構造。又，引線框架30之安裝端子33於半導體裝置10之一對短邊分別各設置1個。2個半導體元件20係於列方向Dr上隔開排列，且各安裝端子33之長度與引線框架30之行方向Dc之長度大致相同。
於第5實施形態中，閘極電極21之安裝用表面21a、分割源極電極22a、22b之安裝用表面23亦自將2個半導體元件20密封之樹脂50之一面51突出。又，各引線框架30之安裝端子33之安裝端子面33a與樹脂50之一面51成為同一平面。亦可將各引線框架30之安裝端子33之安裝端子面33a設為與閘極電極21之安裝用表面21a、分割源極電極22a、22b之安裝用表面23為同一平面。
第5實施形態之其他構成與第1實施形態相同，對於對應之構件標註相同符號，並省略說明。
因此，第5實施形態中之半導體裝置10亦起到與第1實施形態相同之效果（1）、（2）、（4）。又，於第5實施形態中，引線框架30之安裝端子33之數量少於第1實施形態之安裝端子33的數量，但因將源極電極22設為分割源極電極22a、22b，故起到與第1實施形態之效果（3）相近之效果。
再者，於第5實施形態中，亦可於引線框架30之收容部31內收容3個以上之半導體元件20。又，安裝端子面33a亦可以形成被分割之複數個端子面之形式設置，而非於一對短邊各設置一個。
-第6實施形態- 圖13係表示本發明之第6實施形態中之半導體裝置之仰視圖。圖13相當於第1實施形態之圖4（B）。於第6實施形態中，半導體裝置10之引線框架30具有藉由行連結部38將3個半導體裝置區域10a、10b及10c連結而一體化之構造。3個半導體裝置區域10a、10b及10c分別具有收容有1個半導體元件20之收容部31。
半導體裝置區域10a、10b及10c各自具有分別具有收容部31之引線框架部30a、30b及30c之各者、及收容於收容部31內之1個半導體元件20。半導體元件20具有閘極電極21及分割源極電極22a、22b。引線框架30具有分別具有安裝端子33之引線框架部30a、30b及30c、及將引線框架部彼此連結之行連結部38。行連結部38將引線框架部30a與引線框架部30b連結，且將引線框架部30b與引線框架部30c連結。安裝端子33係於引線框架部30a、30b及30c各自之一對短邊分別各設置1個。各安裝端子33之長度與引線框架部30a、30b及30c各自之行方向Dc的長度大致相同。
於第6實施形態中，閘極電極21之安裝用表面21a、分割源極電極22a、22b之安裝用表面23亦自將各半導體元件20密封之樹脂50之一面51突出。又，各引線框架30之安裝端子33之安裝端子面33a與樹脂50之一面51成為同一平面。亦可將各引線框架30之安裝端子33之安裝端子面33a設為與閘極電極21之安裝用表面21a、分割源極電極22a、22b之安裝用表面23為同一平面。
因此，第6實施形態中之半導體裝置10亦起到與第1實施形態相同之效果（1）、（2）、（4）。又，於第6實施形態中，引線框架30之安裝端子33之數量少於第1實施形態之安裝端子33的數量，但因將源極電極22設為分割源極電極22a、22b而起到與第1實施形態之效果（3）相近之效果。
再者，於第6實施形態中，半導體裝置10係設為具有3個半導體裝置區域10a、10b及10c之構造而例示。但，半導體裝置區域之數量並不限於該等3個，亦可設為2個以上之任意複數個。又，雖設為於半導體裝置區域10a、10b及10c之各收容部31內收容1個半導體元件20之構造而例示，但亦可設為於各半導體裝置區域10a、10b及10c之各收容部31內收容複數個半導體元件20。又，安裝端子面33a亦可設為被分割之複數個端子面而構成，而非藉由於一對短邊各配置一個而構成。
-第7實施形態- 圖14係表示本發明之第7實施形態中之半導體裝置之剖面圖。圖14相當於第1實施形態之圖3。第7實施形態中之半導體裝置10具有於引線框架30之收容部31內收容有第1半導體元件20C及第2半導體元件20D之構造。第1半導體元件20C及第2半導體元件20D分別具有閘極電極21、源極電極22及汲極電極24。但，第1半導體元件20C與第2半導體元件20D係以使上下朝向相反之狀態收容於收容部31內。又，引線框架30分割為引線框架區域30r及引線框架區域30s。引線框架區域30r包含安裝端子33r及底部45r，引線框架區域30s包含安裝端子33s及底部45s。
第1半導體元件20C係與第1實施形態同樣地，將汲極電極24朝向引線框架區域30r之底部45r側收容於引線框架30之收容部31內。第1半導體元件20C之汲極電極24介隔背墊金屬41利用導電接合材42接合於引線框架區域30r之底部45r。第2半導體元件20D係將源極電極22朝向引線框架區域30r之底部45r側，且將閘極電極21朝向引線框架區域30s之底部45s側，收容於引線框架30之收容部31。第2半導體元件20D之源極電極22之安裝用表面23接合於引線框架區域30r之底部45r。又，第2半導體元件20D之閘極電極21之安裝用表面21a接合於引線框架區域30s之底部45s。於第2半導體元件20D之汲極電極24上形成有背墊金屬41，且於背墊金屬41上形成有導電接合材42。
即，第1半導體元件20C之汲極電極24及第2半導體元件20D之源極電極22電性連接於引線框架區域30r，第2半導體元件20D之閘極電極21電性連接於引線框架區域30s。
引線框架區域30r之安裝端子33r之安裝端子面33a及引線框架區域30s之安裝端子33s之安裝端子面33a與樹脂50的一面51成為同一平面。第1半導體元件20C之閘極電極21之安裝用表面21a、及源極電極22之安裝用表面23自將第1半導體元件20C及第2半導體元件20D密封之樹脂50之一面51突出。再者，亦可將引線框架區域30r之安裝端子面33a及引線框架區域30s之安裝端子面33a設為與第1半導體元件20C之閘極電極21的安裝用表面21a及源極電極22之安裝用表面23為同一平面。
進而，形成於第2半導體元件20D之汲極電極24上之背墊金屬41、導電接合材42自樹脂50之一面51突出。第2半導體元件20D之汲極電極24介隔背墊金屬41利用導電接合材42接合於未圖示之電路基板之連接墊。
藉由模鑄成型形成第7實施形態中之半導體裝置10時，對於第1半導體元件20C，於與第1實施形態相同之狀態下，將樹脂材50M注入至模具71內。另一方面，對於第2半導體元件20D，於在汲極電極24上形成有背墊金屬41及導電接合材42之狀態、或在汲極電極24上僅形成有背墊金屬41之狀態下，將樹脂材50M注入至模具71內。藉此，形成於第2半導體元件20D之汲極電極24上之背墊金屬41及導電接合材42自樹脂50之一面51突出。
第7實施形態之其他構成與第1實施形態相同，對於對應之構件標註相同符號，並省略說明。
因此，第7實施形態中之半導體裝置10不僅第1半導體元件20C，而且第2半導體元件20D亦起到與第1實施形態相同之效果（1）、（2）。但，關於第2半導體元件20D，將第1半導體元件20C中之閘極電極21及源極電極22改稱為形成於汲極電極24上之背墊金屬41及導電接合材42、或背墊金屬41。又，於第7實施形態中，亦起到與第1實施形態相同之效果（3）、（4）。
再者，於上述各實施形態中，設為使用端子板即引線框架30作為半導體元件20之支持構件之構造而例示。但，亦可使用於陶瓷等絕緣性基板之表面形成有導電圖案之端子板而取代引線框架30。
於上述各實施形態中，將半導體元件20設為具有閘極電極21、源極電極22及汲極電極24之MOSFET而例示。但，可使用具有基極電極、發射電極及集電極之IGBT（Insulated Gate Bipolar Transistor）或Bipolar等作為半導體元件20。又，可使用具有陽極電極及陰極電極之二極體作為半導體元件20。
於上述各實施形態中，將半導體元件20、20A、20B設為電晶體而例示。但，本發明例如使用二極體等電晶體以外之半導體元件仍可適用。
又，作為本發明之其他實施形態，亦可設為於引線框架30之收容部31內收容電晶體與二極體組合而成之半導體裝置10。
於上述各實施形態中，引線框架30係設為俯視下具有矩形形狀之構件而例示。但，引線框架30亦可設為俯視下為三角形或五邊形以上之多邊形。
上述對各種實施形態進行了說明，但本發明並不限定於該等內容。於本發明之技術性思想之範圍內考量之其他態樣亦包含於本發明之範圍內。
以下之優先權基礎申請案之揭示內容作為引用文而編入此處。 日本專利申請案2018年第239982號（2018年12月21日提出申請）
10:半導體裝置 10a、10b、10c:半導體裝置區域 20、20C、20D:半導體元件 20A、20B:半導體元件區域 21、21B1、21B2:閘極電極（第一電極或第三電極） 21a:安裝用表面 22、22C1、22C2:源極電極（第一電極或第三電極） 22a、22b:分割源極電極 23:安裝用表面 24、24A1、24A2:汲極電極（第二電極） 30:引線框架（端子板） 30a、30b、30c:引線框架部 30r、30s:引線框架區域 31:收容部 31a:底面 32:側壁 33、33r、33s:安裝端子 33a:安裝端子面 35:列連接部 36:行連接部 38:行連結部 41:背墊金屬 42:導電接合材 50:樹脂 51:一面（表面）
圖1係本發明之第1實施形態之半導體裝置之外觀立體圖。 圖2係圖1所示之半導體裝置之樹脂密封前之外觀立體圖。 圖3係圖1所示之半導體裝置之III-III線剖面圖。其中，於圖3中，相對於圖1將上下反轉。 圖4（A）係圖2所示之半導體裝置之俯視圖，圖4（B）係圖2所示之半導體裝置之仰視圖。 圖5（A）～5（E）係用以說明第1實施形態之半導體裝置的製造方法之一例之各步驟中之半導體裝置的剖面圖。 圖6（A）～6（D）係接著圖5之各步驟中之半導體裝置之剖面圖。 圖7（A）～7（D）係接著圖6之各步驟中之半導體裝置之剖面圖。 圖8係自上方觀察圖7（C）所示之半導體裝置所得之俯視圖。 圖9係表示本發明之第2實施形態之半導體裝置之剖面圖。 圖10係表示本發明之第3實施形態之半導體裝置之仰視圖。 圖11係表示本發明之第4實施形態之半導體裝置之仰視圖。 圖12係表示本發明之第5實施形態之半導體裝置之仰視圖。 圖13係表示本發明之第6實施形態之半導體裝置之仰視圖。 圖14係表示本發明之第7實施形態之半導體裝置之剖面圖。
10:半導體裝置
21:閘極電極(第一電極或第三電極)
21a:安裝用表面
22:源極電極(第一電極或第三電極)
22a、22b:分割源極電極
23:安裝用表面
33:安裝端子
33a:安裝端子面
34:安裝端子本體
35:列連接部
35a、36a:切斷面
36:行連接部
50:樹脂
51:一面(表面)

Claims (16)

  1. 一種半導體裝置，其具備： 至少一個半導體元件，其具有第一電極及第二電極； 端子板，其連接於上述第二電極，且具有收容上述至少一個半導體元件之收容部、及形成於上述收容部之外周之至少一個安裝端子；及 樹脂，其使上述第一電極露出，將收容於上述端子板之收容部的上述至少一個半導體元件密封；且 上述第一電極之安裝用表面自將上述至少一個半導體元件密封之上述樹脂之表面突出。
  2. 如請求項1所述之半導體裝置，其中， 上述端子板之上述至少一個安裝端子之安裝端子面與上述樹脂之上述表面為同一平面。
  3. 如請求項1所述之半導體裝置，其中， 上述端子板之上述至少一個安裝端子之安裝端子面自上述樹脂之上述表面突出。
  4. 如請求項1所述之半導體裝置，其中， 上述至少一個安裝端子分別設置於上述收容部之上述外周中之一邊側及與上述一邊側對向之對向邊側。
  5. 如請求項1所述之半導體裝置，其中， 上述端子板為引線框架。
  6. 如請求項5所述之半導體裝置，其中， 上述收容部係藉由上述引線框架之蝕刻而形成。
  7. 如請求項5所述之半導體裝置，其中， 上述至少一個半導體元件包含複數個半導體元件，且 於上述引線框架之上述收容部內收容有上述複數個半導體元件。
  8. 如請求項5所述之半導體裝置，其中， 上述引線框架具有利用連結部相互連結而成之複數個引線框架部，且 上述複數個引線框架部之各者分別具有收容有上述至少一個半導體元件之上述收容部。
  9. 如請求項5所述之半導體裝置，其中， 上述半導體元件進而具有第三電極，且 上述第三電極之安裝用表面自將上述半導體元件密封之上述樹脂之表面突出。
  10. 如請求項9所述之半導體裝置，其中， 上述半導體元件為電晶體，且 分別形成有源極電極及閘極電極作為上述第一電極及上述第三電極， 形成有汲極電極作為上述第二電極。
  11. 如請求項10所述之半導體裝置，其中， 上述源極電極係由複數個分割源極電極所構成。
  12. 如請求項10所述之半導體裝置，其中， 上述半導體元件具有複數個半導體元件區域，且 上述複數個半導體元件區域之各者具有上述源極電極、上述閘極電極及上述汲極電極。
  13. 如請求項9所述之半導體裝置，其中， 上述引線框架包含相互分割而成之第1引線框架區域及第2引線框架區域，且 於上述引線框架之上述收容部內收容分別具有上述第一電極、上述第二電極及上述第三電極之第1半導體元件與第2半導體元件， 上述第1半導體元件之上述第一電極及上述第三電極自上述樹脂之表面突出，形成於上述第2半導體元件之上述第二電極上的背墊金屬自上述樹脂之表面突出。
  14. 一種半導體裝置的製造方法，其係藉由如下步驟而獲得各個半導體裝置，即， 以將第二電極電性連接於收容具有第一電極及上述第二電極之半導體元件的端子板之收容部之方式進行接合； 以上述第一電極之安裝用表面自樹脂之表面突出之方式，利用上述樹脂將上述半導體元件密封； 將使具有上述收容部及形成於上述收容部之外部的上述端子板之安裝端子面的半導體裝置形成區域與另一上述半導體裝置形成區域連接的連結部分切斷。
  15. 如請求項14所述之半導體裝置的製造方法，其中， 利用上述樹脂將上述半導體元件密封時，以上述樹脂之上述表面與上述端子板之上述安裝端子面成為同一平面之方式，利用上述樹脂將上述端子板密封。
  16. 如請求項14所述之半導體裝置的製造方法，其中， 利用上述樹脂將上述半導體元件密封時，以上述端子板之上述安裝端子面自上述樹脂之上述表面突出之方式，利用上述樹脂將上述端子板密封。
TW108123817A 2018-12-21 2019-07-05 半導體裝置及半導體裝置的製造方法 TW202025317A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP2018-239982 2018-12-21
JP2018239982 2018-12-21
PCT/JP2019/015843 WO2020129273A1 (ja) 2018-12-21 2019-04-11 半導体装置および半導体装置の製造方法
WOPCT/JP2019/015843 2019-04-11

Publications (1)

Publication Number Publication Date
TW202025317A true TW202025317A (zh) 2020-07-01

Family

ID=71100740

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108123817A TW202025317A (zh) 2018-12-21 2019-07-05 半導體裝置及半導體裝置的製造方法

Country Status (3)

Country Link
JP (1) JP6746808B1 (zh)
TW (1) TW202025317A (zh)
WO (1) WO2020129273A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI803175B (zh) * 2021-02-12 2023-05-21 日商日本發條股份有限公司 電路基板及其製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119447B2 (en) * 2001-03-28 2006-10-10 International Rectifier Corporation Direct fet device for high frequency application
JP3868777B2 (ja) * 2001-09-11 2007-01-17 株式会社東芝 半導体装置
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
US7235877B2 (en) * 2004-09-23 2007-06-26 International Rectifier Corporation Redistributed solder pads using etched lead frame
JP2006222298A (ja) * 2005-02-10 2006-08-24 Renesas Technology Corp 半導体装置およびその製造方法
JP2006324320A (ja) * 2005-05-17 2006-11-30 Renesas Technology Corp 半導体装置
JP2009188376A (ja) * 2008-01-09 2009-08-20 Toyota Motor Corp 半導体装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI803175B (zh) * 2021-02-12 2023-05-21 日商日本發條股份有限公司 電路基板及其製造方法

Also Published As

Publication number Publication date
JP6746808B1 (ja) 2020-08-26
WO2020129273A1 (ja) 2020-06-25
JPWO2020129273A1 (ja) 2021-02-15

Similar Documents

Publication Publication Date Title
US7495323B2 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
JP4066608B2 (ja) パッケージ成形体及びその製造方法
KR20080073735A (ko) 상단 및 하단 노출 패키지 반도체 조립 장치 및 방법
JP2002151625A (ja) 半導体装置及びその製造方法
US20040164395A1 (en) Surface-mounting semiconductor device and method of making the same
JP2001077232A (ja) 半導体装置およびその製造方法
US10957632B2 (en) Lead frame assembly for a semiconductor device
JP6984127B2 (ja) 半導体装置および半導体装置の製造方法
JP3533159B2 (ja) 半導体装置及びその製造方法
JP3839178B2 (ja) 半導体装置
JP5136458B2 (ja) 半導体パッケージ及びその製造方法
US7586529B2 (en) Solid-state imaging device
TW202025317A (zh) 半導體裝置及半導體裝置的製造方法
JP2001077287A (ja) 半導体装置用リードフレーム
JP7147501B2 (ja) 半導体装置の製造方法
JP2001035961A (ja) 半導体装置及びその製造方法
CN217588920U (zh) 一种金属引线框架及封装结构
JP2022143167A (ja) 半導体装置
KR20020093250A (ko) 리드 노출형 리드 프레임 및 그를 이용한 리드 노출형반도체 패키지
KR102410257B1 (ko) 양면냉각형 전력반도체 디스크리트 패키지
US11923261B2 (en) Semiconductor device
CN115799202B (zh) 功率模块和设备
JP7142714B2 (ja) 電力用半導体装置の製造方法
JP2011192817A (ja) 面実装半導体装置及び面実装半導体装置の製造方法
JPH10189792A (ja) 半導体パッケージ