JP2009188376A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2009188376A
JP2009188376A JP2008263684A JP2008263684A JP2009188376A JP 2009188376 A JP2009188376 A JP 2009188376A JP 2008263684 A JP2008263684 A JP 2008263684A JP 2008263684 A JP2008263684 A JP 2008263684A JP 2009188376 A JP2009188376 A JP 2009188376A
Authority
JP
Japan
Prior art keywords
chip
main electrode
semiconductor device
sealing resin
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008263684A
Other languages
English (en)
Inventor
Takuya Kadoguchi
卓矢 門口
Keiji Toda
敬二 戸田
Masahiko Yamanaka
政彦 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2008263684A priority Critical patent/JP2009188376A/ja
Publication of JP2009188376A publication Critical patent/JP2009188376A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 縦型チップを回路基板に面実装できるパッケージに収容するにあたって、パッケージ内でボンディングワイヤを用いないでパッケージする技術を提供する。
【解決手段】 半導体装置１６は、内部にチップ１４を収容している。チップ１４には、ドレイン電極１２と、ソース電極２０、２２と、ゲート電極２４、２６が形成されている。ドレイン電極１２は、Ｃｕ板６に接続固定されている。Ｃｕ板６には、チップ１４の上面外にまで達している水平部６ｂと、水平部６ｂから下方に伸びている上下連結部６ａが形成されている。チップ１４とＣｕ板６は、封止樹脂８ａで覆われてパッケージ化されている。ソースパッド２２の下面２２ｄと、ゲートパッド２６の下面２６ｄと、上下連結部６ａの下面６ｄは、封止樹脂８の下面から露出している。
【選択図】 図１

Description

本発明は、回路基板に面実装できるようにパッケージ化されている半導体装置と、その製造方法に関する。
大電力を制御するパワーＭＯＳやＩＧＢＴなどは、一対の主電極をチップの上面と下面に分けて形成した縦型のチップに形成されることが多い。縦型のチップを回路基板に接続固定する場合、チップの一方の面にボンディングワイヤを接続して、ボンディングワイヤを介してチップを回路基板に接続することがある。
特許文献１に、縦型のチップ１１４を、回路基板１０２に面実装できるようにパッケージ化した従来の半導体装置１１６が開示されている。図２７に、パッケージ化した従来の半導体装置１１６の断面図を示す。半導体装置１１６は、回路基板１０２に面実装されており、電子回路５００が完成している。
半導体装置１１６は、縦型のチップ１１４と基板１１０を樹脂１２８で封止したものである。縦型のチップ１１４の上面には上主電極１１４ａが形成されており、下面には下主電極１１４ｂが形成されている。基板１１０の下面には、相互に絶縁されている複数本の導電パターンが形成されている。チップ１１４の上主電極１１４ａは、はんだ１０４を介して導電パターン１１２ｃに接続固定されている。チップ１１４の下主電極１１４ｂは、ボンディングワイヤ１２２ａ、１２２ｂによって、導電パターン１１２ａ、１１２ｂに接続されている。導電パターン１１２ａ、１１２ｂは、導電体１０６ａ、１０６ｂによって、パッド１２０ａ、１２０ｂに接続されている。導電パターン１１２ｃは、図示しない断面において図示しない導電体によって図示しないパッドに接続されている。導電パターン１１２ｃに接続されている図示しないパッドと、導電パターン１１２ａ、１１２ｂに接続されているパッド１２０ａ、１２０ｂは、パッケージ化された半導体装置１１６の下面に露出している。なお、図示１０８は電磁波吸収部材を示す。電磁波吸収部材１０８は、導電パターン１１２ｄ，１１２ｅと、導電体１０６ｄ，１０６ｅによって、パッド１２０ｄ，１２０ｅに接続されている。パッド１２０ｄ，１２０ｅも、パッケージ化された半導体装置１１６の下面に露出している。
上記の半導体装置１１６は、一対の主電極１１４ａ、１１４ｂをチップの上面と下面に分けて形成した縦型のチップ１１４を利用しているものの、電気的接続に必要なパッド類の全部が半導体装置１１６の下面に露出している。半導体装置１１６を回路基板１０２に重ね合わせて接続固定すると電気的配線が完成する。
回路基板１０２の上面には、導電パターン１１２ｃに接続されている図示しないパッドと、パッド１２０ａと、パッド１２０ｂと、パッド１２０ｄと、パッド１２０ｅに対応する位置に、図示しない導電パターンと、導電パターン１１２ａと、導電パターン１１２ｂと、導電パターン１１２ｄと、導電パターン１１２ｅが形成されている。各々のパッドを対応する各々の導電パターンにはんだ１０４で接続固定すると、回路基板１０２の上面に半導体装置１１６が面実装され、電子回路５００が完成する。
特開２００２−２５２２９２号公報
従来技術によると、縦型のチップ１１４をパッケージ化するために、ボンディングワイヤ１２２ａ、１２２ｂを利用する。ボンディングワイヤを利用すると、チップを高速度でスイッチングした場合に、ノイズやリンギング等が発生しやすく、チップが誤作動しやすい。
本発明は、上記の課題を解決する。すなわち、一対の主電極をチップの上面と下面に分けて形成した縦型チップを回路基板に面実装できるパッケージに収容するにあたって、パッケージ内でボンディングワイヤを用いないでパッケージする技術を提供することを目的とする。
本発明は、回路基板に面実装できるようにパッケージ化されている半導体装置に具現化することができる。
本発明の半導体装置は、上面に上主電極が形成されており、下面に下主電極が形成されているとともに、半導体基板を主体とするチップを備えている。上主電極および下主電極は一層の導電層であることもあれば、複数枚の導電層が積層されて形成されたものでもよい。チップは、保護膜で覆われた半導体基板が外部に露出しているベアチップであってもよいし、樹脂等で封止されているＣＳＰ（チップサイズパッケージ）であってもよい。
本発明の半導体装置は、パッケージ内に導電板を備えている。その導電板は、水平部と少なくとも一つの上下連結部を備えている。水平部は、上主電極に接続されており、上主電極と平行に伸びてチップの上面外にまで達している。上下連結部は、チップの上面外に達している水平部から下方に伸びている。
本発明の半導体装置は、チップと導電板を覆う封止樹脂を備えている。
本発明の半導体装置では、下主電極の下面と上下連結部の下面が、封止樹脂の下面に露出している。他の部分は封止樹脂に覆われていることが好ましいが、導電板の一部が封止樹脂から露出していてもよい。
本発明の半導体装置によると、チップの下主電極が封止樹脂の下面に露出しており、チップの上主電極に導通する導電板が封止樹脂の下面に露出している。封止樹脂の下面を回路基板に接続固定することで、配線を完成することができる。本発明の半導体装置は、ボンディングワイヤは用いない。そのために、チップを高速度でスイッチングしても、ノイズやリンギング等が発生しづらく、チップが誤作動しづらい。
本発明に用いるチップの下面に、下主電極に加えて制御電極が形成されていてもよい。この場合は、下主電極の下面と上下連結部の下面と制御電極の下面を、封止樹脂の下面に露出させる。
上記の半導体装置によると、例えばトランジスタなどの制御電極を備えている縦型のチップを利用する場合でも、ボンディングワイヤを用いないで回路基板に面実装できるようにパッケージ化された半導体装置を実現することができる。
本発明の半導体装置では、チップがＣＳＰ又はベアチップであることがある。本明細書でいうＣＳＰとは、チップサイズパッケージのことをいい、チップとほぼ同じ大きさに封止された小型のパッケージのことをいう。チップがＣＳＰである場合、ベアチップをいきなり樹脂で封止するとチップと樹脂が密着しづらい部分についても、樹脂で強固に封止することができる。
本発明は、２個以上のチップを同時にパッケージする場合にも有用である。特に、上主電極と下主電極と制御電極を備えている第１チップと、上主電極と下主電極を備えている第２チップの両者を封止している半導体装置を実現するのに有用である。この場合のパッケージ化された半導体装置では、導電板が、第１チップの上主電極と第２チップの上主電極の双方に接続されている。また、第１チップの下主電極の下面と第１チップの制御電極の下面と第２チップの下主電極の下面と上下連結部の下面が、封止樹脂の下面に露出している。
上記の半導体装置では、封止樹脂の下面に、第１チップの下主電極と第２チップの下主電極を接続する導体層が形成されていることがある。例えば、第１チップがＩＧＢＴであり、第２チップがダイオードである場合、第１チップの下主電極と第２チップの下主電極を接続しておくことができる。両者を接続しておくことによって、ＩＧＢＴのオフ時にダイオードにフリーホイール電流を流すことができる。
本発明の半導体装置は、封止樹脂を介して水平部と対向しており、水平部と平行に伸びている放熱板を備えていてもよい。チップの上面に発生した過渡熱は上主電極を経由して導電板の水平部まで伝播される。この構造によると、導電板の水平部に伝播された過渡熱の大部分を、封止樹脂を介して放熱板から外部へ放熱させることができる。放熱板は導電板の水平部と平行に伸びているため、水平部のいずれの部分からも一様な速度で過渡熱が放熱板まで伝播される。このため、半導体装置の放熱効果を高めることができる。
上記の半導体装置では、放熱板が封止樹脂の表面を覆っていてもよい。この構造によると、放熱板と放熱板を覆う封止樹脂との接触面積を広くとることができるので、過渡熱が水平部から封止樹脂を経由して放熱板へ効果的に伝播される。このため、半導体装置の放熱効果をより高めることができる。
本発明は、上面に上主電極が形成されており、下面に下主電極が形成されているとともに、半導体基板を主体とするチップを封止樹脂内に封止してパッケージ化した半導体装置を製造する方法をも提供する。
本発明の製造方法は、導電体をエッチングし、上主電極の上面から下主電極の上面までの距離よりも深く、チップの平面形状より大きな範囲を有する凹部を形成するエッチング工程を備えている。ここで上主電極の上面とは、チップと接続されていない側の上主電極の面をいい、下主電極の上面とは、チップと接続されている側の下主電極の面をいう。
本発明の製造方法は、エッチングして形成した凹部の底面に、チップの上主電極を接続固定する接続固定工程を備えている。チップの接続固定方法としては、例えばダイボンディングなどを行う。チップを導電体に接続固定することによって、チップの上主電極と導電板が導通する。
本発明の製造方法は、接続固定工程の後に、チップと導電体の全面を封止樹脂で覆う封止工程と、チップの下主電極と導電体の下面が露出するまで、封止樹脂を研磨する研磨工程を備えている。研磨工程によって、下主電極と導電体の下面が封止樹脂の下面に露出する。凹部は、上主電極の上面から下主電極の上面までの距離よりも深いため、導電体の下面が露出する前に下主電極が研磨されて消失してしまうことがない。
本発明のパッケージ化された半導体素子の製造方法によると、ボンディングワイヤを用いないで、面実装用にパッケージ化された半導体装置を製造することができる。
本発明のパッケージ化された半導体装置の製造方法は、上主電極と下主電極と制御電極を備えている第１チップと、上主電極と下主電極を備えている第２チップを封止樹脂内に封止する場合にも適用可能である。この場合、エッチング工程で、第１チップと第２チップを並列配置した平面形状より大きな範囲を有する凹部を形成する。また、接続固定工程で、凹部の底面に、第１チップの上主電極と第２チップの上主電極を接続固定する。さらに、研磨工程では、第１チップの下主電極の下面と第１チップの制御電極の下面と第２チップの下主電極の下面と導電体の下面が露出するまで、封止樹脂を研磨する。
上記の製造方法によると、第１チップと第２チップを並列に配置して接続固定し、樹脂封止することができる。研磨工程で、第１チップの下主電極の下面と第１チップの制御電極の下面と第２チップの下主電極の下面と導電体の下面が露出する。その結果、ボンディングワイヤを用いないで、２つのチップが面実装できるようにパッケージ化された半導体装置を実現することができる。第１チップは制御電極を備えている。そのため、例えば第１チップがＩＧＢＴであり、第２チップがダイオードである場合、ＩＧＢＴのオフ時に、ダイオードにフリーホイール電流を流すことができる。
本発明によると、パッケージ内でボンディングワイヤを用いないで縦型チップを回路基板に面実装できるようにパッケージ化した半導体装置を実現することができる。チップを高速度でスイッチングしても、ノイズやリンギング等が発生しづらく、チップが誤作動しづらい半導体装置を実現することができる。
下記に説明する実施例の好ましい特徴を列記する。
（第１特徴） チップを囲む上下連結部が一箇所以上開口している。
（第２特徴） 放熱板を備えており、放熱板の上面に冷却機が設けられている。
（第３特徴） 導電板の水平部の上面をスペーサシートが覆っており、そのスペーサシートの内部に複数の熱伝導性のフィラーが含まれている。
（第４特徴） スペーサシートの内部に含まれているフィラーが球形であり、各フィラーの直径が等しい。
（第１実施例）
図１に、本発明の第１実施例であるパッケージ化された半導体装置１６を示す。半導体装置１６は、回路基板２に面実装されており、電子回路１００が完成している。パッケージ化された半導体装置１６は、その内部にＳｉ基板を主体に形成されているチップ１４を収容している。チップ１４を形成している半導体基板には、ＭＯＳとして機能する半導体構造が形成されている。チップ１４の上面には、ドレイン電極（上主電極の実施例）１２が形成されている。チップ１４の下面には、ソース電極下地層２０と、ゲート電極下地層２４が形成されている。ソース電極下地層２０の下面に、Ｃｕを材料とするソースパッド２２が形成されている。ソース電極下地層２０とソースパッド２２は、全体としてソース電極（下主電極の実施例）を形成している。ゲート電極下地層２４の下面に、Ｃｕを材料とするゲートパッド２６が形成されている。ゲート電極下地層２４とゲートパッド２６は、全体としてゲート電極（制御電極の実施例）を形成している。
チップ１４と、ドレイン電極１２と、ソース電極２０，２２と、ゲート電極２４，２６」２２とゲートパッド２６の周囲は、封止樹脂８ｂで覆われている。チップ１４は封止樹脂８ｂで封止されているＣＳＰ（チップサイズパッケージ）である。ドレイン電極１２の上面は封止樹脂８ｂの上面に露出しており、ソース電極２０，２２の下面２２ｄと、ゲート電極２４，２６の下面２６ｄは、封止樹脂８ｂの下面に露出している。ＣＳＰは縦型である。
チップ１４のドレイン電極１２は、はんだ（導電材料の実施例）１０を介して、Ｃｕ板（導電板、導電体の実施例）６に接続固定されている。Ｃｕ板６には、ドレイン電極１２と平行に伸びてチップ１４の上面外にまで達している水平部６ｂが形成されている。Ｃｕ板６にはさらに、チップ１４の上面外に達している水平部６ｂから下方に伸びるとともに、ソースパッド２２の下面２２ｄとゲートパッド２６の下面２６ｄと同一面に揃っている下面６ｄを提供する上下連結部６ａが形成されている。
封止樹脂８ｂで覆われているチップ１４とＣｕ板６は、封止樹脂８ａで覆われてパッケージ化されている。ソースパッド２２の下面２２ｄと、ゲートパッド２６の下面２６ｄと、上下連結部６ａの下面６ｄは、同一面内に揃っており、封止樹脂８ａの下面から露出している。また、Ｃｕ板６の水平部の側面６ｃも封止樹脂８ａから露出している。実際には、水平部６ｂは非常に薄いため、水平部の側面６ｃがパッケージの表面に露出していても、腐食の問題は生じない。
パッケージ化された半導体装置１６は、回路基板２に面実装して用いる。すなわち、回路基板２のうち、ソースパッド２２の下面２２ｄと、ゲートパッド２６の下面２６ｄと、上下連結部６ａの下面６ｄに対応する位置に、導電パターン１８ａ〜１８ｃが形成されている。ソースパッド２２の下面２２ｄをはんだ（導電材料）４を介して導電パターン１８ａに接続固定し、ゲートパッド２６の下面２６ｄをはんだ４を介して導電パターン１８ｂに接続固定し、上下連結部６ａの下面６ｄをはんだ４を介して導電パターン１８ｃに接続固定すると、半導体装置１６が回路基板２に面実装される。半導体装置１６を回路基板２に面実装すると、導電パターン１８ａにソース電極２０，２２が接続され、導電パターン１８ｂにゲート電極２４，２６が接続され、導電パターン１８ｃにドレイン電極１２が接続される。
電子回路１００では、導電パターン１８ｂからゲート電極２４，２６にゲートオン電圧を印加することによって、チップ１４がオンする。導電パターン１８ｂ、１８ｃ間に電圧を印加しておくと、導電パターン１８ｂにゲートオン電圧を印加している間、導電パターン１８ａと導電パターン１８ｃで形成される回路に電流が流れる。
半導体装置１６は、ボンディングワイヤを用いていないためノイズやリンギングが低減される。また、チップ１４の電極に導通するパッド類の全てが、回路基板２側に露出しているため、回路基板２に面実装することができる。さらに、ボンディングワイヤを用いてパッケージ化した従来の半導体装置に比べて実装面積が小さいため、電子回路１００の小型化を実現することができる。
図２〜図７に、パッケージ化された半導体装置１６の製造方法を示す。
図２に示すように、Ｃｕ板６を用意する。Ｃｕ板６は、チップ１４のドレイン電極１２の上面からソースパッド２２の上面とゲートパッド２６の上面までの距離よりも厚く、チップ１４の平面形状より大きい。
次に、図３に示すように、Ｃｕ板６をエッチングし、チップ１４のドレイン電極１２の上面からソースパッド２２の上面とゲートパッド２６の上面までの距離（図４のＡ、ここでは上下が反転していることに留意すべきである）よりも深く（図４に示すようにＢ（凹部２８の深さ）＞Ａとする。ちなみにＢ＞Ｃ（ソース電極２０，２２の下面からドレイン電極１２の上面までの距離）であってもよい）、チップ１４の平面形状より大きな範囲を有する凹部２８を形成する（エッチング工程）。Ｃｕ板６のエッチングしていない範囲には、上下連結部６ａとなる凸部が形成される。
次に、図４に示すように、凹部２８の底面に、はんだ（導電材料）１０を用いてＣＳＰ化されたチップ２５のドレイン電極１２をダイボンディングして接続固定する（接続固定工程）。ＣＳＰ化されていないベアチップ１４を凹部２８の底面に接続固定してもよい。
次に、図５に示すように、ＣＳＰ化されたチップ２５とＣｕ板６の全面を封止樹脂８ａでモールド封止して覆う（封止工程）。
次に、図６に示すように、チップ１４のソースパッド２２と、ゲートパッド２６と、Ｃｕ板６の上下連結部６ａが露出するまで、封止樹脂８ａを研磨する（研磨工工程）。研磨工程によって、ソースパッド２２の下面２２ｄ（図６の状態では上面）と、ゲートパッド２６の下面２６ｄと、Ｃｕ板６の上下面連結部６ａの下面６ｄが、封止樹脂８ａから露出する。凹部２８は、ソースパッド２２の上面（図６の状態では下面）とゲートパッド２６の上面（図６の状態では下面）からドレイン電極１２の上面（図６の状態では下面）までの距離（図６のＡ）よりも深いため、Ｃｕ板６の上下連結部６ａの底面６ｄが露出する前に、ソースパッド２２とゲートパッド２６が研磨されて消失してしまうことはない。
次に、図７に示すように、研磨後のパッケージ化された半導体装置１６の両端をダイシングして個片化する。以上によって、パッケージ化された半導体装置１６が完成する。
（第２実施例）
図８に、本発明の第２実施例であるパッケージ化された半導体装置５６を示す。半導体装置５６は、回路基板３２に面実装されており、電子回路２００が完成している。パッケージ化された半導体装置５６は、その内部にＳｉ基板を主体に形成されている第１チップ４４と第２チップ５４を収容している。第１チップ４４を形成している半導体基板には、ＩＧＢＴとして機能する半導体構造が形成されている。第１チップ４４の上面には、コレクタ電極（上主電極の実施例）４２が形成されている。第１チップ４４の下面には、エミッタ電極下地層７０と、ゲート電極下地層７４が形成されている。エミッタ電極下地層７０の下面に、Ｃｕを材料とするエミッタパッド７２が形成されている。エミッタ電極下地層７０とエミッタパッド７２は、全体としてエミッタ電極（下主電極の実施例）を形成している。ゲート電極下地層７４の下面に、Ｃｕを材料とするゲートパッド７６が形成されている。ゲート電極下地層７４とゲートパッド７６は、全体としてゲート電極（制御電極の実施例）を形成している。第２チップ５４を形成している半導体基板には、ダイオードとして機能する半導体構造が形成されている。第２チップ５４の上面には、カソード電極（上主電極の実施例）５２が形成されている。第２チップ５４の下面には、アノード電極下地層６０が形成されている。アノード電極下地層６０の下面に、Ｃｕを材料とするアノードパッド６２が形成されている。アノード電極下地層６０とアノードパッド６２は、全体としてアノード電極（下主電極の実施例）を形成している。
第１チップのコレクタ電極４２と第２チップのカソード電極５２は、はんだ４０、５０を介してそれぞれＣｕ板３６に接続固定されている。Ｃｕ板３６には、コレクタ電極４２とカソード電極５２とに平行に伸びて第１チップ４４と第２チップ５４の上面外にまで達している水平部３６ｂが形成されている。Ｃｕ板３６にはさらに、第１チップ４４と第２チップ５４の上面外に達している水平部３６ｂから下方に伸びるとともに、エミッタパッド７２の下面７２ｄとゲートパッド７６の下面７６ｄとアノードパッド６２の下面６２ｄと同一面に揃っている下面３６ｄを提供する上下連結部３６ａが形成されている。
第１チップ４４と第２チップ５４とＣｕ板３６は、封止樹脂３８で覆われてパッケージ化されている。エミッタパッド７２の下面７２ｄと、ゲートパッド７６の下面７６ｄと、アノードパッド６２の下面６２ｄと、上下連結部３６ａの下面３６ｄは、同一面内に揃っており、封止樹脂３８の下面から露出している。また、Ｃｕ板３６の水平部３６ｂの側面３６ｃも封止樹脂３８から露出している。実際には、水平部３６ｂは非常に薄いため、水平部の側面３６ｃがパッケージの表面に露出していても、腐食の問題は生じない。
パッケージ化された半導体装置５６は、回路基板３２に面実装して用いる。すなわち、回路基板３２のうち、エミッタパッド７２の下面と、ゲートパッド７６の下面と、アノードパッド６２の下面と、上下連結部３６ａの下面に対応する位置に、導電パターン５８ａ〜５８ｃが形成されている。エミッタパッド７２の下面とアノードパッド６２の下面に、Ｃｕめっき６４ｂが形成されている。エミッタ電極７０、７２とアノード電極６０、６２はＣｕめっき６４ｂを介して導通している。ゲートパッド７６の下面に、Ｃｕめっき６４ｃが形成されている。上下連結部３６ａの下面に、Ｃｕめっき６４ａ、６４ｄが形成されている。Ｃｕめっき６４ａの下面をはんだ（導電材料）３４を介して導電パターン５８ａに接続固定し、Ｃｕめっき６４ｂの下面をはんだ３４を介して導電パターン５８ｂに接続固定し、Ｃｕめっき６４ａ、６４ｄをはんだ３４を介して導電パターン５８ａ、５８ｄに接続固定すると、半導体装置５６が回路基板３２に面実装される。半導体装置５６を回路基板３２に面実装すると、導電パターン５８ｂにエミッタ電極７０，７２とアノード電極６０、６２が接続され、導電パターン５８ｃにゲート電極７４，７６が接続され、導電パターン５８ａ、５８ｄにコレクタ電極４２が接続される。
電子回路２００では、導電パターン５８ｃからゲート電極７４、７６にゲートオン電圧を印加することによって、第１チップ４４がオンする。導電パターン５８ｂ、５８ｃ間に電圧を印加しておくと、導電パターン５８ｃにゲートオン電圧を印加している間、導電パターン５８ｂと導電パターン５８ａ、５８ｄで形成される回路に電流が流れる。ゲートオフ電圧を印加するとことによって、第１チップ４４がオフする。第１チップ４４がオフすると、第２チップ５４で、アノード電極６０、６２からカソード電極５２へ向かうフリーホイール電流が流れる。
半導体装置５６は、ボンディングワイヤを用いていないためノイズやリンギングが低減される。また、第１チップ４４、第２チップ５４の電極に導通するパッド類の全てが、回路基板３２側に露出しているため、回路基板３２に面実装することができる。さらに、ボンディングワイヤを用いてパッケージ化した従来の半導体装置に比べて実装面積が小さいため、電子回路２００の小型化を実現することができる。また、Ｃｕめっき６４ａ〜６４ｄがヒートシンク代わりとなるため、第１チップ４４、第２チップ５４から発生する過渡熱をとることができる。
図９〜図１７に、パッケージ化された半導体装置５６の製造方法を示す。
図９に示すように、Ｃｕ板３６を用意する。Ｃｕ板３６は、第１チップ４４のコレクタ電極４２の上面からエミッタパッド７２の上面とゲートパッド７６の上面までの距離と、第２チップ５４のカソード電極５２の上面からアノードパッド６２の上面までの距離のうち、大きいほうの距離よりも厚く、第１チップ４４と第２チップ５４を並列配置した平面形状より大きい。
次に、図１０に示すように、Ｃｕ板３６をエッチングし、第１チップ４４のコレクタ電極４２の上面からエミッタパッド７２の上面とゲートパッド７６の上面までの距離（図１１のＤ１、ここでは上下が反転していることに留意すべきである）と、第２チップ５４のカソード電極５２の上面からアノードパッド６２の上面までの距離（図１１のＤ２、ここでは上下が反転していることに留意すべきである）のうち、大きいほうの距離よりも深く（図１１に示すようにＥ（凹部４８の深さ）＞Ｄ１、Ｅ＞Ｄ２とする。ちなみにＥ＞Ｆ１（アノード電極６０，６２からカソード電極５２までの距離）、Ｅ＞Ｆ２（ソース電極７０，７２の下面からドレイン電極４２の上面までの距離）であってもよい）、第１チップ４４と第２チップ５４を並列配置した平面形状より大きな範囲を有する凹部４８を形成する（エッチング工程）。Ｃｕ板３６のエッチングしていない範囲には、上下連結部３６ａとなる凸部が形成される。
次に、図１１に示すように、凹部４８の底面に、はんだ４０、５０を用いて第１チップ４４と第２チップ５４を並列配置して、第１チップ４４のコレクタ電極４２と第２チップ５４のカソード電極５２をそれぞれＣｕ板３６にダイボンディングして接続固定する（接続固定工程）。予めＣＳＰ化されている第１チップ４４と第２チップ５４を凹部４８の底面に接続固定してもよい。
次に、図１２に示すように、第１チップ４４と第２チップ５４とＣｕ板３６の全面を封止樹脂３８でモールド封止して覆う（封止工程）。
次に、図１３に示すように、第１チップ４４のエミッタパッド７２と、ゲートパッド７６と、第２チップ５４のアノードパッド６２と、Ｃｕ板３６の上下連結部３６ａが露出するまで、封止樹脂３８を研磨する（研磨工程）。研磨工程によって、エミッタパッド７２の下面７２ｄ（図１３では上面）と、ゲートパッド７６の下面７６ｄと、アノードパッド６２の下面６２ｄと、Ｃｕ板３６の上下連結部３６ａの下面３６ｄが封止樹脂３８から露出する。凹部４８は、第１チップ４４のコレクタ電極４２の上面（図１３の状態では下面）からエミッタパッド７２の上面（図１３の状態では下面）とゲートパッド７６の上面（図１３の状態では下面）までの距離（図１１のＤ１）と、第２チップ５４のカソード電極５２の上面（図１３の状態では下面）からアノードパッド６２の上面（図１３の状態では下面）までの距離（図１１のＤ２）のうち、大きいほうの距離よりも深い。そのため、Ｃｕ板３６の上下連結部３６ａの底面３６ｄが露出する前に、エミッタパッド７２とゲートパッド７６とアノードパッド６２が研磨されて消失してしまうことがない。
次に、図１４に示すように、上下連結部３６ａの下面３６ｄと、アノードパッド６２の下面６２ｄと、エミッタパッド７２の下面７２ｄからゲートパッド７６の下面７６ｄまでの間以外の範囲にレジストなどの絶縁膜７８を形成する。
次に、図１５に示すように、上下連結部３６ａの下面３６ｄと、アノードパッド６２の下面６２ｄと、エミッタパッド７２の下面７２ｄからゲートパッド７６の下面７６ｄまでの間の範囲にＣｕめっき６４ａ〜６４ｄを形成する。Ｃｕめっき６４ａ〜６４ｄの替わりにＮｉめっきを用いてもよい。
次に、図１６に示すように、絶縁膜７８を剥離した後、パッケージ化された半導体装置５６の両端をダイシングして個片化する。以上によって、パッケージ化された半導体装置５６が完成する。
（第３実施例）
図１７に、本発明の第３実施例であるパッケージ化された半導体装置１６６を示す。半導体装置１６６は、回路基板１５２に面実装されており、電子回路３００が完成している。なお図１７において、図１の参照符号に数字１５０を加えた部材は、図１で説明した部材と同一であるため、その重複説明を省略する。半導体装置１６６は、封止樹脂１５８ａの上面にＣｕを材料とする放熱板１８２を備えている。放熱板１８２は、封止樹脂１５８ａを介して水平部１５６ｂに対向しており、水平部１５６ｂと平行に伸びている。また、放熱板１８２は、封止樹脂１５８ａの表面１５８ａ１を覆っている。放熱板１８２の材料は限定されないが、例えば金属材料等、放熱効果の高い材料であることが好ましい。
放熱板１８２の上面には、緩衝材料１８６を介して冷却機１８４が設けられている。緩衝材料１８６は、例えば放熱グリス等であり、パッケージ化された半導体装置１６６と冷却機１８４の間の平行度を保つために用いられる。冷却機１８４は、放熱板１８２を冷却する。冷却機１８４は空冷式であり、内部に空気を通すための複数の開口１８３が設けられている。冷却機１８４は、例えばＡｌ筐体で形成されている。冷却機１８４によって放熱板１８２が冷却されることによって、放熱板１８２からの放熱を促進させることができる。放熱効果をより高めることができる。
半導体装置１６６では、導電板の水平部１５６ｂに伝播された過渡熱の大部分が、水平部１５６ｂの上面を覆っている封止樹脂１５８ａを介して放熱板から放熱される。過渡熱の一部は上下連結部１５６ａの下面からはんだ１５４を介して放熱される。放熱板１８２は導電板の水平部１５６ｂと平行に伸びているため、水平部１５６ｂのいずれの部分からも一様な速度で過渡熱が放熱板１８２まで伝播される。このため、半導体装置１６６の放熱効果を高めることができる。
図１８〜図２０に、パッケージ化された半導体装置１６６の製造方法を示す。
図１８に示すように、第１Ｃｕ板１５６と第２Ｃｕ板１８２を用意する。第１Ｃｕ板１５６は、チップ１６４のドレイン電極１６２の上面からソースパッド１７２の上面とゲートパッド１７６の上面までの距離よりも厚く、チップ１６４の平面形状より大きい。第２Ｃｕ板１８２は、チップ１６４の平面形状よりも大きい。次に、第１Ｃｕ板１５６をエッチングし、チップ１６４のドレイン電極１６２の上面からソースパッド１７２の上面とゲートパッド１７６の上面までの距離（図２０のＧ、ここでは上下が反転していることに留意すべきである）よりも深く（図２０に示すようにＨ（凹部１７８の深さ）＞Ｇとする。ちなみにＨ＞Ｉ（ソース電極１７０，１７２の下面からドレイン電極１６２の上面までの距離）であってもよい）、チップ１６４の平面形状より大きな範囲を有する凹部１７８を形成する（エッチング工程）。第１Ｃｕ板１５６のエッチングしていない範囲には、上下連結部１５６ａとなる凸部が形成される。次に、第２Ｃｕ板１８２をエッチングし、チップ１６４の平面形状より大きな範囲を有する凹部１７９を形成する。このとき凹部１７９の平面方向に１箇所以上の開口１８１（図１９参照）を設ける。
次に、図１９に示すように、第１Ｃｕ板１５６の裏面１５６ｅと第２Ｃｕ板１８２の表面１８２ａを、エポキシ樹脂を接着剤として接続固定する。このとき、接着表面をエッチングにより粗化した第１Ｃｕ板１５６、第２Ｃｕ板１８２を用いることによって、Ｃｕ板間の密着性を高めることができる。
次に、図２０に示すように、凹部１７８の底面に、はんだ（導電材料）１０を用いてＣＳＰ化されたチップ１７５のドレイン電極１６２をダイボンディングして接続固定する（接続固定工程）。ＣＳＰ化されていないベアチップ１６４を凹部１７８の底面に接続固定してもよい。以降、第１実施例の図５〜図７に示す手順と同様の製造工程により、パッケージ化された半導体装置１６６を製造することができる。本実施例では、第２Ｃｕ板１８２が製造後に放熱板１８２となる。なお。封止工程では、図１８に示す工程で凹部１７９の平面方向に形成した開口１８１からも樹脂を封入する。これによって、凹部１７９についても樹脂で封止する。パッケージ化された半導体装置１６６の製造後、放熱板１８２の上面に緩衝材料１８６を介して冷却機１８４を接続固定する。
（第４実施例）
図２１に、本発明の第４実施例であるパッケージ化された半導体装置２１６を示す。半導体装置２１６は、回路基板２０２に面実装されており、電子回路４００が完成している。なお図２１において、図１の参照符号に数字２００を加えた部材は、図１で説明した部材と同一であるため、その重複説明を省略する。半導体装置２１６は、水平部２０６ｂの上面がスペーサシート２３０で覆われている。また、導電板２０６の側面２０６ｃが封止樹脂２０８で覆われている。半導体装置２１６は、スペーサシート２３０の上面にＣｕを材料とする放熱板２３２を備えている。スペーサシート２３０は封止樹脂に相当する。放熱板２３２は、封止樹脂であるスペーサシート２３０を介して水平部２０６ｂに対向しており、水平部２０６ｂと平行に伸びている。スペーサシート２３０は、エポキシ樹脂と、そのエポキシ樹脂の内部に含まれている熱伝導性のフィラー２３８によって形成されている。フィラー２３８は、ＳｉＯ２を材料とする球形のフィラーであり、各フィラーの直径が等しい。フィラー２３８の材料は限定されない。熱伝導性を有していればよい。熱伝導性フィラー２３８の材料として、ＳｉＯ２以外にＡｌＴｉ等を用いることができる。
パッケージ化された半導体装置２１６では、スペーサシート２３０が緩衝材料となって水平部２０６ｂと放熱板２３２の間の平行度を高めることができる。これによって、半導体装置２１６の放熱効果を高めることができる。
また、パッケージ化された半導体装置２１６では、スペーサシートに含まれているフィラー２３８が熱伝導性を有するため、水平部２０６ｂから放熱板２３２へ過渡熱が効果的に伝播される。さらに、フィラー２３８はいずれも球形であり、各フィラーは直径が等しいため、水平部２０６ｂと放熱板２３２を各フィラーに当接させることによって、水平部２０６ｂと放熱板２３２の間の平行度をより高めることができる。これによって、半導体装置２１６の放熱効果をより高めることができる。
導電板２０６の側面２０６ｃが露出していると、複数のパッケージ化された半導体装置を電子回路上に水平方向に連続して接続固定するときに、隣接する半導体装置の水平部２０６ｂ同士が接触しないよう、隣接する半導体装置の間に所定の距離を設ける必要がある。パッケージ化された半導体装置２１６によると、導電板２０６の側面２０６ｃが封止樹脂２０８で覆われているため、隣接する半導体装置２１６の間に所定の距離を設ける必要がない。複数のパッケージ化された半導体装置２１６を電子回路上に水平方向に連続して接続固定することができる。これによって、電子回路の小型化を図ることができる。
図２２〜図２５に、パッケージ化された半導体装置２１６の製造方法を示す。
図２２に示すように、第１Ｃｕ板２０６と第２Ｃｕ板２３２を用意する。第１Ｃｕ板２０６は、チップ２１４のドレイン電極２１２の上面からソースパッド２２２の上面とゲートパッド２２６の上面までの距離よりも厚く、チップ２１４の平面形状より大きい。第２Ｃｕ板２３２は、チップ２１４の平面形状よりも大きい。次に、第１Ｃｕ板２０６をエッチングし、チップ２１４のドレイン電極２１２の上面からソースパッド２２２の上面とゲートパッド２２６の上面までの距離（図２０のＧ、ここでは上下が反転していることに留意すべきである）よりも深く（図２５に示すようにＫ（凹部２２８の深さ）＞Ｊとする。ちなみにＫ＞Ｌ（ソース電極２２０，２２２の下面からドレイン電極２１２の上面までの距離）であってもよい）、チップ２１４の平面形状より大きな範囲を有する凹部２２８を形成する（エッチング工程）。Ｃｕ板２０６のエッチングしていない範囲には、上下連結部２０６ａとなる凸部が形成される。
次に、図２３に示すように、スペーサシート２３０を接着剤として第１Ｃｕ板２０６の下面２１６ｄと第２Ｃｕ板２３２の間を接着する。このとき、表面表面をエッチングにより粗化した第１Ｃｕ板２０６、第２Ｃｕ板２３２を用いることによって、Ｃｕ板間の密着性を高めることができる。
次に、図２４に示すように、凹部２２８より外側の第１Ｃｕ板２１６の一部２０６ｅ（図２３参照）をスペーサシート２３０に達するまでダイシングする。このときスペーサシート２３０はダイシングしない。第１Ｃｕ板２１６の一部２０６ｅをダイシングすると、第１Ｃｕ板２１６に第２凹部２２９が形成される。
次に、図２５に示すように、凹部２２８の底面に、はんだ（導電材料）１０を用いてチップ２２５のドレイン電極２１２をダイボンディングして接続固定する（接続固定工程）。ＣＳＰ化されたチップ２１４を凹部２２８の底面に接続固定してもよい。以降、第１実施例の図５〜図７に示す手順と同様の製造工程により、パッケージ化された半導体装置１６６を製造することができる。なお、封止工程では、図２４に示す工程で形成された第２凹部２２９にも樹脂を封止する。パッケージ化された半導体装置２１６の製造後、放熱板２３２の上面に冷却機２３４を接続固定する。なお、本実施例では、スペーサシート２３０が緩衝材料となるため、放熱板２３２と冷却機２３４の間に緩衝材料を用いなくても、パッケージ化された半導体装置１６６と冷却機２３４の間の平行度を保つことができる。
なお、第１実施例から第４実施例では、チップを囲む上下連結部が一箇所以上開口していることが好ましい。
図２６に、第１実施例の半導体装置１６の製造過程において、研磨工程後に半導体装置１６を基板接続側（図７に示すＧ方向）から見たときの上視図を示す。このように、上下連結部６ａが一箇所以上開口していると、開口部分から封止樹脂８ａを充填することができる。従来のモールド封止用の金型を用いて樹脂封止することができる。Ｃｕ板６の水平部６ｂの上面と下面から別々に封止樹脂８ａを充填する必要がない。
以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
第１実施例である半導体装置１６の断面図を示す。 パッケージ化された半導体装置１６を製造する方法の工程（１）を示す。 パッケージ化された半導体装置１６を製造する方法の工程（２）を示す。 パッケージ化された半導体装置１６を製造する方法の工程（３）を示す。 パッケージ化された半導体装置１６を製造する方法の工程（４）を示す。 パッケージ化された半導体装置１６を製造する方法の工程（５）を示す。 パッケージ化された半導体装置１６を製造する方法の工程（６）を示す。 第２実施例である半導体装置５６の断面図を示す。 パッケージ化された半導体装置５６を製造する方法の工程（１）を示す。 パッケージ化された半導体装置５６を製造する方法の工程（２）を示す。 パッケージ化された半導体装置５６を製造する方法の工程（３）を示す。 パッケージ化された半導体装置５６を製造する方法の工程（４）を示す。 パッケージ化された半導体装置５６を製造する方法の工程（５）を示す。 パッケージ化された半導体装置５６を製造する方法の工程（６）を示す。 パッケージ化された半導体装置５６を製造する方法の工程（７）を示す。 パッケージ化された半導体装置５６を製造する方法の工程（８）を示す。 第３実施例である半導体装置１５６の断面図を示す。 パッケージ化された半導体装置１５６を製造する方法の工程（１）を示す。 パッケージ化された半導体装置１５６を製造する方法の工程（２）を示す。 パッケージ化された半導体装置１５６を製造する方法の工程（３）を示す。 第４実施例である半導体装置２０６の断面図を示す。 パッケージ化された半導体装置２０６を製造する方法の工程（１）を示す。 パッケージ化された半導体装置２０６を製造する方法の工程（２）を示す。 パッケージ化された半導体装置２０６を製造する方法の工程（３）を示す。 パッケージ化された半導体装置２０６を製造する方法の工程（４）を示す。 半導体装置１６の上視図を示す。 従来の半導体装置１１６の断面図を示す。
符号の説明
２、３２、１０２、１５２、２０２：回路基板
４、１０、４０、５４、１０４、１５４、１６０、２０４、２１０：はんだ（導電材料）
６、３６：Ｃｕ板（導電板、導電体）
６ａ、３６ａ、８６ａ：（Ｃｕ板の）上下連結部
６ｂ、３６ｂ：（Ｃｕ板の）水平部
８ａ、８ｂ、３８、１２８、１５８ａ、１５８ｂ、２０８：樹脂、封止樹脂
１２、１６２、２１２：ドレイン電極（上主電極）
１４、１１４、１７５、２２５：チップ
１６、５６、９６、１１６、１６６、２１６：半導体装置
１８ａ〜１８ｄ、５８ａ〜５８ｄ、１０８、１６８ａ〜１６８ｄ、２１８ａ〜２１８ｄ：導電パターン
２０、１７０、２２０：ソース電極下地層（下主電極）
２２、１７２、２２２：ソースパッド（下主電極）
２４、７４、１７４、２２４：ゲート電極下地層（制御電極）
２５、１７５、２２５：ＣＳＰ
２６、７６、１７６、２２６：ゲートパッド（制御電極）
２８、４８、１７８、２２８：凹部
４２：コレクタ電極（上主電極）
４４：第１チップ
５４：第２チップ
６４ａ〜６４ｄ：Ｃｕめっき
６０：アノード電極下地層（下主電極）
６２：アノードパッド（下主電極）
７０：エミッタ電極下地層（下主電極）
７２：エミッタパッド（下主電極）
１００、２００、３００：電子回路
１０６ａ〜１０６ｅ：導電体
１０８：電磁波吸収部材
１１２ａ〜１１２ｅ：導電パターン
１１４ａ：上主電極
１１４ｂ：下主電極
１１８：接地電極
１２０ａ、１２０ｂ：パッド
１２２ａ、１２２ｂ：ボンディングワイヤ
１５６、２０６：第１Ｃｕ板（導電板）
１５６ａ、２０６ａ：（第１Ｃｕ板の）上下連結部
１５６ｂ、２０６ｂ：（第１Ｃｕ板の）水平部
１７９、２２９：第２凹部
１８６：緩衝材料
１８２、２３２：第２Ｃｕ板（放熱板）
１８４、２３４：冷却機
２３０：スペーサシート
２３８：フィラー
Ａ、Ｄ１、Ｄ２、Ｇ、Ｊ：下主電極の上面から上主電極の上面までの距離
Ｂ、Ｅ、Ｈ、Ｋ：凹部の深さ
Ｃ、Ｆ、Ｉ、Ｌ：下主電極の下面から上主電極の上面までの距離

Claims (9)

  1. 上面に上主電極が形成されており、下面に下主電極が形成されているとともに、半導体基板を主体とするチップと、
    前記上主電極に接続されており、前記上主電極と平行に伸びて前記チップの上面外にまで達している水平部と、その上面外に達している水平部から下方に伸びている少なくとも一つの上下連結部を有する導電板と、
    前記チップと前記導電板を覆う封止樹脂を備えており、
    前記下主電極の下面と前記上下連結部の下面が、前記封止樹脂の下面に露出していることを特徴とする半導体装置。
  2. 前記チップの下面に前記下主電極に加えて制御電極が形成されており、
    前記下主電極の下面と前記上下連結部の下面と前記制御電極の下面が、前記封止樹脂の下面に露出していることを特徴とする請求項１に記載の半導体装置。
  3. 前記チップが、ＣＳＰ又はベアチップであることを特徴する請求項１又は２に記載の半導体装置。
  4. 前記封止樹脂内に、上主電極と下主電極と制御電極を備えている第１チップと、上主電極と下主電極を備えている第２チップが封止されており、
    前記導電板が、前記第１チップの上主電極と前記第２チップの上主電極の双方に接続されており、
    前記第１チップの前記下主電極の下面と前記第１チップの前記制御電極の下面と前記第２チップの下主電極の下面と前記上下連結部の下面が、前記封止樹脂の下面に露出していることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置。
  5. 前記封止樹脂の下面に、前記第１チップの前記下主電極と前記第２チップの前記下主電極を接続する導体層が形成されていることを特徴とする請求項４に記載の半導体装置。
  6. 前記封止樹脂を介して前記水平部と対向しており、前記水平部と平行に伸びている放熱板を備えていることを特徴とする請求項１〜５のいずれか１項に記載の半導体装置。
  7. 前記放熱板が前記封止樹脂の表面を覆っていることを特徴とする請求項６の半導体装置。
  8. 上面に上主電極が形成されており、下面に下主電極が形成されているとともに、半導体基板を主体とするチップを封止樹脂内に封止してパッケージ化された半導体装置を製造する方法であり、
    導電体をエッチングし、前記上主電極の上面から前記下主電極の上面までの距離よりも深く、前記チップの平面形状より大きな範囲を有する凹部を形成するエッチング工程と、
    前記凹部の底面に、前記チップの上主電極を接続固定する接続固定工程と、
    その後に、前記チップと前記導電体の全面を封止樹脂で覆う封止工程と、
    その後に、前記チップの下主電極と前記導電体の下面が露出するまで、前記封止樹脂を研磨する研磨工程と、
    を備えていることを特徴とするパッケージ化された半導体装置の製造方法。
  9. 上主電極と下主電極と制御電極を備えている第１チップと、上主電極と下主電極を備えている第２チップを封止樹脂内に封止してパッケージ化された半導体装置を製造する請求項６に記載の方法であり、
    前記エッチング工程で、前記第１チップと前記第２チップを並列配置した平面形状より大きな範囲を有する凹部を形成し、
    前記接続固定工程で、前記凹部の底面に、前記第１チップの上主電極と前記第２チップの上主電極を接続固定し、
    前記研磨工程で、前記第１チップの前記下主電極の下面と前記第１チップの前記制御電極の下面と前記第２チップの下主電極の下面と前記導電体の下面が露出するまで、前記封止樹脂を研磨することを特徴とする請求項８に記載の製造方法。
JP2008263684A 2008-01-09 2008-10-10 半導体装置とその製造方法 Pending JP2009188376A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008263684A JP2009188376A (ja) 2008-01-09 2008-10-10 半導体装置とその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008002158 2008-01-09
JP2008263684A JP2009188376A (ja) 2008-01-09 2008-10-10 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2009188376A true JP2009188376A (ja) 2009-08-20

Family

ID=41071285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008263684A Pending JP2009188376A (ja) 2008-01-09 2008-10-10 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP2009188376A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151109A (ja) * 2010-01-20 2011-08-04 Fuji Electric Co Ltd 半導体装置およびその製造方法
US8405194B2 (en) 2009-06-30 2013-03-26 Denso Corporation Semiconductor device including two heat sinks and method of manufacturing the same
JP2013214540A (ja) * 2012-03-08 2013-10-17 Toshiba Corp 半導体装置の製造方法、半導体集積装置及びその製造方法
JP2013219324A (ja) * 2012-03-14 2013-10-24 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2016186964A (ja) * 2015-03-27 2016-10-27 株式会社ジェイデバイス 半導体装置
WO2018198990A1 (ja) * 2017-04-24 2018-11-01 ローム株式会社 電子部品および半導体装置
JP2019102573A (ja) * 2017-11-30 2019-06-24 ローム株式会社 半導体装置およびその製造方法
JP6746808B1 (ja) * 2018-12-21 2020-08-26 アオイ電子株式会社 半導体装置および半導体装置の製造方法
JP2021040113A (ja) * 2019-09-05 2021-03-11 株式会社デンソー 半導体装置
EP4044226A1 (en) * 2021-02-16 2022-08-17 Nexperia B.V. A semiconductor device and a method of manufacturing of a semiconductor device
US12051662B2 (en) 2017-04-24 2024-07-30 Rohm Co., Ltd. Electronic component and semiconductor device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8405194B2 (en) 2009-06-30 2013-03-26 Denso Corporation Semiconductor device including two heat sinks and method of manufacturing the same
JP2011151109A (ja) * 2010-01-20 2011-08-04 Fuji Electric Co Ltd 半導体装置およびその製造方法
JP2013214540A (ja) * 2012-03-08 2013-10-17 Toshiba Corp 半導体装置の製造方法、半導体集積装置及びその製造方法
JP2013219324A (ja) * 2012-03-14 2013-10-24 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2016186964A (ja) * 2015-03-27 2016-10-27 株式会社ジェイデバイス 半導体装置
US11239189B2 (en) 2017-04-24 2022-02-01 Rohm Co., Ltd. Electronic component and semiconductor device
WO2018198990A1 (ja) * 2017-04-24 2018-11-01 ローム株式会社 電子部品および半導体装置
JPWO2018198990A1 (ja) * 2017-04-24 2020-02-27 ローム株式会社 電子部品および半導体装置
US12051662B2 (en) 2017-04-24 2024-07-30 Rohm Co., Ltd. Electronic component and semiconductor device
JP7160797B2 (ja) 2017-04-24 2022-10-25 ローム株式会社 電子部品および半導体装置
JP2019102573A (ja) * 2017-11-30 2019-06-24 ローム株式会社 半導体装置およびその製造方法
JP7001445B2 (ja) 2017-11-30 2022-01-19 ローム株式会社 半導体装置およびその製造方法
JP6746808B1 (ja) * 2018-12-21 2020-08-26 アオイ電子株式会社 半導体装置および半導体装置の製造方法
JP2021040113A (ja) * 2019-09-05 2021-03-11 株式会社デンソー 半導体装置
EP4044226A1 (en) * 2021-02-16 2022-08-17 Nexperia B.V. A semiconductor device and a method of manufacturing of a semiconductor device

Similar Documents

Publication Publication Date Title
JP2009188376A (ja) 半導体装置とその製造方法
JP3868777B2 (ja) 半導体装置
US6919631B1 (en) Structures for improving heat dissipation in stacked semiconductor packages
JP5081578B2 (ja) 樹脂封止型半導体装置
US20040012099A1 (en) Semiconductor device and manufacturing method for the same, circuit board, and electronic device
US20200203246A1 (en) Chip package
JP2009278103A (ja) 金属層の間に挟まれたフリップチップダイを特徴とする半導体パッケージ
JP4722836B2 (ja) 回路装置およびその製造方法
JP7006812B2 (ja) 半導体装置
JP2005347353A (ja) 回路装置およびその製造方法
US9659906B2 (en) Semiconductor device
US11791247B2 (en) Concealed gate terminal semiconductor packages and related methods
JP2005064479A (ja) 回路モジュール
JP4695484B2 (ja) 半導体装置
JP2005079489A (ja) 半導体装置
JP2012015225A (ja) 半導体装置
JP2007027404A (ja) 半導体装置
JP5172290B2 (ja) 半導体装置
JP4386239B2 (ja) 半導体装置及びその製造方法
US20050121759A1 (en) Semiconductor package with a chip on a support plate
JP5341339B2 (ja) 回路装置
JP2006121004A (ja) パワーｉｃ
JP2013214596A (ja) 半導体デバイス
JP2006310609A (ja) 半導体装置
KR200483254Y1 (ko) 반도체 패키지