TW202021058A - 發光二極體封裝及其製作方法 - Google Patents

發光二極體封裝及其製作方法 Download PDF

Info

Publication number
TW202021058A
TW202021058A TW107141372A TW107141372A TW202021058A TW 202021058 A TW202021058 A TW 202021058A TW 107141372 A TW107141372 A TW 107141372A TW 107141372 A TW107141372 A TW 107141372A TW 202021058 A TW202021058 A TW 202021058A
Authority
TW
Taiwan
Prior art keywords
layer
emitting diode
substrate
light
build
Prior art date
Application number
TW107141372A
Other languages
English (en)
Other versions
TWI703685B (zh
Inventor
林奕承
陳裕華
簡俊賢
陳建州
吳政惠
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW107141372A priority Critical patent/TWI703685B/zh
Priority to US16/281,108 priority patent/US11251350B2/en
Publication of TW202021058A publication Critical patent/TW202021058A/zh
Application granted granted Critical
Publication of TWI703685B publication Critical patent/TWI703685B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

一種發光二極體封裝包括載板結構、圖案化導電層、至少一晶片、介電層、至少一第一導電通孔、增層線路結構以及至少一發光二極體。圖案化導電層配置於載板結構上。晶片配置於載板結構上。介電層配置於載板結構上，且包覆晶片與圖案化導電層。第一導電通孔貫穿介電層，且與圖案化導電層電性連接。增層線路結構配置於介電層上，且與第一導電通孔電性連接。發光二極體配置於增層線路結構上。

Description

發光二極體封裝及其製作方法
本發明是有關於一種發光二極體封裝及其製作方法，且特別是有關於一種具有內埋式晶片的發光二極體封裝及其製作方法。
目前，在微型發光二極體(micro LED)的封裝過程中，是先在印刷電路板上製作重佈線路層以及焊接點，再將微型發光二極體巨量轉移至印刷電路板上的焊接點。但由於印刷電路板的多層結構的翹曲度較大，使得微型發光二極體在巨量轉移時不易與晶片對接，進而造成良率大幅下降。此外，現今驅動IC的封裝技術使顯示面板的邊緣有接縫點，除了讓有效面積之利用率會下降，也會形成看板為有邊之螢幕。也就是說，在電視牆或看板上會有明顯的接縫或黑邊，進而影響視覺上的解析度不佳。
本發明提供一種發光二極體封裝，可具有較佳的良率。
本發明提供一種發光二極體封裝的製作方法，可改善印刷電路板的翹曲度較大的問題。
本發明的發光二極體封裝包括載板結構、圖案化導電層、至少一晶片、介電層、至少一第一導電通孔、增層線路結構以及至少一發光二極體。圖案化導電層配置於載板結構上。晶片配置於載板結構上。介電層配置於載板結構上，且包覆晶片與圖案化導電層。第一導電通孔貫穿介電層，且與圖案化導電層電性連接。增層線路結構配置於介電層上，且與第一導電通孔電性連接。發光二極體配置於增層線路結構上。
在本發明的一實施例中，上述的增層線路結構與載板結構分別位於晶片的相對兩側。發光二極體與晶片分別位於增層線路結構的相對兩側。
在本發明的一實施例中，上述的增層線路結構包括至少一線路層、至少一第一介電層以及至少一第一導電孔。線路層與第一介電層依序疊置於介電層上。第一導電孔貫穿第一介電層且電性連接線路層。
在本發明的一實施例中，上述的發光二極體封裝更包括防焊層、接墊、黏著層以及透光基板。防焊層配置於增層線路結構上。接墊配置於防焊層的至少一開口中，且暴露於防焊層外。黏著層配置於防焊層上，且包覆發光二極體。透光基板配置於黏著層上。透光基板與防焊層分別位於黏著層的相對兩側。發光二極體對應於接墊設置。發光二極體透過對應的接墊與增層線路結構電性連接。
在本發明的一實施例中，上述的發光二極體透過增層線路結構與晶片電性連接。
在本發明的一實施例中，上述的晶片的主動表面朝向載板結構。載板結構包括基板、第一導電層、第二介電層、多個焊球、膠層、第二導電層、至少一第二導電通孔以及至少一電子元件。基板具有彼此相對的第一表面與第二表面。第一導電層配置於基板的第一表面上。第二介電層配置於基板的第一表面上，以包覆第一導電層。焊球配置於第二介電層的多個開口中，且暴露於第二介電層外。膠層配置於第二介電層上，且包覆焊球。第二導電層配置於基板的第二表面上。第二導電通孔貫穿基板，且電性連接第一導電層與第二導電層。電子元件配置於基板的第二表面上，且與第二導電層電性連接。焊球暴露於膠層外，以與對應的圖案化導電層電性連接。
在本發明的一實施例中，上述的晶片配置於圖案化導電層上，且晶片的主動表面直接接觸圖案化導電層。
在本發明的一實施例中，上述的基板包括可撓式基板或玻璃基板。
在本發明的一實施例中，上述的晶片的主動表面朝向增層線路結構，且發光二極體封裝更包括第二導電孔。第二導電孔配置於晶片的主動表面上，且與增層線路結構電性連接。
在本發明的一實施例中，上述的載板結構包括可撓式基板或玻璃基板。
本發明的發光二極體封裝的製作方法包括以下步驟。提供臨時基板。形成圖案化導電層於臨時基板上。配置至少一晶片於臨時基板上。壓合介電層於臨時基板上，以使介電層包覆晶片與圖案化導電層。形成至少一第一導電通孔。第一導電通孔貫穿介電層，且與圖案化導電層電性連接。形成增層線路結構於介電層上，以使增層線路結構與第一導電通孔電性連接。配置至少一發光二極體於增層線路結構上。移除臨時基板。接合圖案化導電層與載板結構。
在本發明的一實施例中，上述的臨時基板包括剛性基板以及配置於剛性基板上的掀離層。圖案化導電層與剛性基板分別位於掀離層的相對兩側。
在本發明的一實施例中，上述的發光二極體封裝的製作方法更包括以下步驟。在配置發光二極體於增層線路結構上之前，形成防焊層於增層線路結構上，形成接墊於防焊層的至少一開口中，且暴露於防焊層外。在移除臨時基板之前，壓合黏著層於防焊層上並包覆發光二極體，且配置透光基板於黏著層上。透光基板與防焊層分別位於黏著層的相對兩側。發光二極體對應於接墊設置。發光二極體透過對應的接墊與增層線路結構電性連接。
在本發明的一實施例中，上述的晶片的主動表面朝向載板結構，且形成載板結構的步驟包括以下步驟。首先，提供基板。基板具有彼此相對的第一表面與第二表面。形成至少一第二導電通孔於基板中，並使第二導電通孔貫穿基板。接著，形成第一導電層於基板的第一表面上。形成第二導電層於基板的第二表面上。然後，形成第二介電層於基板的第一表面上，以包覆第一導電層。形成多個焊球於第二介電層的多個開口中，且暴露於第二介電層外。形成膠層於第二介電層上，以包覆焊球。然後，配置至少一電子元件於第二導電層上。其中，第二導電通孔電性連接第一導電層與第二導電層。焊球暴露於膠層外，以與對應的圖案化導電層電性連接。
在本發明的一實施例中，上述的晶片的主動表面朝向增層線路結構，且發光二極體封裝的製作方法更包括以下步驟。在形成增層線路結構於介電層上之前，形成第二導電孔於晶片的主動表面上，且與增層線路結構電性連接。
基於上述，在本實施例發光二極體封裝及其製作方法中，發光二極體封裝包括載板結構、圖案化導電層、至少一晶片、介電層、至少一第一導電通孔、增層線路結構以及至少一發光二極體。其中，圖案化導電層、晶片以及介電層皆配置於載板結構上，且介電層包覆晶片與圖案化導電層。第一導電通孔貫穿介電層，且與圖案化導電層電性連接。增層線路結構配置於介電層上，且與第一導電通孔電性連接。發光二極體配置於增層線路結構上。藉此設計，使得本實施例的發光二極體封裝及其製作方法可改善印刷電路板的翹曲度較大的問題，並可具有較佳的良率。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1G繪示為本發明一實施例的一種發光二極體封裝的製作方法的剖面示意圖。
請參照圖1A，在本實施例中，先提供臨時基板110。其中，臨時基板110包括剛性基板112以及配置於剛性基板上的掀離層114。此處，剛性基板112的材料包括低熱膨脹係數材料(Coefficient of thermal expansion，CTE)，例如是玻璃、陶瓷等，但不限於此。掀離層114可由聚合物系材料形成，所述聚合物系材料可與剛性基板112一起在後續步驟中被移除。在一些實施例中，掀離層114是會在受熱時失去其粘著特性的環氧樹脂系熱釋放材料，例如光熱轉換(light-to-heat-conversion，LTHC)釋放塗層。在其他實施例中，掀離層114可為會在被暴露至紫外光時失去其粘著特性的紫外光(ultra-violet，UV)膠。
請參照圖1B，在本實施例中，形成圖案化導電層120於臨時基板110的掀離層114上。在本實施例中，形成圖案化導電層120的方式例如是包括以下步驟，但不以此為限。先在掀離層114之上形成晶種層122。在一些實施例中，晶種層122為金屬層，所述金屬層可為單層或包括由不同材料形成的多個子層的複合層。在一些實施例中，晶種層122包括鈦層及位於所述鈦層之上的銅層。可使用例如物理氣相沉積(physical vapor deposition，PVD)等方法來形成晶種層122。接著，在晶種層122上形成光阻(未繪示)並將所述光阻圖案化。可通過旋轉塗布(spin coating)等方法來形成光阻並可將所述光阻暴露至光以進行圖案化。然後，可通過例如是電鍍(plating)等鍍覆製程，在光阻的開口中及暴露出的晶種層122上形成導電材料層124。導電材料層124可為金屬或金屬合金，例如銅、鈦、鎢、鋁等或其組合。接著，移除光阻以及移除光阻後所暴露出的部分晶種層122。此時，晶種層122的其餘部分及導電材料層124則會形成圖案化導電層120。其中，圖案化導電層120與剛性基板112分別位於掀離層114的相對兩側。
接著，配置至少一晶片130於臨時基板110上。在本實施例中，可將晶片130配置於圖案化導電層120上，以使晶片130的主動表面132直接接觸圖案化導電層120，且使晶片130的主動表面132朝向掀離層114，但不以此為限。在其他實施例中，也可將晶片130配置於掀離層114上，使晶片130不接觸圖案化導電層120，且使晶片130的主動表面132背向掀離層114。
請參照圖1C，在本實施例中，壓合一介電層140於臨時基板110的掀離層114上，以使介電層140包覆晶片130與圖案化導電層120。此處，介電層140可由聚合物形成，所述聚合物可例如是聚苯並惡唑(polybenzoxazole，PBO)、聚醯亞胺(polyimide)、苯並環丁烯(benzocyclobutene，BCB)等可使用光罩(lithography mask)進行圖案化的感光性材料。
接著，對介電層140進行圖案化，以形成可暴露出部分圖案化導電層120的開口142。然後，可通過例如是電鍍等鍍覆製程，以形成至少一第一導電通孔144。其中，第一導電通孔144貫穿介電層140，且與圖案化導電層120電性連接。
請參照圖1D，在本實施例中，形成增層線路結構150於介電層140上，以使增層線路結構150與第一導電通孔144電性連接。其中，增層線路結構150包括至少一線路層152(圖1D中示意地繪示為3層)、至少一第一介電層154(圖1D中示意地繪示為2層)以及至少一第一導電孔156(圖1D中示意地繪示為12個)。在本實施例中，形成增層線路結構150於介電層140上的方式例如是包括以下步驟，但不以此為限。首先，以上述形成圖案化導電層120的方式，在介電層140上形成增層線路結構150中的線路層152，並使線路層152電性連接至第一導電通孔144。再以上述形成介電層140的方式形成增層線路結構150中的第一介電層154。然後，在第一介電層154內形成增層線路結構150中的第一導電孔156，以使第一導電孔156貫穿第一介電層154並電性連接至線路層152。接著，再形成其他的線路層152、第一介電層154以及第一導電孔156，使增層線路結構150中的線路層152與第一介電層154依序疊置於介電層140上。
請參照圖1E，在本實施例中，在配置發光二極體170於增層線路結構150上之前，形成防焊層160於增層線路結構150上。接著，形成接墊164於防焊層160的至少一開口162中。詳細來說，先在增層線路結構150上形成防焊層160，再對防焊層160例如是利用蝕刻的方式的形成開口162。其中，開口162暴露出增層線路結構150中最外層的線路層152的一部分。接著，在開口162中填入焊接材料，以形成接墊164。其中，焊接材料例如是錫，但不以此為限。在一些實施例中，接墊164暴露於防焊層160外。在一些實施例中，接墊164與防焊層160齊平。
雖然在本實施例中，是將防焊層160配置在增層線路結構150上，並將接墊164配置在防焊層160的開口162中，但不以此為限。在其他實施例中，也可以將介電層配置在增層線路結構上，並將接墊配置在介電層的開口中。
請參照圖1F，在本實施例中，配置至少一發光二極體170於增層線路結構150上。其中，發光二極體170與晶片130分別位於增層線路結構150的相對兩側。詳細來說，將發光二極體170對應於接墊164設置，以使發光二極體170直接接觸接墊164。此時，發光二極體170可透過對應的接墊164與增層線路結構150電性連接，進而與晶片130電性連接。此處，發光二極體170可包括不同尺寸大小的發光二極體，例如是微型發光二極體、次毫米發光二極體(Mini LED)等，但不以此為限。發光二極體170也可包括不同顏色的發光二極體，例如是紅色、綠色、藍色等，但不以此為限。
然後，在移除臨時基板110之前，壓合一黏著層180於防焊層160上。黏著層180可包覆發光二極體170。黏著層180的材料包括可透光材料，以使發光二極體170發出的光可穿透黏著層180。接著，配置透光基板182於黏著層180上，以使透光基板182與防焊層160分別位於黏著層180的相對兩側。此處，透光基板182可包括玻璃或透明樹脂，但不以此為限。
請參照圖1G，在本實施例中，先移除臨時基板110，接著，接合圖案化導電層120與載板結構190。詳細來說，在移除臨時基板110之前，先形成一載板結構190。在本實施例中，形成載板結構190的方式例如是包括以下步驟，但不以此為限。
首先，提供基板191。基板191可包括可撓式基板或玻璃基板。基板191具有彼此相對的第一表面191a與第二表面191b。接著，在基板191中形成開口191c，並使開口191c連接第一表面191a與第二表面191b。可再通過例如是電鍍(plating)等鍍覆製程，以形成貫穿基板191的至少一第二導電通孔197。然後，形成第一導電層192於基板191的第一表面191a上，並暴露出部分基板191的第一表面191a。形成第二導電層196於基板191的第二表面191b上，並暴露出部分基板191的第二表面191b。其中，第二導電通孔197電性連接第一導電層192與第二導電層196。然後，形成第二介電層193於基板191的第一表面191a上，以包覆第一導電層192並覆蓋第一導電層192暴露出的部分基板191。在第二介電層193中形成多個開口193a，並使開口193a暴露出部分的第一導電層192。然後，形成多個焊球194於第二介電層193的開口193a中。其中，焊球194可電性連接至第一導電層192，且暴露於第二介電層193外。然後，形成膠層195於第二介電層193上，以包覆焊球194。然後，配置至少一電子元件198於第二導電層196上。電子元件198可包括主動元件或被動元件，例如是驅動IC、電容等。此時，製作完成載板結構190。
接著，移除臨時基板110，並使圖案化導電層120與載板結構190進行接合。詳細來說，由於載板結構190的焊球194暴露於膠層195外，因此，在接合圖案化導電層120與載板結構190時，可將圖案化導電層120與載板結構190上對應的焊球194直接接觸且電性連接。於是，增層線路結構150與載板結構190分別位於晶片130的相對兩側，且晶片130的主動表面132朝向載板結構190。此時，已製作完成發光二極體封裝100。
簡言之，本實施例的發光二極體封裝100包括載板結構190、圖案化導電層120、至少一晶片130、介電層140、至少一第一導電通孔144、增層線路結構150以及至少一發光二極體170。其中，圖案化導電層120配置於載板結構190上。晶片130配置於載板結構190上。介電層140配置於載板結構190上，且包覆晶片130與圖案化導電層120。第一導電通孔144貫穿介電層140，且與圖案化導電層120電性連接。增層線路結構150配置於介電層140上，且與第一導電通孔144電性連接。發光二極體170配置於增層線路結構150上。藉此設計，使得本實施例的發光二極體封裝100及其製作方法可改善印刷電路板的翹曲度較大的問題，並可具有較佳的良率。
以下將列舉其他實施例以作為說明。在此必須說明的是，下述實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施例，下述實施例不再重複贅述。
圖2繪示為本發明另一實施例的一種發光二極體封裝的剖面示意圖。請同時參考圖1G與圖2，本實施例的發光二極體封裝100a與圖1G中的發光二極體封裝100相似，惟二者主要差異之處在於：在本實施例的發光二極體封裝100a中，晶片130a的主動表面132a朝向增層線路結構190，且發光二極體封裝100a更包括第二導電孔146。其中，第二導電孔146配置於晶片130a的主動表面132a上，且與增層線路結構150電性連接。在一些實施例中，晶片130a直接配置在載板結構190的膠層195上。在一些實施例中，晶片130a與載板結構190之間不具有圖案化導電層120。
圖3繪示為本發明另一實施例的一種發光二極體封裝的剖面示意圖。請同時參考圖2與圖3，本實施例的發光二極體封裝100b與圖2中的發光二極體封裝100a相似，惟二者主要差異之處在於：在本實施例的發光二極體封裝100a中，載板結構190a不包括第一導電層、第二介電層、焊球、膠層、第二導電層、第二導電通孔以及電子元件。也就是說，本實施例的晶片130a直接配置在載板結構190a上，且載板結構190a為可撓式基板或玻璃基板。
綜上所述，在本實施例發光二極體封裝及其製作方法中，發光二極體封裝包括載板結構、圖案化導電層、至少一晶片、介電層、至少一第一導電通孔、增層線路結構以及至少一發光二極體。其中，圖案化導電層、晶片以及介電層皆配置於載板結構上，且介電層包覆晶片與圖案化導電層。第一導電通孔貫穿介電層，且與圖案化導電層電性連接。增層線路結構配置於介電層上，且與第一導電通孔電性連接。發光二極體配置於增層線路結構上。藉此設計，使得本實施例的發光二極體封裝及其製作方法可改善印刷電路板的翹曲度較大的問題，並可具有較佳的良率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100、100a、100b:發光二極體封裝110:臨時基板112:剛性基板114:掀離層120:圖案化導電層122:晶種層124:導電材料層130、130a:晶片132、132a:主動表面140:介電層142:開口144:第一導電通孔146:第二導電孔150:增層線路結構152:線路層154:第一介電層156:第一導電孔160:防焊層162:開口164:接墊170:發光二極體180:黏著層182:透光基板190、190a:載板結構191:基板191a:第一表面191b:第二表面191c:開口192:第一導電層193:第二介電層193a:開口194:焊球195:膠層196:第二導電層197:第二導電通孔198:電子元件
圖1A至圖1G繪示為本發明一實施例的一種發光二極體封裝的製作方法的剖面示意圖。 圖2繪示為本發明另一實施例的一種發光二極體封裝的剖面示意圖。 圖3繪示為本發明另一實施例的一種發光二極體封裝的剖面示意圖。
100:發光二極體封裝
120:圖案化導電層
122:晶種層
124:導電材料層
130:晶片
132:主動表面
140:介電層
144:第一導電通孔
150:增層線路結構
160:防焊層
164:接墊
170:發光二極體
180:黏著層
182:透光基板
190:載板結構
191:基板
191a:第一表面
191b:第二表面
191c:開口
192:第一導電層
193:第二介電層
193a:開口
194:焊球
195:膠層
196:第二導電層
197:第二導電通孔
198:電子元件

Claims (20)

  1. 一種發光二極體封裝，包括： 一載板結構； 一圖案化導電層，配置於該載板結構上； 至少一晶片，配置於該載板結構上； 一介電層，配置於該載板結構上，且包覆該晶片與該圖案化導電層； 至少一第一導電通孔，貫穿該介電層，且與該圖案化導電層電性連接； 一增層線路結構，配置於該介電層上，且與該第一導電通孔電性連接；以及 至少一發光二極體，配置於該增層線路結構上。
  2. 如申請專利範圍第1項所述的發光二極體封裝，其中該增層線路結構與該載板結構分別位於該晶片的相對兩側，且該發光二極體與該晶片分別位於該增層線路結構的相對兩側。
  3. 如申請專利範圍第1項所述的發光二極體封裝，其中該增層線路結構包括至少一線路層、至少一第一介電層以及至少一第一導電孔，其中該線路層與該第一介電層依序疊置於該介電層上，該第一導電孔貫穿該第一介電層且電性連接該線路層。
  4. 如申請專利範圍第1項所述的發光二極體封裝，更包括： 一防焊層，配置於該增層線路結構上； 一接墊，配置於該防焊層的至少一開口中，且暴露於該防焊層外； 一黏著層，配置於該防焊層上，且包覆該發光二極體；以及 一透光基板，配置於該黏著層上，其中該透光基板與該防焊層分別位於該黏著層的相對兩側，該發光二極體對應於該接墊設置，且該發光二極體透過對應的該接墊與該增層線路結構電性連接。
  5. 如申請專利範圍第1項所述的發光二極體封裝，其中該發光二極體透過該增層線路結構與該晶片電性連接。
  6. 如申請專利範圍第1項所述的發光二極體封裝，其中該晶片的一主動表面朝向該載板結構，且該載板結構包括： 一基板，具有彼此相對的一第一表面與一第二表面； 一第一導電層，配置於該基板的第一表面上； 一第二介電層，配置於該基板的第一表面上，且包覆該第一導電層； 多個焊球，配置於該第二介電層的多個開口中，且暴露於該第二介電層外； 一膠層，配置於該第二介電層上，且包覆該些焊球； 一第二導電層，配置於該基板的第二表面上； 至少一第二導電通孔，貫穿該基板，且電性連接該第一導電層與該第二導電層；以及 至少一電子元件，配置於該基板的第二表面上，且與該第二導電層電性連接，其中該些焊球暴露於該膠層外，以與對應的該圖案化導電層電性連接。
  7. 如申請專利範圍第6項所述的發光二極體封裝，其中該晶片配置於該圖案化導電層上，且該晶片的該主動表面直接接觸該圖案化導電層。
  8. 如申請專利範圍第6項所述的發光二極體封裝，其中該基板包括可撓式基板或玻璃基板。
  9. 如申請專利範圍第1項所述的發光二極體封裝，其中該晶片的一主動表面朝向該增層線路結構，且該發光二極體封裝更包括： 一第二導電孔，配置於該晶片的該主動表面上，且與該增層線路結構電性連接。
  10. 如申請專利範圍第9項所述的發光二極體封裝，其中該載板結構為可撓式基板或玻璃基板。
  11. 一種發光二極體封裝的製作方法，包括： 提供一臨時基板； 形成一圖案化導電層於該臨時基板上； 配置至少一晶片於該臨時基板上； 壓合一介電層於該臨時基板上，以使該介電層包覆該晶片與該圖案化導電層； 形成至少一第一導電通孔，該第一導電通孔貫穿該介電層，且與該圖案化導電層電性連接； 形成一增層線路結構於該介電層上，以使該增層線路結構與該第一導電通孔電性連接； 配置至少一發光二極體於該增層線路結構上； 移除該臨時基板；以及 接合該圖案化導電層與一載板結構。
  12. 如申請專利範圍第11項所述的發光二極體封裝的製作方法，其中該臨時基板包括一剛性基板以及配置於該剛性基板上的一掀離層，且該圖案化導電層與該剛性基板分別位於該掀離層的相對兩側。
  13. 如申請專利範圍第11項所述的發光二極體封裝的製作方法，其中該增層線路結構與該臨時基板分別位於該晶片的相對兩側，且該發光二極體與該晶片分別位於該增層線路結構的相對兩側。
  14. 如申請專利範圍第11項所述的發光二極體封裝的製作方法，其中該增層線路結構包括至少一線路層、至少一第一介電層以及至少一第一導電孔，其中該線路層與該第一介電層依序疊置於該介電層上，該第一導電孔貫穿該第一介電層且電性連接該線路層。
  15. 如申請專利範圍第11項所述的發光二極體封裝的製作方法，更包括： 在配置該發光二極體於該增層線路結構上之前，形成一防焊層於該增層線路結構上，形成一接墊於該防焊層的至少一開口中，且暴露於該防焊層外；以及 在移除該臨時基板之前，壓合一黏著層於該防焊層上並包覆該發光二極體，且配置一透光基板於該黏著層上，其中該透光基板與該防焊層分別位於該黏著層的相對兩側，該發光二極體對應於該接墊設置，且該發光二極體透過對應的該接墊與該增層線路結構電性連接。
  16. 如申請專利範圍第11項所述的發光二極體封裝的製作方法，其中該發光二極體透過該增層線路結構與該晶片電性連接。
  17. 如申請專利範圍第11項所述的發光二極體封裝的製作方法，其中該晶片的一主動表面朝向該載板結構，且形成該載板結構的步驟包括： 提供一基板，該基板具有彼此相對的一第一表面與一第二表面； 形成至少一第二導電通孔於該基板中，並使該第二導電通孔貫穿該基板； 形成一第一導電層於該基板的第一表面上； 形成一第二導電層於該基板的第二表面上； 形成一第二介電層於該基板的第一表面上，以包覆該第一導電層； 形成多個焊球於該第二介電層的多個開口中，且暴露於該第二介電層外； 形成一膠層於該第二介電層上，以包覆該些焊球；以及 配置至少一電子元件於該第二導電層上，其中該第二導電通孔電性連接該第一導電層與該第二導電層，該些焊球暴露於該膠層外，以與對應的該圖案化導電層電性連接。
  18. 如申請專利範圍第17項所述的發光二極體封裝的製作方法，其中該晶片配置於該圖案化導電層上，且該晶片的該主動表面直接接觸該圖案化導電層。
  19. 如申請專利範圍第17項所述的發光二極體封裝的製作方法，其中該基板包括可撓式基板或玻璃基板。
  20. 如申請專利範圍第11項所述的發光二極體封裝的製作方法，其中該晶片的一主動表面朝向該增層線路結構，且該發光二極體封裝的製作方法更包括： 在形成該增層線路結構於該介電層上之前，形成一第二導電孔於該晶片的該主動表面上，且與該增層線路結構電性連接。
TW107141372A 2018-11-21 2018-11-21 發光二極體封裝及其製作方法 TWI703685B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107141372A TWI703685B (zh) 2018-11-21 2018-11-21 發光二極體封裝及其製作方法
US16/281,108 US11251350B2 (en) 2018-11-21 2019-02-21 Light-emitting diode package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107141372A TWI703685B (zh) 2018-11-21 2018-11-21 發光二極體封裝及其製作方法

Publications (2)

Publication Number Publication Date
TW202021058A true TW202021058A (zh) 2020-06-01
TWI703685B TWI703685B (zh) 2020-09-01

Family

ID=70728039

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107141372A TWI703685B (zh) 2018-11-21 2018-11-21 發光二極體封裝及其製作方法

Country Status (2)

Country Link
US (1) US11251350B2 (zh)
TW (1) TWI703685B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736072B (zh) * 2019-10-28 2024-02-09 光宝光电(常州)有限公司 发光模组及其制造方法
TWI711192B (zh) * 2020-04-21 2020-11-21 欣興電子股份有限公司 發光二極體封裝結構及其製作方法
US11378886B2 (en) * 2020-09-29 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for removing resist layer, and method of manufacturing semiconductor
CN115224181A (zh) * 2021-04-20 2022-10-21 群创光电股份有限公司 发光模块及包括其的发光装置
TW202316656A (zh) * 2021-10-13 2023-04-16 葳天科技股份有限公司 透明顯示器
CN114783959A (zh) * 2022-03-30 2022-07-22 弘凯光电(江苏)有限公司 一种封装结构及封装方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101213661A (zh) 2005-06-29 2008-07-02 皇家飞利浦电子股份有限公司 组件、子组件和制造它们的方法
TWI418269B (zh) * 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
US9735087B2 (en) 2012-09-20 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level embedded heat spreader
US9368438B2 (en) * 2012-12-28 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package (PoP) bonding structures
US9362161B2 (en) 2014-03-20 2016-06-07 Stats Chippac, Ltd. Semiconductor device and method of forming 3D dual side die embedded build-up semiconductor package
US20160133485A1 (en) * 2014-11-10 2016-05-12 Compass Electro Optical Systems Ltd. Systems and methods for in-line measurement of pre-underfill wetting angle
PL3168874T3 (pl) * 2015-11-11 2021-07-12 Lipac Co., Ltd. Obudowa chipów półprzewodnikowych z interfejsem optycznym
US10297711B2 (en) * 2015-12-30 2019-05-21 Globalfoundries Singapore Pte. Ltd. Integrated LED and LED driver units and methods for fabricating the same
US10026716B2 (en) * 2016-04-15 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC formation with dies bonded to formed RDLs
US10276548B2 (en) * 2016-09-14 2019-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages having dummy connectors and methods of forming same
US11569176B2 (en) * 2017-03-21 2023-01-31 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing thereof
US11024590B2 (en) * 2017-12-29 2021-06-01 Seagate Technology Llc And placement of de-coupling capacitors for PDN design
TWI671861B (zh) * 2018-03-08 2019-09-11 恆勁科技股份有限公司 半導體封裝結構及其製作方法

Also Published As

Publication number Publication date
US20200161518A1 (en) 2020-05-21
US11251350B2 (en) 2022-02-15
TWI703685B (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
TWI703685B (zh) 發光二極體封裝及其製作方法
US10886264B2 (en) Manufacturing method of light-emitting diode package structure
US6706564B2 (en) Method for fabricating semiconductor package and semiconductor package
US20080067666A1 (en) Circuit board structure with embedded semiconductor chip and method for fabricating the same
JP2007158150A (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
TWI690045B (zh) 構裝結構、其接合方法及用於其的線路板
TWI663661B (zh) 半導體封裝結構及其製造方法
JP2004193497A (ja) チップサイズパッケージおよびその製造方法
US9324580B2 (en) Process for fabricating a circuit substrate
TW201413841A (zh) 晶片封裝基板和結構及其製作方法
TWI715970B (zh) 低翹曲扇出型封裝結構
JP4950743B2 (ja) 積層配線基板及びその製造方法
US20070194445A1 (en) Semiconductor device and manufacturing method for the same
US20100144152A1 (en) Method of manufacturing semiconductor package
TWI643532B (zh) 電路板結構及其製造方法
US10937723B2 (en) Package carrier structure having integrated circuit design and manufacturing method thereof
JP5238182B2 (ja) 積層配線基板の製造方法
TW201208510A (en) Circuit board with anchored underfill
CN111211116B (zh) 发光二极管封装及其制作方法
TWI705536B (zh) 載板結構及其製作方法
US20120073867A1 (en) Circuit structure
TWI483321B (zh) 層疊封裝結構及其製作方法
TWI752820B (zh) 電路板結構及其製作方法
KR20030085449A (ko) 개량된 플립 칩 패키지
JP2007142124A (ja) 半導体装置およびその製造方法